DE3405286C2 - - Google Patents
Info
- Publication number
- DE3405286C2 DE3405286C2 DE3405286A DE3405286A DE3405286C2 DE 3405286 C2 DE3405286 C2 DE 3405286C2 DE 3405286 A DE3405286 A DE 3405286A DE 3405286 A DE3405286 A DE 3405286A DE 3405286 C2 DE3405286 C2 DE 3405286C2
- Authority
- DE
- Germany
- Prior art keywords
- signals
- switching
- control
- circuit
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002093 peripheral effect Effects 0.000 claims description 134
- 230000015654 memory Effects 0.000 claims description 99
- 239000011159 matrix material Substances 0.000 claims description 57
- 238000012544 monitoring process Methods 0.000 claims description 21
- 230000006854 communication Effects 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 13
- 108091006146 Channels Proteins 0.000 claims 6
- 230000003139 buffering effect Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 33
- JZKMSAGUCSIIAH-ITZCMCNPSA-N (2r)-2-amino-3-propylsulfinylpropanoic acid Chemical compound CCCS(=O)C[C@H](N)C(O)=O JZKMSAGUCSIIAH-ITZCMCNPSA-N 0.000 description 26
- 230000005540 biological transmission Effects 0.000 description 17
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000012790 confirmation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 101100490184 Drosophila melanogaster Ack gene Proteins 0.000 description 1
- 239000004606 Fillers/Extenders Substances 0.000 description 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Description
Die Erfindung betrifft ein Vermittlungssystem nach dem
Oberbegriff des Anspruches 1.
Vermittlungssysteme zur Übermittlung analoger Sprachsignale
und zur Übermittlung von Datensignalen von Computern
wurden in den letzten Jahren zunehmend komplexer. An
derartige Vermittlungssysteme werden heute eine Vielzahl
digitaler und analoger Einheiten angeschlossen, wie
beispielsweise Rechnerterminals, elektronische Postterminals,
Telefonapparate mit Mitteilungsanzeigefeldern,
alphanumerische Anzeigevorrichtungen usw. Dies bedeutet,
daß eine Vielzahl unterschiedlicher Signalarten zwischen
den Perifereinheiten übermittelt werden müssen, wobei
die Anforderung besteht, die Signalübermittlungsgeschwindigkeit
zu erhöhen. Üblicherweise sind perifere Module
vorgesehen, welche Sprechsignale in impulskodierte modulierte
PCM-Signale digitalisiert. Die Überwachungs- und Steuersignale
liegen ebenfalls in digitalisierter Form vor.
Das Vermittlungssystem bewirkt dann die Übermittlung
sowohl der Überwachungs- und Steuersignale als auch
der eigentlichen zwischen den Perifereinheiten zu übermittelnden
Sprach- und Datensignale.
In einigen Anwendungsfällen werden die digitalisierten
Analogsignale, wie beispielsweise Sprachsignale über
Schaltmodule geschaltet, welche unterschiedlich sind
zu denjenigen für die Überwachungs- und Steuersignale,
da zwischen beiden Signalarten eine unterschiedliche
Übertragungsgeschwindigkeit herrscht. Weitere Systeme
verwenden Schalterkoppelvielfache mit einer Auftrennung
in eine Zeit- und Raumaufteilung der Schalter. Hierbei
entstehen jedoch komplizierte Steuerprobleme. Die digitalisierten
Sprachsignale und/oder Datensignale werden
nämlich über die gleichen Verbindungswege und Schalter
geschaltet wie die Überwachungs- und Steuersignale.
Es ist daher erforderlich, letztere Signale zwischen
die digitalisierten Sprachsignale und Datensignale einzusetzen
und sie von diesen wieder abzutrennen.
Ein Vermittlungssystem nach dem Oberbegriff des Anspruches
1 ist in der Zeitschrift NTZ 1969, Heft 8, Seiten 464
bis 474 beschrieben. Bei diesem System werden die komplizierten
Steuerprobleme dadurch vermieden, daß der
Mitteilungsschaltkreis unabhängig vom Schalterschaltkreis
betrieben wird, derart, daß die Überwachungs-
und Steuersignale der Perifereinheiten über den Mitteilungsschaltkreis
der Hauptsteuerschaltung zugeführt
werden und die von dieser erzeugten Steuersignale den
Schalterschaltkreis zum Aufbau der gewünschten Signalwege
steuern, über welche die digitalisierten Sprach- und
Datensignale ausgetauscht werden.
Hierbei werden alle Perifereinheiten jedoch von einem
einzigen Abtaster abgetastet, was bedeutet, daß wenn
eine Vielzahl von Perifereinheiten vorhanden ist, die
Abtastung langsam und ineffizient ist und eine umfangreiche
Soft- und Hardware und insbesondere einen umfangreichen
Verkabelungsaufwand benötigt. Dieser Verkabelungsaufwand
wird noch erhöht, da die Steuereinheiten der Hauptsteuerschaltung
ebenfalls mit jeder Perifereinheit verbunden
sind. Signalwege zwischen Perifereinheiten werden stets
über den Schalterschaltkreis geschaltet.
Es besteht die Aufgabe, das Vermittlungssystem so auszubilden,
daß die Übermittlung und der Austausch der Überwachungs-
und Steuersignale weitgehend unabhängig von
der Übermittlung und dem Austausch der digitalisierten
Sprach- und Rechnerdatensignale erfolgt.
Gelöst wird diese Aufgabe durch die kennzeichnenden
Merkmale des Anspruches 1. Vorteilhafte Ausgestaltungen
sind den Unteransprüchen entnehmbar.
Bei der vorliegenden Erfindung findet die Kombination
einer Zeit- und Raumkoppelvielfachschaltmatrix Anwendung.
Die Kombination einer Zeit- und einer Raumkoppelvielfachschaltmatrix
ist beispielsweise beschrieben in der
US-PS 40 93 827. Die vorliegend zur Anwendung kommende
Schaltermatrix ist im einzelnen beschrieben in der
DE-OS 32 32 600.
Das Datenschaltsystem, welches beim vorliegenden Vermittlungssystem
Anwendung findet, besteht aus einem
Hauptsteuerschaltkreis, einem vom Hauptsteuerschaltkreis
gesteuerten Schalterschaltkreis, über den die
Verbindung zwischen den Perifereinheiten hergestellt wird,
einen oder mehrere perifere Steuerschaltkreise sowie
perifere Schnittstellenschaltkreise, welche üblicherweise
Kodierer und Dekodierer umfassen, die eine Analog-
Digital-Umsetzung bzw. eine Digital-Analog-Umsetzung
durchführen. Die Mitteilungssignale werden hierbei
digitalisiert, in die Datensignale eingesetzt, an einem
anderen Punkt von den Datensignalen extrahiert und von
dort dem Hauptsteuerschaltkreis zugeführt, der durch
Mitteilungssignale, welche ebenfalls in die Signalverbindungswege
eingesetzt werden, die Signalverbindungswege
herstellt und aufhebt.
Die Datensignalverbindung zwischen periferen Schaltkreisen
wird hergestellt durch einen Schalterschaltkreis,
über den die digitalisierten PCM-Sprachsignale,
Datensignale usw. geschaltet werden und zwar über
Leitungen, in denen die Signale im Serienformat übermittelt
werden. Die Mitteilungssignale dagegen werden
über einen Mitteilungsschaltkreis geschaltet, der den
Datenfluß zwischen periferen Steuerschaltkreisen und den
Perifereinheiten steuert. Gemäß einem bevorzugten
Ausführungsbeispiel erfolgt die Verbindung zwischen
den Perifereinheiten und dem Schalterschaltkreis sowie
zwischen den Perifereinheiten und dem Mitteilungsschaltkreis
über Serienleitungen mit 32 Kanälen und 2,048 Megahertz.
Sowohl der Mitteilungsschaltkreis als auch der
Schalterschaltkreis stehen mit dem Hauptsteuerschaltkreis
über Hochgeschwindigkeitsparallelbusse in Verbindung.
Die Übermittlung der Daten- und der Mitteilungssignale
kann hierdurch mit optimaler Geschwindigkeit erfolgen,
wobei ein Blockieren der Leitungsverbindungen ausgeschlossen
ist. Die Aufgabe des Hauptsteuerschaltkreises
kann optimal ausgenutzt werden.
Die periferen Einheiten oder deren Schnittstellenschaltkreise
sind in der Lage, digitale Signale zu erzeugen
und/oder zu empfangen. Jeder perifere Steuerschaltkreis
umfaßt eine perifere Steuereinheit zur Überwachung des
Zustands jeder angeschlossenen Perifereinheit und zur
Steuerung der Verbindung zwischen der Perifereinheit
und dem Schalterschaltkreis. Der Mitteilungsschaltkreis
steht in Verbindung mit jedem periferen
Steuerschaltkreis und stellt die Verbindung her zum
Hauptsteuerschaltkreis zur Übermittlung der vorerwähnten
Mitteilungssignale.
Die Ausdrücke Mitteilungsschaltkreis, Schalterschaltkreis
und Periferschaltkreis bedeuten Schalteranordnungen,
welche eine Vielzahl von Leitungen schalten, in denen
zeitaufgeteilte Digitalsignalkanäle auftreten. Der
Ausdruck perifer bedeutet eine perifere Einheit oder einen
Puffer oder Schnittstellenschaltkreis zu einem periferen
Schaltkreis, Leitung usw. Unter Mitteilungssignalen
sind Steuer-, Überwachungs- und Instruktionssignale
zu verstehen.
Ein bevorzugtes Ausführungsbeispiel wird nachfolgend
anhand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 ein Blockschaltbild zur Erläuterung des
Vermittlungssystems;
Fig. 2A ein detaillierteres Blockdiagramm des Systems;
Fig. 2B ein Blockschaltbild eines periferen
Steuerschaltkreises;
Fig. 2C und 2D Blockdiagramme eines bei dem Vermittlungssystem
verwendeten Koppelvielfachschalters;
Fig. 3 ein Blockdiagramm der Schalterschaltkreismatrix;
Fig. 4 ein Blockdiagramm der Mitteilungsschaltkreismatrix
und
Fig. 5 ein Blockdiagramm einer periferen
Schaltermatrix.
Die Fig. 1 zeigt den Grundaufbau gemäß einem bevorzugten
Ausführungsbeispiel. Der Grundaufbau weist eine Hauptsteuerung
1 auf, welche die gesamte Arbeitsweise des
Systems überwacht und steuert, wie beispielsweise das
Aufrechterhalten eines Signalpfades, die Bildung eines
neuen Pfades und der Empfang und das Aussenden von
Überwachungs- und Steuerbefehlen bezüglich der Bildung
und der Aufrechterhaltung einer Verbindung.
Die Hauptsteuerung 1 ist über eine oder zwei Datenbusse
2 mit einem Mitteilungsschaltkreis 3 und einem Schalterschaltkreis
4 verbunden. Bei den Datenbussen handelt
es sich um 16-Bit-Hochgeschwindigkeitsdatenbusse. Die
Schaltkreise 3 und 4 bestehen jeweils aus einer gesteuerten
Matrix.
Der Schalterschaltkreis 4 ist mit einem oder mehreren
periferen Steurschaltkreisen 5 über Seriendatenleitungen
7 verbunden. Die periferen Steuerschaltkreise 5 sind
ihrerseits mit periferen Schnittstellenschaltkreisen 6
verbunden, an welche Perifergeräte angeschlossen sind.
Der Mitteilungsschaltkreis 3 ist ebenfalls über Seriendatenleitungen
mit den periferen Steuerschaltkreisen 5
verbunden.
Bei den Leitungen 7 zwischen den periferen Steuerschaltkreisen
5 und dem Mitteilungsschaltkreis 3 und dem Schalterschaltkreis
4 handelt es sich bevorzugt um Serienleitungen,
welche beispielsweise 32 Kanäle aufweisen und mit
2,048 Megahertz pro Sekunde arbeiten.
Bei den periferen Geräten, welche mit dem periferen Schnittstellenschaltkreisen
6 verbunden sind, handelt es sich beispielsweise
um digitale Tongeneratoren, digitale Konferenzschaltkreise,
digital aufgezeichnete Rufschaltkreise,
Digitalleitungen, analoge Telefonapparate, analoge Leitungen,
Tonempfänger, digitale Telefonapparate, Ausrufschaltkreise,
Nachtglocken, Alarmschaltkreise,
computergesteuerte Arbeitsstationen, wie beispielsweise
elektronische Postterminals, Personalcomputer,
Computerterminals und Teletextterminals. Es hat sich
als vorteilhaft erwiesen, analoge perifere Schnittstellenschaltkreise
zusammen zu gruppieren und mit einem
periferen Steuerschaltkreis zu verbinden und ebenso
digitale Schaltkreise zu gruppieren, die dann mit
einem anderen periferen Steuerschaltkreis verbunden
sind. Dies erleichtert die logische Zwischenverbindung
zwischen ähnlichen Schaltkreisen. Die analogen Schnittstellenschaltkreise
weisen Kodierer und Dekodierer auf
zur Verbindung von Analogschaltkreisen mit dem System.
Das System arbeitet wie folgt, wobei als Beispiel das
Zustandekommen einer Rufverbindung erläutert wird. Die
periferen Steuerschaltkreise tasten kontinuierlich die
periferen Schnittstellenschaltkreise bezüglich des
Auftretens eines Anforderungssignals ab. Soll beispielsweise
eine Telefonverbindung hergestellt werden, dann
wird durch die Hörerabnahme ein Anforderungssignal erzeugt,
welches vom Steuerschaltkreis 5 erfaßt wird,
an welchen der Telefonapparat ggf. über einen Schnittstellenschaltkreis
6 angeschlossen ist. Der perifere
Schnittstellenschaltkreis 6 sendet eine entsprechende
Mitteilung über die Leitung 7, den Mitteilungsschaltkreis
3 und den Bus 2 zum Hauptsteuerschaltkreis 1. Der
Hauptsteuerschaltkreis enthält einen Speicher, in
welchem die möglichen Verbindungen zwischen dem periferen
Telefonapparat und einem digitalen Ruftonempfänger gespeichert
sind, wobei letzterer ebenfalls als periferer
Schaltkreis mit dem periferen Steuerschaltkreis 5 verbunden
ist. Bevorzugt ist der Ruftonempfänger mit dem
gleichen periferen Steuerschaltkreis verbunden wie der
Telefonapparat. Der Hauptsteuerschaltkreis 1 wählt einen
freien Ruftonempfänger aus und sendet eine Mitteilung
über den Mitteilungsschaltkreis 3 an den periferen Steuerschaltkreis
5, wodurch innerhalb des periferen Steuerschaltkreises
5 eine Verbindung zwischen dem Telefonapparat
und dem Ruftonempfänger erzeugt wird. Diese Verbindung
wird durch den periferen Steuerschaltkreis 5 hergestellt.
Der Telefonbenutzer beginnt sodann mit der Ziffernwahl,
wobei er eine Verbindung mit einer Amtsleitung wünscht.
Im erläuterten Beispiel werden durch die Ziffernwahl
Wähltöne erzeugt. Der angesteuerte Wähltonempfänger
empfängt diesen Befehl, beispielsweise Töne, welche
der Ziffer 9 entsprechen. Dies bedeutet, daß der Telefonbenutzer
eine Amtsleitung wünscht. Der Wähltonempfänger
erzeugt sodann ein Anforderungssignal, welches vom
periferen Steuerschaltkreis 5 erfaßt wird, der kontinuierlich
diesen Empfänger und die anderen periferen Schaltkreise
abtastet. Hierdurch sendet der Steuerschaltkreis 5 eine
Mitteilung über den Mitteilungsschaltkreis 3 an den
Hauptsteuerschaltkreis 1, wobei diese Mitteilung beinhaltet,
daß der Nebenstellenapparat mit einer Amtsleitung zu verbinden
ist, welche ebenfalls als periferer Schaltkreis
anzusehen ist.
Der Hauptsteuerschaltkreis 1 enthält einen Speicher, in
welchem die freien und belegten Amtsleitungen gespeichert
sind und in welchem weiterhin die freien Kanäle zwischen
dem Telefonapparat und demjenigen Schnittstellenschaltkreis
gespeichert sind, an welchen die Amtsleitungen angeschlossen
sind. Sind die Amtsleitungen und die Nebenapparate an den
gleichen periferen Steuerschaltkreis 5 angeschlossen, dann
sendet der Hauptsteuerschaltkreis 1 über den Mitteilungsschaltkreis
3 eine Steuermitteilung an diesen periferen Steuerschaltkreis
5. Sind Telefonapparat und Amtsleitungen an
unterschiedliche Steuerschaltkreise 5 angeschlossen, dann
werden Steuermitteilungen an beide Steuerschaltkreise
5 übermittelt. Eine weitere Mitteilung wird vom Hauptsteuerschaltkreis
1 dem Schalterschaltkreis 4 zugeführt.
Die Mitteilung an den periferen Steuerschaltkreis
5 bzw. an die periferen Steuerschaltkreise 5 ist
eine Instruktion, zwischen den periferen Schaltkreisen
(Telefonapparat und Amtsleitung) und bestimmten Serienleitungen,
die zum Schalterschaltkreis 4 führen, aufzubauen.
Die dem Schalterschaltkreis 4 zugeführte Mitteilung
ist eine Instruktion, die beiden zu den Perifereinheiten
führenden ausgewählten Leitungen miteinander
zu verbinden.
Auf diese Weise ist nunmehr ein Nebenstellenapparat mit
einer Amtsleitung verbunden. Der Telefonbenutzer wählt
dann weitere Ziffern, die in üblicher Weise im Vermittlungsamt
verarbeitet werden.
Der perifere Steuerschaltkreis 5 tastet seine an ihn
angeschlossenen periferen Schnittstellenschaltkreise
6 kontinuierlich ab bezüglich einer Beendigung des
Gesprächs. Sobald der Hörer aufgelegt wird, wird dies
erfaßt und die Leitungsverbindung unterbrochen. Entsprechend
der zuvor beschriebenen Arbeitsweise werden
Überwachungsmitteilungen zu dem Hauptsteuerschaltkreis
1 über den Mitteilungsschaltkreis 3 gesendet, wodurch
dieser den Nebenstellenapparat und die Amtsleitung von
den internen Leitungen 7 zum Schalterschaltkreis 4 abschaltet
und durch eine Instruktionsmitteilung die Verbindung
innerhalb des Schalterschaltkreises 4 aufgehoben
wird.
Aus dem Vorstehenden ergibt sich, daß die Mitteilungswege
getrennt sind von den Verbindungswegen zur Verbindung
periferer Schaltkreise.
Die Leitungen zwischen den Periferschaltkreisen und
dem Mitteilungsschaltkreis 3 sowie dem Schalterschaltkreis
4 sind Datenleitungen mit einer relativ geringen
Übertragungsgeschwindigkeit von beispielsweise 2,048 Megahertz.
Mit hoher Geschwindigkeit arbeitende Periferschaltkreise,
wie beispielsweise Plattenspeicher können jedoch
ebenfalls mit dem Hauptsteuerschaltkreis verbunden werden.
In diesem Fall verbindet ein Hochgeschwindigkeitsparallelbus
8 mit beispielsweise 16 Bits den Hauptsteuerschaltkreis
mit einem periferen Steuerschaltkreis 9, der
Daten mit hoher Geschwindigkeit verarbeitet. Der
Plattenspeicher oder ein anderer mit hoher Geschwindigkeit
arbeitender Periferschaltkreis ist
mit dem Steuerschaltkreis 9 über seinen Schnittstellenschaltkreis
10 verbunden.
Die Fig. 2A zeigt den Aufbau in seinen Einzelheiten. Der
Hauptsteuerschaltkreis umfaßt einen Hauptsteuerkreis 11,
bestehend aus einem Mikrocomputer, der in bekannter Weise
mit einem Hauptsteuerbus 12 verbunden ist. Mit diesem
Bus 12 ist weiterhin verbunden ein Massendatenspeicher
13 und ein große Datenmengen übermittelnder Schaltkreis
14. Die Arbeitsweise des Hauptsteuerschaltkreises ist
nicht Inhalt der Erfindung und es wird vorausgesetzt,
daß für den Fachmann die Arbeitsweise dieses Hauptsteuerschaltkreises
bekannt ist.
Der Hauptsteuerkreis 11 in Verbindung mit dem Speicher
13 speichert Programme und Daten und steuert die Arbeitsweise
des Systems und speichert weiterhin den Zustand
der Elemente des Systems.
Der Kommunikationspuffer 14 ist mit dem Bus 12 über einen
16-Bit-Parallelbus verbunden. Der Puffer 14 besteht aus
zwei voneinander unabhängigen in beiden Richtungen arbeitenden
Puffern, von denen der eine dem Mitteilungsschaltkreis
3 und der andere dem Schaltkreis 4
zugeordnet ist.
Der Puffer 14 ist mit dem Mitteilungsschaltkreis 3 verbunden
über einen Parallelbus 2 A, und dort mit einem
Mitteilungsschaltprozessor 15, einem Takttongenerator
16 und einer Mitteilungsschaltmatrix 17.
Gemäß einem bevorzugten Ausführungsbeispiel weist die
Mitteilungsschaltmatrix bis zu 32 in beiden Richtungen
arbeitende Serienmitteilungsleitungen (0-31) auf,
welche mit 2,048 Megahertz arbeiten. Jede Leitung ist
mit einem Prozessor eines periferen Steuerschaltkreises
5 verbunden.
Über einen Parallelbus 2 B ist der Puffer 14 weiterhin verbunden
mit dem Schalterschaltkreis 4 und dort mit einem
Schalterprozessor 18.
Der Schalterschaltkreis 4 weist einen Schaltmodul
auf, der aus vier Sektionen besteht, die eine Kombination
eines Zeit- und Raumkoppelvielfaches bilden.
Jede Sektion des Moduls umfaßt einen Eingang mit
64 Parallelleitungen zur Schaltmatrix 19 mit 16
Ausgangsleitungen, wobei die 64 Eingangsleitungen mit
einem Bus 20 verbunden sind, während die 16 Ausgangsleitungen
mit periferen Schaltempfängern und -sendern
verbunden sind. 16 Eingangsleitungen von den periferen
Schaltempfängern und -sendern sind in jeder Sektion
mit einem Multiplexer 21 verbunden, dessen Ausgang
ebenfalls mit dem Bus 20 verbunden ist. Der Schaltprozessor
ist verbunden mit einem Steuerbus 22, an
welchem die Steuerung für die Matrix 19 angeschlossen
sind.
Der Schaltmodul kann somit 4 mal 16 in beiden Richtungen
arbeitende Serienleitungen schalten, welche mit periferen
Steuerschaltkreisen 5 verbunden sind.
In jedem periferen Steuerschaltkreis 5 sind die Serienleitungen
33 verbunden mit einem Sender-Empfänger
innerhalb eines periferen Schaltsteuerkreises 23. Der
perifere Schaltsteuerkreis 23 ist weiterhin wie vorerwähnt
verbunden mit der Mitteilungsschaltmatrix. Diese
Verbindung erfolgt über die Serienleitungen 34, die
in der Mitteilungsschaltmatrix 17 münden. Der perifere
Schaltsteuerkreis 23 ist weiterhin über einen 16-Bitbus
24 und einen Steuerbus 25 mit einer periferen Schaltmatrix
26 verbunden. Die perifere Schaltmatrix 26 ist
ihrerseits mit periferen Schnittstellenschaltkreisen
27 verbunden, welche Anschlüsse 0-23 aufweisen zum
Anschluß periferer Schaltkreise oder Geräte.
Die Fig. 2B zeigt den Aufbau des periferen Schaltsteuerkreises
23 im einzelnen. Die Leitungen 33 von den Schaltmodulen
sind mit einem symmetrischen Sender-Empfänger
28 verbunden. Mit dem Sender-Empfänger 28 sind weiterhin
die Leitungen 34 verbunden, welche zur Mitteilungsschaltmatrix
17 führen. Angeschlossen ist weiterhin
eine Leitung, in welcher der Rahmenimpuls FP⁻ auftritt
und eine weitere Leitung bei welcher die Taktimpulse
C 244 auftreten. Diese beiden Leitungen sind ebenfalls
mit anderen Komponenten des periferen Steuerschaltkreises
5 verbunden. Das Sende- und Empfangsgerät 28 ist mit einem
periferen Schaltprozessor 29 verbunden, der weiterhin
mit dem Steuerbus 25 verbunden ist. Das Sende- und Empfangsgerät
28 ist mit dem Bus 24 verbunden, der zur periferen
Schaltmatrix 26 führt. Der Schaltkreis 28 ist weiterhin
mit einem periferen Schaltextender 32 verbunden, der
seinerseits noch angeschlossen ist an den Steuerbus
25 und an die Leitungen FP -1 und C 244.
Bevor mit der Beschreibung fortgesetzt wird, sei kurz
auf die Zeit- und Raumkopplung eingegangen, welche im
vorliegenden Fall verwendet wird und welche als
DX-Schalter bezeichnet ist. Ein solcher DX-Schalter
wird nachfolgend anhand der Fig. 2C und 2D beschrieben.
Gemäß Fig. 2C sind mehrere Eingangsleitungen, beispielsweise
die acht Leitungen PCMIN 0 bis PCMIN 7 mit einem
Eingangsdatenmanipulator verbunden, welcher aus zwei
Abschnitten 101 A und 101 B besteht. In diesen acht
Leitungen treten Zeitmultiplexeingangssignale auf.
Die in jeder Eingangsleitung auftretenden Daten werden
im Serienformat empfangen, wobei die Zeitfolge der
Daten in Rahmen aufgeteilt ist, wobei jeder Rahmen
unterteilt ist, in 32 Kanäle und jeder Kanal unterteilt
ist durch acht Bits die ein Datenwort umfassen.
In den Manipulatoren 101 A und 101 B werden die Eingangssignale
vom Serienformat in ein Parallelformat umgesetzt.
Die resultierende Signalfolge wird über eine
8-Bit-Paralleitung von jedem Manipulierer dem Dateneingang
D von zwei einander entsprechenden Datenspeicher
102 A und 102 B zugeführt, die zusammen nachfolgend
als Speicher 102 bezeichnet werden. Die Zeitfolge
der Speicherung dieser Daten im Datenspeicher 102
wird gesteuert durch die Eingabesteuerkreise 103 A und
103 B, die ihrerseits gesteuert werden über zwei Leitungen
SDMW und C 244, über welche Taktsignale von einem Taktgenerator
118 (Fig. 2D) zugeführt werden. Die getrennten
Datenspeicher können natürlich wie die Eingangsdatenmanipulatoren
und die Eingabesteuerschaltkreise jeweils zu
einem gemeinsamen Schaltkreis kombiniert sein. Der
Datenspeicher weist beispielsweise 286 mal 8 Bits
zur Speicherung eines Rahmens von jeder der acht
Eingangsleitungen auf, von denen jede seriell Daten
mit 2,048 Megahertz übermittelt.
Es sei erwähnt, daß Aufbau und Wirkungsweise der Schaltung
nach den Fig. 2C und 2D im einzelnen beschrieben
ist in der DE-OS 32 32 600.
Der Ausgangsanschluß Q des Datenspeichers 102 ist über eine
8-Bit-Parallelleitung über noch zu beschreibende
Schaltkreise mit einem Ausgangsdatenmanipulator 104 verbunden,
der die parallel angeordneten Daten in Seriendaten
umsetzt. Der Manipulator 104 wird durch Taktsignale
am Eingangsanschluß I/P und an den Ausgangsanschlüssen
O/P gesteuert.
Eine 8-Bit-Parallelausgangsleitung 105 verbindet den
Manipulator 104 mit drei Schaltzuständen aufweisenden
Schaltern oder Treibern 106, deren Ausgänge mit einer
Gruppe von 8 Ausgangsleitungen PCMOUT 0 bis PCMOUT 7 verbunden
sind, in denen die Zeitmultiplexausgangssignale
auftreten.
Ein Verbindungsspeicher mit 256 mal 11 Bits ist unterteilt
in einen 8-Bit-Teil 107 A und in einen 3-Bit-Teil
107 B, deren Dateneingangsanschlüsse D für 8 Parallelbits
über die Leitung CD (7-0) mit einem Steuerschnittstellenschaltkreis
117 (Fig. 2D) verbunden sind, der
eine Datenquelle darstellt und verbunden ist mit einem
nichtdargestellten Mikroprozessor. Die 8 Parallelbits
verarbeitenden Adresseneingänge AD des Verbindungsspeichers
sind verbunden mit dem Ausgang eines 2 : 1-
Multiplexers 108, der zwei 8-Bit-Paralleleingänge
aufweist. Einer der Eingänge ist unterteilt in zwei
Gruppen, von denen eine zum Empfang von Adressen über
fünf Parallelleitungen A (4-0) und die andere zum
Empfang von Adressen über drei Parallelleitungen CAR
(2-0) dient, die über den Schnittstellenschaltkreis
117 mit einem Mikroprozessor verbunden sind.
Der andere 8-Bit-Paralleleingang ist über die Leitung
CMRAC (7-0) mit einem Taktgenerator verbunden. Die
Eingabesteuerschaltkreise 109 A und 109 B sind mit ihren
Ausgängen verbunden mit den Eingabesteueranschlüssen
W der Verbindungsspeicher 107 A und 107 B. Die Eingabesteuerschaltkreise
werden durch Eingangstaktsignale in
den Leitungen CCMLBW, SCR/ und CLK 244 gesteuert.
Die 8 und 3 parallelen Ausgangsleitungen von den
Ausgängen Q der Verbindungsspeicher 107 A und 107 B sind
verbunden mit Verbindungsspeicherdatenregister 110 A und
110 B. Die Ausgangsleitungen der Verbindungsspeicher 107 A
und 107 B sind weiterhin verbunden mit den Eingangsanschlüssen
CMD (7-0) und CMD (10-8) des Schnittstellenschaltkreises
117 und damit mit dem Mikroprozessor.
Die an die Ausgangsanschlüsse Q der Datenspeicher 102 A
und 102 B angeschlossenen Leitungen führen zu den
Eingängen DMD (7-0) des Schnittstellenschaltkreises
117 und damit zum Mikroprozessor.
Der 8-Bit-Ausgang des Verbindungsspeicherdatenregisters
110 A ist verbunden mit einem entsprechenden 8-Bit-
Paralleleingang der Multiplexer 110 und 111. Der zweite
8-Bit-Eingang des Multiplexers 110 ist verbunden mit
dem Ausgang des Datenspeichers 102 und der 8-Bit-Parallelausgang
des Multiplexers 110 ist verbunden mit dem Eingang
des Ausgangsdatenmanipulators 104, der eine Umsetzung
der Seriendaten in Paralleldaten bewirkt. Sieben der
acht Parallelausgangsbits des Multiplexers 111 sind
mit dem Adresseneingang AD des Datenspeichers 102 verbunden,
während das achte Bit über einen Inverter
119 mit dem Ausgangssteuereingang O/E verbunden ist.
Ein zweiter 8-Bit-Paralleleingang des Multiplexers 111
ist verbunden mit dem Adressenausgang A (4-0) und dem
Speicheradressenausgang CAR (2-0) des Schnittstellenschaltkreises
117 verbunden. Zusätzlich ist ein 7-Bit-
Paralleleingang über die Leitungen DMWAC (6-0) mit
einem Taktgenerator 118 verbunden.
Die Ausgangsbits 8-10 des Verbindungsspeicherdatenregisters
110 B liegen am 3-Bit-Paralleleingang CMDR 10
des Oder-Gatters 112 an. Ein zweiter Eingang dieses
Gatters 112 ist verbunden mit dem Anschluß CAR 7 des
Schnittstellenschaltkreises 117. Der Ausgang des
Oder-Gatters 112 ist verbunden mit dem Eingangssteueranschluß
110, wodurch einer der beiden Eingänge dieses
Multiplexers angesteuert wird.
Die Ausgangsleitungen des Verbindungsspeicherdatenregisters
110 B mit den Bits 8 und 9 sind verbunden mit dem Eingang
eines Zeitregisters 113. Diese Bits gehen durch den
logischen Schaltkreis 120 hindurch und eine 1-Bit-Ausgangsleitung
ist verbunden mit dem Eingang eines Serien-
Parallelkonverters 114. Der das Bit 9 leitende Ausgang des
Zeitregisters 113 mit der Bezeichnung XC dient zur
Steuerung eines externen Schaltkreises. Die Leitungen
CAR 6 und CAR 5 des Schnittstellenschaltkreises 117
sind mit dem logischen Schaltkreis 120 verbunden.
Die Serienbits am Ausgang des Verbindungsspeicherdatenregisters
110 werden im Konverter 114 in ein Parallelformat
umgesetzt und gelangen in einer 8-Bit-Parallelform
vom Ausgang Q des Konverters 114 an ein Ausgangstreibersteuerregister
115. Die Ausgangsleitungen
CDC (7-0) vom Register 115, in welchen die Ausgangstreibersteuersignale
auftreten, sind verbunden mit den
entsprechenden Eingängen eines Ausgangseinschaltsteuerlogikschaltkreises
116. An diesen Schaltkreis
116 ist angeschlossen eine Ausgangstreibereinschalteingangsleitung
ODE, welche mit einem externen Schaltkreis
verbunden ist und über welche der drei Schaltzustände
aufweisende Treiber von einem externen Schaltkreis
in einen bestimmten Schaltzustand geschaltet werden
kann. Die Ausgangsleitungen des Logikschaltkreises
116 sind mit den Steuereingängen des Ausgangstreibers
106 verbunden.
Die Verbindung zwischen dem Schnittstellenschaltkreis
117 gem. Fig. 2D und einem nicht dargestellten Mikroprozessors
erfolgt über die Leitungen E, R/W, MR, CE,
die Adressenbusleitungen A (5-0) und die Datenbusleitungen
D (7-0). Die Eingänge zum Schnittstellenschaltkreis
117 sind die acht Ausgabedatenleitungen
DMD (7-0) für den Datenspeicher, die 11 Ausgabedatenleitungen
CMD (7-0) und CMD (10-8) für den Verbindungsspeicher.
Die Ausgänge vom Schnittstellenschaltkreis
117 sind die Eingabeeinschaltleitungen CCMLBW und CCMHBW
für den Verbindungsspeicher, fünf Adressenbitleitungen
A (4-0), die Steueradressenregisterbits CAR (2-0),
die Steueradressenregisterbits (7-5) zum Festlegen
der Daten und Verbindungsspeicheradressen und acht Leitungen
CD (7-0), die die Eingangsdaten des Verbindungsspeichers
festlegen.
Im Betrieb werden Eingangssignale der Leitungen PCMIN 0-
PCMIN 7 vom Eingangsdatenmanipulator 101 vom Serienformat
in ein Parallelformat umgewandelt. Die Paralleldaten
werden sodann in einen Sprachspeicher entsprechend
dem Datenspeicher 102 eingegeben. Ein Adressenspeicher,
gebildet vom Verbindungsspeicher 107 speichert die
Adressen derjenigen Datenwörter, welche auszulesen sind
und welche vom Datenmanipulator 104 vom Parallelformat
in ein Serienformat umgewandelt werden. Die nunmehr im
Serienformat vorliegenden Datenwörter werden direkt den
Ausgangsleitungen PCMOUT 0-PCMOUT 7 zugeführt.
Der zuvor beschriebene Schaltkreis stellt also eine
Kombination einer Zeit- und Raumaufteilung dar.
Ein Mikroprozessor hat sowohl einen Lesezugriff zum Datenspeicher
102 als auch einen Lese- und Eingabezugriff zum
Verbindungsspeicher 107. Wenn also der Datenspeicher 107
einen Rahmen eines 8-Bit-Wortes speichert, das von
den acht Serieneingangsleitungen zugeführt wurde, kann
irgendeine dieser Daten vom Mikroprozessor abgelesen
werden. Dies wird bewirkt durch den Ausgang des Datenspeichers
102, der über die Leitungen DMD (7-0) mit
dem Schnittstellenschaltkreis 117 verbunden ist. Auf
diese Weise können die den Eingangsleitungen PCM zugeführten
Signale vom Mikroprozessor abgelesen werden.
Der Mikroprozessor gibt über die Datenleitungen
CD (7-0) Daten in den Verbindungsspeicher 107 ein
und zwar in Adressen, welche über die Leitungen A (4-0)
und CAR (2-0) festgelegt sind. Diese Leitungen sind
verbunden mit dem Multiplexer 108. Der Mikroprozessor
liest die Inhalte des Verbindungsspeichers über die
Leitungen CMD (7-0) ab, welche vom Ausgang des Verbindungsspeichers
107 A zu den entsprechenden Eingängen
des Schnittstellenschaltkreises 117 führen.
Der Mikroprozessor kann auch direkt in die Ausgangsleitungen
PCMOUT 0-PCMOUT 7 eingeben. Signale vom Verbindungsspeicher
werden zeitweilig gespeichert im Datenregister 110. Die
ersten 8 Bits vom Ausgang des Verbindungsspeicherdatenregisters
110 A in den Leitungen CMDR (7-0) werden
an einen der Paralleleingangsanschlüsse des Multiplexers
110 angelegt, während die Ausgangsbits des Datenspeichers
102 an den anderen Eingangsanschluß angelenkt
werden. Da das Bit 10 vom Datenregister 110 B mit dem
Bit in der Leitung CAR 7 vom Schnittstellenschaltkreis bestimmt,
welche der beiden Gruppen von Eingängen
des Multiplexers 110 dort ausgegeben werden, um dann
vom Datenmanipulator 104 an die Ausgangsleitungen PCM
ausgegeben zu werden, ist es klar, daß der Mikroprozessor
anstelle der PCM-Wörter vom Datenspeicher
102 seine eigenen Signale an die Ausgangsleitungen abgeben
kann.
Wenn solche Signale von einer vorhergehenden gleichen
Schaltmatrix im Datenspeicher 102 gespeichert werden, dann
ergibt sich hieraus, daß entweder Sprachsignale oder Datensignale
speicherbar sind und daß diese Signale vom Ausgang
des Datenspeichers 102 über die Leitungen DMD (7-0)
vom Ausgang des Datenspeichers 102 direkt über den Schnittstellenschaltkreis
117 an den Mikroprozessor ausgelesen
werden können. Auf diese Weise wird eine Steuerverbindung
zwischen Mikroprozessor und Mikroprozessor wesentlich
erleichtert.
Die im Datenspeicher 102 gespeicherten Signale werden
normalerweise an die PCM-Ausgangsleitungen und in Zeitschlitzen
abgegeben, deren Adressen festgelegt werden
durch Signale, welche im Verbindungsspeicher 107 A
gespeichert sind. Diese werden über das Verbindungsspeicherdatenregister
110 A und die 8-Bit-Parallelleitungen
CMDR (7-0) in den Multiplexer 111 eingegeben.
Zusätzlich kann der Mikroprozessor spezielle vom Datenspeicher
102 auszugebende Worte bestimmen über die
Speicheradressenleitungen CAR (2-0) und A (4-0), die
mit dem Multiplexer 111 verbunden sind. Ein drittes
dem Multiplexer 111 zugeführtes Signal ist das Taktsignal
der Leitung DMWAC (6-0) vom Taktgenerator 118.
Der Mikroprozessor gibt die 11 Bit-Worte (Bits 0-10)
in den Verbindungsspeicher 107 A und 107 B ein und zwar
in Adressen, welche bestimmt sind durch Signale in den
Leitungen CAR (2-0) und A (4-0) zu zeigen, welche
bestimmt sind durch die Eingabesteuerlogikschaltkreise
109 A und 109 B welche Eingabebefehle an die zugeordneten
Speicher ausgeben. Das Bit 10 des Verbindungsspeichers
wird dazu verwendet, daß entweder der Datenspeicher oder
die Bits 7-0 des Verbindungsspeichers als Quelle für
die 8 Bit-Worte herangezogen werden, welche über die
Serienausgangsleitungen abgesandt werden sollen. Abhängig
vom Zustand des Bits 10 bilden entweder die Bits 7-0
das Wort, das über die Leitungen CMDR (7-0) und den
Multiplexer 110 dem Ausgangsdatenmanipulator zugeführt
werden oder es wird eines der 256 Worte von jeweils
8 Bits ausgelesen, welche im Datenspeicher gespeichert
sind um während der entsprechenden Kanalzeit an die
entsprechenden Ausgangsleitungen ausgegeben zu werden.
Wie schon zuvor erwähnt, geht das Bit 10 durch das
Oder-Gatter 112 hindurch das den Zustand des Multiplexers
110 ändert und somit die entsprechende Datenquelle definiert,
welche zum Ausgangsdatenmanipulator 109 hindurchgelassen
wird.
Das Bit 9 des Verbindungsspeichers wird dazu verwendet,
einen externen Schaltkreis zu steuern. Dieses Bit wird
empfangen vom Verbindungsspeicherdatenregister 110 B und
wird im Zeitregister 113 in bezug auf das Taktsignal
C 488 bezüglich seiner Phase korrigiert und liegt
an der Leitung CX zur Steuerung des externen Schaltkreises
an.
Das Bit 9 geht vom Verbindungsspeicherdatenregister 110 B
durch das Zeitregister 113 und den Logikschaltkreis 120
hindurch zum Konverter 114. Die aufeinanderfolgenden Bits
werden im Konverter 114 in acht parallele Bits umgewandelt,
welche im Ausgangstreibersteuerregister 115 gespeichert
werden. Das Ausgangssignal wird an den Ausgangseinschaltsteuerlogikschaltkreis
116 gelegt, von wo es den Gattern
des Ausgangstreibers 106 zugeführt wird. Auf diese Weise
wird die Übermittlung und werden die Ausgangsimpedanzzustände
des drei Schaltzustände aufweisenden Treibers
für die entsprechenden Ausgangsleitungen festgelegt.
Ist das Bit 10 gleich 0 dann bestimmen die Bits 7-0
des Verbindungsspeichers, welches Datenspeicherwort
über die Serienausgangsleitungen auszugeben ist.
Auf diese Weise wird ein Bezug hergestellt zwischen der
Speicherstelle des Verbindungsspeichers und der Kanalzeit.
Ist also das Bit 10 gleich 0, dann stellen die
Bits 7-0 ein Adressensignal dar, welches über die
Leitung CMDR (7-0) über den Multiplexer 111 an den
Eingang AD des Datenspeichers 102 gelangt.
Beträgt jedoch das Bit 10 gleich 1, dann bilden die
Bits 7-0 des Verbindungsspeichers ein Datenwort,
welches über die Serienausgangsleitungen auszugeben
ist, anstelle eines Worts aus dem Verbindungsspeicher
an einer Stelle, die einer bestimmten Kanalzeit zugeordnet
ist. Dieses Wort geht wie vorbeschrieben durch den
Multiplexer 110 hindurch.
Der Mikroprozessor liest somit die Serieneingangsleitungen
vom Datenspeicher ab ohne selbst bezüglich des Rahmens,
Kanals, der Bitzeit und der Serien-Parallelumsetzung betroffen
zu sein. Durch Eingabe in den Verbindungsspeicher
kann der Mikroprozessor über die Serienausgangsleitungen
Datenworte übermitteln, ohne selbst bezüglich des Zeitpunktes
und der Parallel-Serien-Umsetzung betroffen zu
sein.
Der DX-Schalter kann somit zwischen eingehenden und ausgehenden
Kanälen von irgendeiner ankommenden auf irgendeine
ausgehende Leitung Signale schalten, und kann
Daten an einen Mikroprozessor übermitteln oder Daten von
einem Mikroprozessor empfangen und Daten in irgendeinem
ausgehenden Kanal eingeben. Der Mikroprozessor kann weiterhin
innerhalb des DX-Schalters die Schaltwege steuern.
Der DX-Schalter ist weiterhin in der Lage, über die
XC-Leitung Daten an andere Schaltkreise zu senden. Der
DX-Schalter ist auf einem einzigen Chip integriert.
Die Arbeitsweise der erfindungsgemäßen Schaltung unter
Verwendung von DX-Schaltern wird nachfolgend anhand
der Fig. 3, 4 und 5 weiter erläutert. Die Arbeitsweise
wird nachfolgend beschrieben anhand der Verarbeitung
eines Rufes. Es ist natürlich selbstverständlich, daß
Mitteilungsformate und Mitteilungsaufbau und Zusammensetzung
nicht auf das beschriebene Ausführungsbeispiel
beschränkt sind und entsprechend dem Schaltungsaufbau
und der Schaltfolge beim Durchführen einer Verbindung
anders sein können, als nachfolgend beschrieben.
Beim nachfolgenden Ausführungsbeispiel besteht das
Mitteilungsformat aus 32 Bytes mit je 16 Bits. Mindestens
ein Teil des ersten Bytes ist bestimmend für
die Art der Mitteilung die folgt, beispielsweise
Hörerabnahme, Hörerauflegen, usw.
Nachfolgend wird Bezug genommen auf Fig. 5. Hierbei ist
vorausgesetzt, daß der perifere Schnittstellenschaltkreis,
an welchem die Schaltung nach Fig. 5 angeschlossen
ist, sowohl PCM-Informationssignalwege als auch Wege
zu periferen Schnittstellensteuerschaltkreisen oder
Steuerschaltkreisen von periferen Baueinheiten selbst
umfaßt. Die in zwei Richtungen arbeitenden Datenleitungen
DATAIN 0-23 und DATAOUT 0-23 sind mit Steuerschaltkreisen
von periferen Schnittstellenschaltkreisen
verbunden. Die in zwei Richtungen arbeitenden Signalübermittlungsleitungen
PCS 0-23 und CCS 0-23 sind mit
PCM-Informationsübermittlungsanschlüssen der periferen
Schnittstellenschaltkreise verbunden. Die nachfolgend
beschriebene perifere Schaltermatrix konzentriert 48
in zwei Richtungen beschriebene PCM-Leitungen mit 32 Kanälen
von der Periferseite in 8 oder 16 in zwei Richtungen
betriebene Leitungen von 32 Kanälen, welche zum Schalterschaltkreis
führen.
Der perifere Schaltprozessor 29 von Fig. 2B ist über den
Steuerbus 25 an den Schaltkreis nach Fig. 5 angeschlossen.
Dieser Steuerbus 25 besteht gem. der Fig. 5 aus den Datenleitungen
D 0-7, den Adressenleitungen A 1-10 und den
Leitungen C 244 FP-LBS, R/W, CS⁻, CDID und C 125, (Taktimpuls,
Rahmenimpuls, Last, Eingabe/Ausgabe, Chipwahl
und Taktimpuls) sowie der Datenbestätigungsleitung
DACK und der Einschaltleitung ARRAY. Der perifere Schaltprozessor
erzeugt Programmsignale zur kontinuierlichen
Abtastung der periferen Schnittstellenkarten. Die Abtastfunktion
selbst ist bekannt. Durch die Verwendung von
Gruppen von DX-Schaltern jedoch ergibt sich eine neue
Abtastweise.
Die Ausgangssteuersignale des periferen Schaltprozessors
auf dem vorerwähnten Steuerbus gehen durch die Puffer 35
und 36 hindurch und werden im Dekoder 37 dekodiert und
in den Datenbus ausgegeben, der bezeichnet ist mit
DXEN (DX-Einschaltschalter), DLLB (Datenrückleitungsschleife),
ORWR und CIDRD (Kartenidentifikationsablesung).
Die Leitung DXEN und andere Leitungen vom
periferen Schaltprozessor verknüpfen den Schnittstellenschaltkreis
und den Taktgenerator von jedem der drei
8 mal 8 DX-Schalter 38, 39 und 40. Die Dateneingangsleitungen
des periferen Schnittstellenschaltkreises
DATAIN 0-7, DATAIN 8-15 und DATAIN 16-23 sind verbunden
mit einem Phaseneingang des Multiplexers 42, der
drei Ausgänge aufweist, von denen jeder mit einem
DX-Schalter verbunden ist. Der Anschluß erfolgt dort
an die Eingänge PCMIN 0-7. Die Ausgangsleitungen
PCMOUT 0-7 der drei DX-Schalter sind verbunden mit
drei Eingängen eines Puffers 43, dessen drei Ausgänge
verbunden sind mit den Datenausgangsleitungen DATAOUT 0-7,
DATAOUT 8-15 und DATAOUT 16-23 zum Steuerschaltkreis
für die periferen Schnittstellenschaltkreise. Demgemäß
wird eine in zwei Richtungen betriebene Übermittlungssammelleitung
errichtet zwischen dem periferen Schaltprozessor
29 der Fig. 2B und den Dateneingangs- und
Datenausgangsleitungen zu den periferen Schnittstellenschaltkreisen
über drei DX-Schalter 38, 39 und 40.
Im Betrieb gibt der perifere Schaltprozessor ein Signal
ab, welches in den Verbindungsspeicher eingegeben wird
und sodann in den Datenspeicher der drei DX-Schalter,
das eine Abtastung von Signalen auf den Dateneingangsleitungen
von den periferen Schaltkreisen bewirkt. Wird
beispielsweise bei einem Nebenstellenapparat der Telefonhörer
abgenommen, dann wird ein bestimmtes Formatsignal
empfangen über eine der Dateneingangsleitungen DATAIN 0-23,
den Multiplexer 42 und eine der PCMIN 0-7 Leitungen
und wird gespeichert im Datenspeicher des entsprechenden
DX-Schalters, welcher während dem Intervall aktiviert
wurde entsprechend der abgetasteten Leitung und des
Eingangskanals. Der Inhalt des Datenspeichers des
DX-Schalters wird dem periferen Schaltprozessor 29 zugeführt
über die Datenspeicherausgangsleitung DMD, so daß
diese Daten über den Puffer 41 dem Steuerbus 25 zugeführt
werden.
Auf diese Weise tastet der perifere Schaltprozessor
kontinuierlich die Perifereinheiten bezüglich einer
Änderung ihres Zustandes ab oder bezüglich von Mitteilungen
von einem intelligenten Perifergerät.
Diese Zustandsänderung bzw. diese Mitteilung wird dann
wie vorbeschrieben dem Hauptsteuerschaltkreis zugeführt.
Der perifere Schaltprozessor 29 benutzt die DX-Schalter
38 bis 40 in gleicher Weise, um Abtaststeuermitteilungssignale
an die Leitungen DATAOUT 0-23 dieser DX-Schalter
zu übermitteln. Da jedem Periferschaltkreis derartige
Leitungen zugeordnet sind, kann das Abtastsignalformat und
das Signalformat bezüglich der Mitteilung des Periferzustandes
den Erfordernissen angepaßt werden. Bei dem
vorerwähnten Prototyp wurde das Mitteilungssignal gebildet
durch einen Mitteilungsteil des ersten Bytes,
das Kontrollbyte wurde gebildet durch das letzte Byte,
das Teile enthielt zur Bestimmung des Protokolls, einschließlich
von Protokollsteuerbits während die weiteren
Bytes die Mitteilung bildeten, wie beispielsweise
die Adressen von Sendern und Empfängern, ein Funktionscode,
Datenbytes und Prüfsummen usw. Die Mitteilung
weist typischerweise 18 Bytes auf und umfaßt einen oder
mehrere Funktioncodes, welche eine numerische Darstellung
der auszuführenden Funktion bestimmen sowie
eine Anzahl von Datenbytes, welche diese Funktion als
Parameter verwenden können. Die Anzahl der dem Funktionscode
folgenden Bytes wird durch den Code selbst angezeigt,
d. h. ein Code kann anzeigen, daß drei Datenbytes
folgen können, während ein anderer Code anzeigt, daß
überhaupt keine Daten folgen.
Vorausgesetzt, der perifere Schaltprozessor 29 hat
das Signal erfaßt, welches im Datenspeicher von
einem der DX-Schalter 38 bis 40 gespeichert ist, und
das anzeigt, daß bei einem bestimmten Periferapparat
der Hörer abgenommen wurde, dann stellt er eine Mitteilung
zusammen und speichert diese in einem Softwarepuffer
zur Übermittlung über das Sende-Empfangsgerät
28 und die Mitteilungsschaltermatrix an den Hauptsteuerschaltkreis.
Es ist zu erwähnen, daß die Datenausgangsleitungen
DATAOUT 0-23 vom Puffer 43 verbunden sind mit den
Eingangsanschlüssen zweiter Phase des Multiplexers 42.
Der Multiplexer 42 gibt also die Signale entweder der
Phase A oder der Phase B aus und wird eingeschaltet über
ein Signal vom Datenrückkopplungsregister 44, dem Datensignale
über den Puffer 41 zugeführt werden, welche
vom Signal des periferen Schaltprozessors resultieren.
Wenn ein bestimmtes Signal vom Datenrückkopplungsregister
44 empfangen wird, bewirkt dieses, daß der Multiplexer
42 die Ausgangsleitungen des Puffers 43 auf seine Ausgangsleitungen
durchschaltet in Phase mit
den Leitungen DATAIN 0-23. Hierdurch wird die Möglichkeit
geschaffen, daß ein Signal, das entweder
vom periferen Schaltprozessor 29 oder über die Leitungen
DATAIN 0-23 von einem periferen Schnittstellenschaltkreis
empfangen wird, im Datenspeicher der DX-Schalter
38 bis 40 gespeichert werden kann.
Ein Signal vom periferen Schaltprozessor 29 wird weiterhin
über einen Inverter 45 an einen Datenleitungssteuerschaltkreis
46 angelegt, dessen Ausgang mit dem Puffer
43 verbunden ist und somit den Zustand jeder durch
den Puffer 43 hindurchgehenden Sammelleitung steuert.
Der Mitteilungsschaltkreis 3 nach Fig. 2A tastet kontinuierlich
jeden periferen Schaltprozessor ab um festzustellen,
ob ein Mitteilungssignal in seinem Ausgangspuffer gespeichert
ist. Der Mitteilungsschaltprozessor 15 sendet
eine bestimmte zyklische Abtastmitteilung über die
Leitungen A 0-A 7, D 0-D 7 usw. an die Mitteilungsschaltmatrix
17 gem. Fig. 2A und 4. Diese Abtastmitteilung
(beispielsweise mit der Bedeutung "liegt eine
Mitteilung vor?") wird angelegt an den Verbindungsspeicher
107 A des DX-Schalters 50 über den Multiplexer
110 wodurch die PCM-Ausgangsleitungen über die symmetrischen
Differentialtreiber 51 mit den Ausgangsmitteilungsleitungen
52 verbunden werden, die zu den periferen Schaltsende-
und Empfangsgeräten führen. Hierdurch wird jeder
perifere Schaltprozessor zu einer Antwortmitteilung veranlaßt,
die anzeigt, ob sein Ausgangspuffer eine Mitteilung
enthält oder nicht. Der angesteuerte Periferschaltprozessor
sendet somit eine Mitteilung, wodurch
sein Puffer geleert wird.
Das Mitteilungssignal vom periferen Schaltprozessor 29
geht durch das Sende-Empfangsgerät 28 hindurch und
erscheint in einer der Eingangsmitteilungsleitungen 47 der
symmetrischen Differentialempfänger 48. Das Signal geht
durch einen drei Schaltzustände aufweisenden Puffer 49
hindurch und wird über eine der Eingangsleitungen
PCM 0-7 (Fig. 2C) an den Datenspeicher von einem der
DX-Schalter 50 angelegt. Dies tritt jedoch erst auf,
nachdem der perifere Schaltprozessor abgetastet wurde.
Das die Antwort enthaltende Mitteilungssignal wird also
über eine ausgewählte Serieneingangsmitteilungsleitung
47, über einen Differentialverstärker 48, über einen
Puffer 49 und über eine PCM-Eingangsleitung an einen
der DX-Schalter 50 angelegt. Der DX-Schalter 50 wird ausgewählt
in Abhängigkeit der Eingangsleitung und des
Kanals mittels des Dekoders 30.
Der Mitteilungsschaltprozessor hat Zugriff zu den Daten,
die im Datenspeicher des DX-Schalters gespeichert sind
über seine Leitung DMD (Fig. 2C) und den Schnittstellenschaltkreis,
der in Fig. 4 im wesentlichen als Puffer
53 dargestellt ist. Die Daten werden dem Parallelbus 2 A
gem. Fig. 2A zugeführt und werden zum Anlegen an den
Hauptsteuerschaltkreis vom Kommunikationspuffer 14 empfangen.
Der Hauptsteuerkreis 11 des Hauptsteuerschaltkreises
1 tastet kontinuierlich den Puffer 14 ab.
Der Hauptsteuerkreis enthält einen Speicher, der den
Augenblickszustand jedes Periferschaltkreises in bekannter
Weise speichert. Er speichert weiterhin in seinem
Massespeicher eine Vielzahl von Programmsignalen, welche
zu Mitteilungen für die Steuerung des Systems zusammengestellt
werden. Diese Funktion ist ebenfalls bekannt.
Bei den bekannten Systemen jedoch werden diese Steuermitteilungen
in die Mitteilungsschaltpfade eingesetzt
und benötigen eine Bandbreite, welche bei der vorliegenden
Erfindung dazu verwendet werden kann für Daten- oder
PCM-Sprachsignalen, welche zwischen den Perifereinheiten
ausgetauscht werden. Die zur Verfügung stehende
Bandbreite für einen derartigen Übermittlungsaustausch
ist gegenüber dem Stand der Technik wesentlich erhöht,
da die Mitteilungen über ein separates Mitteilungsschaltnetz
übermittelt werden, dessen Kapazität so
ausgelegt ist, daß es den Übermittlungs- und Schalterfordernissen
der Überwachungssignale entspricht. Diese
Möglichkeit kann auf einfache Weise erhalten werden unter
Verwendung der zuvor beschriebenen DX-Schalter.
Nachdem der Hauptsteuerkreis ein Mitteilungssignal auf
die zuvor beschriebene Weise erhalten hat, welches
anzeigt, daß bei einem Nebenstellenapparat der Hörer
abgenommen wurde, wird von diesem Hauptsteuerkreis
ein Botschaftssignal formuliert, welches zurückgeleitet
wird und bestätigt, daß das Botschaftssignal
empfangen wurde. Dieses Bestätigungssignal wird über
den Parallelbus 12 dem Puffer 14 zugeführt. Dieser
arbeitet hierbei in umgekehrter Richtung wie zuvor
beschrieben. Dieses Signal wird abgegriffen durch
den Mitteilungsschaltprozessor 15, wobei dieses Signal
eingegeben wird in einen Datenspeicher einer der DX-
Schalter 50 über den Schnittstellenschaltkreis 117, den
Verbindungsspeicher 107 A und den Multiplexer 111. Dieses
Signal gelangt dann über eine der Leitungen PCMOUT 0-7
und die Verbindungsleitung 52 der Fig. 4 oder 34
der Fig. 2A und 2B zu einem periferen Steuerschaltkreis
5. Hierbei wird das Signal über eine Mitteilungsleitung
34 zugeführt dem symmetrischen Sende-Empfänger
28 und von dort zugeleitet dem periferen Schaltprozessor
29. Der perifere Schaltprozessor 29 empfängt
somit ein Signal, welches besagt, daß der Hauptsteuerschaltkreis
die Mitteilung empfangen hat. Im Speicher
des Hauptsteuerkreises wird auch die Art einer intelligenten
Perifereinheit gespeichert. Die Perifereinheit
kann hierbei eine Rechnerintelligenz aufweisen und benötigt
eine Bestätigung des Empfangs der Mitteilung über
die Telefonhörerabnahme. In einem solchen Fall wird
die vom Hauptsteuerschaltkreis ausgegebene Mitteilung über
den Steuerbus 25 (Fig. 5) die Puffer 35 und 36 und dem
Dekoder 37 in den Verbindungsspeicher 107 A (Fig. 2C) eingegeben
und sodann in den Datenspeicher 102 von einem der
DX-Schalter 38-40. Die Speicherstelle entspricht hierbei
der Ausgangsleitung der intelligenten Perifereinheit.
Vom Datenspeicher des angesteuerten DX-Schalters
38-40 wird sodann das Mitteilungssignal über eine der
zum Puffer 43 führenden PCM-Ausgangsleitungen und vom
Puffer 43 über die Datenausgangsleitungen DATAOUT 0-23
dem periferen Schnittstellenschaltkreis und somit der
Perifereinheit, die das Bestätigungssignal benötigt,
zugeführt.
Stellt jedoch der Hauptsteuerschaltkreis 1 fest, daß
es sich um eine nicht intelligente Perifereinheit handelt,
wie beispielsweise um einen üblichen Telefonapparat,
dann besagt der Zustand "Hörer abgenommen", daß es
erforderlich ist, den Telefonapparat mit einem Wählton-
bzw. mit einem Wählimpulsempfänger zu verbinden,
dem die Wählsignale von der Perifereinheit, d. h. dem
Telefonapparat zugeführt werden. Der Hauptsteuerkreis
ermittelt anhand seines Speichers eine Signalwegverbindung
zwischen dem Telefonapparat und einem freien
Perifertonwahlempfänger, der über den Schalterschaltkreis
4 hergestellt werden soll. Ist ein freier Signalweg
ermittelt worden, dann sendet der Hauptsteuerkreis
ein Mitteilungssignal an die periferen Steuerschaltkreise
und der Schaltprozessor 18 stellt diese Verbindung
her.
Das Mitteilungssignal wird hierbei durch den periferen
Schaltprozessor 29 wie vorbeschrieben über die Datenleitungen
empfangen und legt DX-Schaltersteuersignale
an seinen Steuerbus 25 an. In diesem Fall sind jedoch
die Signale bestimmt für einen oder beide von zwei
DX-Schalteranordnungen, bestehend aus den DX-Schaltern
54 (Fig. 5), welche die von der Perifereinheit empfangenen
Signale verarbeiten oder DX-Schaltern 55, welche die
Signale verarbeiten, die für die Perifereinheit bestimmt
sind.
Im vorliegenden Beispiel bewirken die vom periferen
Schaltprozessor empfangenen Signale die Durchführung
einer Verbindung zwischen einer der PCM-Eingangsleitungen
CCSI 0-23 zu einem der DX-Schalter 54 und von dort
zu einer speziellen Ausgangsleitung CCSO 0-15. Die Ausgangsleitung
ist über einen der Puffer 56 mit einer der
Ausgangsleitungen CCSO 0-7 und CCSO 8-15 verbunden.
Die Eingangsleitungen CCSI 0-7, CCSI 8-15 und
CCSI 16-23, über welche von der Perifereinheit PCM-Sprachsignale
Wählsignale usw. zugeführt werden, sind
verbunden über Eingangspuffer 57 und Rückkopplungsmultiplexer
58 mit einer der PCM-Eingangsleitungen
der DX-Schaltermatrix 54.
Der Hauptsteuerschaltkreis 1 sendet ein weiteres Signal
dem Puffer 14 zu, das über den Parallelbus 2 B
dem Schaltprozessor 18 zugeführt wird. Dieser Schaltprozessor
18 sendet daraufhin ein Signal an eine
oder mehrere DX-Schaltmatrix 19 und Multiplexer 21,
wodurch eine Verbindung hergestellt wird zwischen
einer ankommenden Leitung eines periferen Schaltpuffers
56 (Fig. 5) über einen Multiplexer 21 zum Bus 20 und von
dort zu einem speziellen abgehenden Kanal in einer
speziellen Ausgangsleitung über die Matrix 19.
Auf diese Weise wird eine Verbindung hergestellt
zwischen einem der Kanäle der Leitungen CCSI 0-7 oder
CCSO 8-15 (Fig. 5) über die Schaltmatrix nach Fig. 2A
zu einer Leitung, die zu einer Perifereinheit führt,
die aus einem Wählsignalempfänger besteht.
Die Verbindung vom Schalterschaltkreis zum Wähltonempfänger
wird in entsprechender Weise aufgebaut wie die Verbindung
vom Telefonapparat zum Schalterschaltkreis. Im Hauptsteuerschaltkreis
wird ein Mitteilungssignal formuliert
und über den Mitteilungsschaltkreis und die Mitteilungsleitungen
dem periferen Steuerschaltkreis zugeführt wird,
an welchem der ausgewählte freie Wähltonempfänger angeschlossen
ist. Dieses Perifergerät ist über eine
perifere Schnittstellenschaltplatte mit den Leitungen
PCSO 0-7, PCSO 8-15 oder PCSO 16-23 (Fig. 5) verbunden.
Der perifere Schaltprozessor 29 bewirkt den
Aufbau einer Schaltverbindung durch einen der DX-Schalter
55. Die PCM-Eingangsanschlüsse dieser Schalter sind
über Multiplexer 59 verbunden mit den Eingangsleitungen
PCSI 0-7 und PCSI 8-15. Die PCM-Ausgangsleitungen
der DX-Schalter 55 sind über Ausgangspuffer 60 mit
den Ausgangsleitungen PCSO 0-7, PCSO 8-15 und PCSO 16-23
verbunden, die ihrerseits mit Perifereinheiten verbunden
sind, von denen eine aus einem Wähltonempfänger besteht.
Auf diese Weise wird eine Signalverbindung hergestellt
zwischen einem periferen Telefonapparat, dessen Hörer
abgenommen wurde, mit einem Wähltonempfänger, wobei die
Verbindung hergestellt wird über die DX-Schalteranordnung
54, eine der Ausgangssammelleitungen CCSO 0-7 oder
CCSO 8-15 zum Schalterschaltkreis 4, wo eine Aufschaltung
auf eine Ausgangssammelleitung erfolgt, welche
führt zu einer der Serienausgangsleitungen PCSI 0-7,
PCSI 8-15, durch einen DX-Schalter 55 über eine
der Ausgangsleitungen PCSO 0-7, PCSO 8-15, PCSO 16-23
zum Wähltonempfänger.
Bevor die Arbeitsweise der Schalterschaltmatrix beschrieben
wird, ist zu erwähnen, daß normalerweise andere Zwischenschritte
ausgeführt werden, welche im einzelnen nicht
beschrieben wurden. Während die Perifermatrix und die
Schalterschaltmatrix Verbindungen aufbauen, wird ein
Mitteilungssignal vom Hauptsteuerschaltkreis dem periferen
Schnittstellenschaltkreis zugeführt, wodurch veranlaßt
wird, daß ein Anpassungsschaltkreis in Betrieb
gesetzt wird, beispielsweise ein Kurzschließen des Telefonapparates
während der Zeit, wo die Schalter eine
Verbindung herstellen, wodurch gewährleistet ist, daß
während des Schaltintervalls keine Tonsignale auftreten.
Nachdem die Schaltwege geschlossen sind, wird die Anpassung
aufgehoben. Dies kann erfolgen durch Zeitablauf,
automatisch bei hergestellter Verbindung oder
durch eine Mitteilung vom Hauptsteuerschaltkreis,
die Anpassungsschaltung aufzuheben.
Eine zweite Zwischenfunktion besteht darin, den Wählton
zum Nebenstellenapparat zurückzuleiten. Gemäß dem bevorzugten
Ausführungsbeispiel erzeugt ein Tongenerator
16 nach Fig. 2A kontinuierlich ein Tonsignal. Geeignete
impulsartige Unterbrechungen dieses Signals entsprechend
dem zu erzeugenden Signal werden kodiert und gesteuert
von dem Mitteilungsschaltprozessor der Mitteilungsschaltmatrix
zugeführt. Dieses Signal wird sodann als
PCM-Signal dem periferen Steuerschaltkreis zugeführt
und wird gesteuert durch den periferen Schaltprozessor
über DX-Schalter dem Telefonapparat zugeführt.
Das PCM-Signal wird hierbei vom periferen Schnittstellenschaltkreis
umgesetzt, d. h. wird dekodiert
durch den Dekoder des Schnittstellenschaltkreises
und damit im Telefonhörer für den Teilnehmer hörbar
gemacht. Er hört auf diese Weise den Wählton. Nachdem
die Wahldurchführung begonnen hat, deren Vorliegen
erfaßt wird durch Abtasten durch die periferen Steuerschaltkreise
und nachdem das ursprüngliche Abtastmitteilungssignal
dem Hauptsteuerschaltkreis zugeführt
wurde, wird durch diesen Hauptsteuerschaltkreis eine
Mitteilung dem Mitteilungsschaltprozessor zugeführt,
die weitere Übermittlung des Wähltones zum Telefonapparat
zu unterbrechen.
In Fig. 3 ist einer von vier Schalterabschnitten des
Schalterschaltkreises nach Fig. 2A dargestellt. Vom
Hauptsteuerschaltkreis wird ein Signal über den Bus
2 B dem Schalterprozessor 18 zugeführt und von dort
an den Steuerbus 22 angelegt. Das Signal geht durch
die Puffer 61 hindurch zur Kartenzugriffssteuerung
62, von wo es in den Verbindungsspeicher einer der DX-
Schalter 63 einer Anordnung DX 16 gelangt. Auf diese
Weise wird eine Verbindung zwischen einem der Eingangskanäle
und einem der PCM-Ausgangskanäle PCMOUT hergestellt.
Eingangssignale, welche vom Sender-Empfänger eines
periferen Steuerschaltkreises über den Multiplexer
64 zugeführt werden, gehen durch die Puffer 65 und 66,
die jeweils drei Schaltzustände aufweisen, zum Einphaseneingang
eines Multiplexers 67 und von dort zu
den PCM-Eingangsleitungen der Anordnung der DX-Schalter
63. Der 64 Leitungen aufweisende Schaltbus 20 ist angeschlossen
an den Suchphaseneingang des Multiplexers 67,
wodurch es möglich ist, Signale einer anderen Schaltmatrix
innerhalb des Schalterschaltkreises 4 als Eingang
der gezeigten DX-Schaltanordnung zuzuführen.
Die Leitungen durch den Schalterschaltkreis werden
in beiden Richtungen betrieben und zwei Sammelleitungen
pro Schaltkreis sollten zum Hauptsteuerschaltkreis
führen. Bei bestimmten Telefonverbindungen genügt es
jedoch, wenn nur in einer Richtung betriebene Sammelleitungen
verwendet werden.
Das zuvor beschriebene System übermittelt über das Mitteilungsverbindungssystem
Überwachungssignale zwischen
Periferschaltkreisen und dem Hauptsteuerschaltkreis.
Über separate Schaltkreisverbindungen werden die normalen
zu schaltenden Signale zwischen den Periferschaltkreisen
ausgetauscht. Dies wird ermöglicht durch die
Verwendung von DX-Schaltern. Hierbei findet eine
Schaltmatrix, bestehend aus DX-Schaltern Verwendung,
mit denen ein Zeit- und Raumvielfach zum Schalten
von PCM-Signalen geschaffen wird. Die Mitteilungssignale
zwischen den periferen Steuerschaltkreisen werden
zwischen geschalteten Mitteilungsverbindungen ausgetauscht.
Die Steuerschaltkreise haben Zugriff zu den
Datenmitteilungen von den Datenleitungen und legen
diese an die PCM-Leitungen. Die Übermittlung der
normalen Schaltsignale zwischen den Perifereinheiten erfolgt
durch ein System, welches in gleicher Weise
DX-Schalter verwendet. Die Perifereinheiten können
hierbei Analogschaltkreise sein, wobei dann die Übermittlung
der PCM-Signale über Kodierer und Dekodierer
erfolgt. Weiterhin können die Perifereinheiten intelligente
Terminals sein oder Terminals, welche vollständig
vom Hauptsteuerschaltkreis gesteuert werden, oder
Serviceschaltkreise, wie beispielsweise Wählsignalempfänger,
Amtsleitungen, Nebenstellenleitungen,
Konferenzschaltkreise, Rufschaltkreise usw.
Claims (16)
1. Vermittlungssystem zur Herstellung von Signalwegen
zwischen Perifereinheiten über einen Schalterschaltkreis,
der durch Steuersignale einer Hauptsteuerschaltung
geschaltet wird, die mit einem Mitteilungsschaltkreis
verbunden ist, dem Überwachungs- und Steuersignale
der Perifereinheiten zugeführt werden, der diese
an die Hauptsteuerschaltung weiterleitet, die in
Abhängigkeit davon die Steuersignale zur Herstellung der
Signalwege erzeugt, dadurch gekennzeichnet,
daß zwischen den Perifereinheiten und dem Mitteilungsschaltkreis
(3) perifere Steuerschaltungen (5) geschaltet
sind, an jede perifere Steuerschaltung (5)
eine Gruppe von Perifereinheiten angeschlossen ist,
jede perifere Steuerschaltung (5) die an sie angeschlossenen
Perifereinheiten auf das Auftreten der
Überwachungs- und Steuersignale abtastet und diese
Signale speichert, der Mitteilungsschaltkreis (3) einen
Mitteilungsschaltprozessor (15) aufweist, der die
in den periferen Steuerschaltungen (5) gespeicherten
Überwachungs- und Steuersignale zyklisch abruft und
diese über einen Datenbus (2 A) der Hauptsteuerschaltung
(1) zuführt, Steuersignale der Hauptsteuerschaltung
(1) über diesen Datenbus (2 A) dem Mitteilungsschaltprozessor
(15) zugeführt und von dort zu den periferen
Steuerschaltungen (5) weitergeleitet werden und diese
Steuersignale bei an unterschiedliche perifere Steuerschaltungen
angeschlossenen Perifereinheiten die
Signalwege innerhalb der periferen Steuerschaltungen
(5) von den Perifereinheiten zu dem Schalterschaltkreis
(4) und bei an die gleiche Steuerschaltung (5)
angeschlossenen Perifereinheiten die Signalwege
innerhalb dieser periferen Steuerschaltung (5) zwischen
diesen Perifereinheiten bestimmen.
2. Vermittlungssystem nach Anspruch 1, dadurch gekennzeichnet,
daß der Mitteilungsschaltkreis
(3) eine Mitteilungsschaltmatrix (17) aufweist,
die über einen Bus (34) mit den periferen Steuerschaltungen
(5) verbunden ist, über welchen die
Überwachungs- und Steuersignale geleitet werden,
und die einen Steueranschluß zum Mitteilungsschaltprozessor
(15) aufweist, über welchen die Überwachungs-
und Steuersignale sowie weitere Steuersignale zum
Steuern dieser Matrix (17) geleitet werden.
3. Vermittlungssysteme nach Anspruch 2, dadurch gekennzeichnet,
daß die Überwachungs- und
Steuersignale digitalisiert sind und die Mitteilungsschaltmatrix
(17) aus einer Kombination eines Zeit-
und Raumkoppelvielfachs besteht, welches Überwachungssignale
vom Bus (34) auf den Steueranschluß und
Überwachungs- und Steuersignale vom Steueranschluß
auf den Bus (34) schaltet.
4. Vermittlungssystem nach Anspruch 1, dadurch gekennzeichnet,
daß der Schalterschaltkreis
(4) einen mit dem Hauptsteuerschaltkreis (1) verbundenen
Schaltprozessor (18) und eine von ihm gesteuerte
Schaltermatrix (19, 20, 21) aufweist, an
den ein Datenbus (33) angeschlossen ist, der zu
den periferen Steuerschaltkreisen (5) führt und
über den die Signalwege zwischen den periferen Steuerschaltkreisen
(5) hergestellt werden.
5. Vermittlungssystem nach Anspruch 4, dadurch gekennzeichnet,
daß die Signale der Signalverbindung
digitalisiert sind und die Schaltermatrix
(19, 20, 21) aus einer Kombination eines Zeit- und
Raumkoppelvielfachs besteht.
6. Vermittlungssystem nach Anspruch 4 oder 5, dadurch
gekennzeichnet, daß die periferen Steuerschaltungen
(5) eine erste Schaltmatrix, die über
einen Bus (24, 34) mit der Mitteilungsschaltmatrix
(17) verbunden ist und einen periferen Schaltsteuerkreis
(23) der mit der ersten Schaltmatrix verbunden
ist und welchem Überwachungssignale von den Perifereinheiten
und Steuersignale über die Mitteilungsschaltmatrix
(17) vom Hauptsteuerschaltkreis (1)
zugeführt werden und der diese Überwachungssignale
über die Mitteilungsschaltmatrix (17) dem Hauptsteuerschaltkreis
(1) zuführt sowie eine zweite
Schaltmatrix zur Herstellung von Signalverbindungen
zwischen Perifereinheiten und der Schaltermatrix
(19, 20, 21) in Abhängigkeit von Steuersignalen
des periferen Schaltsteuerkreises (23) aufweisen.
7. Vermittlungssystem nach Anspruch 3, dadurch gekennzeichnet,
daß die Mitteilungsschaltmatrix
(17) mehrere Eingangsanschlüsse, denen Signale
im Serienformat in Zeitschlitzen gemäß einer ersten
Kanalfolge zugeführt werden, einen Datenspeicher
(102) zur Speicherung dieser Signale und mehrere
Ausgangsanschlüsse aufweist, denen Ausgangssignale
im Serienformat in Zeitschlitzen gemäß einer zweiten
Kanalfolge zugeführt werden, Steuersignale dem Steueranschluß
in Parallelform zugeführt werden, die die
Schaltkreise der Mitteilungsschaltmatrix (17) steuern
und bei Auftreten von ersten Steuersignalen vom
Hauptsteuerschaltkreis (1) die Ausgangssignale der
zweiten Kanalfolge vom Datenspeicher (102) den Ausgangsanschlüssen
zugeführt werden.
8. Vermittlungssystem nach Anspruch 4, dadurch gekennzeichnet,
daß der Schaltermatrix
(19, 20, 21) über den in beiden Richtungen betriebenen
Datenbus (33) in Serienzeitschlitzen unterteilte
Signale einem ersten Anschluß gemäß einer ersten
Kanalfolge zugeführt werden, die über Schalter nach
Zwischenspeicherung einem zweiten Anschluß gemäß
einer zweiten Kanalfolge in Zeitschlitzen unterteilt
zugeführt werden, einem Steueranschluß Steuersignale
vom Schaltprozessor (18) im Parallelformat zugeführt
werden und bei Auftreten von zweiten Steuersignalen
vom Hauptsteuerschaltkreis (1) die zwischengespeicherten
Signale in der zweiten Kanalfolge dem zweiten Anschluß
zugeführt werden.
9. Vermittlungssystem nach Anspruch 7 oder 8, dadurch
gekennzeichnet, daß die Matrixen (17,
19, 20, 21) jeweils Verbindungsspeicher (107) aufweisen,
in denen die Steuersignale gespeichert werden
und weitere vom Verbindungsspeicher (107) empfangene
Steuersignale die Schalter der Matrix (17, 19, 20,
21) steuern.
10. Vermittlungssystem nach Anspruch 9, dadurch gekennzeichnet,
daß die Schaltermatrix
(19, 20, 21) Schaltmittel aufweist, die bei Auftreten
weiterer Steuersignale in abwechselnder Folge Signale
des Datenspeichers (102) und des Verbindungsspeichers
(107) den Ausgangsanschlüssen zuführen.
11. Vermittlungssystem nach Anspruch 8 oder 9, dadurch
gekennzeichnet, daß Eingangsanschlüsse
der Schaltermatrix (19, 20, 21) zeitaufgeteilte
Multiplexsignale zugeführt werden, die in einem
Datenspeicher (102) gespeichert werden, in Abhängigkeit
von Steuersignalen eines zugeordneten Steuerprozessors
Teile der in den Datenspeicher (102)
gespeicherten Signale an einen Parallelbus ausgegeben
werden, und dieser Parallelbus zum Hauptsteuerschaltkreis
(1) führt.
12. Vermittlungssystem nach Anspruch 11, dadurch gekennzeichnet,
daß den Verbindungsspeichern
(107) vom zugeordneten Steuerprozessor erste und
zweite Steuersignale zugeführt werden, und mindestens
ein Teil der gespeicherten ersten Steuersignale
als zeitaufgeteilte Multiplexausgangssignale einem
oder mehreren Ausgangsanschlüssen zugeführt werden,
wobei die den Ausgangsanschlüssen zugeführten Signale
durch mindestens einen Teil der zweiten Steuersignale
bestimmt werden.
13. Vermittlungssystem nach Anspruch 11, dadurch gekennzeichnet,
daß die der Schaltermatrix
(19, 20, 21) zugeführten Steuersignale des ihr zugeordneten
Steuerprozessors die Schalter der Matrix
(19, 20, 21) so steuern, daß ein Teil der in den
Datenspeichern (102) gespeicherten Signale an den
Parallelbus zum Hauptsteuerschaltkreis (1) gemäß
einer durch die Steuersignale bestimmten Anordnung
ausgegeben werden.
14. Vermittlungssystem nach einem der Ansprüche 1 bis
13, dadurch gekennzeichnet, daß die
perifere Schaltmatrix (26) entsprechend der Schaltermatrix
(19, 20, 21) aufgebaut ist.
15. Vermittlungssystem nach einem der Ansprüche 1 bis
14, dadurch gekennzeichnet, daß die
periferen Steuerschaltungen (5) den Zustand der
Perifereinheiten und die Schaltverbindungen zwischen
den Perifereinheiten und dem Schalterschaltkreis
(4) abtasten und überwachen.
16. Vermittlungssystem nach einem der Ansprüche 4 bis
15, dadurch gekennzeichnet, daß der
Hauptsteuerschaltkreis (1) einen an einen Parallelbus
(2) angeschlossenen Digitalprozessor aufweist,
der Schaltprozessor (18) an diesen Parallelbus (2)
angeschlossen ist und die ihm zugeführten Steuersignale
die Schalter der Schaltermatrix (19, 20,
21) steuern, der Mitteilungsschaltprozessor (15)
ebenfalls mit diesem Bus (2) verbunden ist, zwischen
Mitteilungsschaltprozessor (15) und Mitteilungsschaltmatrix
(17), die die Überwachungs- und Steuersignale
empfängt und übermittelt, ein Schnittstellenschaltkreis
angeordnet ist, der Mitteilungsschaltprozessor
(15) Signale dem Hauptsteuerschaltkreis (1) und
über die Mitteilungsschaltmatrix (17) dem dort angeschlossenen
Bus (34) übermittelt und von diesem
Bus (34) über die Mitteilungsschaltmatrix (17) Signale
erhält und diese dem Digitalprozessor zuführt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CA000421936A CA1199394A (en) | 1983-02-18 | 1983-02-18 | Switching system with separate supervisory links |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3405286A1 DE3405286A1 (de) | 1984-08-23 |
DE3405286C2 true DE3405286C2 (de) | 1988-11-03 |
Family
ID=4124596
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843405286 Granted DE3405286A1 (de) | 1983-02-18 | 1984-02-15 | Vermittlungssystem zwischen periferen schaltkreisen |
DE3448269A Expired DE3448269C2 (de) | 1983-02-18 | 1984-02-15 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3448269A Expired DE3448269C2 (de) | 1983-02-18 | 1984-02-15 |
Country Status (9)
Country | Link |
---|---|
US (1) | US4615028A (de) |
JP (1) | JPS59158698A (de) |
CA (1) | CA1199394A (de) |
DE (2) | DE3405286A1 (de) |
ES (2) | ES8507305A1 (de) |
FR (1) | FR2541549A1 (de) |
GB (1) | GB2135155B (de) |
IT (1) | IT1175330B (de) |
MX (1) | MX154802A (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1203875A (en) * | 1983-06-16 | 1986-04-29 | Mitel Corporation | Switching system loopback test circuit |
CA1203876A (en) * | 1983-06-29 | 1986-04-29 | Conrad Lewis | Peripheral control for a digital telephone system |
JPS61295800A (ja) * | 1985-06-24 | 1986-12-26 | Nec Corp | 遠隔局制御方式 |
CA1254981A (en) * | 1986-02-18 | 1989-05-30 | Lester Kirkland | Communications switching system |
US4701913A (en) * | 1986-06-11 | 1987-10-20 | Northern Telecom Limited | Circuit and method for extracting signalling information embedded in channelized serial data streams |
US4887076A (en) * | 1987-10-16 | 1989-12-12 | Digital Equipment Corporation | Computer interconnect coupler for clusters of data processing devices |
US4845722A (en) * | 1987-10-16 | 1989-07-04 | Digital Equipment Corporation | Computer interconnect coupler employing crossbar switching |
US4873682A (en) * | 1987-11-30 | 1989-10-10 | Northern Telecom Limited | Digital key telephone system |
US4893310A (en) * | 1987-11-30 | 1990-01-09 | Northern Telecom Limited | Digital key telephone system |
US4860281A (en) * | 1988-02-29 | 1989-08-22 | Motorola, Inc. | Individual subchannel loopback in the PCM interfaces of a digital telephone exchange with control of the outbound path |
US5060227A (en) * | 1988-02-29 | 1991-10-22 | Motorola, Inc. | Digital telephone switch with simultaneous dual PCM format compatibility |
US4924460A (en) * | 1988-10-05 | 1990-05-08 | Pacific Bell | Office control unit apparatus for use in a digital network |
US5109526A (en) * | 1989-12-18 | 1992-04-28 | Motorola, Inc. | Vehicular repeater system |
CA2058654C (en) * | 1991-12-31 | 1998-12-29 | Thomas Gray | Data transport for internal messaging |
CA2091278C (en) * | 1993-03-09 | 1996-12-10 | Deborah L. Pinard | Unique ringing on a prime telephone line |
CA2094210C (en) * | 1993-04-16 | 1997-07-08 | Mark R. Sestak | Multiple queue resource management |
JP3557625B2 (ja) * | 1993-08-06 | 2004-08-25 | ブラザー工業株式会社 | 情報処理装置 |
GB9319449D0 (en) * | 1993-09-21 | 1993-11-03 | Plessey Telecomm | Telecommunications switching |
CA2108224C (en) * | 1993-10-12 | 1997-09-09 | Deborah L. Pinard | Method and aparatus for implementing hunt groups |
CA2110643C (en) * | 1993-12-03 | 1997-07-08 | Deborah L. Pinard | Method of telephone signalling via data link |
US5875234A (en) | 1996-02-14 | 1999-02-23 | Netphone, Inc. | Computer integrated PBX system |
US6097723A (en) * | 1997-08-01 | 2000-08-01 | International Business Machines Corporation | Method and apparatus for controlling a mixed network of analog and digital switches |
US7778259B1 (en) | 1999-05-14 | 2010-08-17 | Dunti Llc | Network packet transmission mechanism |
FI991323A (fi) * | 1999-06-09 | 2000-12-10 | Nokia Networks Oy | Menetelmä ja järjestelmä valvonnan suorittamiseksi tietoliikennejärjes telmässä |
US6785749B2 (en) * | 2000-11-02 | 2004-08-31 | Texas Instruments Incorporated | Apparatus and method for a peripheral inter-module event communication system |
KR100407690B1 (ko) * | 2000-12-22 | 2003-12-01 | 한국전자통신연구원 | 개방형 교환 시스템의 관리 방법 |
JP2002215659A (ja) * | 2001-01-18 | 2002-08-02 | Noriaki Kawamae | 情報検索支援方法および情報検索支援システム |
US8458453B1 (en) | 2004-06-11 | 2013-06-04 | Dunti Llc | Method and apparatus for securing communication over public network |
US8683572B1 (en) | 2008-01-24 | 2014-03-25 | Dunti Llc | Method and apparatus for providing continuous user verification in a packet-based network |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2279294A1 (fr) * | 1974-04-18 | 1976-02-13 | Labo Cent Telecommunicat | Reseau de commutation de messages codes multiplexes dans le temps |
NL7701521A (nl) * | 1976-02-17 | 1977-08-19 | Thomson Csf | Symmetrische tijdelijk matrix, alsmede ver- bindingsnetwerk voorzien van een dergelijke matrix. |
FR2394952B1 (fr) * | 1977-06-13 | 1985-06-21 | Constr Telephoniques | Systeme de transfert de signaux pour centre de commutation temporelle |
JPS5428516A (en) * | 1977-08-08 | 1979-03-03 | Nippon Telegr & Teleph Corp <Ntt> | Channel converter |
US4196316A (en) * | 1977-09-13 | 1980-04-01 | Bell Telephone Laboratories, Incorporated | Program controlled communication system having individually rearrangeable line selection |
DE2819119C3 (de) * | 1978-04-29 | 1980-10-30 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung für zeitmultiplex digital durchschaltende Fernmelde-, insbesondere Fernsprechvermittlungsanlagen |
JPS6051319B2 (ja) * | 1979-07-30 | 1985-11-13 | 岩崎通信機株式会社 | ボタン電話装置における制御信号伝送方式 |
US4322843A (en) * | 1979-12-26 | 1982-03-30 | Bell Telephone Laboratories, Incorporated | Control information communication arrangement for a time division switching system |
JPS56102147A (en) * | 1980-01-18 | 1981-08-15 | Nec Corp | Data switching system |
US4370743A (en) * | 1980-07-25 | 1983-01-25 | Bell Telephone Laboratories, Incorporated | Time division switching system |
CA1171946A (en) * | 1981-09-11 | 1984-07-31 | Mitel Corporation | Time division switching matrix |
JPS58116856A (ja) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | デジタル時分割交換方式 |
US4488290A (en) * | 1982-08-04 | 1984-12-11 | M/A-Com Linkabit, Inc. | Distributed digital exchange with improved switching system and input processor |
-
1983
- 1983-02-18 CA CA000421936A patent/CA1199394A/en not_active Expired
- 1983-12-28 ES ES528498A patent/ES8507305A1/es not_active Expired
-
1984
- 1984-01-09 MX MX199991A patent/MX154802A/es unknown
- 1984-01-31 FR FR8401585A patent/FR2541549A1/fr active Pending
- 1984-02-06 US US06/577,500 patent/US4615028A/en not_active Expired - Lifetime
- 1984-02-09 IT IT19528/84A patent/IT1175330B/it active
- 1984-02-15 DE DE19843405286 patent/DE3405286A1/de active Granted
- 1984-02-15 DE DE3448269A patent/DE3448269C2/de not_active Expired
- 1984-02-16 JP JP59028401A patent/JPS59158698A/ja active Pending
- 1984-02-17 GB GB08404201A patent/GB2135155B/en not_active Expired
- 1984-12-17 ES ES538686A patent/ES538686A0/es active Granted
Also Published As
Publication number | Publication date |
---|---|
MX154802A (es) | 1987-12-15 |
GB8404201D0 (en) | 1984-03-21 |
GB2135155B (en) | 1986-02-26 |
CA1199394A (en) | 1986-01-14 |
GB2135155A (en) | 1984-08-22 |
DE3448269C2 (de) | 1989-06-22 |
ES528498A0 (es) | 1985-08-16 |
IT8419528A0 (it) | 1984-02-09 |
ES8601598A1 (es) | 1985-11-01 |
US4615028A (en) | 1986-09-30 |
ES8507305A1 (es) | 1985-08-16 |
JPS59158698A (ja) | 1984-09-08 |
FR2541549A1 (fr) | 1984-08-24 |
DE3405286A1 (de) | 1984-08-23 |
ES538686A0 (es) | 1985-11-01 |
IT1175330B (it) | 1987-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3405286C2 (de) | ||
DE2848255C2 (de) | ||
DE3905724A1 (de) | Datenschnittstelle | |
DE3642019A1 (de) | Signalschaltsystem | |
DE2844214A1 (de) | Nachrichtenvermittlungsanordnung | |
DE2036815C3 (de) | Schaltungsanordnung für eine Nebenstellenanlage mit einer beschränkten Anzahl von Nebenstellen | |
DE3420824A1 (de) | Peripheres steuersystem | |
EP0347644B1 (de) | Modular strukturiertes digitales Kommunikationssystem | |
DE2838142A1 (de) | Rechnergesteuertes fernmeldevermittlungssystem mit zeitvielfach-durchschaltung | |
DE3787858T2 (de) | Integriertes Vermittlungssystem und Schaltung für Ansagedienste. | |
EP0306693A1 (de) | Modular strukturiertes digitales Kommunikationssystem | |
DE3879175T2 (de) | Digitales Tastengegensprechsystem. | |
DE69128228T2 (de) | Kommunikationssystem über seriellen Bus zwischen Mikroprozessor und einer externen Vorrichtung | |
EP0017034A1 (de) | Schaltungsanordnung zur Abgabe von digitalen Nachrichtensignalen im Zuge von Rundschreibverbindungen über eine Datenvermittlungsanlage | |
DE4411476C1 (de) | Verarbeitungssystem für Nachrichtensignale in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
DE2843179C2 (de) | Kennzeichenumsetzergerät zum Verarbeiten von codierten während zyklisch aufeinanderfolgender Zeitrahmen übertragenen vermittlungstechnischen Informationen | |
EP0529343B1 (de) | Verfahren zur Herstellung einer Verbindung zwischen einem an eine Kommunikationsanlage angeschlossenen Kommunikationsendegerät mit einer Mehrzahl von weiteren Geräten | |
DE19542724A1 (de) | ISDN-Endgerät mit einer Datenschnittstelle | |
DE69232924T2 (de) | Sprachschaltungsplatte für ein modulares digitales Sprachverarbeitungssystem | |
EP0231809B1 (de) | Verfahren zur Integration eines oder mehrerer Zusatzfunktionsmodule in Fernmeldeanlagen sowie Zugriffsschaltung zur Durchführung des Verfahrens | |
EP0460404B1 (de) | Verfahren zur Datenübertragung in Kommunikations-Vermittlungsanlagen | |
DE2935545C2 (de) | Schaltungsanordnung zum Anschluß von Abfrageplätzen an eine mehrstufige, zeitmultiplexe Fernsprechvermittlungsanlage. | |
EP0110360A2 (de) | Schaltungsanordnung zum Zusammensetzen und Trennen von Sprache und Daten bei der Übertragung über ein digitales Koppelfeld | |
DE4232120A1 (de) | System fuer die interfaceverschaltung von telefonsets mit einem centrexsystem | |
EP0477613B1 (de) | Verfahren zum gleichmässigen Selektieren von in einem Kommunikationssystem auftretenden Ereignissen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 3448269 Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref country code: DE Ref document number: 3448269 |
|
AH | Division in |
Ref country code: DE Ref document number: 3448269 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
AH | Division in |
Ref country code: DE Ref document number: 3448269 Format of ref document f/p: P |
|
8331 | Complete revocation |