JPS59158698A - スイツチングシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、デジタルスイッチングシステムに関し、とり
わけデジタル化された音声、制御およびシグナリング信
号のスイッチングと経路組立てを行なうシステムに関す
る。

〈従来技術〉 従来、スイッチングシステムは、アナログ音声信号やコ
ンピュータデータ信号のスイッチングまたは経路組立て
を制御するために用いられてきた。

し７’ｌ化、近年、電子郵便ディスプレイ端末、コンピ
ュータ端末、メツセージディスプレイを一体化した高級
電話装置、英数字データ発生キーボードなどのデータ端
末の事務所における急増は、このような端末や電話装置
の混合からの信号をスイッチングし経路づけするととも
にいよいよ高くなるデータ率を収容するスイッチングシ
ステムの導入を要求してとている。このようなシステム
は、音声信号をパルス符号変調信号（ＰＣＭ）にデジタ
ル化し、このシステムを通ってスイッチングされる音声
およびデータ信号のための標準プロトコルデジタル信号
を作る周辺機器モジュールを通常利用する。ある場合に
はデジタル化された音声信号は、該音声信号が含み得る
異ったプロトコルと異ったデータ速度のため、他のデー
タ信号と違ったスイッチングステ−ジを介して分離され
てスイッチングされる。あるシステムは、時間分割スイ
ッチングと空間分割スイッチングを分離するスイッチン
グステージを利用し、該スイッチングステージ゛は、明
らかに複雑な制御の問題を与える。監視および制御リン
クは、デンタル化された音声信号および／またはデータ
信号を伝えるとともに上記と同様のスインチングモジュ
ールまたはマトリ・ンクスでスイッチングされる伝達経
路ならびに伝達チャネルによって典型的に与えられる。

しｈ化、音声信号およびコンピュータデータ伝達信号に
含まれる情報往復は、スイッチング監視信号および制御
等の信号に含まれる情報往復とは相当に異なる。

〈発明の構成、目的、効果〉 時間分割と空間分割のスイッチングマトリックスの組合
せの発明、詳しくは上記マトリックスによってスイッチ
ングされるどんなチャネルへのデータ信号の発信および
どんなチャネルからのデータ信号の受信をも容易にする
上記スイッチングマトリックスの組合せの発明は、情報
往復のスイッチング効率を最大にできるスイッチングシ
ステムを用意することを促進する。本発明は、この促進
に向けられている。

時間分割と空間分割のスイッチングマトリックスの組合
せは、７ランス、パリ、トンプソン−〇ＳＦに与えられ
た１９７８年６月６日発行の米国特許４，０９３，８２
７およびフンラッド・レヴイス発明で社団法人ミテルに
帰す１９８１年９月１１日提出のカナダ国特許出願３８
５，７２６に述べられている。

本発明の主題であるデータスイッチングシステムの形態
は、主または中央制御装置と、該主制御装置によって制
御され周辺機器からまたは周辺機器への信号をスイッチ
ングする信号スイッチングネットワークと、１つまたは
複数の周辺機器制御装置と、一般にアナログ／デジタル
　コーダーデフーグ（コーデック）を含む周辺機器イン
ターフェースなどとを典型的に利用する。このようなシ
ステムは、監視および制御信号をデジタル化し、チャネ
ル監視および制御信号を伝達チャネルへ入力し。

他の場所の伝達チャネルから上記信号をとり出し。

」二足伝達経路を制御する上記主制御装置へ上記信号を
送り、上記経路を組立てたり取りこわして再び上記主制
御装置を経て上記信号を上記伝達経路へ送り出す。

本発明においては、周辺機器間の主伝達経路は、いわゆ
る回路スイッチを経てスイッチングされ、該回路スイッ
チは、直列経路を経て周辺装置と制御器との間でＰ　Ｃ
Ｍ音声信号や高速データ信号やバルクデータ信号などを
スイッチングする。しかし、監視および制御信号は、い
わゆるメツセージスイッチによってスイッチングされ、
該メツセージスイッチは、制御器間のデータの流れおよ
び周辺装置間または制御器と周辺装置との間の低速デー
タの流れを制御する。より好ましい実施例では、周辺装
置と回路スイッチ間および周辺装置とメツセージスイッ
チ間の経路は、２．０−４８ＭＨｚで３２チャネル直列
リンクである。上記メツセージスイッチと回路スイッチ
は、高速並列バスを経て主システム制御装置に接続する
。

本発明の構造は、上記回路スイッチおよびメツセージス
イッチで何ら閉塞を生じない最大の情報往復と、−Ｉ１
記主制御装置の高能率な利用と、そうでなければ主プロ
セツサの貴重な時間を労費させるｔ＆返し課業用の分配
されたプロセシングとを提供するネットワークを形成す
る。

一般に、本発明は、デジタル信号を送、受信するように
させられた少なくとも１つの周辺装置への接続のための
少なくとも１・っの周辺機器制御装置と；主システム制
御装置と；周辺装置間に上記デジタル信号を伝達する経
路を、上記主システム制御装置の制御下で、設立するた
めに上記周辺１幾器制御装置に接続される回路スイッチ
ング装置と；上記周辺装置の状態を監視するとともに、
−１−配回路スイツチング装置へ導く伝達経路への一ト
記周辺装置の接続を制御するための周辺機器制御器を有
する周辺機器制御器置と；上記周辺機器制御器と七゛記
主システム制御装置との間で伝達呼び出しの進行や制御
やメツセージの信号のための伝達経路を設立するために
上記周辺機器制御器に接続されて、周辺（穴型間の呼び
出しを容易にするメツセージスイッチング装置から構成
されるスイッチングシステムである。

この技術に熟達し本説明が理解できる人は、デジタル電
話やスイッチングの概念と；マイクロプロセッサのプロ
グラミングと；アナログ）ｔｌ）線、アナログ線回路、
デン゛タル幹線、トーン発生器や受信器、記録アナウン
ス回路などの周辺装置（該周辺装置は、周辺回路を経て
デン゛タル伝達経路へ接続する。）の構造および動作と
を理’Ａイする人であると仮定する。

時分割デジタル信号を運ぶ・複数の導線やチャネルを同
様もしくは他の型の導線やチャネルへスイッチングする
１−メンセージスイッチ」や１回路スイッチ」や「周辺
スインチー１の術語は、装置を参照するように意図され
ている。「周辺−１という術語は、周辺の回路や導線や
幹、線へ向う周辺装置や周辺バッファや周辺インターフ
ェースを意１床し、　「メツセージ」という術語は、制
御信号や監視信号や命令信号を意味する。

〈実施例〉 第１図は、より好ましい実施例について本発明の基本シ
ステムのブロック図を示す。上記基本システムは、全シ
ステムの操作を制御する主制御装置１を備える。即ち、
上記操作とは、確立された通信経路（メツセージ・パス
）を絶えず検知い新しい経路を設定し、要求された電話
呼び出しゃ確立された電話呼び出しの各々の進行に関す
る監視や制御のメンセージ゛を送、受することである。

上記主制御装置は、単数または複数の高速１６ビント並
列データバス２を経て、メツセージ・スイッチ・ネット
ワークつまり被制御マトリックス（メツセージ・スイッ
チ）３および回路スイッチ・ネットワークつまり被制御
マトリックス（回路スイッチ）４に接続される。

に配回路スイッチ４は、直列データラインすなわち直列
データリンク７を経て、単数または複数の周辺機器制御
装置５に接続される。上記周辺（穴型制御装置は、周辺
装置が接続される周辺機器インターフェース６に接続さ
れる。

メツセージ・スイッチ３もまた直列データラインすなわ
ち直列データリンク７を経て周辺機器市す御装置５に接
続される。

周辺（穴型制御装置とメンセージ・スイッチ３および回
路スイッチ４との間のデ゛−タリンク７は、好ましくは
例えば２．０−４８ＭＨｚで働く、３２チヤンネルの直
グ１トフンクである。

周辺機器インターフェース６に接続される周辺装置は、
例えば、デジ゛タルトーン発生器、デン゛タル会議回路
（ｄｉｇｉｔａｌ　ｃｏｎｌ’ｅｒｅｎｃｅ　ｃｉｒｃ
ｕｉｔ）、デン゛タル記録アナウンス回路、デジタル幹
線、アナログ電話、アナログ幹線、トーン受信器、デジ
タル電話セット、ベーシング回路（ｌｌａｇｌｌｌｇ　
ｃｉｒｃｕｉｔ）＋夜間ベル、警報器、電子式郵便端末
などのコンピュータ型式の作業局、パーソナル・コンピ
ュータ。

コンピュータ端末、テレチクスト端末などである。

複数のアナログ周″Ｊ２１機器インターフェースを−っ
のグループに集めて一つの周辺（穴型制御装置に接続す
るのが便利であり、そして複数のテリタル回路は一つの
周辺機器制御装置に接続するために一つのグループに集
められる。こうすることで、同様の型式の回路同志をよ
り論理的に接続することか容易になる。上記アナログイ
ンターフェースは、アナログ回路を」二記システムに接
続するためのコーチ″ツク又（コーダーテ゛コーダ）を
含む。

上記スイッチング・システムは、電話呼び出しを幹線に
継ぐ場合を例にとれば、次のように動作する。上記周辺
（穴型制御装置は、サービスの要求（即ち、周辺機器イ
ンターフェースによって回路に与えられる監視信号の存
在）を探して絶えず周辺機器インターフェース回路を走
査する。例えば、“電話呼び出しを電話周辺機器と幹線
との間で組立てる要求の場合、受話器がはずれた状態の
存在は、サービス信号を周知の方法で周辺機器制御装置
５に送るように監視の要求を起こす。」肥料周辺機器制
御装置は、」−記要求に応じてリンク７、メツセージ・
スイッチ３．バス２を経てメンセージ信号を主制御装置
１に送る。該主制御装置は、−）１記周辺電話から７周
辺回路として同じく周辺機器制御装置５に接続されでい
るダイヤリングデジッ））−ン受信器への可能な接続（
即ち回路）のメモリ。

マツプ（ｌｎｅｆｆｌＱｒｙＩＡａｌｌ）を保持する。

上記デジッ））−ン受信器は、より好ましくは、−に記
電話か継がれてい・るのと同一の周辺（穴型制御装置に
接続されるものである。＋６記主制御装置１は、理想的
なデンノ））−ン受信器を選択し、」肥料周ｌη（成型
制御装置のネッ）・ワーク内で上記電話と上記トーン受
信器周辺機器との間１′−回路を組立てるメツセージを
、メツセージ・スイッチ３を通じて周辺（成型制御装置
５に送る。該周辺機器制御装置５は上述のリンクを組立
て始める。

そこで、電話の利用者は、外部ライン（つまりＦ’　Ａ
　Ｂ　Ｘ箱内の中央局幹線）に対する要求を指摘するダ
イヤル（例えばＭＰトーンを発生する）を回し始める。

−１−記ダイヤルを受けたデノットトーン受信器は、こ
の要求を受け（例えば数字９を指名するトーンを受け）
で、（該周辺装置および池の全ての周辺装置を絶えず走
査している）−に記周辺機器制御装置に監視信号を問い
合わせる。そして、」−記監視信号は、地域電話セット
周辺装置を中央局幹線周辺装置に接続する要求を指摘す
るメツセージを、メツセージ・スイッチ３を経て主制御
装置１に送る。

上記主制御装置１は、暇な中央局幹線と忙しい中央局幹
線とのメモリマツプを保持し、そして、そのチャンネル
は中央局幹線周辺装置と電話周辺装置に対して空けられ
ている。そして、上記主制御装置は、電話周辺装置と中
央局幹線周辺装置の両者が継がれている周辺（穴型制御
装置５もしくは電話周辺装置と中央局幹線周辺装置の夫
々が別個に継がれている２つの周辺機器制御装置にメツ
セージ・スイッチ３を経て制御メツセージを送るととも
に、さらに回路スイッチ４にもメツセージを送る。周辺
機器制御装置への上記メンセージは、周辺装置と回路ス
イッチ４に導びく指摘された直列リンクとの間の接続を
組立てる指令である。回路スイッチ・１へのメツセージ
は、上記周辺機器に導びく２つの指摘されたリンクを相
互に連結させる指令である。

こうして、中央局幹線に継がれた電話で、電話加入者は
、中央局によって普通の方法で検知される数字をダイヤ
ルで更に回す。

上記周辺Ｆ成型制御装置は、電話の終結を探して上記周
辺インターフェースを走査し続け、受話器が置かれた状
態が検知されれば一ト記リンクへの接続は断たれる。前
述と同様の方法で監視メツセージがメツセージ・スイッ
チ３を経て上記主制御装置１に送られ、該主制御装置か
ら回路スイッチ・↓に送られた指令メツセージの制御の
もとで上記幹線と電話周辺装置は切断される。

このように、メツセージ経路は周辺（成型通信回路から
分離している。周辺装置間の池の種類の電話（呼び出し
）はアナログ的方法で取扱われる。

上記周辺装置とメツセージ・スイッチおよび回路スイッ
チとの間のリンクは比較的低速のデータ・リンク（即ち
２　、（’）　＝ｌ　８　Ｍ　Ｈ２）である。しｈ化、
ディスク・ドライブのような高速の周辺装置も上記主制
御装置に接続することがでとる。この場合、高速並列（
例えば１６ビツ）・　）バス８が、−に記事制御装置と
高速データ周辺機器制御装置９とを相互に連結させる。

上記ディスク・ドライブや池の高速周辺装置およびその
インターフェース１０がＬ記周辺機器制御装置９に接続
される。

第２Ａ図は本発明をより詳細に図解している。

主制御装置１は、良く知られた方法で主フントロール・
バスに継がれるマイクロ・フンピユータからなる主制御
器１１を備える。大量データ記憶メモ１月３と、大容量
データ転送回路１４とが同様にバス１２に継がれる。主
制御装置の操作は本発明の主題ではないので、操作技術
に熟達した人は、スイッチングシステムの繰作を制御で
きるマイクロ・コンピュータの操作を知っていると仮定
する。

主制御装置は、メモリ１３と共同してプログラムとデー
タを収容し、上記システムの操作を制御し、」二記シス
テムの諸要素（エレメント）の状態メモリ・マツプを保
持する。

コムラムバッファ（ＣＯＭＲＡＭ　ｂｕｆｆｅｒ）ｌ　
４’としで後述するコミュニケーションバッファは、１
６ビツト並列バスを経てバス１２に接続される。

バッファ１４゛は、−っ１土メ・ンセージ・スイッチン
グともら一つは回路スイッチ４用の２つの独立した２ボ
ート双方向パン７アで実際に作られてい一上記コムラム
・バッファ１４’ｌｉ、並列バス２Ａを経てメツセージ
・スイッチ３に、より詳細には該メツセージ・スイッチ
の中のメツセージ・又イ′ツチ・プロセッサ）５．クロ
ック・トーン発生器］６．メンセーン・スイ・ンチング
・マトリックス１７に接続される。

より好ましい一上記実施例では、メツセージ・スイッチ
ング・マトリックス１７は、２．０４８　Ｍｌ−１ｚで
動作する３２個までの双方向直列メツセージリンク（Ｏ
〜３１）を有する。上記各リンクは周辺（・成型制御装
置Ｓのプロセッサ１こ接続される。

ツムラム・バッファ１４’は、部列バスヲ経テ回路スイ
ッチ１１に、詳細には該回路スイッチの一部をなす回路
スイッチ・プロセッサ１８に接続される。

回路スイッチ４は、時間と空間分割スイッチング・マト
リックスの結合を形成する・・１個までの部分をもつ回
路スイッチモジュールをも１ｌｉｉｉえる。」１記モジ
ュールの各部分は、１６ライン出力をもっスイッチング
マトリックス１９によって６４本の１ｉ巧１１ライン入
力を含み、このマトリックスはローカルバスつま１）地
域バス２０に接続される６４本の入力線をもち、その１
６本の出力線は周辺スイッチトランシーバに接続される
。上記周辺スイッチトランシーバからの１６本の入力ラ
インは、各部分におい′こマルチプレクサ２１に接続さ
れ、該マルチプレクサの出力はバス２０に継かれる。」
二記１＋１　ａ各スイッチプロセンサｊよ、コントロー
ル・バス２２　＋＝接ａ　、ｇ　ｈ、ｇコントロール・
バスに−に記スイッチングマトリックス１９の制御器か
接続される。

−に記回路スインチモジュールは、このように１６双方
向直列リンクの４倍までの９周辺機器１間御装置５に継
か゛れるリンクをスイッチングすることができる。

詳細には、上記直列リンクは、各周辺機器制御装置つま
りコントローラ５に含まれる周辺スイッチ制御器２３内
のトランシーバに接続される。上記周辺スイッチ制御器
２３は前述のメツセージ・スイッチ・マ）・リックスに
継がれる直列リンクにも用いられる。」−記周辺スイソ
チ制御器２３は、１６ビツト内部回路バス２４を経、か
−）フントロール・バス２５に上って周辺スイッチマト
リックス２６にも接続される。該周辺スイッチマトリッ
クス２６は、周辺機器や周辺回路か゛絹１かれるＯ〜２
３のポートを有する周辺スイッチインターフェース回路
２７に接続される。

第２Ｂ図に、周辺スイッチ制御器２３をより詳細に示す
。Ｌ記回路スイッチモンユ〜ルへのリンク３３は、平衡
トランシーバ２８にＪ＆続される。

該平衡トランシーバ２８には、メンセージ・スイッチ・
マトリックス１７へのリンク３４と、フレームパルスＦ
Ｐ−が入力される線と、クロックＣ２４４線とが同じく
接続される。後者の２つの線つホリ上記ＦＰ−線とＣ２
４４線は、周辺機器制御器の池の構成要素にも伸びてい
る。上記平衡トランシーバ２８は、コントロール・バス
２５１こ継がれる周辺スイッチ・プロセッサ２９へ接続
される。

−に記平衡トランシーバ２８は、」二記周辺スイッチマ
１りンクス［こ導びくバス２４に接続される。周辺スイ
ッチ拡張器（ｅｘｔｅｎｄｅｒ）　３２は、フレームパ
ルスつまり上記ＦＰ−線と、Ｃ２４４線と同様に−ｌｚ
記平衡’ｒランシーバと、上記コントロール・バスに接
続される。

先に進むまえに、本発明に用いられてここでＤＸスイッ
チと称する時間・空間分割基本スイッチについて、簡単
に述べるのが理解の助けになろう。

」肥料スイッチは、前記のフンラット・レヴイスの特許
出願に完全に述べられており、読者はそれを参照された
い。−に記り×スイッチのプロ・ンク図は、第２Ｃ図お
よび第２Ｄ図に示される。

第２Ｃ図において、時分割マルチプレクスト人力信号を
通す複数の人力線、典型的にはＰＣＭｌＮ０−ＰＣＭｌ
Ｎ７の参照符を付した８本の線が、１０１Ａと１０１Ｂ
の２部分で示す入力データマニピュレータ゛に接続され
る。」―記各入力線を通って来たデータは、直列の７オ
ーマントで受は入れられ、該データの時系列が複数のフ
レームに分割され、上記各フレームが３２のチャネルに
分割され１．上記各チャネルが、１デ一タ語を構成する
８バイトずつに分割される。上記マニピュレータ１０１
Ａおよび１０　］、　Ｂにて上記入力信号は直列形から
並列形に変換される。その結果の信号系列は、８ピント
並１列リンクを経て各マニピュレータから、メモリ１０
２として後述するデータメモリ１０２Ａおよび１０２　
Ｂの２つの灯心する部分のデータＤ入力（こ１ｊえられ
る。このデ゛−夕をテ゛−タメモリ］０２Ａと１０２　
Ｒに記憶するタイミングは、書と込み制御論理回路１０
３Ａと１０３Ｂとによって制御され、この占き込み論理
回路は一対のリード（ｌｅａｃｌｌ）　Ｓ　Ｉ）ｉ＼ｏ
ｑとクロ、り１ｃ２４４によって制御さＪ’Ｌ、その両
方はタイミング波形発生器１１８（第２Ｄ図）で作られ
るタイミング波形をのせている。−１−記データメモリ
部は、人力データマニピユレータ部および店外込み制御
論理回路か接続されるのと同様に勿論接続される。−上
記例示のデータメモリは、８本の入力線の各１本からの
１フレームを格納載るだめの２５６Ｘ８ビツトで編成さ
れる。その各入力線は夫々が２，０４８ＭＩＩｚ直列デ
ータ流を導く。

］−記データメモリ１０２の出力ボートＱは、８ピント
並列リンク針経て後述する回路構成要素を通Ｔ）、１１
列から直列の変換を行なら出力データマニピュレータに
導かれる。マニピュレータ１０４は、Ｉ／Ｐ　　ＣＩＫ
、Ｏ／Ｐ　　ＣＬＫ、○／ＰＬＤの各ボー１に夫々入力
される入力り口・ツク信号、出力クロック信号、出力リ
ードタイミング信号によって捏作される。

８ピント止列出力導線（リード）１０５は、相応する数
の三状態つ主１〕３位置スイ・ンチ、すなわち三状態ド
ライバ１０６に接続され、該ドライバからの出力は、夫
々が時分割マルチプレクスト出力信号を通す８本の出力
線Ｐ　ＣＭＯｔＪ　Ｔ　Ｏ−Ｐ　ＣＭＯＬＪ　Ｔ　７の
組に接続される。

８ピント部分ｌ　（’、）　’？　Ａと３ピント部分１
０７　Ｂに編成される２５６Ｘ１１ビ５．ト接続メモリ
は、８ピツ’ｒ　ＪｉｔＪｌ）データ人力ターミナルＤ
を有し、該人力ターミナルは、データ源を供給するコン
トローラ・インターフェース１１７（第２Ｄ図）に線Ｃ
Ｄ（７＝−０）によって接続され、上記コントローラ・
インターフェースはマイクロブロセ・ンサ・コントロー
ラ（図示せず。）１こ接続される。」−記接続メモリの
８ピッ目ｉ乙列アドレス人力ＡＤは、２つの８ピツ）並
列入力をらつ２：　１マルチプレクサ１０８の出力に接
続される。一方の入力は、２つの組、即ち５本の並列線
Ａ（４〜０）にアドレスを受ける組と３本の並列線ＣＡ
Ｒ（２〜０）にアドレスを受ける組とに分けられ、］−
記人力の各組はコントローラ・インターフェース１１７
を経てマイクロプロセッサ・コントローラに接続される
。池方の）３ピント、）１６列入力は、導線ＣＭ　ＲＡ
　Ｃ（７〜０）を経てタイミング波形発生器に接続され
る。

書と込み制御論理回路１０９　Ａおよび１　（：）　９
　Ｂは、接続メモリ部分］　０７　Ａと１０７Ｂの夫々
の書き込み線つまりライト線Ｗに接続される出力を有し
、ＣＣＭｌ、ＢＷ、ＳＣＲ／Ｗ、ＣＩＫ２４４の各線（
二人カタイミング信号をもっている。

接続メモリ部分１０７Ａおよび１０７　Ｂの出力Ｑから
の８本の並列出力線と３本の並列出力線は、夫々、一対
の対応する接続メモリデータレジスタ１１０Ａと１１０
Ｂのデータ入力に接続される。

接続メモリ部分１０７Ａおよび１０７Ｂの出力導線は、
マイクロプロセッサ・コントローラに接続されるコント
ローラ・インターフェース１１７の入力ＣＭＤ（７−Ｏ
）ｂヨヒＣ！ｖｌＤ（１０〜８　）ｉ：モ接続される。

データ・メモリ部分１０２Ａおよび１（’）２Ｂの出力
Ｑに継がれる導線は、マイクロプロセッサ・コントロー
ラに接続されるコントローラ・インターフェース１１７
のＤＭＤ（７〜０）入力に接続される。

接続メモリ・データレジスタ１１０Ａの８ビツト出力は
、マルチプレクサ１１０および１１１の相応する８ビッ
ト並列入力に加えられる。マルチプレクサ１１０の第２
の８ビツト入力は、デ゛−タメモ１バ下記１０２参照）
の出力に接続され、マルチプレクサ１１０の８ビット並
列出力は、直列−’ＩＩＦ列変換器である出力データマ
ニピュレータ１゜１１の入力に接続される。マルチプレ
クサ１１１の８並列出力ビットのうちの７ビツトは、デ
ータメモリ１０２のアドレスＡ　Ｉ）入力に加えられ、
一方、８＠目のビットは、上記データメモリの出力イネ
イブル入力に１個のインバ〜り１１９を通って加えられ
る。マルチプレクサ１１１の第２の８ピツ）−１ｆＥ列
入力は、アドレスＡ（４〜０）出力およびコントローラ
・インターフェース１１７のメモリアドレス出力ＣＡ　
Ｒ（２〜０）に接続される。さらに、第３の７ビツ目り
動入力は、導線Ｄ　Ｍ　Ｗ　Ａ　Ｃ（６−Ｏ）を経てタ
イミング波形発生器１１８に接続される。

接続メモリ・データレジスタ１１０Ｂの出力ビット８〜
１０は、オアゲート１１２の３ビット並列大力Ｃｈ、ｑ
　Ｄ　ｌλ１０に加えられる。オアゲート１１２の第２
の入力は、コントローラ・インターフェース１１７から
のＣＡ　ＲＶ線に接続される。オアゲート１１２の出力
は、マルチプレクサ１１０の入力選択ボートに接続され
、」肥料出力によって１−記マルチプレクサへの２つの
入力のうちどちらがが選択され得る。

−１−記接続メモリ・データレジスタ部分１１０Ｂから
の第８および第９ビツトを通す出力導線は、リタイミン
グレジスタ１１３の人力に接続される。

上記ビットは、上記リタイミングレジスタを通過させら
れ論理回路１２０に達し、１本の出力線が直列−並列変
換器１１４の入力に接続される。リタイミングレジスタ
１１３の参照符ＸＣを付した第９ビツト出力線は、外部
回路の制御に用いるために設けられる。コントローラ・
インターフェース１１７からのＣＡＲ６およびＣＡ　Ｒ
５導線は、論理回路１２０に接続される。

接続メモリ・データレジスタ１．１　ＯＢからの出力線
の直列ピントは、直列−並列変換器１１，１でＩＬ列フ
ォーマントに変換され、上記変換器１．１〜１の出力Ｑ
から８ビット並列形で出力ドライバ制御レジスタ１１５
に加えられる。出力ドライバ制御信号を運ふ゛上記レジ
゛スタ１１５がらの出力導線０１：）　Ｃ（’７〜０）
は、出力イネイブル人力導線ＯＩ）Ｅを持つ出力イネイ
ブル制御論理回路１１６の相応゛する入力に接続され、
」−記帛カイネイブル制御論理回路は、外部回路から出
力三状態ドライバを特定の状態にさせるために、外部回
路構成要素に接続され得る。出力イネイブル制御論理回
路１１６の出力導線は、上記出力三状態ドライバ１０Ｇ
の制御入力に接続される。

マイクロプロセッサ・コントローラ・インターフェース
回路１１７（第２Ｄ図）は、−に配回路とマイクロプロ
セッサ・コン）・ローラ（図示せず。）とを、１Σ、Ｒ
／Ｗ、ＭＲ，ＣＦの各導線およびアドレスバス導線Ａ　
（５〜０）およびデー夛バス導線Ｄ（７〜０）によりイ
ンターフェースする。上記コントローラ・インターフェ
ース１１７への入力は、８データメモリ・リードデータ
線Ｄ　Ｍ　Ｉ）（７〜０）と、１１接続メモＩ島リード
データ線ＣＭ　Ｄ　（７へ・０）すほぴＣＭＤ（］ｆ）
〜８）である。コントローラ・インターフェース１１７
からの出力は、夫々１本のコントローラ接続ロー・ライ
ト・イネイブル・メモリ線ＣＣＭ　Ｌ　Ｂ　Ｗおよびコ
ンｌ、ローラ接続ハイ・ライ１　・イネイブル・メモリ
線ＣＣＭ１−ＩＢＬ、！＝、５７ドレＸ　ヒフ導線Ａ（
’ｌ−０）と、コントローラ・アドレス・レジスタビッ
トＣＡＲ（２〜０）と、データおよび接続メモリのアド
レスを明示するだめのコントローラ・アドレス・レジス
タビｚ）ＣＡＲ（７〜５）と、接続メモリ入力データを
明示する８本の線ＣＤ（７〜０）とである。

運転中では、入力信号は導線ＰＣＭＴＮＯ−ＰＣＭＴＮ
７に受けられ、１０１Ａおよび１０１　Ｂの入力データ
マニピュレータの直列−並列変換器で直列から；ｌ１列
に変換される。次いで、−１−記、ｉＥ列データは、デ
ータメモリ１０２に相応するスピーチ・メモリに書ト込
まれる。接続メモリ１０７で（異成されるアドレス・メ
モリは、テ゛−タマニピュレータ１０１１に相応する１
Ｆ列−１α列変換器へ読み出されるデータワードのアド
レスを格納し、上記データマニピュレータから上記デー
タワードが出力線丁〕ＣＭＯＵＴＯ−ＰＣＭＯＬＩＴ７
１：ｉａ接加えられる。

このようにして、上記回路は、前述のように時分割スイ
ッチングと空間分割スイッチングとの組合せを形成する
。

マイクロプロセンサ・コントローラは、上記データメモ
リ〕０２へのリード・アクセスと、接続メモリ１０７へ
のリード・ライトアクセスとの両方を持つ。それ７＆、
データメモ！Ｊ　１　（’）　２が８直列入力リンクに
入力される８ピントワードの１フレームを格納すれば、
このデータのどれもが上記マイクロプロセッサ・コント
ローラによって読まれ２１１る。このことは、出力線Ｉ
）Ｍ　Ｄ　（７〜０）を経てデータメモリ１（）２がら
コントローラ・インターフェース１１７の人力に接続さ
れるデータメモリ］０２の出力によって成就される。こ
うして、入力１〕０１＼１線に伝えられるデータ信号は
、上記マイクロプロセッサ・コントローラによって読ま
れ得る。

」−記マイクロプロセッサ・コントローラは、データ導
線ＣＤ（７・〜０）を経て、マルチプレクサ１０８に接
続’ｌ　ｈ　ル導線Ａ　（４＝　Ｑ　）　ｊ；　、ｋ　
（１’　ＣＡ　Ｒ（２・〜０）−にに明記される接続メ
モリ１（）７のアドレスにＪ）き込みを行なうとともに
、上記接続メモリ゛の内容を導線ＣＤ　Ｍ　（７〜０）
を経て読み込み、該導線ＣＭ　Ｉ）（“７〜（））は、
接続メモ１月（１７Ａの出力からコントローラ・インタ
ーフェース１１７の対応する入力に接続粕する。

上記マイクロプロセッサは、以下のように出力導線Ｐ　
ＣＭ○ｔ、Ｉ　Ｔ　Ｏ〜’ＰＣＭ０ＵＴ７に直接書き込
みを行なうこともできる。−上記接続メモリからの信号
は、接続メモリデータレジスタ部分１１Ｃ）Ａと１１０
　Ｂに一時的に格納される。接続メモリレジスタ１１０
Ａからの最も重要な８ピントの出ツバＣｂ４　Ｄ　Ｉで
（７〜（）））は、マルチプレクサ１１（）の並列入力
ボートの一方に加えられ、またデータメモリ１０２の出
力ピントは」−記１Ｒ列人カポートの池方に加えられる
。テ゛−タレン゛又夕１１　（’ｌ　Ｂからの第１０ビ
ツトが上記マイクロプロセッサ・コントローラからのＣ
ＡＲ７線上のビットとあい主って、マルチプレクサ１１
０の上記２つの入力グループのうちどちらが、出力デー
タマニピュレータ１０．４お上びＦ’　ＣＭ出力導線へ
の出力であるかを統御するので゛、−上記マイクロプロ
セッサ・コントローラか、データメモリ１０２からＰＣ
Ｍワードのかわりに上記コントローラ自身の信号をその
出力線上に代用することか゛できるということは明白で
ある。

前述の如く、すぐ前の同じスイッチング・マトリンクス
からデータメモリ１０２に音声信号あるいはデータ信号
か格納されると、−に記信号は、データメモリ］０２の
出力からの導線Ｄ　Ｍ　Ｏ（７〜０）を経て、コントロ
ーラ・インターフェースを通って地域マイクロプロセッ
サに直接読まれ得る。

コントローラからコントローラへの通信はこのよう１こ
して促進される。

データメモリ１０２に格納された信号は、接続メモリ１
　（１’ｉ　Ａに格納された信号で明記されるアドレス
によって、通常その出力丁）ＣＭ導線と時間スロントと
を指定され、−１−記接続メモリ１　（’ｌ　７　Ａに
格納された信号は、接続メモリ・データ・レジスタ１１
０．＼および８ビツト、Ｗ列導線Ｄ　Ｍ　Ｄ　Ｒ（７〜
（））を経て、マルチプレクサ１１１への人力になる。

さらに、上記マイクロプロセッサは、マルチプレクサ１
１１・＼の入力であるメモリアドレス導線ＣＡＲ（２〜
Ｏ）およびＡ（４〜０）を通じて、テ゛−タメモリ）０
２から出力され込ベトワードを直接特定して代替するこ
とができる。マルチプレクサ１１１への第３の信号ｉ原
は、タイミング波形発生器１１８から接続されるタイミ
ング信号線ＤｈＱ　Ｗ　Ａ　Ｃ（６〜Ｏ）である（第２
Ｄ図）。

上記マイクロプロセンサは、導線ＣＡＲ（２〜０）とＡ
（・１〜０）上に明記された接続メモリ部分］　０７　
Ａおよび１０７Ｂのアドレスに、書き込み制御論理回路
１０９Ａと１０９　Ｂによって明記される時間に、１１
ビツトのワード（０〜１０ビ。

ト）を書ぎ込むとともに、」肥料書き込み制御論理回路
は、それに接続する上記メモリにＮと込み命令を発する
。」−記接続メモリの第１０ピントは、−［１記データ
メモリまたは上記接続メモリの第７〜０ビツトのいずれ
か、８ビツトワード）涼として直列出力リンクに送出さ
れるべきかを選択するのに用いられる。上記第１０ビツ
トの状態によって上記直列出力リンクの８ビツトは、導
線ＣＭＤＲ（７〜０）とマルチプレクサ１．１０を経て
送られるワードを形成するか、あるいは対応するチャネ
ル時間の間に対応する出力リンクに送られる。上記デー
タメモリに格納された２５６個の８ビツトワードのうち
の、１ワードを選択する。前述の如く、１＝　ＲＱ　第
１ａピントは、マルチプレクサ１１０の状態を変更する
オアゲート川２を通り、上記マルチプレクサを経て出力
デ゛−タマニピュレータ１（）・・１へ通過可能とされ
る特別のデータ）原を明示する。

上記接続メモリの第９ビットは外部回路の制御のために
用いられる。上記第９ビツトは、接続メモリデータレン
スタ部分１１０Ｂから入力され、リタイミング・１／−
、／′スタ１１３でタロツクタイミンク信３°Ｃｌｌ　
８８により位相を修ＩＴＩされ、導線×（１−に外部回
路制御用に利用可能とされる。

第８ピントは、接続メモリデータ・レン゛スタ部分１１
　（Ｉ　Ｂからりタイミングレジ゛スタ１１３および論
理回路１２０を経て直列−並列変換器１１・１へ通り、
直列ピッ）・は直列−並列変換器１１　＝１で８ピッ目
１ト列形に変換され、該並列８ビツトは出力ドライバ制
御レン゛スタ１１５に格納される。上記出力ドライバ制
御レジスタの出力信号は、出力イネイブル制御論理回路
１１６に加えられ、次いで、詠回路から出力三状態ドラ
イバ１０６のデートに加えられる。これによって、対応
する出力リンクに月する」−記三状態ドライバの伝達と
出力インピーダンス状態か明記される。

一１二記第１０ビットが０の場合、」二記接続メモリの
第７〜・０ビツトは、上記データメモリのうちがらその
接続メモリのロケーションに対応しかつ直列出力リンク
に送られるべき１ワードを、その接続メモリのロケーシ
ョンに対応したチャネル時間の間明記する。こうして、
第１０ビツトがＯの場合、上記第７〜０ビツトは、導線
ＣＭ　Ｄ　Ｒ（７〜０）からマルチプレクサ１１１を経
てデータメモＩ７１　（＋　２のＡＤ人力に加えられる
ア「゛レス信号である。

−１−配糖１０ピントが１の場合、上記接続メモリの第
７〜０ビツトは、その接続メモリのロケーションに対応
しかつ直列出力リンクに送られるべきデータワードを、
その接続メモリのロケーションに対応したチャネル時間
の間構成する。このデータワードは前述の如くマルチプ
レクサ１１０を通過する。

これによって、マイクロプロセンサ・コントローラ（土
、それ自身フレー１、Ｈチャネル、ビットタイミングお
よび直列−並列変換に関係なく、上記データメモリから
の直列人力リンクを読み込む。

上記接続メモリの店ト込み（こよゲこ、ｉｌ記マイクロ
プロセッサ・フン１０−ラ（土、それ自身タイミングや
一１１１列−直列変換に関係なくその直列出力リンクを
糺′（、データワードを送ることができる。

このよう１こ、上記１）Ｘ（送受切換）スイッチは、作
意の入力線の入力チャネルと任意の出力線の出力チャネ
ルとの１１１で信号のスイッチングを行なえ、またデー
タをマイクロプロセッサへ送った！）、マイクロプロセ
ッサからデータを受けて該データをいずれの出力チャネ
ルにも加えることかで′トる、ということが明らかであ
る。さらに、１−記マイクロブロセッサは、−１−記り
×又インチ内のスイッチング経路を制御でき、上記ＯＸ
スイッチは、導線ＸＣを経て別の機器を制御したり、上
記機器にデータを送ったりもで終る。−上記ＤＸスイッ
チは単一チップの集積回路になっている。本発明は、デ
ータをＤＸスイッチを経て伝達しかつ種々の方法でＤＸ
スイッチを利用する能力を高めたむのである。

上記ＤＸチップと共同した本発明の動作を、詳細なプロ
７り図、第３．第４および第５図を参照して以下に述べ
る。電話の経過に従うことによって叙述を容易に行うこ
とにする。通信書式（７オーマツト）と通信の構成要素
は、特別な設計や実行されている電話順序の部分に適合
するよう変化させることができる。−っの実施例におい
て、上記通信フォーマットは、３２バイト（１バイト＝
１６ビツト　）から成り、上記３２バイトは、従うべき
メツセージタイプ（例えば、受話器を取−トげた。受話
器を置いたなど）を指定する少なくとも第１バイト部を
有する。

ここで第５図に移れば、第５図の回路が接続する周辺（
機器インターフェース回路は、Ｐ　ＣＭ　（パルス符号
変調）情報信号経路と周辺（成型インターフェース制御
器または周辺装置白木の制御部への経路との両方を含む
と仮定する。このために専用の双方向データリンクＤ　
Ａ　ｉ’　Ａ　　Ｉ　Ｎ　　（’）　□−７、Ｄ７＼］
゛ノ＼　ｒＮ　　８　・〜　１５．　■）　Ａ　Ｔ　ノ
＼　ｌＮ１６　−−２３、ＤＡＴＡ　　０ＬＩＴ　　８
〜１５およびＤ　Ａ　′ＦＡＯＵＴ　　］　Ｓへ２３か
、Ｌ記周辺（成型インターフェース回路の制御器に接続
し、専用の双方向信号伝達リンクＰｃ５Ｏ−７，ＰＣ８
８・〜１．．’）、ＰＣ８］６〜２３．ＣＣ３Ｏ−７，
ＣＣ８８〜１５およびＣＣ８］　６〜２３が、上記周辺
（成型インターフェース回路のＰ　ＣＭ情報伝達ボート
に接続する。以下に述べる周辺スイッチマドリンク又は
、夫々が′；：２チャネルからなる４８個の周辺機器側
双方向Ｐ　ＣＭリンクから、回路又インチに導く夫々か
３２チヤネルからなる８個または１６個の双方向リンク
への情報の往復を集中する役割を果す。

周辺スイッチプロセラＭ２９（第２Ｂｌ］）は、第５図
のデータ線Ｄ　ｆ’ｌ　−７、アドレス線Ａ　１−１０
およびＣ２４，４（タロツク）、ＦＰ−ＬＤＳ　（フレ
ーム・パルス−ロード）、Ｒ／Ｗ（リード／ライト）、
Ｃ５−（チップ・セレクト）、ＣＤＩＤ（クト、り）、
Ｃ］２５（クロック）の各線およびデータ承認線（ＤＡ
　ＣＫ　）および配列イネイブル線（ＡＲＲＡＹ）から
構成されるコントロール・バス２５を経て、通信を行う
。上記周辺スイッチプロセッサは、周辺機器インターフ
ェース・カードを絶えず走査するプログラム信号を含む
。この走査機能は勿論よく知られている。しかし、この
場合、第２Ｃ図および第２Ｄ図を参照して述べたような
型のＤＸスインチの組を、ここに述べた方法で用いたこ
とが斬新なことだと考えられる。

上記周辺スイッチプロセッサは、前述のコントロール・
バス２５に制御信号を出力し、該制御信号は、バッファ
３５とバッファ３６番通過し、デコーダ３７で復号され
て、ＤＸＥＮ（ＤＸスイ。

チイネイブル）、ＤＡＴＡ　ＬＩＮＫ　ＬＯＯＰ　ＢＡ
ＣＫ（本実施例では不使用）、ＯＤＥ　ＲＥＧＷＲおよ
びＣＡＲＤ　　Ｉｔ’）ＲＤ（カード検証リード）の各
記号を付したバスに出てくる。上記ＤＸスイッチイネイ
ブルおよび上記周辺スイッチプロセッサからの池の導線
は、コントロール・インターフェース１１７と３個の８
　Ｘ　８　Ｄ　Ｘスイッチ３８．３９．４０のタイミン
グ波形発生器１１８とをインターフェースする。

同様にデータ線ＤＯ〜Ｄ７は、双方向バッファ、・１１
を通って接続され、」二記バッファの出力１０〜Ｄ７は
、上記３個のＤＸスイッチの制御器インターフェースに
接続される。周辺機器インターフェースのデータ入力線
、即ちＤ　ＡＴ　Ａ　　Ｉ　Ｎ　Ｏ〜？、ＤＡＴＡ　　
ＩＮ　　Ｓへ１５ｔ；よびＤ　Ａ　Ｔ　ＡＩＮ　１６〜
２３は、マルチプレクサ４２の同和人力に接続され、」
１記マルチプレクサ４２は、ＤＸＸスイッチ３８〜↑０
の夫々のＰＣＪ、’ｌ　　ｒＮ　（１〜７人力線に接続
される３つの出力を有する。」１記３個のＤＸスイッチ
のＰ　ＣＭ○Ｕ”ｆ’ｏ〜７線は、パン７７４．３の３
つの入力に接続され、」二記バッファは、周辺機器イン
ターフェースの制御器へのデータ出力線ＤＡＴＡ　ＯＵ
Ｔ　Ｏ〜？、ＤＡＴＡＯＵＴ　８−ＩＳｌよびＤＡＴＡ
　ＯＵＴ　　１６−２３に接続される３つの出力を有す
る。従って、双方向伝達リンクが、周辺スイッチプロセ
ッサ２９（第２　ｔ３図）と周辺（穴型インターフェー
ス回路のデータ入出力線との間に３つのＤＸスイッチ３
８゜３９、、＝１．Ｏを経て組み立てられる。

運転中では、上記周辺スインチプロセッサは、−に記３
つのＤＸスイッチの接続メモリと次いで同デ゛−夕メモ
リを通過する信号を出力し、該信号は、周辺装置回路か
らのデータ入力線上の信号を走査させる。例えは、周辺
電話の受話器が取り上げられたとすれば、予め定められ
ｔこフォーマット信号が、データ入力線ＤＡＴＡ　ＩＮ
　（’ｌ〜２３のうちの１本、マルチプレクサ４２およ
びＰＣＭｌＮ０〜７のうちの１本を経て受信され、対応
するＤＸスインチのデータメモリに格納され、−に記Ｄ
Ｘスイッチは、言いかえれば走査された導線および大力
チャネルに対応した時間１このみ％）＋　＜。上記ＤＸ
スイッチのデルタメモリ内容は、データメモリ出力線Ｄ
　Ｍ　Ｄ　（第２Ｃ図）、バッファ４１（第５図）およ
びコントロール・バス２５（第２Ｂ図）を経て周辺スイ
ッチプロセッサ２つに受信される。

前述の如く、−１１記周辺スイッチプロセッサは、絶え
ず周辺装置を走査して主制御装置を指名する同装置の状
態変化（またはインチリンエンド周辺装置からのメツセ
ージ）を探す。上記周辺スイッチプロセッサ２９は、同
様にＤＸスインチ３８〜４０に対する制御器インターフ
ェースも利用し、該インターフェースは、上記１’ｌＸ
スイツチのＰＣＭ　ＤＡＴＡ、０ｔＪＴ　Ｏ〜２３　リ
ンク上に走査制御メンセージ信号を伝達し１１１、力す
る。上記リンクは夫々の周辺装置（こ専用なので、設計
に適合するよう特有の走査信号７オーマツトと特有の周
辺装置状態メツセージ信号フォーマットを決めることが
できる。

−１−記の実施例では、上記メツセージ゛信号は、メツ
セージのタイプが最初のバイトを形成し、制御バ。

イ）ｈ・、プロトコールを指名する部分とプロトコール
制御ビットとを有する最後のバイトを形成し、残りのバ
イトが２発信器と受信器のアドレスや、機能フードや、
データバイトや、検査合計（チェック・→ｔム）などの
メツセージを含んでいる。典型的には１８バイト長の−
）Ｚ記メツセージは、遂行されるべ外機能の数値表現を
選定する１つまＦは複数の（幾能フートと、この機能が
パラメータとして利用でとるいくつかのデータバイトと
を含んでいる。に記機能バイｌに続くバイト数は上記コ
ード自身が表示する。即ち、あるフードは３バイトのデ
ータが続くことを示し、池のコードはデータを全く要し
ない。

周辺スイッチプロセッサ２９か、ＤＸスインチ３８〜４
０のうちの１つのデータメモリに格納されかつ特別の１
つの周辺電話の受話器が取す」二げられたことを示す信
号を探知したと仮定すれば、上記周辺スイッチプロセッ
サ２９は、メツセージを構成し、該メツセージを平衡ト
ランシーバ２８とメンセージ・スイッチング・マトリッ
クス１７を経てそれを主制御装置１に伝達するだめのソ
フトウェアバッフアレこ格納する。

バッファ４３の１）ＡＴＡ　０１ＪＴ　Ｏへ・２３デー
タｉｌｌ、力線は、マルチプレクサ４２の第２同相入力
ポートに接続されていることに特に言及しておく。

マルチプレクサ４２は、Ａ相人力あるいは１Ｂ相人力の
いずれかを通し、デ゛−クループバンク・レジスタ４４
から受ける信号によって働かされ、上記テパ一タループ
バソク・レン゛久夕４４は、周辺スイッチプロセッザ２
９の信号から生じてバッファ、４１を経るデータ信号を
受ける。予め定められた信号かデータループバック・レ
ジスタ４４に受けられると、該レジスタ・′じ（は、マ
ルチプレクサ／１２をしてへ′ツ７ア４３の出力線とＤ
ＡＴＡ　　ＩＮ　　（’）〜２３線の相入力とをバッフ
ァ４３の出力線を通じて接続せしめる。その際、−に記
データループバ；・り・し〉スタは、周辺スイッチプロ
セッサ２９らしくは周辺成型インターフェース回路から
ＤＡ’Ｔ７＼　ＩＮ（’）〜２３線を経て受信される信
号が、Ｄ×スイッチ３８〜・１０のデータメモリに容易
に格納されるよう働く。

周辺スイッチプロセッサ２１Ｊがらの信号は、インバー
タ・１５を経てデータリンク制御回路１１．６にも加え
られ、該データリンク制御回路４６の出力ほ、バッファ
４３に接続されかつバッファ４３を通過する夫々のリン
クの状態を制御する。

メツセージスイッチ３（第２Ａ図）は、夫々の周辺スイ
ッチプロセンサを絶えず走査して、各プロセンサの出力
バッファにメツセージ信号が格納されているかどうかを
決める。メツセージ・スイッチ・プロセッサ１５は、Ａ
Ｏ〜Ａ７線、Ｄ（１〜Ｄ７線など（第４図）を経てメン
セージ・スイッチ・マトリックス１７に、予め定められ
た周期的走査のメツセージ′を送る。この走査メッセー
ジ（即ち［メツセージ゛かありますか１と指名する）は
、Ｄ×スイッチ５０の接続メモリ］（１７Ａ（第、・１
し１゜第２Ｃ図参照）に加えられ、かつマルチプレクサ
１１０を通って、Ｐ　ＣＭ出力リンクか１周辺スイッチ
トランシーバへ導く出力メツセージリンク５２に平衡差
動ドライバ５１．（第４図）を通って接続されるように
加えられ、−に記走査メツセージは、周辺スイッチプロ
セッサの出力バッファかメツセージを収容していること
を示す応答に対して各周辺スイッナプロセッサを投票す
る。それに応じて、投票された周辺スイッチプロセッサ
は、そのバッファをクリアーするようノンセージ゛を送
る。

周辺スイッチプロセンサ２９からのメツセージ信号は、
平衡トランシーバ２８を通って、平衡Ｉ（動レシーバ′
４８への大カメッセーノリンク４７の１つ（こ現われる
。三状態パンフ７．１９を通った−１−記信号は、入力
線ＰＣＭ　　ＩＮ　　０−ＰＣＭ　　ＩＮ゛７（第２Ｃ
図）の１本を経て、８個で配列をなすＤ×スイッチ５０
の１個のデータメモリに加えられる。ともかく、−１−
記のことは周辺スイッチプロセッサか走査された後に起
こる。

に記応答メンセージ信号は、専用の直列人カメッセーシ
リンク／１７を経て、平衡差動レシーバ１１８を通り、
三状態バッファ４９を通って、１−記ＤＸスイッチ５０
のうちの１つのＰＣＭ人力リンクに送られる（上記ＤＸ
Ｘベイ２チは、大力リンクと大力チャネルに応じてデコ
ーダ３０によって選択される。）。

メツセージスイッチプロセッサ１５は、データメモリの
ＤＭｒ）線（第２Ｃ図）および実質的には第４図にバッ
ファＳ３として示された制御器インターフェースを経て
、ＤＸスイッチのデータメモリに格納されたデータを呼
び出す。上記データは、並列バス２Ａ（第２Ａ図）に加
えられ、主制御装置１に人力するためにコムラムバッフ
ァ１４゛に受信される。

主制御装置１の主制御器１１は、先入れ先出しバッファ
であるコムラムバッファ１４゛を絶えず走査し、」―記
バッファに含まれるデータを読み取る。

一、ｈ記主制御器１１は、周知の方法で各周辺装置の状
態を示す最新のマツプを保持する。また上記主制御器は
、このシステムを制御するメ・ンセーノを構成する複数
のプログラム信号をその大室−ｍ記憶装置に格納する。

この機能もまた良く知られている。とはいえ、前述の従
来方法システムにおいては、これらの制御メツセージは
、メッセージスイッチング経路に挿入され、かつ、本発
明では周辺装置間で伝達されるデータやＰＣＭ音声信号
のために用いることかで゛きる帯域幅を利用している。

本発明においては、監視信号の伝達およびスイッチング
要求に匹敵するような設計送信量能力をもつ個々のメツ
セージスイッチング・ネ・ントワークを経て−に記メツ
セージか゛伝達されるので、このような伝達に利用でた
る帯域幅は実質的に増大させられる。このような便宜は
、既述のＤＸスイッチを用いて容易に得られる。

本装置の動作の説明に戻ると、特別な周辺電話の受話器
が取１）Ｊ−げられたというメツセージ信号を上記シス
テムを経て受けた主制御器１１は、上記メンセージ信号
を受けたことを認める。上記周辺電話に返すベト、メン
セージ゛信号を公式的に表現する。このメツセージ信号
は、並列バス１２を経て下方へ向ってコムラムバッファ
１４゛に加えられ、該コムラムバッファは、前述と同様
の方法で逆の方向に動作する。」肥料信号はメッセージ
スづツチ・プロセッサＪ５によってアクセスされ、−に
記メソセーノスインチ・ブロモ・フサ１５１土、コント
ローラ・インターフェース１１７，４’Ｈ（ｅメモリ］
０７Ａおよびマルチプレクサ１１１を経て」ニ記信号を
ＤＸスイッチ５０（第２Ｃ，２Ｄ＋　　４図）のうちの
１つのデータメモリに入力する。そして、干、記信号は
、ＰＣＭ出力リンクＰＣＭ　０ｔＪＴ　　Ｏ〜７の１つ
およびメツセージリンク５２（第４図または第２Ａ、２
Ｂ図の３４）を経て、周辺機器制御装置５に送られる。

とくに、−１−記信号は、メツセージスイッチリンク３
４に受けられ、平衡トランシーバ２８を通って周辺スイ
ッチプロセッサ２９に送られる。このようにして、［−
記周辺スイノチプロセッサは、主制御装置１がＬ記メツ
セージの受信を認めたという指示を受けるので゛ある。

ある種のインテリジェント周辺装置も１−記事制御装置
のメモリマツプに格納されている。」−記インテリジェ
ント周辺装置は、計算インテリジェンスをもつ種類の装
置で、受話器が取り」−げられたという（あるいは池の
）メツセージの受信の承認を要求する。この場合、主制
御装置１こ１って上記周辺スイッチプロセッサに送り返
されるメツセージは、上記周辺スイッチプロセッサをし
て、その信号ヲコントロール・バス２５（第５図）、バ
ッファ３５と３６およびデコーダ３７を経て、接続メモ
リ１０７Ａ（第２Ｃ図）に加えさぜ、そしてさらにＯＸ
スイッチ３８〜４０のうちの１つのデータメモリ１０２
の、−１−記インテリジェント周辺装置への出力リンク
に対応ｒる。メモリロケーションに加えさせる。そして
、」−記メッセージ゛信号は、Ｉ）Ｘスイッチ３８〜４
０の特別の１つのデータメモリから、バ′ツファ４３と
デ−タメモリンクＩ）　Ａ　ＴＡ　ＯＵＴ　　Ｏ〜２３
に導Ｘ丁）ＣＭ出力リンクの１本上［こ出力され、次い
で周辺搬器インター７エースカードにそして承認を要求
する」−記周辺装置に出力される。

主制御装置１が、周辺装置は例えば普通の電話のような
非インテリジェント型であるとつきとめたと仮定すると
、検知された受話器が取り−Ｌげられた状態は、その電
話からのダイヤリング信号を受信するようトーンパルス
あるいはダイヤルパルスレシーバとの接続を要求する。

それから、上記主制御装置は、サービスを求めている周
辺装置間の信号回路経路のメモリマツプおよび回路スイ
ッチ４を経て暇な周辺トーン受信器を調査する。

暇な経路のロケーションが決定されたと仮定すれば、主
制御器１１は、回路経路を組立てるだめのメツセージ信
号を周辺機器制御装置５および回路スイッチプロセッサ
１８に送る。

」肥料メツセージ信号は、前述のメツセージリンクを経
て周辺スイ・ンチプロセッサ２９に受信され、ＤＸスイ
ッチ？ｌ１ｌｌ　ｍ　（ｉ　％が、フントロール・バス
２５に加えられる。けれどもこの場合、上記制御信号は
、周辺装置から受けられる信号を取扱うＤＸスイッチ５
４（第５図）および周辺装置行きの信号を取扱うＤＸス
イッチ５５からなるＤＸスイッチスイッチング配列の一
方または双方に向けられる。

本実施例では、上記周辺スイッチプロセッサ２９によっ
て受信された信号は、ＤＸスイッチ５，１の１つへのｐ
ｃＭ入力線ＣＣ３ｌＯ〜２３の１本と出力線ＣＣ３ＯＯ
〜１５の特定の１本との間にＬ記プロセンサ２９をして
リンクを組立てせしめる。

出力線は、バッファ５６の１つを通ってＣＣＳ　ＯＯ〜
７またはＣＣ３Ｏ８〜１５の１つと接続される。ＰＣＭ
音声やダイヤリング信号などを受信する特定の周辺装置
か接続される入力経路ＣＣ３ｌＯ〜？、ＣＣ３Ｔ８〜１
５およびＣＣ８１１６へ・２３は、人カバッ７ア５７と
ループ・マルチプレクサ５８（本発明では５８はマルチ
プレクサのようには使われない）を通って、ＤＸスイッ
チＳ４のマ）　ｌ）ツク又の入力ＰＣＭ線の１本に接続
される。

第２Ａ図に戻って、主制御装置コは、コノ・ラムハラ７
７１−１”　と該バッファに伴なう並列バス２１３を経
て、回路スイッチプロセッサ１８にも信号を送る。それ
に応答して、回路スイッチプロセッサ１８（第２Ａ図）
は、１つまたはそれ以上のｌ）Ｘスイッチマトリックス
１９とマルチプレクサに信号を加え、該信号は、周辺ス
イッチバッファ５６（第５図）からの入力リンクとマト
リックスコ９を経る特定の出力リンク−Ｌの特定の出力
チャネルとの間に、マルチプレクサ２１（第２Ａ図）か
ら地域バス２０を通って、伝達経路を組立てる。このよ
うにして、導線ｃｃｓｏｏ〜７またはＣＣＳ０８〜１５
（第５図）の１つのチャネルから回路スイッチマトリレ
クス（第２Ａ図）を通って周辺ダイヤリング信号受信器
へ導く他のリンクへのリンクが創１立てられる。

回路スイッチ４から上記周辺ダイヤリング（３号受信器
へのリンクも、周辺電話器から回路スイッチへの上記リ
ンクと同様の方法で組立てられる。

メツセージ信号は、主制御装置１で公式的に表現され、
メツセージスイッチ３とメツセージリンクを経て、選ば
れた暇なダイヤリング信号受信器が接続される周辺機器
制御装置５に送られる。説明のため、上記ダイヤリング
信号受信器は、導線ＰＣ８○０〜？、ＰＣ８○８〜１５
またはｐｃｓ。

１Ｇ〜２３（第５図）にアクセスされる周辺機器インタ
ーフェースカードに接続されると仮定する。

従って、周辺スイッチプロセッサ２９（または他の周辺
機器制御装置内の周辺スイッチプロセッサ同等品）は、
ＤＸスイッチ５５の１つを通ってＰＣＭリンクを組立で
させる。上記ＤＸスイッチ５５のＰＣＭ入力ボートは、
入力線ＰＣ８ＩＯ〜７とＰＣ８’Ｉ８〜１５からマルチ
プレクサ５９（この特定の発明では５９はマルチプレク
サのようには使われない）を通って接続される。Ｉ）Ｘ
スイッチ５５の出力１−’　ＣＭリンクは、出力バッフ
ァ６０を通って、その１つがダイヤリング信号受信器で
ある複数の周辺装置に接続される。出力リンクＰＣ３Ｏ
Ｏ〜？、ＰＣ３○８〜１５およびｐｃｓ。

１６へ・２３へ接続される。

従って、信号経路は、受話器が取上げられた周辺電話か
らＤＸスイッチ配列５４と出力リンクＣｃｓｏｏ〜７ま
たはＣＣ８Ｏ８〜１５の１つを通って回路スイッチ・ｔ
へ組立てられ、該１ｉ１路人インチ１＝テｉｊｊ列人力
ａＰｃｓ　Ｔ　Ｏ−７、ｌｆｌ、ｌ：ＰＣ８Ｉ　８〜１
！′３の１本に導く出力リンクに切換えられて、ＤＸス
イッチ５５を通り出力線Ｐ　ＣＳ　ＯＯ〜７゜ＰＣ８Ｏ
８”ｌＳまたはＰＣ８Ｏ１６〜２３の１本を経で、ダイ
ヤリング信号受信器へ組立てられる。

回路スイッチマトリックス４の動作を述べる前に、他の
２つの中間段階が通常取られるということに特に言及し
ておく。上記中間段階は、本発明の説明を明瞭にするた
めに詳細１こ述べないでおく。

周辺スイッチマトリックスと回路スイッチマトリックス
が活動範囲を組立てる間、主制御装置１から周辺装置の
インターフェース回路へメツセージ信号が送られ、該信
号は、接続時間中を無音にするためにミューティング回
路を働かせる（即ち、上記スイッチが伝達経路を組立て
る時間の間電話の導線を短絡させる）。ひとたび上記伝
達経路が組立てられるや否や、勿論上記ミューティング
は解除される。これは、主制御装置からのタイミングメ
ツセージもしくはミューティング解除メツセージの伝達
によって行われる。

」―配糖２の中間段階の機能は、ダイヤルトーンを周辺
電話器に返すことである。本発明のより好ましい形態に
おいて、トーン発生器１６（第２Ａ図）は連続したトー
ン信号を発生する。該トーン信号を適切に断続させた一
種の発生信号は、符号化され、メツセージ′スイッチプ
ロセッサ１５の制御のもとてメツセージスイッチマトリ
ックス１７に送られる。に記信号は、Ｐ　ＣＭ信号とし
て周辺機器制御装置Ｓへ伝達され、周辺スイッチプロセ
ッサ２９によって周辺電話か接続するＤＸスイッチに加
えられる。上記Ｐ　ＣＭ信号は、周辺機器インターフェ
ース回路によって翻訳され、」１記インターフェースの
フーテ゛ンク（コーグ・テパコータ）でテ゛コードされ
、」−記電話器に送られて電話器利用者にダイヤルトー
ンとして聴かれる。ひとたび、ダイヤリング（その存在
は前述のよらに周辺スイッチ制御器の走査によって検知
される）が始まり、最初の検知メツセージ信号か主制御
装置１に送られるや否や、−に記周辺電話器にそれ以上
ダイヤルトーンが送られるのを遮断するように、」１記
主制御装置１によってメンセージスイッチプロセッサ１
５にメツセージ゛が送られる。

さて、第３図に戻ると、同図は、第２Ａし１１こ示した
４つの回路スイッチスイッチング部分のコつを示す。信
号は、主制御装置１からバス２Ｂを経て回路スイッチプ
ロセッサ］８によって受信され、コントロールバス２２
に加えられる。」１記信号は、共にフントローラ・イン
ターフェース１１７にあるバッファ６１（第３図）およ
びカードアクセス・コントロール６２を通り、次いでイ
ンター７エース６２がら１６個の配列をなすＤＸスイッ
チ６３のうちの１つの接続メモリに加えられる。それに
よって、１つの大力チャネルとＰＣＭ出力チャネルＰＣ
Ｍ０ＵＴの１つとの間に、１つの特有の大カー出力チャ
ネル伝達経路が作られる。

マルチプレクサ６４を経て受信される周辺スイッチ制御
器トランシーバ２８からの入力信号は、三状態バッファ
６Ｓと６６および同相入力を経てマルチプレクサ６７を
通り、ＤＸスイッチ６３配列のＰＣＭ入力線に送られる
。６４本線地域スインチングバス２０は、マルチプレク
サ６７の位相捜査入力にも接続され、回路スイッチ・１
内の池のスイッチングマトリックスからの信号か、上記
マルチプレクサ６７によってこのＤＸスイッチ配列への
入力として加えられる。

上記回路スイッチ４を通るリンクは、双方向性であらね
ばならず、主制御装置によってこの上うに１回路につき
２リンクが組立てられ）〕ぼならない。勿論、ある電話
の要求に月しては主制御装置は、単方向性リンクのみを
組立てればよい。

上記システムは、この上う１こ周辺装置と主制御装置の
間にメッセージリンクシステムを経て監視信号を伝達し
、周辺装置間の呼び出し１こ関する普通の回路信号を運
ぶための個々の回路リンクを組立て、上記システムは、
ＤＸスイッチの１更用によって容易化される。ＤＸスイ
／チで形成されＰＣＭ信号の伝達経路の時間、空間分割
スイッチングを行うスイッチングマトリックスは、スイ
ッチングされたメツセージリンクを経て制御器間に、ま
た該制御器からスイッチングされたメツセージリンクを
経て制御メツセージ間にメツセージ信号を伝達するため
に用いられる。」−記制御器は、−に記メッセーン゛リ
ンクからのテ゛−タメッセージ゛をアクセスし、Ｊ−記
データメ・／セージをＰＣＭリンクに加える。このシス
テムは、同しＤＸスイッチを用いて周辺装置間に普通の
回路信号を伝達するための個々の回路を組立てる。上記
周辺装置は、勿論、フーテ゛ンクを経てＰ　ＣＭ符号化
メンセージを１云達するアナログ回路、インテリジェン
ト端末、主制御装置に完全に制御される端末またはダイ
ヤル信号受信器、電線路回路、幹線回路、会議回路およ
び記録アナウンス回路などのサービス回路であり得る。

本発明を理解する人は、ここに明らかにされた原理を用
いて今や池の実施例や設計の変形を思ν・つくから知れ
ない。これら全ては、ここに添付される特許請求の範囲
に明示される本発明の範囲内にあると考えられる。

【図面の簡単な説明】

第Ｘ図は本発明のシステムの基本ブロック図、第２Ａ１
ｍは本発明のシステムの詳細ブロック図、第２Ｂ図は第
２Ａ図の周辺スイッチ制御器の詳細ブロック図、第２Ｃ
図および第２Ｄ図は本発明に用いられる基本スイッチン
グ要素のブロック図、第３図は本発明の回路スイッチマ
トリックス部分のブロック図、第４図は本発明のメツセ
ージ信号・７チマトリツクス部分のブロックレ１、第５
図は本発明の周辺スイッチマトリックス部分のブロック
図である。 １・・・主制御装置、２・・・並列データバス、３・・
・メツセージスイッチ、４・・・回路スイッチ、５・・
・周辺機器制御装置、１１・・・主制御器、１５・・・
メツセージスイッチプロセッサ、１８・・・回路スイッ
チプロセッサ。

Claims (1)

1. 【特許請求の範囲】 （１）主システム制御手段と；一つまたは複数の周辺装
   置とを備え、その周辺装置は、その周辺装置と共働する
   周辺機器制御回路手段および上記周辺機器制御回路手段
   に周辺装置を接続するためのポートを含み、 また、上記ポートを経て上記周辺装置間に伝達される信
   号を運び、該信号の伝達経路をスイッチングするための
   −っまたは複数の」二記周辺装置にリンクを介して、主
   制御システムの制御下で接続されるスイッチングネット
   ワークを備え、また、上記周辺機器制御回路手段と上記
   主システム制御手段との間に、上記周辺装置の状態に関
   する監視信号および制御信号を切り換えかつ搬送するた
   めに、上記周辺機器制御回路手段と上記主システム制御
   手段との間に、上記回路スイッチングネットワークから
   分離して接続されるメツセージスイッチングネットワー
   クを備えたことを特徴とするスイッチングシステム。 （２、特許請求の範囲第１項に記載のスイッチングシス
   テムにおいて、上記メツセージスイッチングネットワー
   クが、上記主システム制御手段との通信のために該主シ
   ステム制御手段に接続されるメツセージスイッチ制御プ
   ロセッサと、上記監視信号および制御信号を上記マトリ
   ックスに出し入れするための入出力ボートと、上記メツ
   セージスイッチ制御プロセッサに接続されかつ上記主シ
   ステム制御手段と上記マトリックスとの間で上記監視信
   号および制御信号ならびに上記マトリックスを制御する
   制御信号を搬送する制御ボートとを有するマトリックス
   即ちメツセージスイッチングマトリックスと、がら構成
   されるスイッチングシステム。 （３）特許請求の範囲第２項に記載のスイッチングシス
   テムにおいて、上記監視信号および制御信号がデジタル
   型であり、上記メツセージスイッチングマトリックスが
   、時間分割および空間分割のスイッチング回路の組合せ
   で出来るマ）ｌルンクスから構成され、該マトリックス
   は、予め定められた監視信号を上記入力ポートから上記
   制御ポートへスイッチングするとともに予め定められた
   監視および制御信号を上記制御ボー１から上記出力ポー
   トへスイッチングするように構成されるスイ・ンチング
   システム。 （４）特許請求の範囲第３項に記載のスイッチングシス
   テムにおいて、上記回路スイッチングネットワークが、
   上記主システム制御手段に接続される回路スイッチング
   ネットワーク制御プロセッサと１周辺装置間で信号を搬
   送するための複数の双方向ボー１と、］二肥料御プロセ
   ンサの制御下で上記信号を上記ボート間でスイッチング
   する回路スイッチングマトリックスとから構成される又
   イッチングンステム。 （５）特許請求の範囲第４項に記載のスイッチングシス
   テムにおいて、周辺装置間に搬送される信号はデジタル
   型であり、上記回路スイッチングマトリックスは、時間
   分割および空間分割のスイッチング回路の組合せの配列
   から構成されるスイッチングシステム。 （６）特許請求の範ｔｉｌｌ　＠２項または第４項また
   は第５項に記載のスイッチングシステムにおいて、上記
   周辺機器制御回路手段は、上記メツセージスイッチング
   ネットワークの入出力１こ接続された第１スイツチング
   マトリツクスと、上記第１スイ・ンチングマトリックス
   に接続され、上記メツセージスイッチングネットワーク
   を経て上記主システム制御手段から来る制御信号および
   上記周辺機器ボートから来る監視信号を受信し、上記メ
   ツセージスイッチングネットワークを経て」肥料周辺装
   置の状態に関する監視信号を上記主システム制御手段へ
   伝達し、上記第１スイツチングマトリツクスを制御する
   周辺スイッチ制御器と、上記周辺スイ、ンチ制御器の制
   御信号受信に関する制御を受け１つまたはそれ以上の周
   辺装置ボートと上記回路スイッチングネットワークとの
   開の伝達経路のスイ・ンチングを行なう第２スイツチン
   グマ１リツクスと、から構成されるスイッチングシステ
   ム。 （７）特許請求の範囲第３項に記載のスイッチングシス
   テムにおいて、上記メツセージスイッチングマトリック
   スは、複数の入力ポートから第１順序に従う直列時間ス
   ロットの開に信号を受信するための回路配列を含む手段
   と、複数の出力ポートへ第２順序に従う直列時間スロッ
   トの開に出力信号を供給する手段と、上記制御ボートに
   並列７オーマツトで制御信号を受信する手段と、最初に
   予め定められた形の制御信号を受けて第２順序を設立す
   べく上記スイッチング回路を制御する手段と。 から構成されるスイッチングシステム。 （８）特許請求の範囲第４項に記載の又インチングシス
   テムにおいて、上記メツセージスイッチングマトリック
   スは、複数の入力ポートから第１順序に従う直列時間ス
   ロットの間に信号を受信するための回路配列を含む手段
   と、複数の出力ポートへ第２順序に従う直列時間スロッ
   トの開に出力信号を供給する手段と、上記制御ポートに
   並列フォーマットで制御信号を受信する手段と、最初に
   予め定められた形の制御信号を受けて第２順序を設立す
   べく上記スイッチング回路を制御する手段と。 から構成され、また上記回路スイッチングマトリックス
   は、直列時間スロッＹに分割される信号を双方向上−ト
   に受信するための回路配列を含む手段と、後続の順序に
   従う直列時間スロットの間に第２の双方向ボートへ上記
   信号をスイッチングするための手段と、上記回路スイッ
   チネットワーク制御プロセッサから並列フォーマットで
   制御信号を受信するための手段と、」−記事システム制
   御手段からの第２の形の制御信号を受けて直列順序を設
   立すべく上記回路スイッチングマトリックスを制御する
   手段と、から構成さ粍るスイッチングシステム。 （９）特許請求の範囲第８項に記載のスイッチングシス
   テムトこおいて、予め定められた制御信号を受けて双方
   向ポートへ第３の形の直列順序番号を出力すべく回路ス
   イッチングネットワークを制御する手段を含むスイッチ
   ングシステム。 （１０）特許請求の範囲第９項に記載のスイッチングシ
   ステムにおいて、上記第３の形の信号が、周辺装置の双
   方向ボートに加えられるべきシグナリング信号のもとと
   なる成分を含むスイッチングシステム。 （１１）特許請求の範囲第７項または第８項または第９
   項に記載のスイッチングシステムにおいて、−に記入イ
   ツチングマトリックス中の配列の各回路が、上記制御信
   号を受信し格納する接続メモリと。 より以前の予め定められた制御信号が上記接続メモリに
   よって受信されるとスイッチング回路のに記マトリック
   スへ予め定められたスイッチング制御信号を加える手段
   と、を含むスイッチングシステム。 （１２、特許請求の範囲第８項または第９項または第１
   ０項に記載のスイッチングシステムにおいて、上記スイ
   ッチングマトリックス中の配列の各回路が、上記制御信
   号を受信し格納する接続メモリと。 よ１）以前の予め定められた制御信号が上記接続メモリ
   によって受信されるとスイッチング回路の上記マトリッ
   クスへ予め定められたスイッチング制御信号を加える手
   段とを含み、また回路スイッチングマトリックス回路の
   各配列が、入力ポートから受けられる信号を受信し格納
   するデータメモリと、さらに上記データメモリからの信
   号の順序を選択的にスイッチングする手段よたは−１−
   記予め定められた制御信号を上記接続メモリから後続の
   予め定められた制御信号によって決められる出力ボート
   へスイッチングする手段とを含む、スイッチングシステ
   ム。 （１３）特許請求の範囲第７項に記載のスイッチングシ
   ステムにおいて、上記スイッチングマトリックスの各々
   が、複数の−１−犯人力ボートからの時分割マルチプレ
   クスト入力信号を受信する手段と、上記入力信号を予め
   定められた計画に従って格納するデータメモリ手段と、
   上記スイッチングマトリックスと共働する制御プロセッ
   サからの制御信号を受信する手段と、格納された信号の
   予め定められた部分を上記データメモリから並列バスへ
   。 上記制御信号で決まる計画に従って主システム制御手段
   に伝達するために、出力するように上記マトリックスを
   制御する手段とを含むスイッチングシステム。 （１４）特許請求の範囲第７項または第１３項に記載の
   スイッチングシステムにおいて、上記制御プロセッサか
   ら１つの形の制御信号を受信する手段と、上記第１の形
   の制御信号を格納する接続メモリ手段と、」肥料制御プ
   ロセッサから第２の形の制御信号を受信し格納する手段
   と、少なくとも予め定められた部分をもつ第１の形の制
   御信号でかつ第２の形の制御信号の少なくとも一部分で
   形成される時分割マルチプレクスト出力信号を出力する
   手段とを含むスイッチングシステム。 （１５）特許請求の範囲第８項に記載のスイッチングシ
   ステムにおいて、上記周辺機器制御回路手段が、」−記
   メッセーンスイッチングネットワークの人出力ボートに
   接続される第１スイツチングマトリツクスど、上記第１
   マトリツクスに接続されるとともに；」１記周辺ポート
   からの監視信号と上記メツセージスイッチングネットワ
   ークを経る上記主システム制御手段からの制御信号とを
   受信し。 上記周辺装置の状態に関する監視信号を上記メツセージ
   スイッチングネットワークを経て上記主システム制御手
   段へ伝達し、上記第１スイツチングマトリツクスを制御
   しまた上記周辺スイッチ制御器に制御されかつ１つまた
   はそれ以−トの周辺装置ボートと上記回路スイッチング
   ネットワークとの間の伝達経路のスイッチングを該ネッ
   トワークへの制御信号を受けて行なう第２スイツチング
   マトリツクスを制御する；周辺スイッチ制御器と、がら
   構ｅ、されるスイッチングシステム。 （１６）特許請求の範囲第１Ｓ項に記載のスイッチング
   システムにおいて、上記スイッチングマトリックスの各
   々が、複数の上記入力ポートからの時分割マルチプレク
   スト入力信号を受信する手段と、−、＋＝記入力信号を
   予め定められた計画に従って格納するデータメモリ手段
   と、上記スイッチングマトリックスと共働する制御プロ
   セッサからの制御信号を受信する手段と、格納された信
   号の予め定められた部分を上記データメモリから並列バ
   スへ。 上記制御信号で決まる計画に従って王システム制御手段
   へ伝達するために、出力するように上記マトリックスを
   制御する手段とを含むスイッチングシステム。 （１７）特許請求の範囲第１６項に記載のスイッチング
   システムにねいて、上記制御プロセッサから１つの形の
   制御信号を受信する手段と、上記第１の形の制御信号を
   格納する接続メモリ手段と、上記制御プロセッサから第
   ２の形の制御信号を受信し格納する手段と、少なくとも
   予め定められすこ部分をもつ第１の形の制御信号でかつ
   第２の形の制御信号の少なくとも一部分で形成される時
   分割マルチプレクスト出力信号を出力する手段とを含む
   スイッチングシステム。 （１８）　ｖｆ許請求の範囲第１７項に記載のスイッチ
   ングシステムおいで、上記周辺スインチングマトリック
   スが、上記回路スイッチングマトリックスと同様の形態
   であるスイッチングシステム。 （１９）主システム制御装置と：デジタル信号を送。 受信するようにさせられた１つまたは複数の周辺装置へ
   の接続のための少なくとも１つの周辺機器制御装置と； ］二記１つよすこは複数の周辺装置間に上記デジタル信
   号を伝達する経路を、」二記主システム制御装置の制御
   下で、設立するために上記周辺機器制御装置に接続され
   る回路スイッチング装置と；」−記周辺装置の状態を監
   視するとともに、」１記回路スイッチング装置へ導く伝
   達経路への」１記周辺装置の接続を制御するための制御
   器手段を有する周辺（幾器制御装置と； −１−記周辺敗器制御器手段と上記主システム制御装置
   との間で呼び出しの進行や命令や確認のメッセーノの信
   号のための伝達経路を設立するために、ト記周辺機器制
   御器手段に接続されて周辺機器間の呼び出しを容易１こ
   するメツセージスイッチング装置から構成されるスイッ
   チングシステム。 （２０）並列バスに接続されるデジタルプロセッサを含
   む主システム制御装置と： ネットワークポート間の伝達経路をスイッチングする回
   路スイッチング手段と９回路スイッチングネットワーク
   制御器とを含む回路スイッチングネットワークとを備え
   、上記回路スイッチングネットワーク制御器は、上記ス
   イッチング手段として］１記ボーＦのうちの指名された
   ものの間の上記経路を互いに連結させしめることを可能
   にするように予め定められている制御信号を」―記事シ
   ステム制御装置から受信するために、−）１記バスに接
   続されており、 また、上記システムに関する監視および制御信号を受信
   、伝達するためのメツセージボートをもつメツセージス
   イッチング手段と、上記バスに接続されるメンセージス
   イッチプロセッサとを含むメツセージスイッチングネッ
   トワークを備え、上記メツセージスイッチング手段は、
   」−記メッセージスイッチプロセッサに接続されるプロ
   セッサインタ−７エー人ポートを有し、上記メンセージ
   スイッチプロセッサは、」肥料事システム制御装置へ信
   号を伝達し、」１記スイッチング手段を通って上記メツ
   セージボートへ信号を伝達するようになっており、上記
   メツセージスイッチング手段を経て上記メツセージボー
   トから信号を受信し、かつ上記デジタルプロセッサへ対
   応する信号を伝達するようになっていることを特徴とす
   るスイッチングシステム。 （２、特許請求の範囲第２０項に記載のスイッチングシ
   ステムにおいて、」−記回路スイツチングネットワーク
   のネットワークボートに継がれる伝達経路へ周辺装置を
   接続するための周辺機器制御ネットワークと、上記周辺
   スイッチングマトリックスを制御する制御器と１周辺装
   置の状態に関する制御および監視信号を」−記周辺スイ
   ッチ制御器とメツセージスイッチングネットワークのメ
   ツセージボートとの間で伝達および受信する手段とを含
   む周辺機器制御ネットワークを、さらに含むスイッチン
   グシステム。