DE3448269C2 - - Google Patents

Description

Die Erfindung betrifft ein peripheres Steuersystem nach dem Oberbegriff des Anspruchs 1.

Der Zeitschrift NTZ, 1969, Heft 8, Seiten 464 bis 474 ist ein Vermittlungssystem in Zeitmultiplextechnik ent­ nehmbar, das eine zentrale Überwachungseinrichtung auf­ weist, die die Periphereinheiten überwacht. Überwachungs- und von den Periphereinheiten erzeugte Steuersignale dienen dazu, bei einer Hauptsteuerschaltung Steuersignale zu erzeugen, die die Signalwege zwischen den Periphereinheiten über einen Schalterschaltkreis schalten, so daß über diesen Schalterschaltkreis digitale Sprach- und Datensignale ausgetauscht werden können.

Dieses Vermittlungssystem hat den Vorteil, daß die Signal­ wege für die Überwachungs- und Steuersignale getrennt sind von denjenigen der Sprach- und Datensignale, was die Verarbeitung dieser verschiedenen Signalarten er­ leichtert. Nachteilig ist jedoch, daß eine einzige Über­ wachungseinrichtung alle Periphereinheiten zu überwachen hat und somit die Überwachung ineffizient ist und einen beträchtlichen Aufwand an Hard- und Software, insbesondere einen hohen Verkabelungsaufwand erfordert.

Um die Steueraufgaben des Hauptsteuersystems zu vermindern, ist es bekannt, zwischen dem Hauptsteuersystem und den Periphereinheiten periphere Steuersysteme vorzusehen, welche durch ihren eigenen Steuerprozessor gesteuert werden. Das Hauptsteuersystem steht hierbei in Verbindung mit dem peripheren Steuerprozessor, der seinerseits das periphere Steuersystem überwacht. Der periphere Steuerprozessor hat hierbei die Aufgabe, den Schaltzustand der Peripher­ einheiten zu überwachen sowie Signalpfade für Daten- und Steuersignale zu errichten.

Beim peripheren Steuersystem nach der US-PS 43 22 843 steht ein peripherer Steuerprozessor über Kanäle oder Zwischenleitungen in Verbindung mit einer zentralen Steuereinheit und kommuniziert mit den Peripher­ schaltkreisen über einen Parallelbus. Diese Art der Ver­ bindung ist relativ kostengünstig und der Softwareauf­ wand nicht sehr groß.

Tritt jedoch bei einem Peripherschaltkreis ein Fehler auf, der auf den Bus wirkt, dann kann der gesamte Bus unbrauchbar werden. Obwohl also dieses System relativ kostengünstig und einfach im Aufbau ist, ist dessen Zu­ verlässigkeit nicht sehr groß.

Bei einer zweiten Art eines peripheren Steuersystems (T1- Carrier-System der Bell System Companies) steht ein peripherer Steuerprozessor über einen Multiplexer/Demultiplexer in Verbindung mit den Peripherschaltkreisen. Bei diesem System, das u. a. beschrieben ist in DIGITAL COMMUNICATIONS: Microware Applications, Prentice-Hall Inc., 1981, S. 3 und 4, wird die Verbindung zwischen dem Multiplexer/Demultiplexer zu jedem Peripherschaltkreis hergestellt durch einzelne Serienleitungen, d. h. mindestens eine Serien­ leitung für jeden peripheren Schaltkreis. Demgemäß werden bei diesem System mehrere hundert Serienleitungen benötigt. Um eine weitere Serienleitung pro Peripheranschluß zu vermeiden, werden an die Bits der Sprach- und Datensignale die Überwachungs- und Steuersignalbits angehängt, was jedoch eine komplizierte Signaltrennung erfordert.

Dieses System ist zuverlässiger als das zuvor beschriebene System mit einem Parallelbus, jedoch ist ein hoher Ver­ kabelungsaufwand erforderlich, der umso größer ist, je mehr Peripherschaltkreise verwendet werden. Dies führt zu erheblichen Kosten, und außerdem zu dem Nachteil, daß ein Übersprechen auftreten kann. Die Verwendung eines Multiplexers/Demultiplexers führt zu einer Kostenerhöhung und benötigt eine komplizierte Software.

Bei den zuvor erwähnten Systemen tritt der weitere Nach­ teil auf, daß der periphere Steuerprozessor kontinuierlich mit der Übermittlung von Steuer- und Überwachungssignalen zusätzlich zur normalen Signalübermittlung befaßt ist.

Es besteht die Aufgabe, den Verdrahtungsaufwand zu ver­ ringern.

Gelöst wird diese Aufgabe mit den kennzeichnenden Merk­ malen des Anspruches 1. Vorteilhafte Weiterbildungen sind den Unteransprüchen zu entnehmen.

Das vorliegende System ist aufgebaut unter Verwendung von Zeit- und Raumkoppelschaltern, im folgenden DX-Schalter genannt, die aus einer Kombination eines Zeit- und Raumkoppelvielfachs bestehen. Der DX- Schalter kombiniert ein Zeitmultiplexkoppelfeld mit einem Raummultiplexkoppelfeld, bei welchem die Schaltzeit unter­ teilt ist in Datenkanäle und bei welchem Daten gespeichert werden können, bis sie ausgegeben und/oder durch neue Daten ersetzt werden. Bei einer Anordnung von sechs DX- Schaltern können insgesamt 768 Peripherschaltkreise ge­ steuert werden.

Bei dem vorliegenden System handelt es sich also um ein peripheres Steuersystem zur digitalen Signalschaltung unter Einschluß eines Geräts zum Empfang peripherer Steuer­ signale über einen Parallelbus vom Schaltsystem, einer Mehrzahl von Serienleitungen, von denen jede in Kanäle unterteilte Zeitmultiplexsignale überträgt und einem Schaltgerät zur Umsetzung von Signalen vom Parallelbus in bestimmten Kanälen einer bestimmten Leitung zur Über­ mittlung an Periphereinheiten, wobei jeder Periphereinheit ein bestimmter Kanal in einer Leitung zugeordnet ist und die Anzahl der Periphereinheiten ein Mehrfaches der Anzahl der Leitungen ist.

Das System kann auch in umgekehrter Richtung betrieben werden. Hierbei werden von den Periphereinheiten Über­ wachungssignale in bestimmten Kanälen der Leitungen empfangen, umgesetzt und dem Parallelbus zugeführt. Zu­ sätzlich kann eine gleiche Schaltmatrix Informationssignale zwischen zeitmultiplexen Serienleitungen und anderen zeitmultiplexen Serienleitungen übermitteln, welche mit einer Informationsschaltmatrix des Hauptsteuersystems verbunden sind. Beide Periphermatrixen stehen unter der Steuerung des einzigen Periphersteuerschaltkreises. Die Schaltmatrixen sind bevorzugt eine Kombination eines Zeitmultiplex und Raummultiplexkoppelfeldes.

Die Kombination einer Zeit- und Raumkoppelvielfachschalt­ matrix ist beispielsweise beschrieben in der US-PS 40 93 827. Die vorliegend zur Anwendung kommende Schalter­ matrix ist im einzelnen beschrieben in der DE-OS 32 32 600.

Die Ausdrücke Mitteilungsschaltkreis, Schalterschalt­ kreis und Peripherschaltkreis bedeuten Schalteranordnungen, welche eine Vielzahl von Leitungen schalten, in denen zeitaufgeteilte Digitalsignalkanäle auftreten. Der Aus­ druck peripher bedeutet eine periphere Einheit oder Puffer oder Schnittstellenschaltkreis zu einem peripheren Schalt­ kreis, Leitung usw. Unter Mitteilungssignalen sind Steuer-, Überwachungs- und Instruktionssignale zu verstehen.

Ein bevorzugtes Ausführungsbeispiel wird nachfolgend anhand der Zeichnungen näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild zur Erläuterung der gesamten Ver­ mittlungsanlage;

Fig. 2A ein detailliertes Blockdiagramm dieser Analage;

Fig. 2B ein Blockschaltbild eines peripheren Steuerschalt­ kreises;

Fig. 2C und 2D Blockdiagramme eines bei dem Vermittlungssystem verwendeten Koppelvielfachschalters und

Fig. 3 ein Blockdiagramm einer peripheren Schaltermatrix.

Die Fig. 1 zeigt den Grundaufbau einer Vermittlungsanlage. Der Grundaufbau weist eine zentrale Steuereinheit auf, welche die gesamte Arbeitsweise des Systems überwacht und steuert, wie beispielsweise das Aufrechterhalten eines Signalpfades, die Bildung eines neuen Pfades und der Empfang und das Aussenden von Überwachungs- und Steuerbefehlen bezüglich der Bildung und der Aufrechterhaltung einer Verbindung. Die zentrale Steuereinheit 1, im folgenden Hauptsteuerkreis 1 genannt, ist über eine oder zwei Datenbusse 2 mit einem Mitteilungsschaltkreis 3 und einem Schalter­ schaltkreis 4 verbunden. Bei den Datenbussen handelt es sich um 16-Bit-Hochgeschwindigkeitsdatenbusse. Die Schaltkreise 3 und 4 bestehen jeweils aus einer gesteuerten Matrix.

Der Schalterschaltkreis 4 ist mit einem oder mehreren peripheren Steuerschaltkreisen 5 über Seriendatenleitungen 7 verbunden. Die peripheren Steuerschaltkreise 5 sind ihrerseits mit peripheren Schnittstellenschaltkreisen 6 verbunden, an welche Periphergeräte angeschlossen sind.

Der Mitteilungsschaltkreis 3 ist ebenfalls über Serien­ datenleitungen mit den peripheren Steuerschaltkreisen 5 verbunden.

Bei den Leitungen 7 zwischen den peripheren Steuerschalt­ kreisen 5 und dem Mitteilungsschaltkreis 3 und dem Schalter­ schaltkreis 4 handelt es sich bevorzugt um Serienleitungen, welche beispielsweise 32 Kanäle aufweisen und mit 2,048 Megahertz pro Sekunde arbeiten.

Bei den peripheren Geräten, welche mit dem peripheren Schnitt­ stellenschaltkreisen 6 verbunden sind, handelt es sich bei­ spielsweise um digitale Tongeneratoren, digitale Konferenz­ schaltkreise, digital aufgezeichnete Rufschaltkreise, Digitalleitungen, analoge Telefonapparate, analoge Lei­ tungen, Tonempfänger, digitale Telefonapparate, Aus­ rufschaltkreise, Nachtglocken, Alarmschaltkreise, computergesteuerte Arbeitsstationen, wie beispiels­ weise elektronische Postterminals, Personalcomputer, Computerterminals und Teletextterminals.

Das System arbeitet wie folgt, wobei als Beispiel das Zustandekommen einer Rufverbindung erläutert wird. Die peripheren Steuerschaltkreise tasten kontinuierlich die peripheren Schnittstellenschaltkreise bezüglich des Auftretens eines Anforderungssignals ab. Soll beispiels­ weise eine Telefonverbindung hergestellt werden, dann wird durch die Hörerabnahme ein Anforderungssignal er­ zeugt, welches vom Steuerschaltkreis 5 erfaßt wird, an welchen der Telefonapparat ggfs. über einen Schnitt­ stellenschaltkreis 6 angeschlossen ist. Der periphere Schnittstellenschaltkreis 6 sendet eine entsprechende Mitteilung über die Leitung 7, den Mitteilungsschalt­ kreis 3 und den Bus 2 zum Hauptsteuerschaltkreis 1. Der Hauptsteuerschaltkreis enthält einen Speicher, in welchem die möglichen Verbindungen zwischen dem peripheren Telefonapparat und einem digitalen Ruftonempfänger ge­ speichert sind, wobei letzterer ebenfalls als peripherer Schaltkreis mit dem peripheren Steuerschaltkreis 5 ver­ bunden ist. Bevorzugt ist der Ruftonempfänger mit dem gleichen peripheren Steuerschaltkreis verbunden wie der Telefonapparat. Der Hauptsteuerschaltkreis 1 wählt einen freien Ruftonempfänger aus und sendet eine Mitteilung über den Mitteilungsschaltkreis 3 an den peripheren Steuer­ schaltkreis 5, wodurch innerhalb des peripheren Steuer­ schaltkreises 5 eine Verbindung zwischen dem Telefonapparat und dem Ruftonempfänger erzeugt wird. Diese Verbindung wird durch den peripheren Steuerschaltkreis 5 hergestellt.

Der Telefonbenutzer beginnt sodann mit der Ziffernwahl wobei er eine Verbindung mit einer Amtsleitung wünscht. Im erläuterten Beispiel werden durch die Ziffernwahl Wähltöne erzeugt. Der angesteuerte Wähltonempfänger empfängt diesen Befehl, beispielsweise Töne, welche der Ziffer 9 entsprechen. Dies bedeutet, daß der Tele­ fonbenutzer eine Amtsleitung wünscht. Der Wähltonempfänger erzeugt sodann ein Anforderungssignal, welches vom peripheren Steuerschaltkreis 5 erfaßt wird, der kontinuierlich diesen Empfänger und die anderen peripheren Schaltkreise abtastet. Hierdurch sendet der Steuerschaltkreis 5 eine Mitteilung über den Mitteilungsschaltkreis 3 an den Hauptsteuerschaltkreis 1, wobei diese Mitteilung beinhaltet, daß der Nebenstellenapparat mit einer Amtsleitung zu ver­ binden ist, welche ebenfalls als peripherer Schaltkreis anzusehen ist.

Der Hauptsteuerschaltkreis 1 enthält einen Speicher, in welchem die freien und belegten Amtsleitungen gespeichert sind und in welchem weiterhin die freien Kanäle zwischen dem Telefonapparat und demjenigen Schnittstellenschaltkreis gespeichert sind, an welchen die Amtsleitungen angeschlossen sind. Sind die Amtsleitungen und die Nebenapparate an den gleichen peripheren Steuerschaltkreis 5 angeschlossen, dann sendet der Hauptsteuerschaltkreis 1 über den Mitteilungsschalt­ kreis 3 eine Steuermitteilung an diesen peripheren Steuer­ schaltkreis 5. Sind Telefonapparat und Amtsleitungen an unterschiedliche Steuerschaltkreise 5 angeschlossen, dann werden Steuermitteilungen an beide Steuerschaltkreise 5 übermittelt. Eine weitere Mitteilung wird vom Haupt­ steuerschaltkreis 1 dem Schalterschaltkreis 4 zuge­ führt. Die Mitteilung an den peripheren Steuerschalt­ kreis 5 bzw. an die peripheren Steuerschaltkreise 5 ist eine Instruktion, zwischen den peripheren Schaltkreisen (Telefonapparat und Amtsleitung) und bestimmten Serien­ leitungen, die zum Schalterschaltkreis 4 führen, aufzu­ bauen. Die dem Schalterschaltkreis 4 zugeführte Mit­ teilung ist eine Instruktion, die beiden zu den Peripher­ einheiten führenden ausgewählten Leitungen miteinander zu verbinden.

Auf diese Weise ist nunmehr ein Nebenstellenapparat mit einer Amtsleitung verbunden. Der Telefonbenutzer wählt dann weitere Ziffern, die in üblicher Weise im Ver­ mittlungsamt verarbeitet werden.

Der periphere Steuerschaltkreis 5 tastet seine an ihn angeschlossenen peripheren Schnittstellenschaltkreise 6 kontinuierlich ab bezüglich einer Beendigung des Gesprächs. Sobald der Hörer aufgelegt wird, wird dies erfaßt und die Leitungsverbindung unterbrochen. Ent­ sprechend der zuvor beschriebenen Arbeitsweise werden Überwachungsmitteilungen zu dem Hauptsteuerschaltkreis 1 über den Mitteilungsschaltkreis 3 gesendet wodurch dieser den Nebenstellenapparat und die Amtsleitung von den internen Leitungen 7 zum Schalterschaltkreis 4 ab­ schaltet und durch eine Instruktionsmitteilung die Ver­ bindung innerhalb des Schalterschaltkreises 4 aufgehoben wird.

Aus dem Vorstehenden ergibt sich, daß die Mitteilungs­ wege getrennt sind von den Verbindungswegen zur Ver­ bindung peripherer Schaltkreise.

Die Fig. 2A zeigt den Aufbau in seinen Einzelheiten. Der Hauptsteuerschaltkreis umfaßt einen Hauptsteuerkreis 11, bestehend aus einem Mikrocomputer, der in bekannter Weise mit einem Hauptsteuerbus 12 verbunden ist. Mit diesem Bus 12 ist weiterhin verbunden ein Massendatenspeicher 13 und ein große Datenmengen übermittelnder Schaltkreis 14. Die Arbeitsweise des Hauptsteuerschaltkreises ist nicht Inhalt der Erfindung und es wird vorausgesetzt, daß für den Fachmann die Arbeitsweise dieses Hauptsteuer­ schaltkreises bekannt ist.

Der Hauptsteuerkreis 11 in Verbindung mit dem Speicher 13 speichert Programme und Daten und steuert die Arbeits­ weise des Systems und speichert weiterhin den Zustand der Elemente des Systems.

Der Kommunikationspuffer 14 ist mit dem Bus 12 über einen 16-Bit-Parallelbus verbunden. Der Puffer 14 besteht aus zwei voneinander unabhängigen in beiden Richtungen ar­ beitenden Puffern, von denen der eine dem Mitteilungs­ schaltkreis 3 und der andere dem Schalterschaltkreis 4 zugeordnet ist.

Der Puffer 14 ist mit dem Mitteilungsschaltkreis 3 ver­ bunden über einen Parallelbus 2 A, und dort mit einem Mitteilungsschaltprozessor 15, einem Takttongenerator 16 und einer Mitteilungsschaltmatrix 17.

Über einen Parallelbus 2 B ist der Puffer 14 weiterhin verbun­ den mit dem Schalterschaltkreis 4 und dort mit einem Schalterprozessor 18.

Der Schalterschaltkreis 4 weist einen Schaltmodul auf, der aus vier Sektionen besteht, die eine Kombi­ nation eines Zeit- und Raumkoppelvielfaches bilden. Jede Sektion des Moduls umfaßt einen Eingang mit 64 Parallelleitungen zur Schaltmatrix 19 mit 16 Ausgangsleitungen, wobei die 64 Eingangsleitungen mit einem Bus 20 verbunden sind, während die 16 Ausgangs­ leitungen mit peripheren Schaltempfängern und -sendern verbunden sind. 16 Eingangsleitungen von den peripheren Schaltempfängern und -sendern sind in jeder Sektion mit einem Multiplexer 21 verbunden, dessen Ausgang ebenfalls mit dem Bus 20 verbunden ist. Der Schalt­ prozessor ist verbunden mit einem Steuerbus 22, an welchem die Steuerungen für die Matrix 19 angeschlossen sind.

Der Schaltmodul kann somit 4 mal 16 in beiden Richtungen arbeitende Serienleitungen schalten, welche mit peri­ pheren Steuerschaltkreisen 5 verbunden sind.

In jedem peripheren Steuerschaltkreis 5 sind die Serien­ leitungen 33 verbunden mit einem Sender - Empfänger innerhalb eines peripheren Steuerkreises 23. Der periphere Steuerkreis 23 ist weiterhin wie vor­ erwähnt verbunden mit der Mitteilungsschaltmatrix. Diese Verbindung erfolgt über die Serienleitungen 34, die in der Mitteilungsschaltmatrix 17 münden. Der periphere Steuerkreis 23 ist weiterhin über einen 16-Bitbus 24 und einen Steuerbus 25 mit einer peripheren Schalt­ matrix 26 verbunden. Die periphere Schaltmatrix 26 ist ihrerseits mit peripheren Schnittstellenschaltkreisen 27 verbunden, welche Anschlüsse 0-23 aufweisen zum Anschluß peripherer Schaltkreise oder Geräte.

Die Fig. 2B zeigt den Aufbau des peripheren Steuer­ kreises 23 im Einzelnen. Die Leitungen 33 von den Schalt­ modulen sind mit einem symmetrischen Sender - Empfänger 28 verbunden. Mit dem Sender - Empfänger 28 sind weiter­ hin die Leitungen 34 verbunden, welche zur Mitteilungs­ schaltmatrix 17 führen. Angeschlossen ist weiterhin eine Leitung, in welcher der Rahmenimpuls FP ^- auftritt und eine weitere Leitung bei welcher die Taktimpulse C 244 auftreten. Die beiden Leitungen sind ebenfalls mit anderen Komponenten des peripheren Steuerschaltkreises 5 verbunden. Das Sende- und Empfangsgerät 28 ist mit einem peripheren Steuerprozessor 29, im folgenden Schaltprozessor genannt, verbunden, der weiterhin mit dem Steuerbus 25 verbunden ist. Das Sende- und Empfangs­ gerät 28 ist mit dem Bus 24 verbunden, der zur peripheren Schaltmatrix 26 führt. Der Schaltkreis 28 ist weiterhin mit einem peripheren Schaltextender 32 verbunden, der seinerseits noch angeschlossen ist an den Steuerbus 25 und an die Leitungen FP ^-1 und C 244.

Bevor mit der Beschreibung fortgesetzt wird, sei kurz auf die Zeit- und Raumkoppelschalter eingegangen, welche als DX-Schalter bezeichnet sind. Ein solcher DX-Schalter wird nachfolgend anhand der Fig. 2C und 2D be­ schrieben.

Gemäß Fig. 2C sind mehrere Eingangsleitungen, bei­ spielsweise die acht Leitungen PCM IN 0 bis PCM IN 7 mit einem Eingangsdatenmanipulator verbunden, welcher aus zwei Abschnitten 101 A und 101 B besteht. In diesen acht Leitungen treten Zeitmultiplexeingangssignale auf. Die in jeder Eingangsleitung auftretenden Daten werden im Serienformat empfangen, wobei die Zeitfolge der Daten in Rahmen aufgeteilt ist, wobei jeder Rahmen unterteilt ist in 32 Kanäle und jeder Kanal unter­ teilt ist durch acht Bits, die ein Datenwort umfassen. In den Manipulatoren 101 A und 101 B werden die Eingangs­ signale vom Serienformat in ein Parallelformat umge­ setzt. Die resultierende Signalfolge wird über eine 8-Bit-Parallelleitung von jedem Manipulator dem Daten­ eingang D von zwei einander entsprechenden Datenspeicher 102 A und 102 B zugeführt, die zusammen nachfolgend als Speicher 102 bezeichnet werden. Die Zeitfolge der Speicherung dieser Daten im Datenspeicher 102 wird gesteuert durch die Eingabesteuerkreise 103 A und 103 B, die ihrerseits gesteuert werden über zwei Leitungen SDMW und C 244, über welche Taktsignale von einem Takt­ generator 118 (Fig. 2D) zugeführt werden. Die getrennten Datenspeicher können natürlich wie die Eingangsdatenmani­ pulatoren und die Eingabesteuerschaltkreise jeweils zu einem gemeinsamen Schaltkreis kombiniert sein. Der Datenspeicher weist beispielsweise 286 mal 8 Bits zur Speicherung eines Rahmens von jeder der acht Eingangsleitungen auf, von denen jede seriell Daten mit 2,048 Megahertz übermittelt.

Es sei erwähnt, daß Aufbau und Wirkungsweise der Schaltung nach den Fig. 2C und 2D im Einzelnen beschrieben ist in der DE-OS 32 32 600.

Der Ausgangsanschluß Q des Datenspeichers 102 ist über eine 8-Bit-Parallelleitung über noch zu beschreibende Schaltkreise mit einem Ausgangsdatenmanipulator 104 ver­ bunden, der die parallel angeordneten Daten in Serien­ daten umsetzt. Der Manipulator 104 wird durch Taktsignale am Eingangsanschluß I/P und an den Ausgangsanschlüssen O/P gesteuert.

Eine 8-Bit-Parallelausgangsleitung 105 verbindet den Manipulator 104 mit drei Schaltzuständen aufweisenden Schaltern oder Treibern 106, deren Ausgänge mit einer Gruppe von 8 Ausgangsleitungen PCM OUT 0 bis PCM OUT 7 ver­ bunden sind, in denen die Zeitmultiplexausgangssignale auftreten.

Ein Verbindungsspeicher mit 256 mal 11 Bits ist unter­ teilt in einen 8-Bit-Teil 107 A und in einen 3-Bit-Teil 107 B, deren Dateneingangsanschlüsse D für 8 Parallelbits über die Leitung CD (7-0) mit einem Steuerschnitt­ stellenschaltkreis 117 (Fig. 2D) verbunden sind der eine Datenquelle darstellt und verbunden ist mit einem nichtdargestellten Mikroprozessor. Die 8 Parallelbits verarbeitenden Adresseneingänge AD des Verbindungs­ speichers sind verbunden mit dem Ausgang eines 2 : 1 Multiplexers 108, der zwei 8-Bit-Paralleleingänge aufweist. Einer der Eingänge ist unterteilt in zwei Gruppen, von denen eine zum Empfang von Adressen über fünf Parallelleitungen A (4-0) und die andere zum Empfang von Adressen über drei Parallelleitungen CAR (2-0) dient, die über den Schnittstellenschalt­ kreis 117 mit einem Mikroprozessor verbunden sind. Der andere 8-Bit-Paralleleingang ist über die Leitung CMRAC (7-0) mit einem Taktgenerator verbunden. Die Eingabesteuerschaltkreise 109 A und 109 B sind mit ihren Ausgängen verbunden mit den Eingabesteueranschlüssen W der Verbindungsspeicher 107 A und 107 B. Die Eingabe­ steuerschaltkreise werden durch Eingangstaktsignale in den Leitungen CCMLBW, SCR/ und C 244 gesteuert.

Die 8 und 3 parallelen Ausgangsleitungen von den Ausgängen Q der Verbindungsspeicher 107 A und 107 B sind verbunden mit Verbindungsspeicherdatenregister 110 A und 110 B. Die Ausgangsleitungen der Verbindungsspeicher 107 A und 107 B sind weiterhin verbunden mit den Eingangsan­ schlüssen CMD (7-0) und CMD (10-8) des Schnittstellen­ schaltkreises 117 und damit mit dem Mikroprozessor.

Die an die Ausgangsanschlüsse Q der Datenspeicher 102 A und 102 B angeschlossenen Leitungen führen zu den Eingängen DMD (7-0) des Schnittstellenschaltkreises 117 und damit zum Mikroprozessor.

Der 8-Bit-Ausgang des Verbindungsspeicherdatenregisters 110 A ist verbunden mit einem entsprechenden 8-Bit- Paralleleingang der Multiplexer 110 und 111. Der zweite 8-Bit-Eingang des Multiplexers 110 ist verbunden mit dem Ausgang des Datenspeichers 102 und der 8-Bit-Parallel­ ausgang des Multiplexers 110 ist verbunden mit dem Eingang des Ausgangsdatenmanipulators 104, der eine Umsetzung der Seriendaten in Paralleldaten bewirkt. Sieben der acht Parallelausgangsbits des Multiplexers 111 sind mit dem Adresseneingang AD des Datenspeichers 102 ver­ bunden, während das achte Bit über einen Inverter 119 mit dem Ausgangssteuereingang O/E verbunden ist. Ein zweiter 8-Bit-Paralleleingang des Multiplexers 111 ist verbunden mit dem Adressenausgang A (4-0) und dem Speicheradressenausgang CAR (2-0) des Schnittstellen­ schaltkreises 117 verbunden. Zusätzlich ist ein 7-Bit- Paralleleingang über die Leitungen DMWAC (6-0) mit einem Taktgenerator 118 verbunden.

Die Ausgangsbits 8-10 des Verbindungsspeicherdaten­ registers 110 B liegen am 3-Bit-Paralleleingang CMDR 10 des Oder-Gatters 112 an. Ein zweiter Eingang dieses Gatters 112 ist verbunden mit dem Anschluß CAR 7 des Schnittstellenschaltkreises 117. Der Ausgang des Oder-Gatters 112 ist verbunden mit dem Eingangssteuer­ anschluß des Multiplexers 110, wodurch einer der beiden Eingänge dieses Multiplexers angesteuert wird.

Die Ausgangsleitungen des Verbindungsspeicherdatenregisters 110 B mit den Bits 8 und 9 sind verbunden mit dem Eingang eines Zeitregisters 113. Diese Bits gehen durch den logischen Schaltkreis 120 hindurch und eine 1-Bit-Ausgangs­ leitung ist verbunden mit dem Eingang eines Serien- Parallelkonverters 114. Der das Bit 9 leitende Ausgang des Zeitregisters 113 mit der Bezeichnung XC dient zur Steuerung eines externen Schaltkreises. Die Leitungen CAR 6 und CAR 5 des Schnittstellenschaltkreises 117 sind mit dem logischen Schaltkreis 120 verbunden.

Die Serienbits am Ausgang des Verbindungsspeicherdaten­ registers 110 werden im Konverter 114 in ein Parallel­ format umgesetzt und gelangen in einer 8-Bit-Parallel­ form vom Ausgang des Konverters 114 an ein Ausgangs­ treibersteuerregister 115. Die Ausgangsleitungen ODC (7-0) vom Register 115, in welchen die Ausgangs­ treibersteuersignale auftreten, sind verbunden mit den entsprechenden Eingängen eines Ausgangseinschalt­ steuerlogikschaltkreises 116. An diesen Schaltkreis 116 ist angeschlossen eine Ausgangstreibereinschalt­ eingangsleitung OOE, welche mit einem externen Schalt­ kreis verbunden ist und über welche der drei Schaltzu­ stände aufweisende Treiber von einem externen Schalt­ kreis in einen bestimmten Schaltzustand geschaltet werden kann. Die Ausgangsleitungen des Logikschaltkreises 116 sind mit den Steuereingängen des Ausgangstreibers 106 verbunden.

Die Verbindungen zwischen dem Schnittstellenschaltkreis 117 gem. Fig. 2D und einem nicht dargestelltem Mikro­ prozessor erfolgt über die Leitungen E, R/, MR, CE, die Adressenbusleitungen A (5-0) und die Datenbus­ leitungen D (7-0). Die Eingänge zum Schnittstellen­ schaltkreis 117 sind die acht Ausgabedatenleitungen DMD (7-0) für den Datenspeicher, die 11 Ausgabedaten­ leitungen CMD (7-0) und CMD (10-8) für den Verbindungs­ speicher. Die Ausgänge vom Schnittstellenschaltkreis 117 sind die Eingabeeinschaltleitungen CCMLBW und CCMHBW für den Verbindungsspeicher, fünf Adressenbitleitungen A (4-0), die Steueradressenregisterbits CAR (2-0), die Steueradressenregisterbits AR (7-5) zum Festlegen der Daten und Verbindungsspeicheradressen und acht Lei­ tungen CD (7-0), die die Eingangsdaten des Verbindungs­ speichers festlegen.

Im Betrieb werden Eingangssignale der Leitungen PCM IN 0- PCM IN 7 vom Eingangsdatenmanipulator 101 vom Serien­ format in ein Parallelformat umgewandelt. Die Paralleldaten werden sodann in einen Sprachspeicher entsprechend dem Datenspeicher 102 eingegeben. Ein Adressenspeicher, gebildet vom Verbindungsspeicher 107 speichert die Adressen derjenigen Datenwörter, welche auszulesen sind und welche vom Datenmanipulator 104 vom Parallelformat in ein Serienformat umgewandelt werden. Die nunmehr im Serienformat vorliegenden Datenwörter werden direkt den Ausgangsleitungen PCM OUT 0-PCM OUT 7 zugeführt.

Der zuvor beschriebene Schaltkreis stellt also eine Kombination einer Zeit- und Raumaufteilung dar.

Ein Mikroprozessor hat sowohl einen Lesezugriff zum Daten­ speicher 102 als auch einen Lese- und Eingabezugriff zum Verbindungsspeicher 107. Wenn also der Datenspeicher 107 einen Rahmen eines 8-Bit-Wortes speichert, das von den acht Serieneingangsleitungen zugeführt wurde, können irgendwelche dieser Daten vom Mikroprozessor abgelesen werden. Dies wird bewirkt durch den Ausgang des Daten­ speichers 102, der über die Leitungen DMD (7-0) mit dem Schnittstellenschaltkreis 117 verbunden ist. Auf diese Weise können die den Eingangsleitungen PCM zuge­ führten Signale vom Mikroprozessor abgelesen werden.

Der Mikroprozessor gibt über die Datenleitungen CD (7-0) Daten in den Verbindungsspeicher 107 ein und zwar in Adressen, welche über die Leitungen A (4-0) und CAR (2-0) festgelegt sind. Diese Leitungen sind verbunden mit dem Multiplexer 108. Der Mikroprozessor liest die Inhalte des Verbindungsspeichers über die Leitungen CMD (7-0) ab, welche vom Ausgang des Ver­ bindungsspeichers 107 A zu den entsprechenden Eingängen des Schnittstellenschaltkreises 117 führen.

Der Mikroprozessor kann auch direkt in die Ausgangsleitungen PCM OUT 0-PCM OUT 7 eingeben. Signale vom Verbindungsspeicher werden zeitweilig gespeichert im Datenregister 110. Die ersten 8 Bits vom Ausgang des Verbindungsspeicherdaten­ registers 110 A in den Leitungen CMDR (7-0) werden an einen der Paralleleingangsanschlüsse des Multiplexers 110 angelegt, während die Ausgangsbits des Daten­ speichers 102 an den anderen Eingangsanschluß gelenkt werden. Da das Bit 10 vom Datenregister 110 B mit dem Bit in der Leitung CAR 7 vom Schnittstellenschaltkreis be­ stimmt, welche der beiden Gruppen von Eingängen des Multiplexers 110 dort ausgegeben werden, um dann vom Datenmanipulator 104 an die Ausgangsleitungen PCM ausgegeben zu werden, ist es klar, daß der Mikro­ prozessor anstelle der PCM-Wörter vom Datenspeicher 102 seine eigenen Signale an die Ausgangsleitungen ab­ geben kann.

Wenn solche Signale von einer vorhergehenden gleichen Schaltmatrix im Datenspeicher 102 gespeichert werden, dann ergibt sich hieraus, daß entweder Sprachsignale oder Daten­ signale speicherbar sind und daß diese Signale vom Aus­ gang des Datenspeichers 102 über die Leitungen DMD (7-0) vom Ausgang des Datenspeichers 102 direkt über den Schnitt­ stellenschaltkreis 117 an den Mikroprozessor ausgelesen werden können. Auf diese Weise wird eine Steuerver­ bindung zwischen Mikroprozessor und Mikroprozessor wesent­ lich erleichtert.

Die im Datenspeicher 102 gespeicherten Signale werden normalerweise an die PCM-Ausgangsleitungen und in Zeit­ schlitzen abgegeben, deren Adressen festgelegt werden durch Signale, welche im Verbindungsspeicher 107 A gespeichert sind. Diese werden über das Verbindungs­ speicherdatenregister 110 A und die 8-Bit-Parallelleitungen CMDR (7-0) in den Multiplexer 111 eingegeben. Zusätzlich kann der Mikroprozessor spezielle vom Daten­ speicher 102 auszugebende Worte bestimmen über die Speicheradressenleitungen CAR (2-0) und A (4-0), die mit dem Multiplexer 111 verbunden sind. Ein drittes dem Multiplexer 111 zugeführtes Signal ist das Taktsignal der Leitung DMWAC (6-0) vom Taktgenerator 118.

Der Mikroprozessor gibt die 11-Bit-Worte (Bits 0-10) in den Verbindungsspeicher 107 A und 107 B ein und zwar in Adressen, welche bestimmt sind durch Signale in den Leitungen CAR (2-0) und A (4-0). Das Bit 10 des Verbindungsspeichers wird dazu verwendet, daß entweder der Datenspeicher oder die Bits 7-0 des Verbindungsspeichers als Quelle für die 8-Bit-Worte herangezogen werden, welche über die Serienausgangsleitungen abgesandt werden sollen. Abhängig vom Zustand des Bits 10 bilden entweder die Bits 7-0 das Wort, das über die Leitungen CMDR (7-0) und den Multiplexer 110 dem Ausgangsdatenmanipulator zugeführt werden oder es wird eines der 256 Worte von jeweils 8 Bits ausgelesen, welche im Datenspeicher gespeichert sind um während der entsprechenden Kanalzeit an die entsprechenden Ausgangsleitungen ausgegeben zu werden. Wie schon zuvor erwähnt, geht das Bit 10 durch das Oder-Gatter 112 hindurch, das den Zustand des Multiplexers 110 ändert und somit die entsprechende Datenquelle definiert, welche zum Ausgangsdatenmanipulator 104 hindurchgelassen wird.

Das Bit 9 des Verbindungsspeichers wird dazu verwendet, einen externen Schaltkreis zu steuern. Dieses Bit wird empfangen vom Verbindungsspeicherdatenregister 110 B und wird im Zeitregister 113 in Bezug auf das Taktsignal C 488 bezüglich seiner Phase korrigiert und liegt an der Leitung XC zur Steuerung des externen Schalt­ kreises an.

Das Bit 9 geht vom Verbindungsspeicherdatenregister 110 B durch das Zeitregister 113 und den Logikschaltkreis 120 hindurch zum Konverter 114. Die aufeinanderfolgenden Bits werden im Konverter 114 in acht parallele Bits umgewandelt, welche im Ausgangstreibersteuerregister 115 gespeichert werden. Das Ausgangssignal wird an den Ausgangseinschalt­ steuerlogikschaltkreis 116 gelegt, von wo es den Gattern des Ausgangstreibers 106 zugeführt wird. Auf diese Weise wird die Übermittlung und werden die Ausgangsimpedanz­ zustände des drei Schaltzustände aufweisenden Treibers für die entsprechenden Ausgangsleitungen festgelegt.

Ist das Bit 10 gleich 0 dann bestimmen die Bits 7-0 des Verbindungsspeichers, welches Datenspeicherwort über die Serienausgangsleitungen auszugeben ist. Auf diese Weise wird ein Bezug hergestellt zwischen der Speicherstelle des Verbindungsspeichers und der Kanal­ zeit. Ist also das Bit 10 gleich 0, dann stellen die Bits 7-0 ein Adressensignal dar, welches über die Leitung CMDR (7-0) über den Multiplexer 111 an den Eingang AD des Datenspeichers 102 gelangt.

Beträgt jedoch das Bit 10 gleich 1, dann bilden die Bits 7-0 des Verbindungsspeichers ein Datenwort, welches über die Serienausgangsleitungen auszugeben ist, anstelle eines Worts aus dem Verbindungsspeicher an einer Stelle, die einer bestimmten Kanalzeit zuge­ ordnet ist. Dieses Wort geht wie vorbeschrieben durch den Multiplexer 110 hindurch.

Der Mikroprozessor liest somit die Serieneingangsleitungen vom Datenspeicher ab ohne selbst bezüglich des Rahmens, Kanals, der Bitzeit und der Serien-Parallelumsetzung be­ troffen zu sein. Durch Eingabe in den Verbindungsspeicher kann der Mikroprozessor über die Serienausgangsleitungen Datenworte übermitteln, ohne selbst bezüglich des Zeit­ punktes und der Parallel-Serien-Umsetzung betroffen zu sein.

Der DX-Schalter kann somit zwischen eingehenden und aus­ gehenden Kanälen von irgendeiner ankommenden auf irgend­ eine ausgehende Leitung Signale schalten, und kann Daten an einen Mikroprozessor übermitteln oder Daten von einem Mikroprozessor empfangen und Daten in irgendeinen ausgehenden Kanal eingeben. Der Mikroprozessor kann weiter­ hin innerhalb des DS-Schalters die Schaltwege steuern. Der DX-Schalter ist weiterhin in der Lage, über die XC-Leitung Daten an andere Schaltkreise zu senden. Der DX-Schalter ist auf einem einzigen Chip integriert.

Die Arbeitsweise der erfindungsgemäßen Schaltung unter Verwendung von DX-Schaltern wird nachfolgend anhand der Fig. 3 weiter erläutert. Die Arbeits­ weise wird nachfolgend beschrieben anhand der Verarbeitung eines Rufes. Es ist natürlich selbstverständlich, daß Mitteilungsformate und Mitteilungsaufbau und Zusammen­ setzung nicht auf das beschriebene Ausführungsbeispiel beschränkt sind und entsprechend dem Schaltungsaufbau und der Schaltfolge beim Durchführen einer Verbindung anders sein können, als nachfolgend beschrieben. Beim nachfolgenden Ausführungsbeispiel besteht das Mitteilungsformat aus 32 Bytes mit je 16 Bits. Min­ destens ein Teil des ersten Bytes ist bestimmend für die Art der Mitteilung die folgt, beispielsweise Hörerabnahme, Hörerauflegen, usw.

Nachfolgend wird Bezug genommen auf Fig. 3. Hierbei ist vorausgesetzt, daß der periphere Schnittstellenschalt­ kreis, an welchem die Schaltung nach Fig. 3 angeschlossen ist, sowohl PCM-Informationssignalwege als auch Wege zu peripheren Schnittstellensteuerschaltkreisen oder Steuerschaltkreisen von peripheren Baueinheiten selbst umfaßt. Die in zwei Richtungen arbeitenden Datenlei­ tungen DATA IN 0-23 und DATA OUT 0-23 sind mit Steuer­ schaltkreisen von peripheren Schnittstellenschaltkreisen verbunden. Die in zwei Richtungen arbeitenden Signalüber­ mittlungsleitungen PCS 0-23 und CCS 0-23 sind mit PCM-Informationsübermittlungsanschlüssen der peripheren Schnittstellenschaltkreise verbunden. Die nachfolgend beschriebene periphere Schaltermatrix konzentriert 48 in zwei Richtungen betriebene PCM-Leitungen mit 32 Kanälen von der Peripherseite in 8 oder 16 in zwei Richtungen betriebene Leitungen von 32 Kanälen, welche zum Schalter­ schaltkreis führen.

Der periphere Schaltprozessor 29 von Fig. 2B ist über den Steuerbus 25 an den Schaltkreis nach Fig. 3 angeschlossen. Dieser Steuerbus 25 besteht gem. der Fig. 3 aus den Daten­ leitungen D 0-7, den Adressenleitungen A 1-10 und den Leitungen C 244, PP, LDS, R/W, CS, CDID und C 125, (Takt­ impuls, Rahmenimpuls, Last, Eingabe/Ausgabe, Chipwahl und Taktimpuls) sowie der Datenbestätigungsleitung DACK und der Einschaltleitung ARRAY. Der periphere Schalt­ prozessor erzeugt Programmsignale zur kontinuierlichen Abtastung der peripheren Schnittstellenkarten. Die Abtast­ funktion selbst ist bekannt. Durch die Verwendung von Gruppen von DX-Schaltern jedoch ergibt sich eine neue Abtastweise.

Die Ausgangssteuersignale des peripheren Schaltprozessors auf dem vorerwähnten Steuerbus gehen durch die Puffer 35 und 36 hindurch und werden im Dekoder 37 dekodiert und in den Datenbus ausgegeben, der bezeichnet ist mit DXEN (DX-Einschaltschalter), DLLP (Datenrückleitungs­ schleife), ORWR und CIDRD (Kartenidentifikationsab­ lesung). Die Leitung DXEN und andere Leitungen vom peripheren Schaltprozessor verknüpfen den Schnittstellen­ schaltkreis und den Taktgenerator von jedem der drei 8 mal-8-DX-Schalter 38, 39 und 40. Die Dateneingangslei­ tungen des peripheren Schnittstellenschaltkreises DATA IN 0-7, DATA IN 8-15 und DATA IN 16-23 sind ver­ bunden mit einem Phaseneingang des Multiplexers 42, der drei Ausgänge aufweist, von denen jeder mit einem DX-Schalter verbunden ist. Der Anschluß erfolgt dort an die Eingänge PCM IN 0-7. Die Ausgangsleitungen PCM OUT 0-7 der drei DX-Schalter sind verbunden mit drei Eingängen eines Puffers 43, dessen drei Ausgänge verbunden sind mit den Datenausgangsleitungen DATA OUT 0-7, DATA OUT 8-15 und DATA OUT 16-23 zum Steuerschaltkreis für die peripheren Schnittstellenschaltkreise. Demgemäß wird eine in zwei Richtungen betriebene Übermittlungs­ sammelleitung errichtet zwischen dem peripheren Schalt­ prozessor 29 der Fig. 2B und den Dateneingangs- und Datenausgangsleitungen zu den peripheren Schnittstellen­ schaltkreisen über drei DX-Schalter 38, 39 und 40.

Im Betrieb gibt der periphere Schaltprozessor ein Signal ab, welches in den Verbindungsspeicher eingegeben wird und sodann in den Datenspeicher der drei DX-Schalter, das eine Abtastung von Signalen auf den Dateneingangs­ leitungen von den peripheren Schaltkreisen bewirkt. Wird beispielsweise bei einem Nebenstellenapparat der Telefon­ hörer abgenommen, dann wird ein bestimmtes Formatsignal empfangen über eine der Dateneingangsleitungen DATA IN 0-23, den Multiplexer 42 und eine der PCM IN 0-7 Leitungen und wird gespeichert im Datenspeicher des entsprechenden DX-Schalters, welcher während dem Intervall aktiviert wurde entsprechend der abgetasteten Leitung und des Eingangskanals. Der Inhalt des Datenspeichers des DX-Schalters wird dem peripheren Schaltprozessor 29 zuge­ führt über die Datenspeicherausgangsleitung DMD, so daß diese Daten über den Puffer 41 dem Steuerbus 25 zugeführt werden.

Auf diese Weise tastet der periphere Schaltprozessor kontinuierlich die Periphereinheiten bezüglich einer Änderung ihres Zustandes ab oder bezüglich von Mit­ teilungen von einem intelligenten Periphergerät. Diese Zustandsänderung bzw. diese Mitteilung wird dann wie vorbeschrieben dem Hauptsteuerschaltkreis zugeführt. Der periphere Schaltprozessor 29 benutzt die DX-Schalter 38 bis 40 in gleicher Weise, um Abtaststeuermitteilungs­ signale an die Leitungen DATA OUT 0-23 dieser DX-Schalter zu übermitteln. Da jedem Peripherschaltkreis derartige Leitungen zugeordnet sind kann das Abtastsignalformat und das Signalformat bezüglich der Mitteilung des Peripherzu­ standes den Erfordernissen angepaßt werden. Bei dem vorerwähnten Prototyp wurde das Mitteilungssignal ge­ bildet durch einen Mitteilungsteil des ersten Bytes, das Kontrollbyte wurde gebildet durch das letzte Byte, das Teile enthielt zur Bestimmung des Protokolls, ein­ schließlich von Protokollsteuerbits während die weiteren Bytes die Mitteilung bildeten, wie beispielsweise die Adressen von Sendern und Empfängern, ein Funktions­ code, Datenbytes und Prüfsummen usw. Die Mitteilung weist typischerweise 18 Bytes auf und umfaßt einen oder mehrere Funktionscodes, welche eine numerische Dar­ stellung der auszuführenden Funktion bestimmten sowie eine Anzahl von Datenbytes, welche diese Funktion als Parameter verwenden können. Die Anzahl der dem Funktions­ code folgenden Bytes wird durch den Code selbst ange­ zeigt, d. h. ein Code kann anzeigen, daß drei Datenbytes folgen können, während ein anderer Code anzeigt, daß überhaupt keine Daten folgen.

Vorausgesetzt, der periphere Schaltprozessor 29 hat das Signal erfaßt, welches im Datenspeicher von einem der DX-Schalter 38 bis 40 gespeichert ist, und das anzeigt, daß bei einem bestimmten Peripherapparat der Hörer abgenommen wurde, dann stellt er eine Mit­ teilung zusammen und speichert diese in einem Software­ puffer zur Übermittlung über das Sende - Empfangsgerät 28 und die Mitteilungsschaltermatrix an den Hauptsteuer­ schaltkreis.

Es ist zu erwähnen, daß die Datenausgangsleitungen DATA OUT 0-23 vom Puffer 43 verbunden sind mit den Eingangsanschlüssen zweiter Phase des Multiplexers 42. Der Multiplexer 42 gibt also die Signale entweder der Phase A oder der Phase B aus und wird eingeschaltet über ein Signal vom Datenrückkopplungsregister 44, dem Daten­ signale über den Puffer 41 zugeführt werden, welche vom Signal des peripheren Schaltprozessors resultieren. Wenn ein bestimmtes Signale vom Datenrückkopplungsregister 44 empfangen wird, bewirkt dieses, daß der Multiplexer 42 die Ausgangsleitungen des Puffers 43 auf seine Aus­ gangsleitung durchschaltet in Phase mit den Leitungen DATA IN 0-23. Hierdurch wird die Mög­ lichkeit geschaffen, daß ein Signal, daß entweder vom peripheren Schaltprozessor 29 oder über die Lei­ tungen DATA IN 0-23 von einem peripheren Schnittstellen­ schaltkreis empfangen wird, im Datenspeicher der DX- Schalter 38 bis 40 gespeichert werden kann.

Ein Signal vom peripheren Schaltprozessor 29 wird weiter­ hin über einen Inverter 45 an einen Datenleitungssteuer­ schaltkreis 46 angelegt, dessen Ausgang mit dem Puffer 43 verbunden ist und somit den Zustand jeder durch den Puffer 43 hindurchgehenden Sammelleitung steuert.

Der Mitteilungsschaltkreis 3 nach Fig. 2A tastet kontinuier­ lich jeden peripheren Schaltprozessor ab um festzustellen, ob ein Mitteilungssignal in seinem Ausgangspuffer ge­ speichert ist. Der Mitteilungsschaltprozessor 15 sendet eine bestimmte zyklische Abtastmitteilung über die Leitungen A 0-A 7, D 0-D 7 usw. an die Mitteilungs­ schaltmatrix 17 gem. Fig. 2A.

Der Mitteilungsschaltprozessor hat Zugriff zu den Daten, die im Datenspeicher des DX-Schalters gespeichert sind über seine Leitung DMD (Fig. 2C) und den Schnittstellen­ schaltkreis. Die Daten werden dem Parallelbus 2 A gem. Fig. 2A zugeführt und werden zum Anlegen an den Hauptsteuerschaltkreis vom Kommunikationspuffer 14 empfangen. Der Hauptsteuerkreis 11 des Hauptsteuerschaltkreises 1 tastet kontinuierlich den Puffer 14 ab.

Der Hauptsteuerkreis enthält einen Speicher, der den Augenblickzustand jedes Peripherschaltkreises in be­ kannter Weise speichert. Er speichert weiterhin in seinem Massespeicher eine Vielzahl von Programmsignalen, welche zu Mitteilungen für die Steuerung des Systems zusammenge­ stellt werden. Diese Funktion ist ebenfalls bekannt. Bei den bekannten Systemen jedoch werden diese Steuer­ mitteilungen in die Mitteilungsschaltpfade eingesetzt und benötigen eine Bandbreite, welche bei der vorliegen­ den Erfindung dazu verwendet werden kann für Daten- oder PCM-Sprachsignal, welche zwischen den Peripherein­ heiten ausgetauscht werden. Die zur Verfügung stehende Bandbreite für einen derartigen Übermittlungsaustausch ist gegenüber dem Stand der Technik wesentlich er­ höht, da die Mitteilungen über ein separates Mitteilungs­ schaltnetz übermittelt werden, dessen Kapazität so ausgelegt ist, daß es den Übermittlungs- und Schalter­ fordernissen der Überwachungssignale entspricht. Diese Möglichkeit kann auf einfache Weise erhalten werden unter Verwendung der zuvor beschriebenen DX-Schalter.

Nachdem der Hauptsteuerkreis ein Mitteilungssignal auf die zuvor beschriebene Weise erhalten hat, welches anzeigt, daß bei einem Nebenstellenapparat der Hörer abgenommen wurde, wird von diesem Hauptsteuerkreis ein Botschaftssignal formuliert, welches zurückge­ leitet wird und bestätigt, daß das Botschaftssignal empfangen wurde. Dieses Bestätigungssignal wird über den Parallelbus 12 dem Puffer 14 zugeführt. Dieser arbeitet hierbei in umgekehrter Richtung wie zuvor beschrieben. Dieses Signal wird abgegriffen durch den Mitteilungsschaltprozessor 15, wobei dieses Signal eingegeben wird in einen Datenspeicher einer der DX- Schalter über den Schnittstellenschaltkreis 117, den Verbindungsspeicher 107 A und den Multiplexer 111. Dieses Signal gelangt dann über eine der Leitungen PCM OUT 0-7 und die Verbindungsleitung 34 der Fig. 2A und 2B zu einem peripheren Steuerschalt­ kreis 5. Hierbei wird das Signal über eine Mitteilungs­ leitung 34 zugeführt dem symmetrischen Sende - Empfänger 28 und von dort zugeleitet dem peripheren Schaltpro­ zessor 29. Der periphere Schaltprozessor 29 empfängt somit ein Signal, welches besagt, daß der Hauptsteuer­ schaltkreis die Mitteilung empfangen hat. Im Speicher das Hauptsteuerkreises wird auch die Art einer intelli­ genten Periphereinheit gespeichert. Die Periphereinheit kann hierbei eine Rechnerintelligenz aufweisen und be­ nötigt eine Bestätigung des Empfangs der Mitteilung über die Telefonhörerabnahme. In einem solchen Fall wird die vom Hauptsteuerschaltkreis ausgegebene Mitteilung über den Steuerbus 25 (Fig. 3) die Puffer 35 und 36 und dem Dekoder 37 in den Verbindungsspeicher 107A (Fig. 2C) einge­ geben und sodann in den Datenspeicher 102 von einem der DX-Schalter 38-40. Die Speicherstelle entpricht hier­ bei der Ausgangsleitung der intelligenten Peripherein­ heit. Vom Datenspeicher des angesteuerten DX-Schalters 38-40 wird sodann das Mitteilungssignal über eine der zum Puffer 43 führenden PCM-Ausgangsleitungen und vom Puffer 43 über die Datenausgangsleitungen DATA OUT 0-23 dem peripheren Schnittstellenschaltkreis und somit der Periphereinheit, die das Bestätigungssignal benötigt, zugeführt.

Stellt jedoch der Hauptsteuerschaltkreis 1 fest, daß es sich um eine nicht intelligente Periphereinheit handelt, wie beispielswiese um einen üblichen Telefonapparat, dann besagt der Zustand "Hörer abgenommen", daß es erforderlich ist, den Telefonapparat mit einem Wähl­ ton- bzw. mit einem Wählimpulsempfänger zu verbinden, dem die Wählsignale von Periphereinheit, d. h. dem Telefonapparat zugeführt werden. Der Hauptsteuerkreis ermittelt anhand seines Speichers eine Signalwegver­ bindung zwischen dem Telefonapparat und einem freien Periphertonwahlempfänger, der über den Schalterschalt­ kreis 4 hergestellt werden soll. Ist ein freier Signal­ weg ermittelt worden, dann sendet der Hauptsteuerkreis ein Mitteilungssignal an die peripheren Steuerschaltkreise und der Schaltprozessor 18 stellt diese Verbindung her.

Das Mitteilungssignal wird hierbei durch den peripheren Schaltprozessor 29 wie vorbeschrieben über die Daten­ leitungen empfangen und legt DX-Schaltersteuersignale an seinen Steuerbus 25 an. In diesem Fall sind jedoch die Signale bestimmt für einen oder beide von zwei DX-Schalteranordnungen, bestehend aus den DX-Schaltern 54 (Fig. 3), welche die von der Periphereinheit empfangenen Signale verarbeiten oder DX-Schaltern 55, welche die Signale verarbeiten, die für die Periphereinheit bestimmt sind.

Im vorliegenden Beispiel bewirken die vom peripheren Schaltprozessor empfangenen Signale die Durchführung einer Verbindung zwischen einer der PCM-Eingangsleitungen CCSI 0-23 zu einem der DX-Schalter 54 und von dort zu einer speziellen Ausgangsleitung CCSO 0-15. Die Aus­ gangsleitung ist über einen der Puffer 56 mit einer der Ausgangsleitungen CCSO 0-7 und CCSO 8-15 verbunden. Die Eingangsleitungen CCSI 0-7, CCSI 8-15 und CCSI 16-23, über welche von der Periphereinheit PCM-Sprach­ signale, Wählsignale usw. zugeführt werden, sind verbunden über Eingangspuffer 57 und Rückkopplungs­ multiplexer 58 mit einer der PCM-Eingangsleitungen der DX-Schaltermatrix 54.

Der Hauptsteuerschaltkreis 1 sendet ein weiteres Signal dem Puffer 14 zu, das über den Parallelbus 2 B dem Schaltprozessor 18 zugeführt wird. Dieser Schalt­ prozessor 18 sendet daraufhin ein Signal an eine oder mehrere DX-Schaltmatrix 19 und Multiplexer 21, wodurch eine Verbindung hergestellt wird zwischen einer ankommenden Leitung eines peripheren Schaltpuffers 56 (Fig. 3) über einen Multiplexer 21 zum Bus 20 und von dort zu einem speziellen abgehenden Kanal in einer speziellen Ausgangsleitung über die Matrix 19. Auf diese Weise wird eine Verbindung hergestellt zwischen einem der Kanäle der Leitungen CCSI 0-7 oder CCSO 8-15 (Fig. 3) über die Schaltmatrix nach Fig. 2A zu einer Leitung, die zu einer Periphereinheit führt, die aus einem Wählsignalempfänger besteht.

Die Verbindung vom Schalterschaltkreis zum Wähltonempfänger wird in entsprechender Weise aufgebaut wie die Verbindung vom Telefonapparat zum Schalterschaltkreis. Im Haupt­ steuerschaltkreis wird ein Mitteilungssignal formuliert und über den Mitteilungsschaltkreis und die Mitteilungs­ leitungen dem peripheren Steuerschaltkreis zugeführt, an welchem der ausgewählte freie Wähltonempfänger ange­ schlossen ist. Dieses Periphergerät ist über eine periphere Schnittstellenschaltplatte mit den Leitungen PCSO 0-7, PCSO 8-15 oder PCSO 16-23 (Fig. 3) ver­ bunden. Der periphere Schaltprozessor 29 bewirkt den Aufbau einer Schaltverbindung durch einen der DX-Schalter 55. Die PCM-Eingangsanschlüsse dieser Schalter sind über Multiplexer 59 verbunden mit den Eingangsleitungen PCSI 0-7 und PCSI 8-15. Die PCM-Ausgangsleitungen der DX-Schalter 55 sind über Ausgangspuffer 60 mit den Ausgangsleitungen PCSO 0-7, PCSO 8-15 und PCSO 16-23 verbunden, die ihrerseits mit Periphereinheiten verbun­ den sind, von denen eine aus einem Wähltonempfänger be­ steht.

Auf diese Weise wird eine Signalverbindung hergestellt zwischen einem peripheren Telefonapparat, dessen Hörer abgenommen wurde, mit einem Wähltonempfänger, wobei die Verbindung hergestellt wird über die DX-Schalteranordnung 54, eine der Ausgangssammelleitungen CCSO 0-7 oder CCSO 8-15 zum Schalterschaltkreis 4, wo eine Aufschal­ tung auf eine Ausgangssammelleitung erfolgt, welche führt zu einer der Serienausgangsleitungen PCSI 0-7, PCSI 8-15, durch einen DX-Schalter 55 über eine der Ausgangsleitungen PCSO 0-7, PCSO 8-15, PCSO 16-23 zum Wähltonempfänger.

Es ist zu erwähnen, daß normalerweise andere Zwischen­ schritte ausgeführt werden, welche im Einzelnen nicht beschrieben wurden. Während die Periphermatrix und die Schalterschaltmatrix Verbindungen aufbauen, wird ein Mitteilungssignal vom Hauptsteuerschaltkreis dem peri­ pheren Schnittstellenschaltkreis zugeführt, wodurch ver­ anlaßt wird, daß ein Anpassungsschaltkreis in Betrieb gesetzt wird, beispielsweise ein Kurzschließen des Tele­ fonapparats während der Zeit, wo die Schalter eine Verbindung herstellen, wodurch gewährleistet ist, daß während des Schaltintervalls keine Tonsignale auftreten. Nachdem die Schaltwege geschlossen sind, wird die An­ passung aufgehoben. Dies kann erfolgen durch Zeitab­ lauf, automatisch bei hergestellter Verbindung oder durch eine Mitteilung vom Hauptsteuerschaltkreis, die Anpassungsschaltung aufzuheben.

Eine zweite Zwischenfunktion besteht darin, den Wählton zum Nebenstellenapparat zurückzuleiten. Gemäß dem be­ vorzugten Ausführungsbeispiel erzeugt ein Tongenerator 16 nach Fig. 2A kontinuierlich ein Tonsignal. Geeignete impulsartige Unterbrechungen dieses Signals entsprechend dem zu erzeugenden Signal werden kodiert und gesteuert von dem Mitteilungsschaltprozessor der Mitteilungsschalt­ matrix zugeführt. Dieses Signal wird sodann als PCM-Signal dem peripheren Steuerschaltkreis zugeführt und wird gesteuert durch den peripheren Schaltprozessor über DX-Schalter dem Telefonapparat zugeführt. Das PCM-Signal wird hierbei vom peripheren Schnitt­ stellenschaltkreis umgesetzt, d. h. wird dekodiert durch den Dekoder des Schnittstellenschaltkreises und damit im Telefonhörer für den Teilnehmern hörbar gemacht. Er hört auf diese Weise den Wählton. Nachdem die Wahldurchführung begonnen hat, deren Vorliegen erfaßt wird durch Abtasten durch die peripheren Steuer­ schaltkreise und nachdem das ursprüngliche Abtastmit­ teilungssignal dem Hauptsteuerschaltkreis zugeführt wurde, wird durch diesen Hauptsteuerschaltkreis eine Mitteilung dem Mitteilungsschaltprozessor zugeführt, die weitere Übermittlung des Wähltons zum Telefon­ apparat zu unterbrechen.

Claims (7)

1. Peripheres Steuersystem bei einer digitalen Signal­ übermittlungsanlage mit einem peripheren Steuerprozessor, der einerseits an eine zentrale Steuereinheit, andererseits an einen parallelen Steuerbus angeschlossen ist, über den der Steuerprozessor mit Periphereinheiten kommuniziert, die an Peripheranschlüssen von peripheren Schnittstellenschaltkreisen angeschlossen sind, wobei über den Steuerbus Steuersignale des Steuerprozessors zu den Periphereinheiten und Überwachungssignale der Periphereinheiten zu dem Steuerprozessor geleitet werden, dadurch gekennzeichnet, daß der parallele Steuerbus (25) an Zeit- und Raumkoppelschalter (38, 39, 40) angeschlossen ist, an welche in beide Richtungen betriebene Serienleitungen (DATA IN, DATA OUT) ange­ schlossen sind, jede Serienleitung zu einem Peripher­ anschlüsse aufweisenden peripheren Schnittstellenschaltkreis (6) führt und in eine der Anzahl der Peripheranschlüsse ent­ sprechende Anzahl von Kanälen zeitunterteilt ist, die Koppelschalter (38, 39, 40) die Steuer- und Über­ wachungssignale zwischen dem Steuerbus (25) und den Serienleitungen umsetzen und die Koppelschalter (38, 39, 40) Datenspeicher (102) zur Zwischenspeicherung dieser Signale aufweisen.

2. Peripheres Steuersystem nach Anspruch 1, dadurch gekennzeichnet, daß jeder Koppelschalter (38, 39, 40) einen mit dem Steuerbus (25) verbundenen Verbindungsspeicher (107) aufweist, in den die Steuer­ signale eingegeben werden, von wo sie in einen Daten­ speicher (102) übergeben und von dort über einen Parallel-Serienkonverter (104) in Ausgangsleitungen (PCM OUT) ausgegeben werden, die mit den zu den Schnittstellenschaltkreisen (6) führenden Serien­ leitungen (DATA OUT) verbunden sind.

3. Peripheres Steuersystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die von den Schnittstellen­ schaltkreisen (6) kommenden Serienleitungen (DATA IN) mit Eingangsleitungen (PCM IN) der Koppelschalter (38, 39, 40) verbunden sind, die über diese Eingangsleitungen zugeführten Überwachungs­ signale in einem Serien-Parallelkonverter (101) um­ gesetzt und im Datenspeicher (102) gespeichert werden, von wo sie über eine Datenspeicherausgangsleitung (DMD) zum Steuerbus (25) gelangen.

4. Peripheres Steuersystem nach Anspruch 2, dadurch gekennzeichnet, daß die Ausgangsleitungen (PCM OUT) der Koppelschalter (38, 39, 40) mit einem Puffer (43) verbunden sind, an den die zu den Schnittstellen­ schaltkreisen (6) führenden Serienleitungen (DATA OUT) angeschlossen sind.

5. Peripheres Steuersystem nach Anspruch 3, dadurch gekennzeichnet, daß die von den Schnittstellen­ schaltkreisen (6) kommenden Serienleitungen (DATA IN) an einen Multiplexer (42) angeschlossen sind, mit dem die Eingangsleitungen (PCM IN) der Koppelschalter (38, 39, 40) verbunden sind.

6. Peripheres Steuersystem nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß weitere Koppelschalter (54, 55) vorgesehen sind, die eine periphere Schaltmatrix bilden, an welche weitere in Zeitkanäle unterteile Serienleitungen (PCSI, PCSO, CCSO, CCSI) angeschlossen sind, die einerseits mit der zentralen Steuereinheit (1), an­ dererseits mit den Schnittstellenschaltkreisen (6) verbunden sind und über welche Informationssignale geleitet werden, wobei die weiteren Koppelschalter (54, 55) vom Steuerprozessor (29) gesteuert werden.

7. Peripheres Steuersystem nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die Koppelschalter (38, 39, 40, 54, 55) je einen Mikroprozessor aufweisen, der die Eingabe der Signale in die Speicher (102, 107) und die Ausgabe der Signale aus den Speichern (102, 107) steuert und die vom Datenspeicher (102) ausgegebenen Signale den Kanälen der Ausgangsleitungen (PCM OUT) zuordnet.