DE69128228T2 - Kommunikationssystem über seriellen Bus zwischen Mikroprozessor und einer externen Vorrichtung - Google Patents

Description

• Die vorliegende Erfindung betrifft generell ein Kommunikationssystem zur Herstellung einer effizienten Kommunikation zwischen einem Mikroprozessor und einer externen Einrichtung über einen seriellen Bus. Insbesondere betrifft die vorliegende Erfindung ein derartiges System, das in Form einer IC-Einrichtung implementiert ist und bei dem durch eine neue und verbesserte Registerzugriffsmeldungs- und System-Architektur Register-Lese- und Schreib-Signale, Fehlermeldungen und Interrupt-Meldungen in zügiger Weise über den seriellen Bus zwischen dem Mikroprozessor und der seriellen Einrichtung übermittelt werden können. Das hier beschriebene Kommunikationssystem gemäß der vorliegenden Erfindung wird in eine Freisprech-Mehrfunktions-Telefoneinheit integriert, die zur Verwendung in einem dienstintegrierten Digitalnetz (Integrated Services Digital Network ISDN) geeignet ist.
• Systeme, bei denen Mikroprozessoren in Verbindung mit externen Einrichtungen arbeiten und ein Zugriff der Mikroprozessoren auf die externen Einrichtungen erforderlich ist, sind auf dem Gebiet weithin bekannt. Derartige externe Einrichtungen können ein oder mehrere Register enthalten, aus denen der Mikroprozessor Daten lesen muß oder in die er Daten schreiben muß. Derartige interne Einrichtungen können auch die Quelle von Fehlermeldungen oder Interrupt-Meldungen sein. Damit das gesamte System korrekt funktionieren kann, muß der Mikroprozessor somit in der Lage sein, mit der externen Einrichtung zu kommunizieren, um auf Register zuzugreifen und Fehler- und Interrupt-Meldungen von den externen Einrichtungen zu empfangen.
• Registerzugriffs-, Fehler- und Interrupt-Meldungen machen es generell erforderlich, daß Mehr-Bit-Meldungen zwischen dem Mikroprozessor und der externen Einrichtung übertragen werden. In den meisten Anwendungsfällen und insbesondere bei Verwendung von IC-Schaltungen ist es ökonomisch nicht sinnvoll, die Bits dieser Meldungen parallel zwischen dem Mikroprozessor und der externen Einrichtung zu übertragen. Ein Versuch in dieser Hinsicht würde zu unangemessen hohen Kosten führen, und zwar aufgrund von Faktoren wie der erforderlichen Mehrfach-Draht- Zwischenverbindung und der großen Anzahl erforderlicher IC- Einrichtungs-Anschlußstifte. Was den letztgenannten Faktor betrifft, so ist es in der mit IC-Schaltungen befaßten Industrie weithin bekannt, daß die Kosten der Herstellung einer IC-Einrichtung zunehmen, wenn sich die Anzahl der erforderlichen Einrichtungs-Anschlußstifte erhöht. Zudem steht die Anzahl der Einrichtungs-Anschlußstifte im Zusammenhang mit der Anzahl der verschiedenen Funktionen, die eine Einrichtung bieten soll. Somit ist es vorteilhaft, die Anzahl der Einrichtungs-Anschlußstifte auf einem Minimum zu halten und dabei dennoch eine komplette Einrichtung mit gewünschter Funktionsfähigkeit erstellen zu können.
• Vor diesem Hintergrund wird in Mehrfunktions-IC-Einrichtungen, die extern von einem Mikroprozessor angeordnet sein oder in Verbindung mit diesem verwendet werden sollen, oftmals ein serieller Bus verwendet, um Mehr-Bit-Meldungen zu übermitteln, die im Zusammenhang mit dem Mikroprozessor aus der externen Einrichtung ausgegeben und von dieser empfangen werden sollen. Dies führt dazu, daß nur zwei Anschlußstifte und Bus-Konduktoren erforderlich sind, und zwar einer für abgehende Meldungen und einer für eintreffende Meldungen.
• Bedauerlicherweise ist durch die Kommunikationssystem-Architekturen und -Protokolle beim Stand der Technik die über serielle Busse erfolgende Kommunikation zwischen Mikroprozessoren und externen Einrichtungen nicht sehr effizient konzipiert worden. Derartige System erfordern bereits die Übermittlung eines vollen Acht-Bit-Byte, um eine bestimmte Operation, z.B. eine Registerzugriffsoperation, zu definieren, oder um eine Meldung als Interrupt- oder Fehler-Meldung zu definieren. Ferner boten derartige Systeme generell keinen Mehr-Byte-Datenzugriff.
• Wir haben diese Nachteile, die bei der Verwendung eines seriellen Busses zwischen einem Mikroprozessor und einer externen Einrichtung auftreten, beseitigt, indem nun nur ein Teil eines Acht-Bit-Byte erforderlich ist, um eine Operation, z.B. eine Registerzugriffsoperation, zu definieren, oder um eine Meldung als Interrupt- oder Fehler-Meldung zu definieren. Ferner verwenden wir in der externen Einrichtung einen einzelnen Meldungsgenerator, um Lese-Respons-, Fehler- und Interrupt-Meldungen zu erzeugen. Sämtliche dieser Typen von Meldungen werden in ähnlicher Weise formatiert und auf den seriellen Bus innerhalb desselben vorbestimmten Kanals plaziert. Somit wird eine schnelle und effiziente Meldungsübertragung mit minimalem Aufwand an Hardware erzielt.
• Somit schaffen wir ein Kommunikationssystem zur Anordnung in einem System des Typs, der einen Mikroprozessor und eine extern von dem Prozessor angeordnete Einrichtung aufweist, die Mehrfach-Bit-Adressen aufweist und mehrere Register zum Speichern von Daten-Bits enthält, wobei jedes Register eine einzigartige Mehrfach-Bit-Adresse aufweist und wobei der Mikroprozessor durch einen seriellen Bus mit der externen Einrichtung verbunden ist. Das Kommunikationssystem ermöglicht dem Mikroprozessor einen effizienten Zugriff auf das Register der externen Einrichtung und enthält eine in dem Mikroprozessor angeordnete Meldungsgeneratoreinrichtung zum Erzeugen einer Register-Zugriffs-Meldung, die erste und zweite Mehrfach-Bit- Bytes aufweist. Das erste Byte weist eine erste Anzahl von Bits, die die Mehrfach-Bit-Adresse der externen Einrichtung enthalten, und eine zweite Anzahl von Bits auf, die die Meldung als eine Register-Zugriffs-Meldung identifizieren. Das zweite Byte weist ein Einfach-Bit, das die Meldung als eine Register-Lese- oder Register-Schreib-Meldung identifiziert, und eine dritte Gruppe von Bits auf, die die Mehrfach-Bit- Adresse des dem Zugriff unterzogenen Registers definiert. Das System weist ferner eine mit dem Mikroprozessor verbundene Sendereinrichtung für das serielle Übertragen der ersten und der zweiten Mehrfach-Bit-Bytes über den seriellen Bus, eine in der externen Einrichtung angeordnete und mit dem seriellen Bus verbundene Empfangereinrichtung zum Empfangen der Register-Zugriffs-Meldung, und eine Registerzugriffseinrichtung auf, die zwischen der Empfängereinrichtung und den Registern angeschlossen ist und auf die dritte Gruppe von Bits reagiert, indem sie das dem Zugriff unterzogene Register entsprechend der durch die dritte Gruppe von Bits definierten Mehrfach-Bit- Registeradresse aktiviert.
• Die zugehörigen Zeichnungen dienen lediglich als Beispiel.
• Fig. 1 zeigt ein Blockschaltbild eines ISDN-Telefonsystems gemäß der Erfindung, die eine ISDN-Freisprech-Mehrfunktions-Telefoneinheit enthält;
• Fig. 2 zeigt ein Blockschaltbild der Freisprech-Mehrfunktions-Telefoneinheit gemäß Fig. 1;
• Fig. 3 zeigt ein Blockschaltbild des Tastatur-Monitors der Freisprech-Mehrfunktions-Telefoneinheit gemäß Fig. 2 in der Interrupt-Zustände detektiert werden; und
• Fig. 4 zeigt ein Blockschaltbild eines Teils eines Kommunikationssystems innerhalb der Freisprech-Mehrfunktions- Telefoneinheit gemäß Fig. 2.
• Fig. 1 zeigt in Form eines Blockschaltbildes ein ISDN-Telefonsystem 10 gemäß der Erfindung. Das System 10 weist generell eine Freisprech-Mehrfunktions-Telefoneinheit 12, eine digitale Steuereinrichtung 14, einen Mikroprozessor 16, einen Speicher 18 und eine Flüssigkristall-Anzeigeeinheit 20 auf. Das System 10 ist durch einen Transformator 24 mit einem ISDN-Netzwerk 22 transformatorgekoppelt.
• Die Telefoneinheit 12 ist auf eine im folgenden noch genauer beschriebene Weise mit einer Tastatur 26 verbunden. Zu diesem Zweck weist die Einheit 12, wie ebenfalls noch genauer ersichtlich werden wird, einen Tastatur-Monitor auf, der die Tastatur überwacht und eine bestimmte Taste, die gerade gedrückt wird, identifiziert. Die Tasten der Tastatur 26 können gedrückt werden, um eine Telefonnummer zu wählen, oder um bestimmte Funktionen der Telefoneinheit 12 zu aktivieren oder zu deaktivieren. Ferner sind mit der Einheit 12 ein Mikrophon 28, das dazu dient, hörbare Sprechäußerungen in Analogspannungsform zu konvertieren, und ein Lautsprecher 30 verbunden, der dazu dient, menschliche Sprechäußerungen repräsentierende Analogspannungen hörbare Töne umzusetzen. Das Mikrophon 28 und der Lautsprecher 30 können selbstverständlich in dem gleichen Gehäuse wie die Telefoneinheit 12 enthalten sein. Wie ebenfalls noch genauer ersichtlich sein wird, enthält die Telefoneinheit 12 einen Audio-Prozessor, der die durch das Mikrophon 28 erzeugten Analogspannungen, die die hörbaren Sprechäußerungen repräsentieren, in digitale Ausgangssignale konvertiert, und der ferner digitale Eingangssignale, die menschliche Sprechäußerungen repräsentieren, in Analogspannungen konvertieren, damit diese durch den Lautsprecher 30 in hörbare Töne umgesetzt werden.
• Gemäß der Erfindung weist, wie in Fign. 2, 3 und 4 gezeigt, die Telefoneinheit 12 ferner mehrere Register zum Speichern von Daten-Bits auf. Jedem dieser Register ist eine einzigartige Sieben-Bit-Adresse zugewiesen. Diese Adressen werden verwendet, um dem Mikroprozessor 16 den Zugriff auf gewählte Register zu ermöglichen, damit Daten in die Register geschrieben oder Daten aus den Registern gelesen werden können. Wie ebenfalls noch genauer ersichtlich sein wird, ist ferner der Telefoneinheit (IFP) 12 eine einzigartige Vier-Bit-Adresse zugeteilt, die bei sämtlichen Meldungen verwendet wird, die aus der Telefoneinheit 12 ausgegeben oder der Telefoneinheit 12 zugeführt werden.
• Die Telefoneinheit 12 ist durch einen Vier-Konduktor-Bus 32 mit der digitalen Steuereinrichtung 14 verbunden. Bei dem Bus 32 handelt es sich vorzugsweise um einen Bus von einem Typ, der auf dem Gebiet weithin bekannt ist, etwa ein IOM-2-Bus (IOM ist ein Markenzeichen der Firma Siemens AG). Der Bus wird anhand Fig. 2 noch genauer beschrieben. Er bildet grundlegend eine serielle digitale Gegensprechverbindung zwischen der Telefoneinheit 12 und der digitalen Steuereinrichtung 14.
• Die digitalen Steuereinrichtung 14 bildet ein digitales Interface zwischen der Telefoneinheit 12 und dem Bus 32 zu dem ISDN-Netzwerk 22 und dem Mikroprozessor 16. Bei der digitalen Steuereinrichtung 14 handelt es sich vorzugsweise um den Digital Subscriber Controller Am 79C30A, der von Advanced Micro Devices, Inc., dem Inhaber der vorliegenden Erfindung, erhältlich ist und auf dem Gebiet weithin bekannt ist. Die digitale steuereinrichtung 14 leistet zusätzlich zu der Digital-Interface-Funktion eine CODEC-Transceiver-Funktion, um den Betrieb eines mit ihr verbundenen Standard-Telefon-Handset 34 zu stützen und dem Telefonbenutzer zu ermöglichen, von dem Standard- Handset 34 ausgehend über das ISDN-Netzwerk 22 zu kommunizieren.
• Die Flüssigkristall-Anzeigeeinheit 20 ist mit der Telefoneinheit 12 und der digitalen Steuereinrichtung 14 verbunden. Sie arbeitet derart, daß sie eine Anzeige z.B. einer gerade gewählten Telefonnummer, der Telefonnummer eines eingehenden Anruf s oder eines Hinweises auf verschiedene vom Benutzer gewählte Telefoneinheit-Funktionen generiert, z.B. Freisprechen, halten, Abstellen des Lautsprechers etc.
• Der Mikroprozessor 16 ist mit der digitalen Steuereinrichtung 14 über einen Mikroprozessorbus 36 verbunden, der ferner den Mikroprozessor mit dem Speicher 18 und der Flüssigkristall-Anzeigeeinheit 20 verbindet. Der Mikroprozessor 16 führt Programme aus, die in dem Speicher 18 gespeichert sind, und verkörpert somit die Intelligenz des Systems 10. Der Mikroprozessor 16 ermöglicht dem Telefonsystem 10 das Durchführen der Funktionen, die normalerweise von derartigen Systemen durchgeführt werden. Ferner reagiert er auf Service-Anforderungen seitens des Telefonbenutzers, wenn der Telefonbenutzer den Handset 34 vom Haken nimmt oder die Telefoneinheit 12 aktiviert, indem er eine der Tasten der Tastatur 26 drückt. Derartige Mikroprozessoren und die von ihnen ausgeführten Programme sind auf dem Gebiet ebenfalls weithin bekannt.
• Der Mikroprozessor 16 weist ferner einen Meldungsempfänger 17 und einen Meldungsgenerator 19 auf, um dem Mikroprozessor zu ermöglichen, durch die digitale Steuereinrichtung 14 über den Mikroprozessorbus 36 und über den seriellen Bus 32 mit der Telefoneinheit 12 zu kommunizieren. Der Meldungsempfänger 17 ist derart ausgelegt, daß er Fehler- und Interrupt-Meldungen von der Telefoneinheit 12 empfängt. Die von der Telefoneinheit 12 ausgegebenen Meldungen sind Mehr-Bit-Meldungen, deren einzelne Bits reihenweise auf den Bus 32 plaziert werden, und zwar innerhalb eines vorbestimmten Kanals, der auf dem Gebiet als "Monitor-Kanal" des IOM-2-Busses bezeichnet wird. Die digitale Steuereinrichtung 14 konvertiert die seriellen Bits in ein Parallel-Bit-Format und übermittelt die parallelen Bits über den Bus 36 an den Meldungsempfänger 17 des Mikroprozessors 16.
• Der Meldungsgenerator 19 ist derart ausgelegt, daß er Register-Zugriffs-Meldungen zum Zugriff auf gewählte Register innerhalb der Telefoneinheit 12 erzeugt. Bei den Register-Zugriffs-Meldungen handelt es sich um Mehr-Bit-Meldungen, wobei die Bits jedes Byte parallel von dem Meldungsgenerator 19 erzeugt werden. Die Parallel-Bit-Bytes werden über den Bus 36 an die digitale Steuereinrichtung 14 übermittelt, die dann die Parallel-Bit-Bytes in Seriell-Bit-Bytes konvertiert und die Mehr-Bit-Bytes reihenweise innerhalb des vorbestimmten (Monitor-) Kanals über den Bus 32 übermittelt. Ein Formatsteuerung innerhalb der Telefoneinheit 12 rekonvertiert dann die Seiell-Bit-Bytes in Parallel-Bit-Bytes, um sie auf die im folgenden anhand Fig. 4 beschriebene Weise zu verarbeiten.
• Die von dem Meldungsgenerator 19 erzeugten Register-Zugriffs- Meldungen können zwei verschiedene Formen annehmen. Bei der ersten Form handelt es sich um eine Register-Schreib-Meldung, und bei der zweiten Form handelt es sich um eine Register- Lese-Meldung. Die Formate der Register-Schreib- und Register- Lese-Meldungen sind nachstehend in den Tabellen 1 bzw. 2 gezeigt, wobei der Empfang der Daten ausgehend von dem Byte niedrigster Ordnung und dem Bit niedrigster Ordnung erfolgt. Tabelle 1 Register-Schreib-Meldungs-Format Tabelle 2 Register-Lese-Meldungs-Format
• Wie aus den vorstehenden Tabellen ersichtlich ist, enthält jede von dem Meldungsgenerator 19 erzeugte Register-Zugriffs- Meldung erste und zweite Mehr-Bit-Bytes. Das erste Byte enthält einer erste Anzahl von vier Bits, die die Mehr-Bit-Adresse der Telefoneinheit 12 enthalten, und eine zweite Anzahl von vier Bits (0000), die die Meldung als eine Register-Zugriffs- Meldung identifizieren. Das zweite Byte enthält ein Einzel- Bit, das die Meldung als eine Register-Lese- (1) oder Register-Schreib-Meldung (0) identifiziert, und eine dritte Gruppe von sieben Bits definieren die Mehr-Bit-Adresse des dem Zu griff unterliegenden Registers. Auf die ersten zwei Bytes einer Register-Schreib-Meldung folgt unmittelbar eine Daten- Meldung, die ein oder mehr Byte von Daten enthält, die in das gew:hlte Register geschrieben werden sollen. Auf die ersten zwei Bytes einer Register-Lese-Meldung folgt unmittelbar eine Lese-Respons-Meldung aus der Telefoneinheit 12, und zwar auf eine noch zu beschreibende Weise.
• Fig. 2 zeigt eine detailliertere Darstellung der Telefoneinheit 12. Die Telefoneinheit 12 weist generell den Tastatur- Monitor 40, einen Audio-Prozessor 42, ein Digital-Interface 44, eine Tonerzeugungseinrichtung 46 und eine Flüssigkristallanzeigekontrast-Steuereinrichtung 48 auf. Die funktionalen Einheiten der Telefoneinheit 12 sind sämtlich auf einem einzigen IC-Einrichtungs-Chip integriert und bilden dadurch die Telefoneinheit 12.
• Die Telefoneinheit 12 enthält die bereits erwähnten mehreren Register, zu denen dem Mikroprozessor durch das Kommunikationssystem gemäß der Erfindung ein Zugriff ermöglicht wird. Zu diesen Registern zählen ein Steuerregister 102 und ein Interrupt-Status-Register 104 innerhalb des Tastatur-Monitors 40, ein Befehls-Register 105 innerhalb des Digital-Interface 44, ein Tonsteuerregister 107 innerhalb der Tonerzeugungseinrichtung 46, und ein Flüssigkristallanzeigepegel-Register 109 innerhalb der Flüssigkristallanzeigekontrast-Steuereinrichtung 48. Bei einer praktischen Implementierung der Telefoneinheit 12 können zusätzliche Register vorgesehen sein, etwa ein oder mehrere Register innerhalb des Audio-Prozessors 42. Es versteht sich somit, daß die hier als Register gezeigten Register nur dazu dienen, eine bestimmte Ausführungsform der Erfindung darzustellen.
• Bei dem Steuerregister 102 handelt es sich vorzugsweise um ein Acht-Bit-Register, das dazu verwendet wird, die Tastatur-Monitor-Tast-Debounce-Zeit zu programmieren, auf noch zu beschreibende Weise eine Betriebsart des Tastatur-Monitors zu wählen, und auf ebenfalls noch zu beschreibende Weise Allzweck-Ausgangssignale zu steuern. Wenn das Bit 7 dieses Registers gesetzt ist, versetzt es den Tastatur-Monitor in eine Eingabe-/ Ausgabe-Betriebsart, die die Größe der anzutastenden Tastatur reduziert, um den Zweck zweier der Tastatur-Monitor-Stifte in denjenigen von Ausgangsstiften zu ändern und den Zweck zweier weiterer der Tastatur-Monitor-Stifte in denjenigen von Eingangsstiften zu ändern. Durch diesen Zustand wird ferner der Tastatur-Monitor-Interrupt-Generator aktiviert. Wenn das Bit 7 des Steuerregisters gelöscht wird, wird der Tastatur-Monitor 40 derart ausgelegt, daß er eine Tastatur mit voller Größe überwacht. In dieser Betriebsart wird der Interrupt-Generator 106 deaktiviert. Das Bit 6 ist reserviert und wird deshalb als "0" geschrieben.
• Die Bits 4 und 5 der Steuerregisters 102 programmieren die Tastatur-Monitor-Tast-Debounce-Verzögerungs-Zeit beim Drücken einer Tastatur-Taste und dann wieder beim Loslassen. Wenn das Bit 3 des Steuerregisters 102 zusammen mit dem Betriebsart- Wähl-Bit (Bit 7) gesetzt ist, veranlaßt es die Erzeugung einer Interrupt-Meldung, wenn ein Interrupt-Zustand an einem der Allzweck-Tastatur-Monitor-Stifte detektiert wird. In ähnlicher Weise veranlaßt das Bit 2 des Steuerregisters, wenn es zusammen mit dem Betriebsart-Wähl-Bit (Bit 7) gesetzt ist, daß ein weiteres Interrupt als Reaktion auf die Detektion einer Veränderung des Zustandes des anderen Allzweck-Eingangsstiftes beim Detektieren eines Interrupt-Zustandes detektiert wird. Wenn der Tastatur-Monitor 40 durch das Setzen des Betriebsart- Wähl-Bits in die Eingabe-/Ausgabe-Betriebsart gelangt, sind die Allzweck-Eingangsstifte Eingangsstifte 76 und 78.
• Wenn eines der Bits 1 oder 0 des Steuerregisters 102 gesetzt ist und das Betriebsart-Wähl-Bit gesetzt ist, wird der entsprechende Ausgangsstift 68 bzw. 66 auf einen High-Logikpegel gezwungen. Wenn eines dieser Bits gelöscht wird, wird sein entsprechender Ausgangsstift auf einen Low-Logikpegel gezwungen.
• Das Interrupt-Status-Register 104 ist ebenfalls ein Acht-Bit- Register, das von dem Mikroprozessor 16 gelesen werden kann, um den Zustand der Allzweck-Eingangsstifte 76 und 78 zu bestimmen. Der Register-Inhalt ist nur dann gültig, wenn sich der Tastatur-Monitor 40 in der Eingabe-/Ausgabe-Betriebsart befindet. Die Bits 7 bis 2 des Interrupt-Status-Registers werden nicht verwendet und werden vorzugsweise als Nullen geschrieben. Die Bits 1 und 0 des Interrupt-Status-Registers geben den aktuellen Status der Allzweck-Eingangsstifte 76 und 78 wieder. Jedes der Bits wird gesetzt, falls sich sein entsprechender Eingangsstift auf einem High-Logikpegel befindet, und wird gelöscht, falls sich sein entsprechender Eingangsstift auf einem Low-Logikpegel befindet.
• Der Interrupt-Generator 106 ist vorgesehen, um auf die Detektion eines Interrupt-Zustandes hin einen Zwei-Bit-Parallel- Code zu erzeugen. Im einzelnen ist, wenn der Tastatur-Monitor in die Eingabe-/Ausgabe-Betriebsart versetzt wird, das zweite Bit des Interrupt-Code eine logische Eins, wenn eine Zustands- Änderung an dem Eingangsstift 76 detektiert wird, und das erste Bit ist eine logische Eins, wenn eine Zustands-Änderung an dem Eingangsstift 76 detektiert wird.
• Das Befehlsregister 105 der Formatsteuereinrichtung 44 wird zum Steuern und Aktivieren verschiedener Eigenschaften der Telefoneinheit 12 verwendet. Es ist ebenfalls ein Acht-Bit- Register. Die Bits 7 bis 5 werden als Revisions-Code verwendet und werden nur gelesen. Diese Bits werden verwendet, um den Einrichtungs-Hardware-Revisions-code von 000 zu lesen. Dieses Feld muß in Form von Nullen geschrieben werden. Wenn das Bit 4 des Befehlsregisters 105 gesetzt ist, setzt es die internen Register der Telefoneinheit 12 innerhalb einer vorbestimmten Zeitperiode auf ihren Vorgabewert zurück. Durch die Software- Rücksetz-Operation wird dieses Bit automatisch gelöscht. Das Bit 3 des Befehlsregisters 105 wird zum Aktivieren der Flüssigkristallanzeigekontrast-Steuereinrichtung 48 verwendet. Wenn das Bit 3 gesetzt ist, wird die Flüssigkristallanzeigekontrast-Steuereinrichtung 48 deaktiviert. Das Bit 2 des Befehlsregisters 105 wird zum Aktivieren des Tastatur-Monitors 40 verwendet. Wenn das Bit 2 gesetzt ist, wird der Tastatur- Monitor aktiviert. Wenn das Bit 2 gelöscht ist, wird der Tastatur-Monitor deaktiviert. Das Bit 1 des Befehlsregisters 105 wird zum Aktivieren der Tonerzeugungseinrichtung 46 verwendet. Wenn das Bit 2 gesetzt ist, wird die Tonerzeugungseinrichtung aktiviert. Wenn das Bit 2 gelöscht ist, wird die Tonerzeugungseinrichtung deaktiviert. Das Bit 0 des Befehlsregisters 105 schließlich aktiviert den Audio-Prozessor 42. Wenn das Bit 0 gesetzt ist, wird der Audio-Prozessor aktiviert. Wenn das Bit 0 gelöscht ist, wird der Audio-Prozessor deaktiviert.
• Das Tonsteuerregister 107 der Tonerzeugungseinrichtung 46 ist ein Acht-Bit-Register. Die Bits 7 bis 3 werden zum Wählen der Warble-Rate verwendet, Bit 2 ist reserviert und wird vorzugsweise als Null geschrieben, und die Bits 1 und 0 werden zum Wählen der Tonerzeugungs folge verwendet.
• Das Flüssigkristallanzeigepegel-Register 109 der Flüssigkristallanzeigekontrast-Steuereinrichtung 48 schließlich steuert die Ausgangsspannung des Flüssigkristallanzeige-Treibers. Es ist ebenfalls ein Acht-Bit-Register, wobei die Bits 7 bis 4 reserviert sind und vorzugsweise als Nullen geschrieben werden und die Bits 3 bis 0 verwendet werden, um einen aktiven Abzweig an einem Widerstandsdividierernetzwerk zu wählen, damit die Flüssigkristallanzeigetreiber-Ausgangsspannung gewählt werden kann.
• Das Digital-Interface 44 enthält eine Format-Steuereinrichtung 45, die über den Vier-Konduktor-Bus 32 ein serielles digitales Interface zwischen den funktionalen Modulen der Telefoneinheit 12 und der digitalen Steuereinrichtung 14 bildet. Das Digital- Interface 44 ist derart ausgelegt, daß es ausgehende Parallel- Bits in ausgehende Seriell-Bits konvertiert und die ausgehenden Seriell-Bits auf einen vorbestimmten Kanal des Busses 32 plaziert. Ferner ist das Digital-Interface 44 derart ausgelegt, daß es eingehende Seriell-Bits aus dem vorbestimmten Kanal des Busses 32 extrahiert und die eingehenden Seriell- Bits in Parallel-Bits konvertiert, damit sie in der Telefoneinheit 12 verarbeitet werden können. Wie bereits erwähnt, handelt es sich bei dem vorbestimmten Kanal für Meldungen um den IOM-2-Monitor-Kanal. Die Format-Steuereinrichtung 45 weist einen mit dem Bus-Konduktor 51 verbundenen Eingang 50, der serielle Digital-Daten aus der digitalen Steuereinrichtung 14 empfängt, und einen mit dem Bus-Konduktor 53 verbundenen Ausgang 52 auf, der serielle Digital-Daten zu der digitalen Steuereinrichtung 14 überträgt. Die auf dem Eingangs-Bus-Konduktor 51 und dem Ausgangs-Bus-Konduktor 53 geführten Signale werden mit der gleichen Kanal-Struktur gemultiplext, die drei wiederholt übermittelte Zweiunddreißig-Bit-Rahmen aufweist. Die Rahmen-Struktur ist auf dem Gebiet weithin bekannt. Jeder Rahmen weist mehrere Kanäle auf, die serielle digitale Repräsentationen empfangener oder übertragener Sprechäußerungen, in das Register einzugebende Daten, aus dem Register zu lesende Daten, Register-Adressen, Tastatur-Information, wie z.B. eine Sechs-Bit-Anzeige einer bestimmten gerade gedrückten Taste, und andere Steuerinformation führen.
• Um eine Synchronisation der Datenübertragung zu erzielen, weist das Digital-Interface 44 einen Eingang 54 (FSC), der Rahmen-Synchronsiersignale mit einer 8-Kilohertz-Rate von der digitalen Steuereinrichtung 14 empfängt, und einen Eingang 56 (DCL) auf, der Taktsignale mit einer 1,536-Megahertz-Rate von der digitalen Steuereinrichtung 14 empfängt, um eine Synchronisation des Empfangs und der Übertragung des einzelnen Daten- Bits zu erzielen.
• Zur Einhaltung der strikten Energie-Anforderungen, die derartige Telefone erfüllen müssen, wenn sie nicht in Betrieb sind, befindet sich die Telefoneinheit 12, wenn sie nicht benutzt wird, in einem deaktivierten Zustand, um Energie zu sparen. Wenn keine Daten zwischen der Telefoneinheit 12 und der digitalen Steuereinrichtung 14 übertragen werden oder wenn die Telefoneinheit 12 deaktiviert ist, wird der Daten-Ausgang 52 high gehalten. Die Telefoneinheit 12 wird aktiviert, wenn ein Tastatur-Schalter gedrückt oder geschlossen wird, wobei der Tastatur-Monitor 40 einen Irgendeine-Taste-gedrückt-Hinweis ausgibt. Dadurch wird veranlaßt, daß der Daten-Ausgang 52 auf bw gezogen wird, was seinerseits dazu führt, daß die digitale Steuereinrichtung 14 die bereits erwähnten Taktsignale erzeugt. Bei Empfang der Taktsignale wird die Telefoneinheit 12 aktiviert, um dem Tastatur-Monitor zu ermöglichen, seine Eingangsanschlüsse abzutasten und dadurch festzustellen, welche Taste gedrückt ist. Ferner wird zu jedem anderen Zeitpunkt, wenn Daten übertragen werden sollen, der Daten-Ausgang 52 momentan auf bw gezogen.
• Der Tastatur-Monitor 40 weist eine erste Gruppe von Eingängen, die mit Eingangs-Anschlußstiften 60, 62, 64, 66 und 68 verbunden sind, welche zur Verbindung mit einer ersten Gruppe von Tastatur-Schalter-Konduktoren (Reihen-Konduktoren) ausgelegt sind, und eine zweite Gruppe von Eingängen auf, die mit Eingangs-Anschlußstiften 70, 72, 74, 76 und 78 verbunden sind, welche zur Verbindung mit einer zweiten Gruppe von Tastatur-Schalter-Konduktoren (Spalten-Konduktoren) ausgelegt sind. Da fünf Eingänge für Reihen-Konduktoren und fünf Eingänge für Spalten-Konduktoren existieren, ist der Tastatur-Monitor, wenn er in der Voll-Tastatur-Monitor-Betriebsart arbeitet, in der Lage, sämtliche Eingangsanschlüsse zu überwachen und kann somit eine Tastatur voller Größe überwachen, die fünfundzwanzig Tastatur-Schalter aufweist.
• Wenn der Tastatur-Monitor 40 in der Eingabe-/Ausgabe-Betriebsart arbeitet, überwacht der Tastatur-Monitor die Eingangs-Anschlüsse 60, 62, 64, 70, 72 und 74. Somit existieren in der Eingabe-/Ausgabe-Betriebsart drei Reihen-Eingänge und drei Spalten-Eingänge, um eine Tastatur mit neun Tastatur-Schaltern zu überwachen. Ferner werden, wie bereits erwähnt, wenn sich der Tastatur-Monitor in der Eingabe-/Ausgabe-Betriebsart befindet, die Anschlußstifte 66 und 68 in Allzweck-Ausgänge konvertiert, die nicht mit der Tastatur-Überwachung zusammenhängen, und die Anschlußstifte 76 und 78 werden in Allzweck- Eingänge konvertiert, um Interrupt-Zustände zu detektieren, wobei es sich wiederum um eine nicht mit der Tastatur-Überwachung zusammenhängende Funktion handelt.
• Jeder Tastatur-Schalter ist zwischen ein jeweiliges unterschiedliches Paar von Reihen- und Spalten-Konduktoren geschaltet. Wenn ein Tastatur-Schalter gedrückt oder geschlossen wird, tastet dann der Tastatur-Monitor 40, nachdem er den bereits erwähnten Irgendeine-Taste-gedrückt -Hinweis ausgegeben hat und die Taktsignale von der digitalen Steuereinrichtung 14 erhalten hat, die Eingangsanschlüsse ab und sucht nach einem Zustand, der angibt, welcher Tastatur-Schalter geschlossen ist. Nachdem er detektiert hat, welcher Tastatur-Schalter geschlossen ist, pausiert der Monitor, um ein Tasten-Springen einzukalkulieren, und erzeugt dann einen 6-Bit-Code, der den Tastatur-Schalter, welcher geschlossen ist, repräsentiert. Der 6-Bit-Code wird der Format-Steuereinrichtung 45 zugeführt, die den Code dann auf seinen korrekten Kanal plaziert und den Code aus dem Format-Steuereinrichtungs-Ausgang 52 auf dem Konduktor 53 des Vier-Konduktor-Busses 32 an die digitale Steuereinrichtung 14 übermittelt.
• Der Audio-Prozessor 42 enthält einen CODEC-Transmitter 80, einen CODEC-Empfänger 82, eine Freisprech-Steuereinrichtung 84, einen Verstärker 86 mit variablem Verstärkungsfaktor, einen Verstärker 88 mit festem Verstärkungsfaktor, eine Referenzspannungseinrichtung 90 und einen Lautsprechertreiber 92. Somit leistet der Audio-Prozessor 42 die gesamte Audio-Verarbeitung innerhalb der Telefoneinheit 12.
• Der CODEC-Transmitter 80 empfängt Analog-Spannungen, die hörbare Sprechäußerungen aus dem Verstärker 88 mit festem Verstärkungsfaktor repräsentieren. Der Verstärker 88 mit festem Verstärkungsfaktor enthält Der Verstärker 88 mit festem Verstärkungsfaktor weist ein Paar von Eingängen auf, die direkt mit einem externen Mikrophon verbunden werden können oder über den Verstärker 86 mit variablem Verstärkungsfaktor mit dem externen Mikrophon verbunden werden können. Vorzugsweise ist das Mikrophon an den Eingängen entweder des Verstärkers 86 mit variablem Verstärkungsfaktor oder des Verstärkers 88 mit festem Verstärkungsfaktor kapazitiv mit der Telefoneinheit 12 verbunden. Falls der Verstärker 86 mit variablem Verstärkungsfaktor verwendet wird, werden seine Ausgänge vorzugsweise durch externe Kondensatoren kapazitiv mit den Eingängen des Verstärkers 88 mit festem Verstärkungsfaktor verbunden.
• Nachdem der CODEC-Transmitter 80 die für die menschlichen Sprechäußerungen repräsentativen Audio-Spannungen empfangen hat, digitalisiert er die Analog-Spannungen zu einem 8-Bit- Digital-Wort und führt dieses der Format-Steuereinrichtung 45 zu. Die Format-Steuereinrichtung 45 serialisiert dann das von dem CODEC-Transmitter empfangene Digital-Wort und plaziert dieses auf den korrekten Kanal, damit es von dem Ausgang 52 an die digitale Steuereinrichtung übertragen werden kann.
• Der CODEC-Receiver 82 enthält einen Digital-/Analog-Konvertierer, der die von der Format-Steuereinrichtung 45 empfangenen, menschliche Sprechäußerungen repräsentierenden 8-Bit- Digital-Wörter in Analog-Spannungen konvertiert. Die empfangene Audio-Information wird von der Format-Steuereinrichtung 45 an dem Eingang 50 in seriellem Format empfangen und wird in 8- Bit-Parallel-Bit-Worte konvertiert, um durch den CODEC-Receiver 82 in Analog-Form konvertiert zu werden. Der CODEC-Receiver 82 ist mit dem Lautsprecher-Treiber 92 verbunden, der einen Verstärker zum Verstärken der die menschlichen Sprechäußerungen repräsentierenden Analog-Spannungen aufweist. Der Lautsprecher-Treiber 92 ist dazu geeignet, zur Wiedergabe der empfangenen Audio-Information mit dem externen Lautsprecher 30 (Fig. 1) verbunden zu werden.
• Die Tonerzeugungseinrichtung 46 ist mit dem CODEC-Receiver 82 verbunden. Die Tonerzeugungseinrichtung erzeugt Klingeltöne in digitalem Format, die ebenfalls durch den CODEC-Receiver in Analog-Form umgesetzt werden. Die die Klingeltöne repräsentierenden Analog-Spannungen werden dann dem Lautsprecher-Treiber 92 zugeführt, um durch den externen Lautsprecher, der mit dem Lautsprecher-Treiber 92 verbunden ist, wiedergegeben zu werden. Die Tonerzeugungseinrichtung 46 ist vorzugsweise durch das innerhalb der Tonerzeugungseinrichtung 46 vorgesehene Register 107 programmierbar, damit mehrere unterschiedliche, unterscheidbare Klingeltöne erzeugt werden können. Die Bits des Registers 107 können durch den Mikroprozessor gesetzt werden.
• Die Flüssigkristallanzeigekontrast-Steuereinrichtung 48 erzeugt eine Ausgangsspannung für die Flüssigkristallanzeigeeinrichtung, um deren Kontrast einzustellen. Die Flüssigkristallanzeigekontrast-Steuereinrichtung 48 ist mit dem Digital- Interface 44 verbunden und ist, wie bereits erläutert, durch das Register 109 steuerbar, das so programmiert werden kann, daß eine gewünschte Ausgangsspannung erzeugt wird.
• Die Freisprech-Steuereinrichtung 84 ist zwischen den CODEC- Transmitter 80 und den CODEC-Receiver 82 geschaltet. Die Freisprech-Steuereinrichtung 84 steuert die Aktivierung des CODEC- Transformators und des CODEC-Receivers zwecks Ermöglichung eines Freisprech-Simplex-Betriebs der Telefoneinheit 12. Die Freisprech-Steuereinrichtung 84 ist mit dem Digital-Interface 44 verbunden, um Steuersignale von dieser zu erhalten.
• Fig. 3 zeigt eine detaillierter Darstellung des Tastatur-Monitors 40. Der Tastatur-Monitor 40 enthält die Tastatur-Monitor- Logik 100, das Steuerregister 102, das Status-Register 104 und den Interrupt-Meldungs-Generator 106.
• Die Tastatur-Monitor-Logik 100 weist einen Takt-Eingang 111 zum Empfangen von Taktsignalen aus dem Digital-Interface 44, einen Tasten-Monitor-Aktivierungs-Eingang 108 zum Empfangen von Aktivierungssignalen aus dem Befehls-Register 105 des Digital-Interface 44, einen Ausgang 110, um dem Digital-Interface 44 die 6-Bit-Digital-Repräsentation eines gerade geschlossenen Tastatur-Schalter zuzuführen, und einen weiteren Ausgang 112 auf, um dem Digital-Interface 44 den bereits erwähnten Irgendeine-Taste-gedrückt-Hinweis zuzuführen. Der Tastatur-Monitor weist ferner die erste Gruppe von Eingängen 114, 116, 118, 120 und 122 auf, die mit den Anschlußstiften 60, 62, 64, 66 bzw. 68 verbunden sind. Ferner weist die Tastatur-Monitor-Logik die zweite Gruppe von Eingängen 124, 126, 128, 130 und 132 auf, die mit den Eingangs-Anschlußstiften 70, 72, 74, 76 bzw. 78 verbunden sind. Schließlich weist die Tastatur-Monitor-Logik einen Eingang 134 auf, der mit dem Ausgang 136 des Steuerregisters 102 verbunden ist, mittels dessen gesteuert wird, ob der sich Tastatur-Monitor 40 in der vollen oder Eingabe-/Ausgabe-Betriebsart befinden soll.
• Das Steuerregister 102 weist einen Eingang 138 auf, um Steuerdaten aus dem Register 102 lesen oder in dieses eingeben zu können. Das Steuerregister weist eine weiteren Eingang 140 auf, um die Sieben-Bit-Adresse des Steuerregisters zu empfangen, damit das Steuerregister in korrekter Weise programmiert werden kann, um den Tastatur-Monitor 40 in die volle oder Eingabe-/Ausgabe-Betriebsart zu versetzen. Wenn z.B. die erste Betriebsart gewählt ist, gibt der Ausgang 136 einen High-Pegel an den Eingang 134 der Tastatur-Monitor-Logik und einen High- Pegel an einen Eingang 142 des Interrupt-Generators 106 aus. Wenn der Tastatur-Monitor in der Eingabe-/Ausgabe-Betriebsart arbeiten soll, gibt das Steuerregister 102 am Ausgang 136 einen Low-Pegel an den Eingang 134 der Tastatur-Monitor-Logik und an den Eingang 142 des Interrupt-Generators 106 aus.
• Das Steuerregister 102 weist einen weiteren Ausgang 144, der mit dem Eingang 120 der Tastatur-Monitor-Logik verbunden ist, und einen Ausgang 146 auf, der mit dem Eingang 122 der Tastatur-Monitor-Logik verbunden ist. Wenn der Tastatur-Monitor in der Eingabe-/Ausgabe-Betriebsart arbeitet, geben diese Ausgange einen High-Logikpegel an die Eingänge 120 und 122 aus, falls diese Ausgänge als generelle Ausgänge verwendet werden, und aktivieren somit die Eingänge 120 und 122, die, wie bereits beschrieben, als generelle Ausgänge verwendet werden sollen.
• Das Steuerregister weist einen weiteren Ausgang 148 auf, der mit dem Interrupt-Generator 106 verbunden ist. Der Ausgang 148 ermöglicht eine Aktivierung des Interrupt-Generators 106, wenn sich der Tastatur-Monitor in der Eingabe-/Ausgabe-Betriebsart befindet, um den Interrupt-Generator 196 zu in die Lage zu versetzen, auf die Eingabe-Bedingungen an den Stiften 76 und 78 hin Interrupt-Meldungen zu erzeugen. Falls während der Eingabe-/Ausgabe-Betriebsart die Eingangsstifte 76 und 78 für andere Zwecke als die Erzeugung von Interrupt-Meldungen, wird der Interrupt-Generator 106 nicht durch den Ausgang 148 aktiviert. Der Interrupt-Generator 106 weist einen Ausgang 150 zum Ausgeben der Zwei-Bit-Interrupt-Meldungen auf. Der Ausgang 150 ist mit dem Digital-Interface 44 verbunden, um auf noch zu beschreibende Weise die Übermittlung einer Acht-Bit-Interrupt- Meldung an die digitale Steuereinrichtung 14 und den Mikroprozessor 16 zu veranlassen.
• Das Status-Register 104 weist ein Paar von Eingängen 152 und 154 auf, die mit Eingangsanschlüssen 76 bzw. 78 verbunden sind. Der Status-Generator 104 weist ferner einen Eingang 156 auf! mittels dessen er seine Sieben-Bit-Adresse empfangen kann und die darin enthaltene Status-Information lesen lassen kann, um die Stifte 76 und 78 über einen Ausgang 159 zu konditionieren. Der Ausgang 159 ist mit dem Digital-Interface 44 verbunden, so daß der Status des Status-Registers 104 von dem Mikroprozessor 16 gelesen werden kann.
• Fig. 4 zeigt den Teil des Kommunikationssystems gemäß der Erfindung, der innerhalb der Telefoneinheit 12 angeordnet ist. Im einzelnen zeigt Fig. 4 das Interrupt-Status-Register 104, das Steuerregister 102, das Tonsteuerregister 107, das Flüssigkristallanzeigepegel-Register 109 und das Befehls-Register 105, die bereits beschrieben worden sind.
• Das Digital-Interface 44 enthält die Format-Steuereinrichtung 45, einen Meldungs-Empfänger 160, einen Meldungs-Generator 162, eine Registerzugriffseinheit 164 und ein Flag-Setz-Register 166. Ferner ist in Fig. 4 der Interrupt-Generator 106 gezeigt, der mit dem Flag-Setz-Register 166 verbunden ist.
• Die Format-Steuereinrichtung 45 ist durch einen Acht-Bit-Parallel-Bus 168 mit dem Meldungs-Empfänger 160 verbunden. Der Meldungs-Empfänger 160 ist durch einen weiteren Acht-Bit-Parallel-Bus 170 mit der Registerzugriffseinheit 164 verbunden. Ferner ist die Registerzugriffseinheit 164 durch einen weiteren Acht-Bit-Parallel-Bus 172 mit dem Meldungs-Generator 162 verbunden, und der Meldungs-Generator 162 ist durch einen wiederum weiteren Acht-Bit-Parallel-Bus 174 mit der Format- Steuereinrichtung 45 verbunden. Um auf die Register zuzugreifen und um das Lesen des Register-Inhalts und das Schreiben von Daten in die Register zu ermöglichen, ist die Registerzugriffseinheit 164 mit dem Interrupt-Status-Register 104, dem Steuerregister 102, dem Tonsteuerregister 107, dem Flüssigkristallanzeigepegel-Register 109 und dem Befehis-Register 105 durch einen bidirektionalen Acht-Bit-Parallel-Bus 176 verbunden. Der Interrupt-Generator 106 ist durch einen Zwei-Bit- Parallel-Bus 178 und durch einen Konduktor 180 mit dem Flag- Setz-Register 166 verbunden. Die Format-Steuereinrichtung 45 schließlich ist durch einen Konduktor 182 mit einem Setz-Register 166 verbunden.
• Der Meldungs-Empfänger 160 enthält einen Fehlerdetektor 184 und einen Lese-Operations-Detektor 186. Wie noch beschrieben wird, detektiert der Fehlerdetektor 184 Fehler in den aus dem Mikroprozessor empfangenen Register-Zugriffs-Meldungen und veranlaßt als Antwort auf die Detektion eines Fehlers in einer Register-Zugriffs-Meldung den Meldungs-Generator 162 durch Zuführen eines Signals über die Leitung 188 dazu, eine Acht-Bit- Fehlermeldung zu erzeugen, die noch beschrieben wird.
• Der Lese-Detektor 186 detektiert, ob es sich bei einer Register-Zugriffs-Meldung um eine Register-Lese-Meldung handelt. Dabei detektiert der Lese-Detektor, ob das Bit 7 des zweiten Register-Zugriffs-Meldungs-Byte eine 1 oder eine 0 ist. Falls es eine 1 ist, aktiviert der Lese-Detektor den Meldungs-Generator 162 durch Ausgeben eines Signals über eine Leitung 190 zwecks Formatierung einer Lese-Respons-Meldung, die auf eine noch zu beschreibende Weise formatiert wird.
• Wenn die Telefoneinheit über den eingehenden IOM-2-Bus-Monitor-Kanal auf dem Bus-Konduktor 51 eine Register-Zugriffs- Meldung an der Format-Steuereinrichtung 45 empfängt, konvertiert die Format-Steuereinrichtung 45 die seriellen Bits der eintreffenden Meldung zu Acht-Bit- Parallel-Bit-Bytes. Wie bereits beschrieben, liegen die eintreffenden Meldungen in Seriell-Bit-Form vor, wobei sämtliche Acht-Bit-Bytes in aufeinanderfolgenden Rahmen empfangen werden. Das erste Byte enthält einen ersten Vier-Bit-Abschnitt, der die Vier-Bit- Adresse der Telefoneinheit aufweist, und einen zweiten Vier- Bit-Abschnitt, der durchgehend Nullen aufweist und angibt, daß es sich bei der eingehenden Meldung um eine Register-Zugriffs- Meldung handelt. Das von der Format-Steuereinrichtung empfangene zweite Byte enthält ein Einzel-Bit (Bit 7), das angibt, ob sich bei der Register-Zugriffs-Meldung um eine Register- Lese- oder eine Register-Schreib-Meldung handelt. Falls die Meldung eine Register-Lese-Meldung ist, detektiert der Lesedetektor 186 eine logische Eins als Bit 7 des zweiten Byte und aktiviert den Meldungs-Generator 162 zum Erzeugen einer Lese- Respons-Meldung. Die verbleibenden sieben Bits des zweiten Byte enthalten die Sieben-Bit-Adresse des dem Zugriff unterliegenden Registers. Der Meldungs-Empfänger 160 übermittelt die Sieben-Bit-Adresse des für den Zugriff vorgesehenen Registers über den Acht-Bit-Parallel-Bus 170 an die Registerzugriffseinheit 164. Die Registerzugriffseinheit dekodiert dann die Sieben-Bit-Adresse des für den Zugriff vorgesehenen Registers und versieht das für den Zugriff vorgesehene Register über den Acht-Bit-Parallel-Bus 176 mit einem Zugriffssignal. Dieses aktiviert das für den Zugriff vorgesehene Register für das Lesen seines Inhalts. Die Registerzugriffseinheit 164 empfängt den Inhalt des dem Zugriff unterliegenden Registers über den bidirektionalen Bus 176 und übermittelt ihn über den Acht-Bit-Parallel-Bus 172 an den Meldungsgenerator. Der Meldungsgenerator erzeugt dann eine Lese-Respons-Meldung, die das nachfolgend in Tabelle 3 gezeigt Format aufweist. Tabelle 3 Lese-Respons-Meldung-Format
• Wie aus der obigen Tabelle 2 ersichtlich ist, enthält die Lese-Respons-Meldung mindestens zwei Bytes. Das erste Byte (Byte 0) weist einen ersten Vier-Bit-Abschnitt, der die Vier- Bit-Adresse der Telefoneinheit enthält, und einen zweiten Vier-Bit-Abschnitt auf, der durchgehend Nullen enthält und angibt, daß die Lese-Respons-Meldung als Reaktion auf eine Register-Zugriffs-Meldung erfolgt. Das zweite Byte und die nachfolgenden Bytes der Lese-Respons-Meldung enthalten das Daten-Feld des bestimmten gerade gelesenen Registers. Bei Einzel-Byte-Registern ist das Daten-Feld ein Byte lang. Bei Mehr-Byte-Registern beträgt die Länge des Daten-Feldes so viele Bytes, wie das Register tief ist. Der Meldungs-Generator 162 übermittelt in Reihe die Lese-Respons-Bytes an die Format- Steuereinrichtung, wobei die Bits eines jeden Lese-Respons- Meldungs-Byte parallel über den Acht-Bit-Parallel-Bus 174 geschickt werden. Die Format-Steuereinrichtung 45 konvertiert die Parallel-Bits eines jeden der Lese-Respons-Meldungs-Bytes in serielle Bits und plaziert jedes der Bytes innerhalb des ausgehenden Monitor-Kanals des IOM-2-Busses auf dem ausgehenden Bus-Konduktor 53 Nachdem sämtliche der Lese-Respons-Meldungs-Bytes in aufeinanderfolgenden Rahmen ausgegeben worden sind, versetzt der Meldungs-Generator für die nächsten beiden folgenden Rahmen den Monitor-Kanal in den betriebslosen Zustand, um dem Mikroprozessor anzuzeigen, daß die Lese-Respons- Meldung abgeschlossen worden ist.
• Falls es sich bei der eintreffenden Register-Zugriffs-Meldung um eine Register-Schreib-Meldung handelt, detektiert der Lese- Detektor 186 eine 0 in dem Bit 7 des zweiten Byte der Register-Schreib-Meldung und aktiviert den Meldungs-Generator 162 nicht. Die Sieben-Bit-Adresse des für den Zugriff vorgesehenen Registers wird dem Meldungs-Empfänger 160 und dann der Registerzugriffseinheit 164 übermittelt, und zwar über den Acht- Bit-Parallel-Bus 170. Die Registerzugriffseinheit 164 dekodiert dann die Adresse des für den Zugriff vorgesehenen Registers und versieht dieses Register über den bidirektionalen Acht-Bit-Parallel-Bus 176 mit einem Zugriffssignal, um einen Zugriff auf das bestimmte Register zu ermöglichen. Nachdem nun das für den Zugriff vorgesehene Register aktiviert ist, werden die folgenden Daten-Bits der Register-Schreib-Meldung, die durch die der Format-Steuereinrichtung 45 von Seriell-Bit- zu Parallel-Bit-Form konvertiert worden sind, von dem Meldungs- Empfänger 160 an die Registerzugriffseinheit 164 und dann an das bestimmte Register übermittelt, das die Daten empfangen soll. Nachdem die Register-Schreib-Meldung abgeschlossen worden ist, versetzt der Mikroprozessor den eingehenden Monitor- Kanal für zwei folgende Rahmen in den betriebsiosen Zustand, um der Format-Steuereinrichtung 45 anzuzeigen, daß die Register-Schreib-Meldung abgeschlossen worden ist.
• Wie bereits erwähnt, detektiert der Fehler-Detektor 184 Fehler in den Register-Zugriffs-Meldungen. Wenn der Fehler-Detektor 184 einen Fehler in einer Register-Zugriffs-Meldung detektiert, veranlaßt er den Meldungs-Generator 162 dazu, durch Ausgeben eines Signals über die Leitung 188 eine Fehler-Meldung zu erzeugen. Die Fehlermeldung ist eine vorbestimmte Acht-Bit-Einzel-Byte-Meldung, die mit den Bits parallel an die Format-Steuereinrichtung 45 übermittelt wird. Die Format-Steuereinrichtung 45 konvertiert dann die parallelen Bits der Fehlermeldung in serielle Bits und plaziert diese Bits seriell auf den abgehenden Monitor-Kanal des IOM-2-Busses auf dem abgehenden Bus-Konduktor 53.
• Die Fehlermeldung wird für jeden der drei Fehler-Zustände erzeugt. Der erste Zustand ist derjenigeäm dem die Register- Schreib-Meldung empfangen wird und darauf nicht die Adresse und die korrekte Anzahl von Daten-Bytes folgt. In diesem Fall führt der Meldungs-Generator die Fehlermeldung in dem abgehenden Monitor-Kanal zurück und versetzt die Format-Steuereinrichtung in einen Rücksetz-Zustand, in dem diese auf den Start der nächsten Meldung wartet. Der zweite Zustand ist derjenige, in dem das erste Byte einer Register-Lese-Meldung empfangen wird und darauf eine Übertragungs-Ende-Information folgt, d.h. zwei aufeinanderfolgende Rahmen, während derer sich der Monitor-Kanal im betriebsiosen Zustand befindet. In diesem Fall führt der Meldungs-Generator die Fehlermeldung zurück und veranlaßt die Format-Steuereinrichtung dazu, den Rücksetz- Zustand zu durchlaufen. Der dritte und letzte Zustand ist derjenige, wenn mehr als zwei Bytes in einer Register-Lese- Meldung empfangen werden. In diesem Fall führt der Meldungs- Generator die Fehler-Meldung in dem abgehenden Monitor-Kanal des IOM-2-Busses zurück und veranlaßt die Format-Steuereinrichtung dazu, die Lese-Operation zu verlassen.
• Schließlich, wie bereits erwähnt, detektiert der Interrupt- Generator 106 die Interrupt-Zustände an den beiden Eingangsstiften des Tastatur-Monitors, wenn der Tastatur-Monitor auf die Eingabe-/Ausgabe-Betriebsart programmiert ist. Beim Detektieren einer Zustandsveränderung an einem dieser Eingangsstifte, was auf einen Interrupt-Zustand hinweist, erzeugt der Interrupt-Generator 106 einen Zwei-Bit-Hinweis auf den Interrupt-Zustand und übermittelt den Hinweis über den Zwei-Bit- Parallel-Bus 178 an das Flag-Setz-Register. Der Zwei-Bit-Interruptzustands-Hinweis gibt an, an welchem Eingangsstift der Interrupt-Zustand verursacht wurde. Bei Empfang des Zwei-Bit- Interruptzustands-Hinweises setzt das Flag-Setz-Register 166 ein internes Flag und übermittelt dann den Zwei-Bit-Interruptzustands-Hinweis über den Zwei-Bit-Parallel-Bus 192 an den Meldungs-Generator 162. Der Meldungs-Generator 162 erzeugt bei Empfang des Interruptzustands-Hinweises eine Interrupt-Meldung. Bei der Interrupt-Meldung handelt es sich vorzugsweise um eine Einzel-Byte-Acht-Bit-Meldung, bei der ein erster Vier- Bit-Abschnitt die Vier-Bit-Adresse der Telefoneinheit enthält und der zweite Vier-Bit-Abschnitt die Quelle des Interrupt- Zustandes angibt. Die Angabe der Quelle des Interrupt-Zustandes informiert darüber, an welchem Tastatur-Monitor-Eingangsanschluß der Interrupt-Zustand verursacht wurde. Ferner - obwohl dies nicht gezeigt ist - kann auch der Audio-Prozessor Interrupt-Zustände erzeugen, und in diesem Fall enthält der zweite Abschnitt der Interrupt-Meldung einen Vier-Bit-Code, der angibt, daß der Interrupt-Zustand seinen Ursprung innerhalb des Audio-Prozessors hat. Ein derartiger Interrupt-Zustand kann z.B. durch Grenzwert-Überströmungen innerhalb des Audio-Prozessors erzeugt werden.
• Die Acht-Bit-Einzel-Byte-Interrupt-Meldung wird dann über den Acht-Bit-Parallel-Bus 174 an die Format-Steuereinrichtung 45 übermittelt. Dann konvertiert die Format-Steuereinrichtung 45 die parallelen Bits in serielle Bits und plaziert die Bits des Einzel-Byte-Interrupt-Meldungs-Byte seriell innerhalb des Monitor-Kanals des IOM-2-Busses auf den abgehenden Bus-Konduktor 53.
• Vorzugsweise ist der Mikroprozessor derart ausgelegt, daß er eine Bestätigungsmeldung zur Bestätigung des Empfangs der Interrupt-Meldung ausgibt. Zu diesem Zweck weist der IOM-2-Bus einen Einzel-Bit-MR-Kanal auf, der durch den Mikroprozessor zur Bestätigung des Empfangs der Interrupt-Meldung aktiviert wird. Der aktive Zustand des MR-Kanals wird über den eingehenden Bus-Konduktor 53 von der Format-Steuereinrichtung 45 wahrgenommen und an das Flag-Setz-Register 166 übermittelt, welches dann das Interrupt-Flag löscht. Das Flag-Setz-Register 166 veranlaßt dann über die Leitung 180 die Übermittlung der Interrupt-Bestätigung an den Interrupt-Generator, um ein Rücksetzen des Interrupt-Generators zu bewirken.
• Obwohl eine bestimmte Ausführungsform der vorliegenden Erfindung gezeigt und beschrieben wurde, können Modifikationen vorgenommen werden, und somit sind sämtliche unter den Umfang der Erfindung fallenden Modifikationen und Anderungen durch die folgenden Ansprüche geschützt.

Claims (21)

1. Kommunikationssystem zur Anordnung in einem System des Typs, der einen Mikroprozessor und eine extern von dem Prozessor angeordnete Einrichtung aufweist, die Mehrfach- Bit-Adressen aufweist und mehrere Register zum Speichern von Daten-Bits enthält, wobei jedes Register eine einzigartige Mehrfach-Bit-Adresse aufweist, der Mikroprozessor durch einen seriellen Bus mit der externen Einrichtung verbunden ist, das Kommunikationssystem dem Mikroprozessor einen Zugriff auf die Register ermöglicht und wobei das Kommunikationssystem versehen ist mit:

einer in dem Mikroprozessor angeordneten Meldungsgeneratoreinrichtung zum Erzeugen einer Registerzugriffsmeldung, die erste und zweite Mehrfach-Bit-Bytes aufweist, wobei das erste Byte eine erste Anzahl von Bits, die die Mehrfach-Bit-Adresse der externen Einrichtung enthalten, und eine zweite Anzahl von Bits aufweist, die die Meldung als eine Registerzugriffsmeldung identifizieren, und wobei das zweite Byte ein Einfach-Bit, das die Meldung als eine Register-Lese- oder Register-Schreib-Meldung identifiziert, und eine dritte Gruppe von Bits aufweist, die die Mehrfach-Bit-Adresse des dem Zugriff unterzogenen Registers definiert;

einer mit dem Mikroprozessor verbundenen Sendereinrichtung für das serielle Übertragen der ersten und der zweiten Mehrfach-Bit-Bytes über den seriellen Bus;

einer in der externen Einrichtung angeordneten und mit dem seriellen Bus verbundenen Empfängereinrichtung zum Empfangen der Registerzugriffsmeldung; und

einer Registerzugriffseinrichtung, die zwischen der Empfängereinrichtung und den Registern angeschlossen ist und auf die dritte Gruppe von Bits reagiert, indem sie das dem Zugriff unterzogene Register entsprechend der durch die dritte Gruppe von Bits definierten Mehrfach-Bit-Registeradresse aktiviert.

2. System nach Anspruch 1, ferner mit einer Formatierungseinrichtung, die die Empfängereinrichtung mit dem seriellen Bus verbindet, um die Seriell-Bytes zu Parallel-Bytes zu konvertieren.

3. System nach Anspruch 2, bei dem die Sendereinrichtung derart ausgebildet ist, daß sie die ersten und die zweiten Bytes innerhalb eines vorbestimmten Kanals übermittelt, und bei dem die Formatierungseinrichtung derart ausgebildet ist, daß sie die Bytes aus dem vorbestimmten Kanal empfängt.

4. System nach Anspruch 3, bei dem die Meldungsgeneratoreinrichtung derart ausgebildet ist, daß sie im Anschluß an die Registerzugriffsmeldung, wenn diese eine Register- Schreib-Meldung ist, eine Datenmeldung erzeugt, die mindestens ein Mehrfach-Bit-Daten-Byte enthält, wobei die Sendereinrichtung derart ausgebildet ist, daß sie die Datenmeldung innerhalb des vorbestimmten Kanals über den seriellen Bus übermittelt, und wobei die Registerzugriffseinrichtung derart ausgebildet ist, daß sie die Datenmeldung an das dem Zugriff unterzogene Register übermittelt.

5. System nach Anspruch 3, bei dem die externe Einrichtung einen Meldungsgenerator aufweist, der eine Lese-Reaktions- Meldung erzeugt, wenn die Registerzugriffsmeldung eine Register-Lese-Meldung ist.

6. System nach Anspruch 5, bei dem der Meldungsgenerator mit der Formatierungseinrichtung verbunden ist und bei dem die Formatierungseinrichtung derart ausgebildet ist, daß sie die Lese-Reaktions-Meldung innerhalb des vorbestimmten Kanals auf den seriellen Bus plaziert.

7. System nach Anspruch 6, bei dem der Meldungsgenerator mit der Empfängereinrichtung verbunden ist und bei dem die Empfängereinrichtung derart ausgebildet ist, daß sie den Meldungsgenerator so aktiviert, daß dieser auf das Einfach-Bit hin, das die Registerzugriffsmeldung als eine Lese-Meldung identifiziert, die Lese-Reaktions-Meldung erzeugt.

8. System nach Anspruch 7, bei dem der Meldungsgenerator mit der Registerzugriffseinrichtung verbunden ist, um den Inhalt des dem Zugriff unterzogenen Registers zu empfangen und somit die Register-Lese-Meldung zu erzeugen.

9. System nach Anspruch 6, bei dem die Lese-Reaktions-Meldung das erste Byte und mindestens ein zusätzliches Byte aufweist, das den Inhalt des dem Zugriff unterzogenen Registers enthält.

10. System nach Anspruch 5, bei dem die Empfängereinrichtung derart ausgebildet ist, daß sie Fehler in den Registerzugriffsmeldungen detektiert, und bei dem der Meldungsgenerator derart ausgebildet ist, daß er als Reaktions darauf, daß die Empfängereinrichtung einen Fehler in einer der Registerzugriffsmeldungen detektiert, eine vorbestimmte Fehlermeldung erzeugt.

11. System nach Anspruch 10, bei dem der Meldungsgenerator mit der Formatierungseinrichtung verbunden ist und bei dem die Formatierungseinrichtung derart ausgebildet ist, daß sie die Fehlermeldung innerhalb des vorbestimmten Kanals auf den seriellen Bus setzt.

12. System nach Anspruch 11, bei dem die Fehlermeldung eine Mehrfach-Bit-Einfach-Byte-Meldung ist.

13. System nach Anspruch 10, bei dem die Empfängereinrichtung derart ausgebildet ist, daß sie den Meldungsgenerator zum Erzeugen der Fehlermeldung veranlaßt, wenn die Empfängereinrichtung detektiert, daß die Register-Schreib-Meldung die dritte Gruppe von Bits nicht enthält.

14. System nach Anspruch 101 bei dem die Empfängereinrichtung derart ausgebildet ist, daß sie den Meldungsgenerator zum Erzeugen der Fehlermeldung veranlaßt, wenn die Empfängereinrichtung detektiert, daß die Register-Lese-Meldung das zweite Byte nicht enthält.

15. System nach Anspruch 10, bei dem die Empfängereinrichtung derart ausgebildet ist, daß sie den Meldungsgenerator zum Erzeugen der Fehlermeldung veranlaßt, wenn die Empfängereinrichtung detektiert, daß die Register-Lese-Meldung mehr Bytes als die ersten und zweiten Bytes enthält.

16. System nach Anspruch 5, bei dem die externe Einrichtung eine zum Detektieren eines Interrupt-Zustandes vorgesehene Einrichtung aufweist, die mit dem Meldungsgenerator verbunden ist, um den Meldungsgenerator zu veranlassen, auf die Detektion eines Interrupt-Zustandes hin eine Interrupt-Meldung zu erzeugen.

17. System nach Anspruch 16, bei dem der Meldungsgenerator mit der Formatierungseinrichtung verbunden ist und bei dem die Formatierungseinrichtung derart ausgebildet ist, daß sie die Interrupt-Meldung innerhalb des vorbestimmten Kanals auf den seriellen Bus setzt.

18. System nach Anspruch 17, bei dem die Interrupt-Meldung eine Mehrfach-Bit-Einfach-Byte-Meldung ist, die einen ersten Abschnitt, der die Adresse der externen Einrichtung enthält, und einen zweiten Abschnitt aufweist, der die Quelle des Interrupt-Zustandes definiert.

19. System nach Anspruch 16, bei dem die externe Einrichtung ferner eine Flag-Setz-Einrichtung aufweist, die die zum Detektieren eines Interrupt-Zustandes vorgesehene Einrichtung mit dem Meldungsgenerator verbindet, um auf die Detektion eines Interrupt-Zustandes hin ein Interrupt-Flag zu setzen.

20. System nach Anspruch 19, bei dem der Mikroprozessor derart ausgebildet ist, daß er eine Bestatigungsmeldung zur Bestätigung der Interrupt-Meldung liefert, und bei dem die Flag-Setz-Einrichtung derart ausgebildet ist, daß sie auf den Empfang der Bestätigungsmeldung hin das Interrupt-Flag rücksetzt.

21. System nach Anspruch 20, bei dem die Bestätigungsmeldung eine 1-Bit-Meldung innerhalb eines zweiten vorbestimmten Kanals auf dem seriellen Bus ist.