JPH088845A - 集積回路外部のデジタル信号の中間データ処理を選択的に可能化するためのシステム - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 データ処理方法が変わるごとに新しいコント
ローラを設計しなくてもよい、内部データ処理能力にあ
まり依存しない設計のコントローラを提供する。 【構成】 システム１０は集積回路外部のデジタル信号
の中間データ処理を選択的に可能にし、トランスコーダ
１０１とそれに接続されたコーデック１０２とＩＣ外部
に位置するデータプロセッサとを含む。プログラマブル
スイッチはストローブ信号に応答してトランスコーダ１
０１とコーデック１０２との間でデジタル信号を切換え
てＩＣから外部プロセッサへのデータ経路に送る。デジ
タル信号はＩＣ内でフォーマット化されて外部プロセッ
サによって処理される。外部で処理されたデジタル信号
は外部プロセッサからデータ経路を介してＩＣに戻され
る。その後、デジタル信号はＩＣ内で再フォーマット化
されてＩＣによってさらに処理される。

Description

【発明の詳細な説明】

【０００１】

【発明の背景】本発明は電気通信コントローラ（つまり
ＩＣ）に関し、より特定的には、かかるコントローラの
ための外部中間データ処理に関する。

【０００２】

【関連技術分野の歴史】現在、コードレス電話産業は拡
大途上にあり、過渡期を迎えている。いくつかのコード
レス電話システム用の基準が既に開発されているが、こ
れらの既存の基準にはどれもタイプの異なるデータ処理
が必要である。

【０００３】さらに、拡大するコードレス電話産業に適
合するためには、各国でデータ処理用の新しいシステム
基準が必要である。現在、英国およびいくつかのヨーロ
ッパの国で広く用いられている基準には、デジタル技術
用のコードレス電話ジェネレーション２（ＣＴ２）規格
がある。ＣＴ２はヨーロッパにおける暫定的な基準とし
て欧州電気通信基準機構（ＥＴＳＩ）に承認されてい
る。残念なことに、すべての国々が同一の基準を受入れ
ているわけではない。たとえば、米国はＣＴ２とは異な
る基準に従っている。

【０００４】現在、電気通信業界で用いられてるコード
レス電話コントローラ、たとえばアドバンスト・マイク
ロ・ディバイシズ（ＡＭＤ）製造のＡｍ７９Ｃ４１０コ
ントローラ（つまりＩＣ）はデータの内部処理を行な
う。データ処理が内部で行なわれるため、コントローラ
は必要事項や基準が変わるたびにその新しい規格および
基準にデータ処理が適合するように再設計されなければ
ならない。新しいコントローラの再設計および製造には
コストがかかり、多くの時間を必要とする。さらに、旧
式のコントローラを過剰に在庫しないようにするため
に、製造ロットの規模の計算は慎重に行なわなくてはな
らない。

【０００５】内部データ処理能力に深く依存しないコン
トローラを入手することには独特の利点がある。もしコ
ントローラのデータ処理を新しいコントローラを再設計
しかつ製造せずにアップグレートすることができれば、
より大量のコントローラを製造することができ、これに
よりユニット当りのコストを下げることができる。さら
に、今後とも変化する規格および基準に適合するよう
に、コントローラのデータ処理能力をより頻繁にアップ
グレートすることができる。内部データ処理能力に深く
依存しない設計のコントローラを提供することによっ
て、データ処理実現が新しくなるごとに新しいコントロ
ーラを設計する必要性が排除される。本発明はこれらの
利点を有するコントローラを提供する。

【０００６】

【発明の概要】実施例では、本発明は外部データ処理用
の方法およびシステムを含む。かかる実施例の１つで
は、本発明は集積回路（ＩＣ）外部のデジタル信号の中
間データ処理を選択的に可能にするためのシステムであ
る。このシステムはトランスコーダとトランスコーダに
接続されたコーデックとを含む。このシステムはさら
に、ＩＣの外部に位置するデータプロセッサを含む。さ
らに、このシステムは、トランスコーダとコーデックと
の間で送信されたデジタル信号を外部データプロセッサ
へ選択的に切換えて、デジタル信号の外部処理を行なう
手段を含む。このシステムはさらに、外部で処理された
デジタル信号をＩＣに戻すための手段を含む。

【０００７】本発明は、以下の明細書とともに添付の図
面を参照することによってよりよく理解され、かつ本発
明の数多くの目的および利点が当業者により明らかとな
る。

【０００８】

【実施例】本発明の好ましい実施例は図１に示されるよ
うにコントローラ１０において実現され得る。たとえ
ば、コントローラ１０はアドバンスト・マイクロ・ディ
バイシズ（ＡＭＤ）製造のＡｍ７９Ｃ４１０Ａ ＣＴ２
であってもよい。コントローラ１０の以前のタイプのも
の（Ａｍ７９Ｃ４１０）は、特開平６−１６９２８０
（１９９３年７月８日出願、発明の名称『集積回路およ
びコードレス電話』、発明者グリックら（Gulick et a
l. ））により詳細に記載されており、この出願はここ
に引用例により援用される。

【０００９】図１ないし図５を参照すると、データ処理
用コントローラが一般に１０で示される。このコントロ
ーラはたとえばＡｍ７９Ｃ４１０Ａ ＣＴ２コントロー
ラであってもよく、または他のコントローラであっても
よい。このコントローラは一般にトランスコーダ１０２
とコーデック１０１とを含む。

【００１０】次に図６を参照すると、コントローラ２０
の例示的な以前のタイプのものが示され、このコントロ
ーラはＡＤＰＣＭコーデック装置８４を含む。適応差分
パルスコード変調（ＡＤＰＣＭ）は、標準的ＰＣＭコー
ド化されたテレコム音声信号中の２つの連続した音声サ
ンプルの差を計算する音声コード化方法である。コーダ
／デコーダ（コーデック）はデジタル信号をアナログ信
号に変換し、かつアナログ信号をデジタル信号に変換す
る。図６のＡＤＰＣＭコーデック８４は一般に、ＡＤＰ
ＣＭ入力８６と、ＡＤＰＣＭ出力８８と、コーデック入
力９２とコーデック出力９０とを含む。ＡＤＰＣＭ出力
８８とＡＤＰＣＭ入力８６とは音声マルチプレクサ１１
６と通信する。マルチプレクサは２つ以上の信号が通信
回路を介して進むことができる電子回路である。音声マ
ルチプレクサ１１６は公衆交換電話網（ＰＳＴＮ）イン
タフェース１１４との間、およびマイクロホン／スピー
カ１１２との間で信号を送信する。

【００１１】さらに図６を参照して、ＣＴ２共同無線イ
ンタフェース（ＣＡＩ）１０９はコーデック出力９０を
受信し、かつコーデック入力９２に信号を送信する。Ｃ
Ｔ２ＣＡＩ１０９は、アンテナ１１８を含む無線周波数
（ＲＦ）トランシーバ１１７のためにＣＴ２フォーマッ
ト化を行なう。コントローラ１０はまた、外部回路が使
用できるようにＰＣＭクロック信号（ＰＣＭＣＬＫ）を
与える。ＡＤＰＣＭコーデック８４はすべてのデータ処
理を内部で行ない、外部中間データ処理にはアクセスを
与えない。

【００１２】次に図７を参照して、本発明の好ましい実
施例に従えば、ＡＤＰＣＭコーデック８４は、図７に示
されるトランスコーダ１０２およびコーデック１０１と
なる。図７の実施例はさらに、トランスコーダ１０２と
コーデック１０１との間で送信されたデジタル信号が外
部中間データ処理のためにどのように切換えられるかを
示す。コントローラ１０はまた、外部回路が使用できる
ように、８ｋＨｚクロック信号（ＣＬＫ８Ｋ）１１０
と、ＰＣＭＣＬＫ信号１０８と、ストローブ１０６とを
与える。トランスコーダ１０２とコーデック１０１とが
コントローラ内部で物理的に分離しているため、外部中
間データ処理をたとえば外部ＤＳＰ１３０などの外部回
路によって行なう能力が与えられる。

【００１３】図７をさらに参照して、好ましい実施例に
おける外部中間データ処理は、トランスコーダ１０２と
コーデック１０１との間で送信されたデジタル信号を切
換える能力を与えることによって実現される。送信され
たデジタル信号はプログラマブルスイッチ９４を用いる
ことによって切換えられる。もしプログラマブルスイッ
チ９４が閉じていれば、デジタル信号の全処理はコント
ローラ１０内部で行なわれる。しかし、もしプログラマ
ブルスイッチ９４が開いていれば、トランスコーダ１０
２とコーデック１０１との間のデジタル信号は外部ＤＳ
Ｐ１１２へ切換えられて、外部中間データ処理が行なわ
れる。トランスコーダ１０２またはコーデック１０１の
いずれかから切換えられたデジタル信号は、マルチプレ
クスされたピンＡ３（ＰＣＭＯＵＴ）を用いて１０３に
おいて外部回路によってアクセスされる。外部回路が一
旦適切なデータ処理を行なえば、処理されたデジタル信
号はマルチプレクスされたピンＡ２（ＰＣＭＩＮ）を用
いて１０４においてコントローラ１０の中へ再び挿入さ
れる。

【００１４】図７をさらに参照して、好ましい実施例中
の外部中間データ処理は、たとえば守秘／暗号化操作、
構内通信操作、または送受器ハンドフリー専用操作など
の特徴を有する外部回路を実現することができる。外部
中間データ処理によって、新しいまたは異なるデータ処
理概念ごとに新しいコントローラを作る必要がない新し
いデータ処理特徴を実現することができる。

【００１５】次に図８を参照すると、本発明の好ましい
実施例のコーデック１０１とトランスコーダ１０２との
概略図がより詳細に示される。この実施例では、トラン
スコーダ１０２はＰＣＭおよびデジタルストリームの処
理をサポートする。パルスコード変調（ＰＣＭ）はアナ
ログ音声信号をデジタルビットストリームにエンコード
する最も一般的な方法である。まず、音声会話の振幅が
パルス振幅変調（ＰＡＭ）手順においてサンプリングさ
れる。その後、この振幅は２進（デジタル）数（つまり
０と１）にコード化（量子化）される。適応差分パルス
コード変調（ＡＤＰＣＭ）は、標準的ＰＣＭコード化さ
れたテレコム音声信号中の２つの連続した音声サンプル
間の差を計算する音声コード化方法である。トランスコ
ーダ１０２はＰＣＭデジタル信号ストリームについて以
下のフォーマット、つまりＡ法則、μ法則およびリニア
フォーマットをサポートする。

【００１６】さらに図８を参照すると、好ましい実施例
のトランスコーダ１０２は、ＡＤＰＣＭデコーダ２０
６、ノイズサプレッサ２０８、Ｒｘ（受信）減衰器２１
０、第１の加算器２１２、トーンジェネレータ２１４、
Ｔｘ（送信）減衰器２２８、第２の加算器２３０、ＡＤ
ＰＣＭエンコーダ２３２、Ａ／μ法則ＰＣＭデコーダ２
３６、Ａ／μ法則ＰＣＭエンコーダ２３４、Ａ／μ法則
／リニアＰＣＭデコーダ２３８、Ａ／μ法則／リニアＰ
ＣＭエンコーダ２４２、トランスコーダ入力ポート経路
２４６、トランスコーダ出力ポート経路２５０、ＡＤＰ
ＣＭ−Ａ／μ法則経路２５４、Ａ／μ法則−ＡＤＰＣＭ
経路２５６、およびループバック２ ２５８から構成さ
れる。

【００１７】図８をさらに参照して、好ましい実施例で
は、コーデック１０１はデジタル信号をアナログ信号
に、かつアナログ信号をデジタル信号に変換するのに必
要な動作を行なう。この実施例のコーデックは、ローパ
スフィルタ（ＬＰＦ）２１６、補間器２１８、Ｄ／Ａコ
ンバータ２２０、リニアＰＣＭエンコーダ２４４、Ａ／
Ｄコンバータ２２２、デシメータ２２４、ハイパスフィ
ルタ（Ｈｐｆ）、ローパスフィルタ（Ｌｐｆ）、直流リ
ジェクタ（ＤＣ）２２６、リニアＰＣＭエンコーダ２４
０、コーデック出力ポート経路２４８、およびコーデッ
ク入力経路２５２から構成される。

【００１８】図８をさらに参照して、好ましい実施例の
トランスコーダ１０２は次のフォーマット、つまり１秒
当り３２キロバイト（ｋｂｐｓ）ＡＤＰＣＭと、５１２
ヘルツ（Ｈｚ）Ａ法則、μ法則で動作する６４ｋｂｐｓ
と、１２８ｋｂｐｓリニアＰＣＭとのフォーマットのデ
ジタル信号データストリームを受信する。３２ｋｂｐｓ
ＡＤＰＣＭデジタル信号ストリームはＡＤＰＣＭフォ
ーマットであり、ＡＤＰＣＭデータストリームをリニア
デジタル信号フォーマット（デジタル信号）に変換する
ＡＤＰＣＭデコーダ２０６によって受信される。６４ｋ
ｂｐｓデータストリームはＡ法則またはμ法則のいずれ
かのＰＣＭフォーマットでなければならず、受信したデ
ータストリームをリニアデジタル信号フォーマット（デ
ジタル信号）に変換するＡ／μ法則ＰＣＭデコーダ２３
６によって受信される。ＡＤＰＣＭデコーダ２０６から
のデジタル信号は、ノイズサプレッサ２０８とＲｘ（受
信された）減衰器２１０とによって受信される。ノイズ
サプレッサ２０８はデジタル信号を分析し、もしそのデ
ジタル信号が人間の音声でなければ（つまりノイズであ
れば）デジタル信号をミュートするように適切な信号を
出力する。Ａ／μ法則ＰＣＭデコーダ２３６からのデジ
タル信号はまた、Ｒｘ減衰器２１０によって受信され
る。Ｒｘ減衰器２１０は一定量の損失をデジタル信号の
振幅に作り出すことによって受信したデジタル信号を減
衰する。Ｒｘ減衰器２１０はプログラマブルであり、ノ
イズサプレッサ２０８の影響を受ける。加算器２１２
は、トーンジェネレータ２１４によって発生したトーン
とＲｘ減衰器２１０から受信したデジタル信号との和を
とる。加算器２１２からの出力は音声にトーンを加えた
デジタル信号であり、ローパスフィルタ２１６またはＡ
／μ法則／リニアＰＣＭエンコーダ２４２（トランスコ
ーダ出力ポート経路２５０を介して）のいずれかによっ
て受信される。ローパスフィルタ２１６は、デジタル信
号のデジタル−アナログ変換の前にデジタル信号スペク
トルの形状を操作する。ローパスフィルタ２１６からの
出力は補間器２１８によって受信される。補間器２１８
は、デジタル信号のデジタル−アナログ変換の間の解像
度が向上するようにサンプリングレートをより高い周波
数に上げる。補間器２１８からの出力はデジタル信号を
アナログ波形表現に変換するＤ／Ａコンバータ２２０に
よって受信される。

【００１９】図８をさらに参照して、好ましい実施例に
おいてはアナログ波形はＡ／Ｄコンバータ２２２によっ
て受信され、リニアデジタル信号表現（デジタル信号）
に変換される。デジタル信号は、デジタル信号のサンプ
リングレートを約３２キロヘルツ（ｋＨｚ）に減少させ
るデシメータ２２４によって受信される。デシメータ２
２４からの出力はＨｐｆ、Ｌｐｆおよび直流リジェクタ
２２６によって受信される。ブロック２２６内のハイパ
スフィルタは約３．９キロヘルツ（ｋＨｚ）で周波数を
切断し、ブロック２２６内のローパスフィルタは約６０
ヘルツ（Ａ／Ｃタイプのインタフェースについて）で周
波数を切断する。ブロック２２６内の直流リジェクタは
いかなる直流オフセットも取除く。Ｈｚｐｆ、Ｌｐｆお
よび直流リジェクタ２２６からの出力は、Ｔｘ（送信）
減衰器２２８（Ｔｘ）またはリニアＰＣＭエンコーダ２
４０（コーデック出力ポート経路１４８を介して）によ
って受信される。Ｔｘ減衰器２２８はデジタル信号用の
利得制御を行ない、かつプログラマブルである。Ｔｘ減
衰器２２８からの出力は加算器２３０によって受信され
る。加算器２３０はトーンジェネレータ２１４からのデ
ジタル信号をＴｘ減衰器２２８から受信したデジタル信
号に加える。加算器２３０からの出力信号は、ＡＤＰＣ
Ｍエンコーダ２３、Ａ／μ法則ＰＣＭエンコーダ２３
４、またはＲｘ減衰器２１０（２５８でループバック２
を介して）によって受信される。ＡＤＰＣＭエンコーダ
２３２はデジタル信号を３２ｋｂｐｓで動作するＡＤＰ
ＣＭフォーマットに変換する。Ａ／μ法則ＰＣＭエンコ
ーダ２３４はデジタル信号を５１２ｋＨｚの周波数で６
４ｋｂｐｓで動作するＡ法則またはμ法則のいずれかの
ＰＣＭフォーマットに変換する。ＡＤＰＣＭからＡ／μ
法則への経路２５４は、ＡＤＰＣＭデコーダ２６０から
のデジタル信号を５１２ｋＨｚの周波数で６４ｋｂｐｓ
で動作するＡ法則またはμ法則のいずれかのＰＣＭフォ
ーマットに変換する能力を与える。Ａ／μ法則からＡＤ
ＰＣＭへの経路２５６は、Ａ／μ法則ＰＣＭデコーダ２
３４からのデジタル信号を３２ｋｂｐｓで動作するＡＤ
ＰＣＭ信号に変換する能力を与える。

【００２０】図８をさらに参照して、外部回路によるデ
ジタル信号の中間データ処理は、トランスコーダ１０２
のポート経路２５０とコーデック１０１のポート経路２
５２とを接続し、かつトランスコーダ１０２のポート経
路２４６とコーデック１０１のポート経路２４８とを接
続することによって好ましい実施例において実現され
る。

【００２１】図８をさらに参照して、好ましい実施例の
コーデック出力ポート経路２４８によって、外部データ
処理のためにトランスコーダ１０２の前にデジタル信号
を切換えることが可能となる。コーデック出力ポート経
路２４８にはリニアＰＣＭエンコーダ２４０が設けら
れ、リニアＰＣＭエンコーダ２４０は切換えられたデジ
タル信号を受信し、その信号をリニアＰＣＭフォーマッ
トに変換する。デジタル信号の外部処理が一旦完了する
と、処理されたデジタル信号はトランスコーダ入力ポー
ト経路２４６を介して挿入される。しかし、処理された
デジタル信号は、Ａ法則、μ法則またはリニアＰＣＭの
いずれかのフォーマットでなければならない。トランス
コーダ入力ポート経路２４６はＴｘ減衰器２２８の前に
トランスコーダ１０２にアクセスし、Ａ／μ法則／リニ
アＰＣＭデコーダ２３８が設けられ、このデコーダ２３
８は処理されたデジタル信号をＴｘ減衰器２２８のため
にリニアデジタル信号に変換する。

【００２２】図８をさらに参照して、好ましい実施例の
トランスコーダ出力ポート経路２５０によって、外部デ
ータ処理のためにコーデック１０１の前にデジタル信号
を切換えることが可能となる。トランスコーダ出力ポー
ト経路２５０にはＡ／μ法則／リニアＰＣＭエンコーダ
２４２が設けられ、このエンコーダ２４２はデジタル信
号をＡ法則、μ法則またはリニアＰＣＭフォーマットの
いずれかに変換する。切換えられたデジタル信号の外部
処理が一旦完了すると、処理されたデジタル信号はコー
デック入力ポート経路２５２を介して挿入される。しか
し、処理されたデジタル信号はリニアＰＣＭフォーマッ
トでなければならない。コーデック入力ポート経路２５
２はＬｐｆ２１６の前にコーデック１０１にアクセス
し、処理された信号をＬｐｆ２１６のためにリニアデジ
タル信号に変換するリニアＰＣＭエンコーダ２４４が設
けられる。

【００２３】次に図９を参照すると、トランスコーダ１
０２およびコーデック１０１からの切換えられたデジタ
ル信号の外部処理のためのインタフェースタイミングの
好ましい実施例が示される。この実施例では、内部８ｋ
Ｈｚフレーム同期クロック信号１１０（ＣＬＫ８Ｋ）は
入力５００Ｈｚに位相ロックされている。ＣＴ２フレー
ム同期のため、内部ＣＬＫ８Ｋ信号の立上がり端縁は５
００Ｈｚ遷移に対応する。図３に示されているように、
ピンＢＤＰ３ ＯＵＴ５ １３２はＣＬＫ８Ｋ信号１１
０をＤＳＰ１３０等の外部回路に送信する。ビットデー
タマルチプレクス（ＢＤＭＵＸ）レジスタ、ビット
［６：５］がこの目的のために使用される。

【００２４】図９をさらに参照して、外部ＤＳＰ１３０
などの外部回路とコントローラとの間のインタフェース
タイミングは、好ましい実施例ではストローブ出力１０
６によって調整され得る。その場合、ストローブ出力１
０６はＣＬＫ８Ｋ信号１１０の１フレームの間に４つの
パルス（ＴＳ０−ＴＳ３）を生成でき、かつこのストロ
ーブ出力１０６はピンＡ５上に設けられる。第１と第３
のストローブパルス、つまりＴＳ０とＴＳ２とは、トラ
ンスコーダ１０２またはコーデック１０１のいずれかの
ポート経路からデジタル信号を受信し転送するために外
部回路によって用いられ得る。このような配列では、も
しストローブ出力１０６が第１のストローブパルス（Ｔ
Ｓ０）の間にアクティブであれば、外部回路はコーデッ
クポート経路２４８および２５２とインタフェースする
ことができ、および／または、もしストローブ出力１０
６が第３のストローブパルス（ＴＳ２）の間にアクティ
ブであれば、外部回路はトランスコーダポート経路２４
６および２５０とインタフェースできる。トランスコー
ダへのポート経路およびコーデックへのポート経路は多
重されている（ピンＡ３（ＰＣＭＯＵＴ）１０３および
ピンＡ２（ＰＣＭＯＵＴ）１０４を介して）ため、この
例において２つのストローブパルスの定義が必要となり
得る。さらにこの配列では、他の２つのパルス、つまり
ＴＳ１およびＴＳ３は、コントローラへのスレーブとし
て作用する外部回路によって用いられ得る。

【００２５】図９をさらに参照して、好ましい実施例で
は、レジスタストローブイネーブル（ＳＴＲＯＢＥＮ）
は、上記のようにストローブ出力に関連し得る４つのパ
ルスをイネーブルおよびディスエーブルするためにコン
トローラ中に設けられてもよい。かかる場合、レジスタ
ＳＴＲＯＢＥＮは以下のように定義され得る。

【００２６】

【表１】 図９をさらに参照して、好ましい実施例では、コントロ
ーラのＤＳＰＣＴＲレジスタは以下に示すように定義さ
れるビットを有し得る。

【００２７】

【表２】 図９をさらに参照して、好ましい実施例では、コントロ
ーラのＳＴＲＯＢＥＮレジスタは以下に示すように定義
され得る。

【００２８】

【表３】 図９をさらに参照して、好ましい実施例においてトラン
スコーダ経路およびコーデック経路へのアクセスは、ポ
ート０の多重されたアドレス／データピン０−７を使用
しかつ再定義することによって与えられる。この実施例
では、ポート０の多重されたアドレスピンのうちのピン
Ａ０のステータスは、ピンＡ１ないしＡ７が外部データ
処理のために再定義されるかどうかを制御する。ピンＡ
０のステータスはリセットの終了時に決定される。もし
Ａ０が外部からローに駆動されなければ、ラッチされた
アドレスポート０は８ビットアドレス出力ポートとして
通常通り動作する。もしＡ０が外部でローに駆動されれ
ば、アドレスポートドライバはディスエーブルされ、ポ
ートは以下に示すように再定義される。

【００２９】

【表４】 ここで再び図７を参照して、好ましい実施例において外
部ＤＳＰ１３０によってトランスコーダ１０２とコーデ
ック１０１とによって与えられるポート経路を使用する
一例が示される。この実施例では、外部ＤＳＰ１３０は
切換えられた信号（データ）を処理して構内通信または
送受器ハンドフリー専用操作を与える。外部ＤＳＰ１３
０は、ＣＬＫ８Ｋ信号１１０が（ピンＢＤＰ３ ＯＵＴ
５を介して）割込制御（ＩＮＴ）１２８に接続されるよ
うな態様でコントローラ１０に物理的に接続される。Ｐ
ＣＭＣＬＫ信号１０８はスレーブクロック（ＳＣＬＫ）
１２０に接続される。受信（Ｒ）ピン１２４と送信
（Ｔ）ピン１２６との同期は、ストローブ出力１０６を
ＲＴ同期１２２に接続することによって調整される。ピ
ンＲ１２４は切換えられたデータ（信号）を受信し処理
するためにピンＡ３ １０３に接続される。ピンＴ１２
６は外部ＤＳＰ１１２からの処理されたデータがトラン
スコーダ１０２またはコーデック１０１のいずれかに送
信されるようにピンＡ２ １０４に接続される。

【００３０】この明細書の教示により本発明の実施例、
特に好ましい実施例の数多くの修正および変形が可能で
ある。たとえば、ＲＯＭコアの可能な一実施例としてト
ランジスタのアレイを使用することが開示されている
が、たとえばＰＬＡなどの他の装置に他のトランジスタ
アレイまたは他の配列を用いることもできる。これらの
修正および変形はどれも本明細書に含まれるものと意図
され、本発明の一部を構成するものである。したがっ
て、上述の詳細な説明は例示としてのみ与えられると明
確に理解されるべきであり、本発明の精神および範囲は
前掲の特許請求の範囲によってのみ限定される。

【図面の簡単な説明】

【図１】図２ないし図５の配置図である。

【図２】本発明の好ましい実施例を用いるデジタルコー
ドレス送受器およびベースステーション用のコントロー
ラのブロック図の一部分を示す図である。

【図３】本発明の好ましい実施例を用いるデジタルコー
ドレス送受器およびベースステーション用のコントロー
ラのブロック図の一部分を示す図である。

【図４】本発明の好ましい実施例を用いるデジタルコー
ドレス送受器およびベースステーション用のコントロー
ラのブロック図の一部分を示す図である。

【図５】本発明の好ましい実施例を用いるデジタルコー
ドレス送受器およびベースステーション用のコントロー
ラのブロック図の一部分を示す図である。

【図６】コントローラの従来の型の一例である適応差分
パルスコード変調（ＡＤＰＣＭ）コーダ／デコーダ（コ
ーデック）を示すブロック図である。

【図７】本発明の好ましい実施例の図６のＡＤＰＣＭコ
ーデックを反映するトランスコーダおよびコーデックを
示すブロック図である。

【図８】本発明の好ましい実施例の図７に示されるトラ
ンスコーダおよびコーデックをより詳細に示す概略図で
ある。

【図９】本発明の好ましい実施例の図８のトランスコー
ダおよびコーデックで用いられ得る中間データ処理用の
タイミングシーケンスを示すタイミング図である。

【符号の説明】

１０ コントローラ １０１ コーデック １０２ トランスコーダ １２０ データプロセッサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャクリーン・マリンズ アメリカ合衆国、78744 テキサス州、オ ースティン、ブラッフ・スプリングス・ロ ード、6503、ナンバー・1608 (72)発明者 ジョセフ・ダブリュ・ピーターソン アメリカ合衆国、78737 テキサス州、オ ースティン、ブラッフ・トレイル、ルーラ ル・ルート・６、ボックス・51・ピィ（番 地なし) (72)発明者 ジョン・バートコウィアック アメリカ合衆国、78746 テキサス州、オ ースティン、ワイルダネス・コーブ、1203 (72)発明者 アラン・エフ・ヘンドリックソン アメリカ合衆国、78704 テキサス州、オ ースティン、ケンウッド、1801

Claims (3)

【特許請求の範囲】
1. 【請求項１】 集積回路（ＩＣ）外部のデジタル信号の
   中間データ処理を選択的に可能化するためのシステムで
   あって、前記システムはトランスコーダと、 前記トランスコーダに接続されたコーデックと、 前記ＩＣ外部に位置するデータプロセッサと、 前記トランスコーダと前記コーデックとの間で送信され
   た前記デジタル信号を前記デジタル信号の外部処理のた
   めに前記外部データプロセッサに選択的に切換えるため
   の手段と、 前記外部で処理されたデジタル信号を前記ＩＣに戻すた
   めの手段とを含む、システム。
2. 【請求項２】 前記デジタル信号を前記外部データプロ
   セッサに選択的に切換えるための前記手段は前記デジタ
   ル信号をストローブ信号に応答して切換えるプログラマ
   ブルスイッチと、 前記ＩＣから前記外部プロセッサへのデータ経路と、 前記デジタル信号をフォーマット化して前記外部プロセ
   ッサによって処理するための手段とを含む、請求項１に
   記載のＩＣ外部の中間データ処理を選択的に可能化する
   ためのシステム。
3. 【請求項３】 前記外部で処理されたデジタル信号を前
   記ＩＣに戻すための前記手段は、 前記外部プロセッサから前記ＩＣへのデータ経路と、 前記デジタル信号をフォーマット化して前記ＩＣによっ
   てさらに処理するための手段とを含む、請求項２に記載
   のＩＣ外部の中間データ処理を選択的に可能化するため
   のシステム。