JPS5929037B2 - 通信交換方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、デイジタル信号のための通信路を提供するた
めの通信交換方式に関する。

当業者には種々のタイプの信号スイツチが知られている
が、あるものでは空間分割のマトリツクスが使用され、
あるいは共振伝送システムが使用され、また１対の時間
ゲートされた加入者線が時分割バスを通して相互接続さ
れるシステムもある。

大部分の既存の交換方式は連続的なアナログ信号あるい
はそのようなアナログ信号のサンプルを扱うように設計
されている。しかしながら、デイジタル的に符号化され
た信号サンプルを交換するためには、しばしばタイムス
ロツト入替装置と組み合わせた空間分割マトリクスが利
用されている。さらに、デイジタル的に符号化された信
号サンプルをバツフアメモリに書き込んで次にこれを適
切なタイムスロツトで読み出して呼接続の第２の加入者
に転送することにより限定された呼信号交換を実行する
手段も知られている。しかしながら、上述のシステムは
いずれも、たとえば交換機と加入者端末装置との間の線
路長の差のような要素を部分的に補償するために損失あ
るいは利得を加入者ごとに挿入するなどの呼信号処理用
の便利な装置になつているとは言えない。従来技術の交
換方式においては、会議機能はアトオン形式の会議ブリ
ツジを使用して実現されることが多かつた。

この場合にはすべての会議参加者の呼信号を組み合わせ
た結果を各参加者のライン回路に返送し、参加者の入力
信号はその組合せから減算する。これらの会議回路は通
常、信号の再生発振を生じないように平衡をとる必要が
あり、これは会議参加者数が増加するに従つて重大な問
題となつて来る。また会議機能が必要でないときには会
議用ブリツジはシステム中では何ら有効に使用されない
ことになる。電子交換方式は、デイジタル符号化された
信号の交換化使用しているかぎりでは、共通制御処理の
能力を利用して加入者に多くのサービスを提供できるも
のであるが、これは呼信号修正の機能ではなく、呼の管
理機能に限定されている。

またこのような方式は呼経路のスイツチングのために別
別に制御される空間分割スイツチマトリツクスを使用し
ておりたとえば顧客ごとに個々の接続に対する損失利得
を調整するような仕事を呼信号処理で行なうことは実用
的ではないと考えられている。本発明の目的は交換方式
によつて実行される基本的な呼信号交換サービスに加え
て特殊なサービスをするのが容易な通信交換方式を提供
することにある。この課題は、本発明（第１の発明）に
従い入力デイジタル信号を第１の蓄積位置系列に蓄積す
るための第１の蓄積装置、出力デイジタル信号を第２の
蓄積位置系列に蓄積するための第２の蓄積装置、及び第
１と第２の蓄積装置の間に縦接続された交換処理装置で
あつて蓄積された入力信号各々をそれに対応する出力蓄
積位置に所定の転送シーケンスで転送する交換処理装置
とからなり、通信路接続各々についての転送時点は任意
なものであるディジタル信号に通信路を提供する通信交
換方式により解決される。

上述の目的内におけるより固有的な課題に向けられた第
２の発明として、条件的に処理装置の命令の実行を制御
するための命令レジスタと一対のゲート回路の構成を含
む通信交換方式が提供される。

この方式において、高速の処理動作を容易に行なうこと
ができる。上述の目的内におけるより固有的な別な課題
に向けられた第３の発明として、第１の蓄積装置の記憶
位置の異なるものにおけるデイジタル信号を連続的なサ
ンプル時点で第１の蓄積装置位置の繰返しするシーケン
スにおいて第２の蓄積装置の記憶位置の所定の１つに結
合する構成を含む通信交換方式が提供される。

この方式において、有効ビツト部だけというのでなく全
タイムスロツト信号を多重化する能力が与えられる。上
記目的内におけるより固有的な更に別な課題に向けられ
た第４の発明として、複数の第１の発明によつて構成さ
れた交換モジユールを相互接続して全体の処理能力を向
土する構成の通信交換方式が提供される。

本発明とその目的、特徴および利点は特許請求の範囲と
添付図面を参照した以下の詳細なる説明とを検討するこ
とによつて完全に得られると思われる。

第１図は呼信号交換局を示している。

この局は通信呼信号サンプルの種々のタイプのものに対
して動作する。説明のために各サンプルは少なくとも１
ビツトの符号化されたデイジタル信号であると仮定され
ており、大部分の場合にはサンプルは多ビツト符号化さ
れたデイジタル信号サンプルである。この局は説明の便
宜上主としてデイジタル符号化された電話信号を交換す
るものとして説明する。しかし、この交換局は種々の事
務機械の間で伝送されるデータ信号サンプルのような他
のデイジタル符号化された信号の交換にも同様に応用さ
れることが理解されよう。電話システムの加入者あるい
は他のネツトワーク利用者（図示せず）の端末装置から
のデイジタル符号化された信号は、電話の用語では同軸
入力回線１０のひとつに含まれた通話路を通して一方の
加入者から与えられて、入カバツフアストア１１に結合
される。

この信号はバツフアストア１１から交換処理装置１２を
通して出力バツフアストア１３に与えられ、さらに各呼
接続ごとに他方の加入者に対する受信路に結合される。
この受信路はひとつ以上の出力回線１６に含まれている
。代表的なデイジタル通信方式では入力回線１０および
出力回線１６は多数の多重化されたデイジタル信号サン
プルを含むのが有利でありあるシステムでは１２８本の
加入者線からの１２８個の１６ビツトサンプルが各サン
プル周期ごとに単一の回線に含まれる。説明の便宜上、
バツフアストア１１に対する入力信号ば口信号゛と呼ぶ
こともあり、バツフアストア１３の出力信号ば耳信号”
と呼ぶこともある。バツフアストア１１および１３の各
々は二つの記憶装置あるいは二つの記憶領域に分けられ
ている。

これらはバツフアストア１１の記憶装置１７および１８
とバツフア１３の記憶装置１９および２０とである。説
明のためのある通信システムでは、ケーブルの各々は１
６．３３４メガビツト／秒の速度で動作し、この速度を
ここでは単に１６Ｍｂ／秒あるいは１６Ｍと呼ぶ。この
ような動作では、ビツト直列の信号は順序位置符号化方
式でデイジタル符号化されるが、これはたとえば当業者
がますます多く使用するようになつている型の圧伸パル
ス符号変調符号化方式などである。このような圧伸方式
では、８ビツトの符号は２５６の可能な信号レベル、つ
まり１２８個の正のレベルと１２８個の負のレベルを規
定するのに使用される。このような方式は線形パルス符
号変調方式の１３ビツトの符号に相当する分解能を持つ
ものである。各局サンプル時点、すなわち、与えられた
入力回線ですべての信号源から全デイジタル符号化され
た呼サンプルを受信した時点で、バツフアストア１１お
よび１３の二つの記憶装置は二つの異る機能を実行し、
次の局サンプル時点でこれらは第１図に示した局クロツ
クから誘導された偶奇サンプルの制御下にその機能を入
れ替える。

このように記憶機能を入れ替えることは記憶装置の゛ピ
ンホン゛動作と呼ばれる。バツフアストア１１の個別の
群スイツチ２１乃至２３およびバツフアストア１３のス
イツチ２４乃至２６は符号化デイジタル信号路のこの型
の動作を象徴的に表わすのに利用され、偶奇信号への点
線接続は局クロツクに応動してこれらのスイツチを偶奇
信号に同期して制御することを示している。このスイツ
チが第１図に図示した位置にあるときには、すべての入
力回路のデイジタル符号化された口信号サンプルはメモ
リ１７に格納され、方処理された耳信号のサンプルは同
時にメモリ１９から出力回路１６に与えられる。

これと同時に、前のサンプル時点でメモリ１８に蓄積さ
れていたすべての入力回路からの口サンプルは、今度は
交換処理装置１２を通して適切な変換その他の処理を受
けて各呼信号の適切なルート設定に従つて出力メモリ２
０のランダムに選択された位置に書き込まれる。次の局
サンプル時点でスイツチ２１乃至２６は図示とは反対の
位置にスイツチされ、メモリ１８，２０は回線との通信
機能を持ち、メモリ１７，１９はそれぞれ交換処理装置
１２で処理されるべき呼サンプルデータの入出力バツフ
アとなる。データ信号サンプルはビツト並列方式で処理
装置１２を通してバツフアストア１１と１３の間で結合
されるのが有利である。

これらのバツフアストアの説明的表示は回線で使用され
るデイジタル信号形式と処理装置１２で利用されるデイ
ジタル信号形式との間を変換する適切な論理回路を特に
図示していないが含んでいるものと考える。第１図のメ
モリ１７〜２０にはクロツクカウンタ１あるいは機能回
路２の後述する変換処理装置の出力のいずれかからアド
レスが与えられる。これらの二つの信号源の間の選択は
、クロツタカウンタ１の動作と同期して偶／奇サンプル
番号信号によつてスイツチ２１〜２６と共に動作するよ
うに接続された他のスイツチ３〜６によつて図面中に表
わされている。図示のようにメモリ１７，１９はそれぞ
れ入出力ケーブルに結合されており、カウンタ１からと
同じアドレス情報によつてアドレスされる。同様にメモ
リ１８，２０は処理装置回路に結合され、そのいずれか
が処理装置回路からの信号によつて与えられた時点でア
ドレスされる。この装置は１６Ｍの動作を仮定し、後述
する処理装置１２を使用するときには１６本までの回線
を扱うことができる。交換処理装置１２の動作を以下第
２図および第３図に関連して詳細に説明する。

ここでは一般的な意味についていくつかの説明を行なう
だけで充分である。交換処理装置１２はバツフアストア
１１および１３と共同動作して非プロツク型の交換動作
を行なう。この処理装置はマイクロプロセツサ型のユニ
ツトとしておくことが有利で、それは任意の回線の時間
一空間入力路を任意の他の時間空間出力路に接続可能に
する交換動作を行なつて多重のデユプレクス呼接続路を
実現するのみならず、これはまた処理装置１２を通して
結合される信号の選択的な付加的処理を実行する。この
付加的処理は、個々の加入者信号路の性質によつて決定
されるもので、例えば加入者ごとに利得、損失を挿入し
て容易に局の所定の損失レベルの条件を達成できる。こ
の付加的処理はまた特定の呼接続の件質に応じて適用さ
れる。たとえば会議のための計算や、複数個の入力加入
者信号を多重化して単一の時間一空間出力チヤネルに与
えることなどである。交換処理装置１２の動作は約１５
００ワードの容量を有するプログラムメモリ２８によつ
て決定される。

そのメモリは共通制御装置２９によつて書き込まれ、処
理装置１２により各呼接続を処理しバツフアストア１１
からバツフアストア１３への結合を実行するための別個
のサブルーチンを含んでいる。（その例については後述
する。）メモリ２８は各局サンプル時点の間に一度局ク
ロツクによつて発生したアドレス信号によつて完全に読
み出される。このような呼接続ごとにこのサブルーチン
は入カバツフアストア１１のいずれかのメモリの口信号
位置を指示し、これはまたこの口信号を移すべき処理装
置１２内の少くともひとつのレジスタを指示する。この
サブルーチンはさらに対応する関連加入者線と呼に必要
な加入者処理を指示し、これは処理された耳信号を移す
べき出力バツフアストア１３のいずれかの記憶領域（あ
るいは処理装置のデータメモリ３０の一時記憶レジスタ
）中のレジスタの名称を指示する。これらの交換用処理
装置のサブルーチンは何か特別の順序で実行する必要は
ない。

それはすべての呼接続は各サンプル周期ごとに１回だけ
処理すればよいからである。任意の与えられた局サンプ
ル時点で、処理装置１２にとつてはデータ源として前の
局サンプル時点でとられたすべての呼の入力サンプルを
ランダムアドレス方式で利用することができ、バツフア
ストア１３中のひとつのメモリのすべての記憶位置は次
の局サンプル時点のすべての呼についての出力サンプル
のデータシンクとしてランダムにアドレスできる方式で
利用できるから、このようなことが可能になるのである
。共通制御装置２９は、通信交換を実行するための典型
的な交換機用蓄積プログラム制御機能を実行する。これ
は、そのシステムに収容されている個々の加入者線（図
示せず）の．状態と回線１０，１６に時間的にインタリ
ーフされたある都合の良いフオーマツトでデイジタル符
号形式で現われるそれぞれの信号とを観測するための走
査処理装置（別個に図示していない）を含んでいる。共
通制御装置はまた加入者線、システム保守、リソース割
当などに従つてサービス変更の要求に応じるために必要
な処理装置を有している。リソース割当とはメモリマツ
プおよびテーブルに動作用メモリのような局装置の利用
状態を保持することである。共通制御処理装置は、例え
ばオンフツク、オフフツク状態が新たに生じたときにこ
れに応動する。共通制御処理装置はまた必要な番号翻訳
を行ない、プログラムメモリ２８中の適切なサブルーチ
ンを書き込んだり、消去したりすることによつて対応す
る呼経路の変更を開始する。代表的な番号翻訳では起呼
加入者あるいは被呼加入者の電話番号から、その加入者
に付与されているサービスのタイプを知ることができる
。また本発明のこの実施例におけるこのような翻訳出力
には所定の損失レベル計画を実現するためにその加入者
線の種々の振幅の信号に対して交換処理装置１２が与え
られるべき利得あるいは損失レベルの表示が含まれてい
る。この翻訳出力はまたその加入者に対する信号が線形
でなければならないのか、圧伸符号形式でよいのかを示
す。データメモリ３０は共通制御装置２９、交換処理装
置１２、あるいはサービス処理装置３１と両方向にデー
タの送受を行なう。

本発明の一実施例に於ては処理装置１２およびデータメ
モリ３０の容量には充分な余裕がありこのデータメモリ
には同様に少なくともひとつの別のボートを設けて外部
の装置と通信できるようになつているが、その余裕容量
については以下の説明では述べないものとする。メモリ
３０は種々の選択可能なリソース（第１図には示さず）
の１つからアドレスされ、これらのリソースは、算出し
たアドレスに対して用いる交換処理装置１２内のボイン
タレジスタ処理装置命令によつてアドレスを与える処理
装置１２のコマンドレジスタ、周期的順次アドレスを与
える局クロツクカウンタ、およびメモリに対してこれ以
外の算出したあるいはプログラムされたアクセスを行な
う共通制御装置２９内の共通制御処理装置を含む。デー
タメモリ３０は二つの主要な機能を持つている。

そのひとつは交換処理装置１２とサービス処理装置３１
の間に通信を行なうためのバツフアストア１１，１３に
似たバツフアストアをサービス領域中に提供するもので
ある。例えば、ネツトワーク管理に使用される時間中に
共通制御装置２９は、入カバツフアストア１１内の起呼
加入者記憶位置から交換処理装置１２へ、そしてメモリ
３０内のサービス領域中特定のアドレスヘロ信号路を設
定してからサービス処理装置３１に中継される。この型
の信号には例えば起呼回線から受信したダイヤル信号が
ある。同様に起呼加入者および被呼加入者への耳信号路
を通してサービス処理装置３１は信号を発生し、この信
号はその処理装置からデータメモリ３０のサービス領域
へ、そこから出力バツフアストア１３に至る途中で交換
処理装置１２へ転送される。この形の信号は例えば発信
者信号、起呼加入者に対する呼出音信号、あるいは被呼
加入者に対する呼出信号などである。同様に被呼加入者
からの口信号路を通してサービス処理装置が呼出信号情
報を利用して被呼加入者のオフフツク状態を検出し、リ
ングトリツプ機能を実現する。メモリ３０はまたスクラ
ツチパツド領域を含み、ネツトワーク信号の処理中ある
いは呼処理の意味でオフラインであるとき交換処理装置
１２の動作によつて生じた値を保持する一時蓄積領域を
提供する。

オフラインの時間は将来の用途にとつてあるものである
。［ネツトワーク信号処理」という表現はデイジタル呼
サンプルの交換と、ある場合にはその処理装置１２によ
る変更とを意味する。スクラツチパツド機能の一例はそ
の領域の記憶位置を使用して会議信号の加算のために入
カロ信号の振幅を累算することである。第２図および第
３図は第４図に図示するように組み合わせて、プログラ
ムおよびデータメモリを通して共通制御装置に接続した
交換処理装置１２とバツフアストア機能の構造および動
作を詳細に示すプロツク線図である。

図示のすべてのプロツクは後述するそれぞれの論理機能
を実行するように市販の集積回路あるいはそのような回
路から容易に組み立て得るものである。しかしこれらの
構成要素を組み合わせたものはマイクロプロセツシング
装置として動作し、これによつて交換処理装置１２は後
述する新らしい方法で動作することができ、通信交換機
能が強化される。交換処理装置１２および関連する回路
は局クロツク５２によつて同期的に駆動するのが有利で
、局クロツクは図示の例では約１６ＭＨｚの周波数で動
作するようになつている。

このクロツクからの出力は２進クロツクカウンタ３７を
駆動し（これは第１図のカウンタ１に対応する。）、こ
れは交換処理装置１２とそれに接続された回路の各部に
対して出力カウンタピットＣＴＯ−１０を与える。カウ
ンタ３７の出力はまたこれらの関連する回路を制御する
ために他の機能的クロツク信号を発生する制御論理回路
８６と呼ぶ回路に信号を与える。付加的カウンタ出力信
号ＣＴｌｌは後述する目的で別個に提供される。プログ
ラムカウンタ５１はまたクロツク５２の出力によつて駆
動される。

しかしながら、そのカウンタはまた制御論理回路８６か
らＣ／Ｐ信号を受信し、これをそのカウンタ中で利用し
てクロツク５２からのパルスを４個おきに禁止して、こ
れに対応してプログラム計数は後述する理由で中断され
るようにする。プログラムカウンタ５１からの出力はマ
ルチプレクサ４９を通して与えられて後に詳述するよう
にプログラムメモリ２８にアドレスを与えるためにマル
チプレクサ４９を通して与えられる。これは図示の線に
斜に付けた線に１１と書いて表示するように１１ビツト
の出力を持つ。さらにカウンタ５１の出力はまた制御論
理回路８６に与えられる。論理回路８６は結合論理回路
５５すなわちＣＬを通して共通制御論理装置２９′から
供給されるインターフエース制御信号の他にクロツクカ
ウンタ３７およびプログラムカウンタ５１からの出力に
応動して、論理回路８６の出力リードに示された信号を
発生する。

これらの信号の一部は周期的であり、他のものは少くと
も部分的には共通制御論理装置ＣＣＰ２９′からの制御
信号に依存する。これはクロツクで動作する交換処理装
置１２の動作を交換処理装置１２とは非周期的なＣＣＰ
２９ｌＯ）動作と調和させるものである。論理回路８６
からの主要な周期番号は第６図に示されており、これに
は後述するｃ／Ｐ，．ｓＲｖｒＳＲＶＯ，ＣＣＰＥＮと
称する信号が含まれている。

この図はまたカウンタ３７の下位５ビツトの出力ＣＴＯ
−ＣＴ４を示しており、これらの段がすべてＯである状
態が図の右端に示されている。ＣＴＯの出力は第１段か
らのもので、カウンタはクロツク５２からの１６ＭＨｚ
のパルスで駆動されているから、８ＭＨｚの周波数とし
て示されている。論理回路８６からのＣ／Ｐ信号は４Ｍ
Ｈｚの周波数でこれは４個のクロツク時点ごとにＣＴＯ
の１パルスの幅を持つデユテイサイクルとなつている。
この信号は回線１０，１６（Ｃ／Ｐ高レベル）と処理装
置１２（Ｃ／Ｐ低レベル）の間で第１図のメモリ１７〜
２０に対応する単一のメモリ３２に対する時分割アクセ
スに使用される。第６図の波形Ａは波形Ｃ／Ｐと同一で
あるが、メモリ３２へのアクセス時間の間すなわち交換
処理装置１２が消勢されている間に論理回路８６からの
いくつかの信号が与えられたときには上述のように消勢
されることを示すために、別の所に示してある。ここに
示されている論理回路８６の信号はＳＲＶＩ，ＳＲＶＯ
，ＣＣＰおよびＥＸＴＩ，ＥＸＴＯであり、これらは前
述のデータメモリ３０の付加的ボート３４に関するもの
である。これらの三つの部分に対応する信号も第２図に
示されている。結合論理回路５５を通して与えられる信
号は処理装置の間のインタフエース機能のために与えら
れる信号の代表的なものである。

これには例えばＣＣＰ２９θ）らの同期信号ＳＹＮＣが
ありＣＣＰ２９′は交換処理装置１２からの信号をとり
込むか、あるいはこれがその処理装置とそれに関連する
メモリ回路に信号を送出する必要がある。さらに制御論
理回路８６を通して処理装置１２から与えられる信号に
は、先に要求されたデータを組み合わせて後述するバツ
フアレジスタにＣＣＰ２９聞に用意したことをＣＣＰ２
９ｌこ知らせる処理装置応答信号が含まれている。制御
論理回路８６からの出力信号は主として処理装置のメモ
リとＣＣＰ２９′に関連した異なるインターフエースレ
ジスタの格納および出力付勢機能を制御するために主と
して使用される。

これらの制御信号をある場合について第６図に示した。
その利用モードをＣＣＰ２９′と交換処理装置のメモリ
の間のインターフエースメモリについて以下に説明する
。送受信回路４８はそれとＣＣＰ２９′の間に両方向性
の１６ビツトバスによつてデータおよびアドレス信号の
両方向性の結合を与える。

送受信回路４８には交換処理装置１２に関連したメモリ
からデータおよびアドレス信号を受信するＢＩＮＯ−１
５と名付けられた単方向性の１６ビツトの人力バスが設
けられている。同様にＢＯＵＴＯ−１５と名付けられた
出力バスが共通制御処理装置からそれらのメモリに対す
るデータとアドレス信号を与える。送受信回路４８にお
ける信号の結合の方向はいつでもそのレジスタの図面表
示の中に含まれる周知の論理回路によつて制御され、こ
れはＣＣＰ信号要求データとそのデータが準備できてい
ることをその応答信号状態によつて示す交換処理装置信
号とが一致したことを示す制御信号が存在しないときは
、ＣＣＰ２９勿）ら外側の方向に対して信号を与える。
いくつかの応用が送受信回路４８からのＢＯＵＴＯ−１
５信号ビツトによつて行なわれる。

これは入力データを供給するためにプログラムメモリ２
８に直接与えられる。これはそのメモリに対して呼信号
交換と処理を行なうため処理装置１２を制御する適切な
プログラムルーチンの命令を与える。ＢＯＵＴＯ−１５
と同一の信号はまたデータメモリ３０に格納するデータ
としてバツフアレジスタＣＣＰＩＮ８Ｏに結合される。
信号は制御論理回路８６からのＣＣＰＲＷ信号をクロツ
クとしてレジスタ８０に書き込まれる。この信号は、第
６図のＣＣＰＥＮ信号波が生じその後にＣＣＰ２９５が
データメモリ３０に対してデータを送る必要があること
を示す結合論理回路５５からの結合制御信号が続いたと
きに生ずる。レジスタ８０からの出力は論理回路８６か
らの定常的に生ずるＣＣＰＥＮ信号によつて付勢される
。従つてレジスタ８０中に実際に新らしいデータが与え
られているか否かにかかわらずレジスタ出力は周期的に
データメモリに格納されるが、メモリ３０への格納は論
理回路８６からＷＲＴＤＭが生じたときにだけ行なわれ
る。信号ＢＯＵＴＯ−１５はまたＣＣＰ２９θ）らの前
述のＳＹＮＣ信号が生じたときアドレスレジスタ５０に
与えられる。レジスタ５０中のこのアドレス情報はプロ
グラムメモリ２８をアドレスするためにマルチプレクサ
４９の他方の入力に連続的に利用できる。マルチプレク
サ４９はＣ／Ｐ信号によつて制御されアクセス時間の間
にレジスタ５０の出力をメモリ２８に与えそして処理装
置アクセス時間の間にマルチプレクサ４９の別の入力を
介してカウンタ５１の出力をメモリ２８に与えている。
さらに、プログラムメモリ２８へのデータの格納に関連
して論理回路８６からのＷＲＴＰＭ信号はそのメモリへ
の書込みを付勢する。この信号は共通制御装置がプログ
ラムメモリに対する書込みを必要とすることを示すＣＣ
Ｐ２９′からの制御・アドレス信号に続いて第６図のＣ
ＣＰＥＮクロツク時刻パルスに於て現われる。ＣＣＰ２
９′は呼経路を設定・復旧する際に蓄積されるべき新ら
しいサブルーチン毎に連続的な記憶位置を確保するため
にメモリ２８中に蓄積された情報をシフトするための周
知のリソース割当機能を持つようにするのが有利である
。送受信回路４８に対するＢＩＮＯ−１５の二つの情報
源は第２図に示されている。

これらの一方はＣＣＰレジスタ６５を通してプログラム
メモリ２８のデータ出力から得られる。レジスタには論
理回路８６からのＲＤＰ矧幾能クロツク信号が与えられ
、この信号はＣＣＰ２９′がプログラムメモリ２８から
出力データを読み取る必要があることを示す結合論理回
路５５からの信号が誘導される。ＣＣＰレジスタ６５の
出力はＣＣＰ２９′がこのレジスタからデータを受信す
る必要があることと、処理装置２９′からの同期信号が
受信されたことと、レジスタ６５がプログラムメモリ２
８から格納された、すなわち応答が準備できたことを示
す論理回路８６からのＥＮＢＬＭ信号によつて付勢され
る。ＢＩＮＯ−１５の信号の追加の信号源はこれがその
データ源からのデータを必要とすることを示すＣＣＰ２
９′からの信号の発生後の論理回路８６からのＲＷＣＣ
Ｐ信号の発生によつてそれにクロツク入力されたデータ
を有するＣＣＰＯＵＴレジスタ８３である。同様に、レ
ジスタ８３から送受信回路４８に対する出力はこの信号
源からのデータをＣＣＰ２９′が必要とすることを示す
前述のＥＮＢＬＭ信号によつて非同期的に付勢される。
交換処理装置とサービス処理装置の間の他のインタフエ
ース結合はデータメモリ３０、バツフアレジスタＳＲＶ
ＩＮ７９およびＳＲＶＯＵＴ８２によつて行なわれる。
レジスタ７９はタロツクカウンタのビツトＣＴ３によつ
てサービス処理装置から有利に格納されるが、ある種の
応用では、サービス処理装置３１からそのタイプのクロ
ツクを与えるようにするのが便利である。レジスタ７９
からメモリ３０への出力は第６図で論理８６の出力とし
て現われる第６図の周期的なＳＲＶ信号によつて付勢さ
れる。同様にレジスタ８２は周期的なＳＲＶＯ信号によ
つてメモリ３０からデータの格納を受ける。その出力は
サービス処理装置がそれをサンプルするときにはいつで
も連続的に付勢される。この説明の残りの部分は交換処
理装置１２の詳細と、処理装置によつてメモリの異なる
部分の間で結合される信号に関するその動作プログラム
メモリ２８と共通制御処理装置２９の制御下におけるデ
ータメモリの共同動作に関する交換処理装置についてで
ある。

第２図においては呼バツフアメモリ３２は第１図におけ
るメモリ１７〜２０の組合せ機能を示している。メモリ
３２はマルチプレクサ３３から一時に一組のアドレス信
号によつてアドレスされ、入力データはマルチプレクサ
３６を通して供給される。両方のマルチプレクサはタロ
ツクから誘導された信号Ｃ／Ｐによつて制御される。同
軸入出力回路がクロツクの四つのクロツク時間ごとに１
回、メモリ３２に対するアクセスを可能にし、また交換
処理装置１２がメモリ３２に対して四のクロツク時間の
間の残りの時間の間アクセスできるようにするためであ
る。呼バツフアメモリ３２は第１図の四つのメモリ１７
〜２０に関連して述べた前述のピンホン形のメモリ機能
を実行するために提供される単一のメモリである。

第２図の単一のメモリ３２は図示のすなわち２５６加入
者の小局用に単一の市販のメモリアレイを能率よく使用
するために時分割方式で使用される。市販のメモリを第
１図に関連して説明した手法で使用すると通常は大規模
局に適したアレイが得られることになるが、小規模局で
使用すると多量の使用されない記憶空間が生ずることに
なる。たとえば１１ビツトの命令アドレスフイールドを
有する処理装置は約３５０加入を取り扱うことができる
（２５６は実施例として示してある。）しかしアドレス
フイールドを適切に拡張し、命令を実行するパイプライ
ン動作を増大すれば、同一のタイプの処理装置で同一の
１６ＭＨｚのクロツク周波数による動作を行なうとして
も約２０００加入を取り扱うことができる。第２図にお
いて、Ａ入力およびＢ入力ケーブル１０は入力ケーブル
からのデイジタル符号化された信号サンプル形式をメモ
リ３２がその信号を信号処理の目的で交換処理装置に与
えるのに便利な形式に変換することができる任意の形式
のフオーマツト論理回路３９に結合される。

図示の実施例においては処理に便利なデイジタルパルス
符号化サンプルはワード直列、ビツト並列の形式であり
、各ワード中のビツトは使用される符号化規則に従つて
通常の順序のビツト位置に並んだようなフオーマツトで
ある。代表的な商用の伝送方式ではＰＣＭ信号は通常複
数のケーブル上でビツト直列、ワード直列に伝送される
。従つてこの信号をビツへ並列、ワード直列のフオーマ
ツトに変換し、ケーブルＡ１ケーブルＢからのサンプル
ワードがインターリーフする、すなわち図示の例では交
互に現わわるようにしなければならない。クロツク５２
の１６ＭＨｚの信号をクロツクとする論理回路３９はこ
の機能を実行し、マルチプレタサ３６の入力にこのワー
ド・インタリーフされた信号を供給する。これに必要な
フオーマツト変換のためにはいくつかの異なつた手法が
当業者には知られている。その一例は各ケーブル毎に直
列から並列への変換のためにシフトレジスタを用い、ビ
ツト並列サンプルをさらにインタリーフするためにクロ
ツク同期マルチプレクサを用いる方法である。マルチプ
レクサ３６は交換処理装置１２の出力回路３８からの三
つの同様の構造を持つたデイジタル符号化信号サンプル
と論理回路３９からの連続したサンプルワードをインタ
リーフするために、前述のＣ／Ｐ周期クロツク信号によ
つて制御される。マルチプレクサ３６の出力は呼バツフ
アメモリ３２のデータ入力に与えられる。メモリ３２の
データ出力は出力ボート回路４０に現われ、夫々Ａ出力
およびＢ出力ケーブル１６にビツト直列、ワード直列で
デイジタル符号化された信号サンプルを与えるために論
理回路３９とは逆の動作を行なう他のフオーマツト論理
回路４１を通して結合される。

メモリ３２からの出力は第３図の交換処理装置１２の入
力回路４３に対して信号を供給するマルチプレクサ４２
の入力にも与えられる。ＣＰ信号は第６図のＣ／Ｐ信号
の処理装置アクセス時間の間にだけメモリ３２からの入
力をマルチプレクサ４２に与える。このアクセス時間の
間にマルチプレクサ４２はメモリ３０の出力をポート回
路４３に結合する。第２図のメモリ３２は上臥下部３２
Ａ，３２Ｂに分かれでおり、これは第１図では例えばメ
モリ対１７，１９および１８，２０に対応する。

すなわちサンプル時点で一方例えば３２Ａがケーブルに
アクセスしているときには、他方３２Ｂは交換処理装置
１２にアクセスしており、これらのアクセスは第６図の
波形Ｃ／Ｐに図示されているように時間的に分割されて
いる。同軸回路のアクセスの時間では、回路には図示の
ようにＡ−１Ｎ，Ｂ−１Ｎ，Ａ−０ＵＴ，Ｂ−０ＵＴの
ようにくりかえすアクセスが行なわれる。次のサンプル
時点において、二つのメモリ部の機能は交換される。第
２図におけるこの交換は偶／奇サンプル時点信号ＣＴｌ
ｌによつて実行され、これはアドレスがメモリの別の領
域に影響を与えるようにアドレス動作を行なう。メモリ
３２のアドレス付けはマルチプレクサ３３を通して実行
され、これはＣ／Ｐ信号の制御に従つてこの入力信号の
組の間で選択を行なう。

９ビツトのアドレスとＣＴｌｌ信号がマルチプレクサ３
３によつて利用されて、メモリ３２中の種種のワード位
置アドレスし、第１図のメモｌ月７〜２０について説明
したのと同様の読出しおよび書込み空間機能を外側の端
子に対して生ずる。

時分割のケーブル部の間には、メモリ３２はクロツクカ
ウンタ信号ＣＴ２−１０によるアドレスが与えられ、時
分割の処理装置部においてはこれはマルチプレクサ４６
からの処理装置の発生したアドレスＰＡＯ−８がアドレ
スとして与えられる。マルチプレクサは処理装置の命令
アドレスビツト０ＰＡ９と０ＰＡＩ０の状態に従つて入
力アドレス信号の２つの追加の組の間の選択を行なう。
これらのビツトはゲート４５においてＮ．ＡＮＤ論理が
とられ、ゲート４５の出力はマルチプレクサ４６が命令
アドレスビツト０ＰＡ０−８とポインタレジスタアドレ
スビツトＰＴＲＯ−８の間の選択を行うようにしている
。ボインタレジスタから呼バツフアメモリ３２をアクセ
スすることができるということはシステム融通性の追加
すべき点であるが、これはルーテインのネツトワーク信
号処理においては使用されない。メモリ３２の処理装置
によつて供給されたアドレスはメモリに対するランダム
アクセスに使用される。

しかし、第６図とカウンタによつて供給されたアドレス
ＣＴ２−１０を見れば、順次のケーブルの入出力信号サ
ンプルはメモリ部３２Ａのワード位置と再びメモリ部３
２Ｂのメモリ３２の入出力信号サンプルによつて交互に
変化することがわかる。これによつてメモリ３２の１０
２４の位置を全部利用することが保証され、ＣＴＯ−８
ではなくＣＴ２−１０のカウンタ信号が利用されるから
、処理装置１２がメモリ３２にアクセスできる間に三つ
のクロツク時間間隔の間でスキツプされる位置は存在し
ない。制御論理８６からのＷＲＴＥＮ信号は第６図のＣ
／Ｐタイミング波の回路時間の各々の間でメモリ３２へ
の書込みを付勢する。この書込み機能は処理装置の命令
がメモリ３２に対するデータの移動を要求したときにヴ
Ｐ波の交換処理装置部の間に付勢される。処理装置１２
は第３図に示されており、命令レジスタ４７を通して第
２図に示されたプログラムメモリ２８から与えられる命
令によつて制御される。

処理装置入力回路４３に現われたデータはＢレジスタ５
３，Ａレジスタ５６あるいはそれを通してポインタレジ
スタ５８に与えるためにマルチプレクサ５７に選択的に
与えられる。これらのレジスタはいずれも当業者には周
知の３状態ラツチフリツプフロツプレジスタであり、レ
ジスタ入力にクロツクが与えられたときそれに信号は並
列に書き込まれ、前の入カクロツク時間が利用できるよ
うになつている間にレジスタ出力が低インピーダンス条
件に，駆動されているときに信号はビツト並列に誘導さ
れることになる。このように付勢されていないときには
、レジスタの出力は高インピーダンス状態にあり、この
場合には蓄積された情報状態は出力では利用できない。
ボインタレジスタ５８の出力は図面には別には示してい
ない接地信号によつて連続的に付勢されている。しかし
この時点において入力ポート回路４３から処理装置１２
を通つてゆくデータの伝送路の可能な経路の各々は必ず
少くともひとつのクロツクの与えられるレジスタを含ん
でいることは明らかである。Ｂレジスタ５３の出力は被
処理データバス５９に与えられ、ここで信号はＰＤＯ−
１５という番号と共に現われる。このバスは処理装置出
力回路３８に接続され、これは次にメモリ３２のデータ
入力マルチプレクサに延びている。被処理データバス５
９はまたデータメモリ３０のデータ入力６０と符号変換
回路６１の入力接続とに延びており、その出力は次のク
ロツクの後でバス５９に与えられる。符号変換回路６１
は線形パルス符号を圧伸符号に、圧伸符号を線形符号に
異る利得・損失を有する圧伸符号間などの信号フオーマ
ツト変換の内の選択されたものを実行するものである。

ビツト信号ＰＤＯ−１５のすべての１６信号は常に符号
変換回路６１に与えられる。ビツトＰＤＯ−１１は布線
論理による線形一圧伸符号変換器６２に与えられる。こ
れはまたＰＤｌ２（１３ビツトの線形符号化データの符
号ビツト）を受信する。変換器６２は周知の変換アルゴ
リズムに従つて動作し、３個のセグメント番号出力ビツ
トおよびすべてのセグメントに適用できる４個の振幅規
定ビツトを含む７ビツトの圧伸出力を生ずる。これらの
７ビツトはマルチプレクサ６６のひとつの入力組に与え
られる。符号変換回路６１にはまた全体として６３と表
示された読出し専用メモリＲＯＭのグループが含まれて
いる。

図では符号変換回路６１には６個が含まれており、これ
らのすべては圧伸符号化方式における１２８個の異なる
大きさ（ＲＯＭ中のアドレス）を示す被処理バスビツト
ＰＤＯ−６によつてアドレスされる。後述する処理装置
１２の命令ビツト０ＰＡ５−７が先に計算されたアドレ
ス情報と蓄積されたデータにもとづいてＲＯＭに割り当
てられた機能に従つて読み出されるべき６個のＲＯＭ６
３の内のひとつを選択する。これらの機能のひとつは圧
伸・線形変換であり、他の５つは圧伸・圧伸変換で２，
３，５および６ｄＢの減衰と２ｄＢの増幅である。ＲＯ
Ｍ６３はマルチプレクサ６６の第２の入力の組に１２個
の出力ビツト（圧伸出力では下位の７ビツトだけが情報
を含んでいる）を与える。マルチプレクサ６６は変換器
６２の圧伸出力あるいはＲＯＭ６３の出力（線形あるい
は圧伸）のいずれかを選択するのに命令ビツト０ＰＡ１
０の信号状態によつて制御される。

選択された信号の集合はＣＣＬＫ信号が存在するときに
Ｃレジスタ６８に格納されるべく結合される。次のムー
ブ命令でＣＥＮ信号はレジスタ６８のバス５９に対する
出力を付勢してその出力が適切な宛先に対するクロツク
による送出を行なうために利用できるようになる。マル
チプレクサ６６の入力の各組はまたいずれかの組を通る
被処理データバスのビツトＰＤｌ３−１５を通すことが
できる接続を有している。これらは共通制御装置と加入
者線インタフエースユニツトの間の通信のために局内で
使用される制御ビツトとして使用するために利用できる
ようになつている。さらにマルチプレクサは符号変換回
路６１に対する線形入力信号の符号ビツトＰＤｌ２を与
える接続を有しており、これを変換器６２の圧伸された
出力の正しい、すなわち８番目の出力ビツト位置に与え
る。同様に図示していない一致論理回路は命令ビツト０
ＰＡ５−７の状態に応動してＲＯＭ６３の圧伸出力の８
番目のビツト位置に符号ビツトを入れ、ＲＯＭ出力の８
番目のビツトがマルチプレクサ６６を通して線形符号出
力に与えられるようにする。処理装置１２の内部の他の
信号路としては被処理データバス５９からシフタ６９を
通して演算／論理ユニツト（ＡＬＵ：７０）のＢ入力に
到る経路がある。

シフタ６９は付勢されると受信されたデータを右へ２１
あるいは２ビツト、゛左へ１ビツトシフトするかあるい
は全くシフトしないかをＡＬＵ７Ｏの動作を要求する命
令の２ビツトのフイールドの指定に従つて実行する。Ａ
レジスタ５６はＡＣＬＫ信号の発生によつてマルチプレ
クサ４２の出力ビツトＭＤＯ−１５を受信する。

しかしビツトＭＤｌ３−１５はサインイクステンドマル
チプレクサ５４を通してもまたレジスタ５６に与えられ
る。これは所定の処理装置命令ビツトに従つて線形符号
ワードの符号ビツトＭＤｌ２の２進状態を選択的に延長
してビツトＭＤｌ３−１５に記入するものである。この
ビツト位置は通常は加入者線ユニツトの制御情報を共通
制御装置およびサービス処理装置３１に伝えるのに使用
されるものである。このような制御ビツトを有するワー
ドを処理するときには信号ＳＥと信号ＡＬＵＥＸの一致
によつて、マルチプレクサ５４は符号ビツトＭＤｌ２を
選択して位置ＭＤｌ３−１５に入れ替えて、これらのビ
ツト位置が計算のオーバーフローに使えて、制御ビツト
が計算とは干渉しないようにする。さもなければ、サイ
ン・イクステンド・マルチプレクサ５４は単にＡレジス
タ５６のビツトＭＤＯ−１２に対してビツトＭＤｌ３−
１５を通すだけである。レジスタ５６の出力はＡＥＮ制
御信号が現われたときにＡＬＵ７ＯのＡ入力に与えられ
る。バス５９からＡＬＵ７ＯのＢ入力にはレンジ論理回
路７１とＲレジスタ７２を通るこれ以外の経路が存在す
る。

レンジ論理はサインイクステンドマルチプレクサ５４で
除去された制御ビツトを回復して正しいビツト位置に入
れ、出力のオーバフローを打切るために使用される。こ
れはレンジ論理の出力を再循還させて、ワードの上位４
ビツトをしらべてオーバフロー状態を検出することによ
つて実現される。もし４ビツトのすべてが同一状態でな
ければ、正あるいは負のいずれかのオーバフローが生じ
たことになり、符号ビツトの２進状態と布線論理に従つ
てレジスタ７２の下位の１２ビツトは強制的に１２ビツ
トの最大値に設定される。オーバフロー状態が存在しな
ければ被処理データバス５９からの同じ１２ビツトはレ
ジスタ７２に保持され、後に直接ＡＬＵ（７）Ｂ入力に
結合される。３ビツトの制御ビツトを回復するために、
元のワード（サインイクステンドする前の）はメモリ３
２から再びＢレジスタ５３に引き上げられて、Ｂレジス
タから回路６４を通しレンジ論理回路に到り、レジスタ
７２で下位の１３ビツトと組合されて、ＡＬＵＯ）Ｂ入
力に印加される。

このときにＡレジスタ５６は消勢されて、Ｂ入力の全キ
ヤラクタが命令で予め示された宛先に与えられる。ＡＬ
Ｕ７Ｏは処理装置１２に対する命令のＡＬＵビツトフイ
ールドによつて指示される操作に従つてそのＡ入力とＢ
入力の信号を組合せる。

ＡＬＵ７Ｏの出力はＹレジスタ７３Ｚレジスタ７６（命
令宛先ビツトフイールドおよび局クロツク信号によつて
発生される夫々のクロツク信号ＹＣＬＫあるいはＺＣＬ
Ｋによつて選択される）、ボィンタレジスタ入力マルチ
プレクサ５７の入力あるいはフラグ論理回路７７のいず
れかに与えられる。ＹおよびＺレジスタ７３，７６から
の出力は処理装置出力ボート回路３８および被処理デー
タバス５９にゆく。ポインタレジスタ５８は入力ボート
回路４３あるいはＡＬＵ７Ｏの出力からＡＬＵがＡＬＵ
ＥＸ信号によつて付勢されているかどうかに応じてマル
チプレクサ５７を通して１６ビツトのデータワードの下
位の１１ビツトを受信する。

レジスタ５８からの出力は呼バツフアメモリ３２をアド
レスするためにタンデムのマルチプレクサ４６および３
３で使用される。ある種の命令ビツトフイールドの状態
では、Ｃ／Ｐ信号サイクルタイム部の処理装置動作部の
間にマルチプレクサ７８を通してデータメモリ３０をア
ドレスするのにこれが使用される。ボインタ出力をデー
タメモリのアドレスに使用するこの使用法によつて、例
えば、ＲＯＭ６３のための利得テーブルの形成あるいは
スイツチからのひとつの出力呼チヤネル上に多数の加入
者信号サンプルを多重化したりすることが便利になる。
第３図のフラツグ論理回路７７はＡＬＵ７Ｏの出力の全
零状態を検出し、これを使用してＡＬＵ７Ｏが付勢され
たときに二つの命令ビツトの状態を検出してフラグ信号
を発生し、これによつて次のひとつあるいはそれ以上の
条件命令を後述するように実行するかどうかを決定する
。

コマンドレジスタ４７はプログラムメモリ２８からの１
６ビツトの命令を一時的に蓄積して、第３図のレジスタ
表示に示された命令ビツト０ＰＡ０−１５を与え、これ
を処理装置１２および関連する回路で種々に利用するも
のである。

さらに種種のビツトフイールド出力に結合された復号論
理は第３図に示されるように処理装置１２のクロツク、
付勢および制御信号を発生する。命令は三つの主要なタ
イプのものであり、第５図は各タイプの種々の命令ビツ
トフイールドを示している。この図示の実施例で示され
ているこれらの三つのタイプには、信号変換命令ＣＯＮ
Ｖｌ信号ムーブ命令ＭＯＶｌ算術／論理ユニツト命令Ａ
ＬＵが含まれている。これらの三つのタイプのいずれに
おいても、上位３ビツト０ＰＡ１３−１５、第５図の０
Ｐ１−３はレジスタ４７によつて与えられる。レジスタ
には対応する指示された機能に従つて第１表に示された
８つの値の内のひとつを持つオペレーシヨンコードが入
つている。ここでメモリとはメモリ３０あるいはメモリ
３２のいずれかのアドレスされた位置を示す。

符号値０はレジスタ４７の出力ビツト０ＰＡ１１が２進
［１」で、ビツト０ＰＡ１２が２進「０」のときを除い
て機械によつてノーオペレーシヨンＮＯＰであると解釈
される。ＮＯＰとみなされないときにはこの命令はＣＯ
ＮＶ命令と解釈される。ＣＯＮＶ命令のとき以外は呼バ
ツフアメモリ３２が処理装置で利用できるような局クロ
ツク時間でも、このＮＯＰによつて処理装置１２はアイ
ドル状態となる。オペレーシヨンコードが７であれば、
ＡＬＵ動作を実行する必要があることを示し、オペレー
シヨンコードビツトのこの値によつてＡＬＵ７Ｏのオペ
レーシヨンコードが付勢されて、ＡＬＵコードビツト０
ＰＡ５−７によつて識別される８種の異る機能の内のひ
とつが実行されることになる。追加のビツトＣＯＮ（第
３図の０ＰＡ１２）は第５図のＭＯＶおよびＡＬＵ命令
が条件なしにすぐに実行されるかどうかを決定する。

レジスタ４７のＣＯＮ出力はフラグ論理回路のＦＬＡ餡
力とＮＡＮＤをとつてＥＸＥＣ信号を生じ、りセツトの
フラツグビツトとセツトの条件ビツトが一致したときに
は０ＰＡ１３−１５の復号論理を消勢することになる。
条件によつて命令の実行が決定されるときには、それ以
前の命令で算術／論理ユニツト７０の出力を使用して、
たとえばこの実施例について前述した全零状態によるフ
ラグのセツトのようにして、その条件を前の命令でセツ
トしておかなければならない。このフラグは条件を計算
する同じ命令中のフラグ制御ビツトＦ２，Ｆｌ（第３図
の０ＰＡ０−１）によつて示される方法でセツトされる
のである。従つて、フラグ制御ビツトは第２表で示され
る効果を持ち、ここでＡＬＵ出力手段の参照によつて前
述のような命令の出力を利用してＡＬＵ出力条件が計算
されるのである。命令のフラグ制御ビツトにＮＯＰ条件
があれば、これは単にＡＬＵ出力によらず、フラグビツ
トを変更してはならないことを示す。フラグ状態セツト
はフラグ論理回路７７からの２進「１」出力を意味する
。明らかにフラグ制御ビツトが値「１」を有するときに
、ＢのみのオペレーシヨンでＡＬＵ７Ｏを通してデータ
メモリ３０から所定の０でない定数を移動すればフラグ
ビツトは強制的に２進［０」状態となる。所要の条件が
定数によつては満足されていないから、フラツグビツト
はりセツトされて２進［０」となるのである。ＭＯＶ命
令の場合には、サインイクステンドビツトＳＥ（第３図
の０ＰＡ１１）は上述したようにマルチプレクサ４２か
ら移動されるべき線形符号化データワードの符号ビツト
ＭＤｌ２をビツトＭＤｌ３−１５に延長する指示である
と解釈される。そうでなければ、ＭＯＶ命令の間に、残
りのビツトＡＯ−ＡｌＯ（第３図の０ＰＡ０−１０）は
呼バツフアメモリ３２あるいはデータメモリ３０のアド
レスを指定し、そことの間でデータが移動される。ＡＬ
Ｕ動作の場合には、ビツトＳｌ，Ｓ２（第３図の０ＰＡ
１０−１１とＳＨＯ−１）はデータがバス５９からＡＬ
Ｕ７ＯのＢ入力にゆくときに実行されるべき４種の可能
なデータシフトのいずれかを指定する。

これら二つのビツトの値０〜３について利用できるシフ
トはそれぞれ右へ２ビツト位置、右へ１ビツト位置、シ
フトなしあるいは左へ１ビツト位置である。この形のシ
フト方向は０ＰＡ５−７の任意のビツトの２進「Ｏ」に
応動する別個には示していない一致論理からのＳＥＮ信
号によつて付勢される。ＡＬＵ命令ビツトＮｌ，Ｎ２（
第３図０ＰＡ８−９）はその出力が付勢されてシフタ６
９に与えられるべき出力信号を生ずる三つの信号源のひ
とつを指定する。

これらのビツトの４つの値０〜３に対して選択される信
号源はそれぞれ無指定、Ｙレジスタ７３、Ｚレジスタ７
６、Ｂレジスタ５３である。ＡＬＵ命令ビツトＳＣｌ−
ＳＣ３（第３図の０ＰＡ５−７）は、これらのビツトの
夫々の値について次の第表に従う８種の可能なＡＬＵ操
作の内のひとつを規定する。

値１〜３について示した操作は算術操作であり、それ以
外の操作は論理操作である。

さらにレンジ操作の値によつてＲＥＮ信号がレンジ論理
回路７１の動作を付勢することになる。最後に命令ビツ
ト０ＵＴ１〜３（第３図の０ＰＡ２〜４）はＡＬＵ７Ｏ
の出力信号の宛先を識別する。

この実施例においてはこれらの３ビツトの値１，２，４
が使用されて、これがＺレジスタ７６、Ｙレジスタ７３
あるいはポインタレジスタ５８のひとつへの格納を行な
う入カクロツク信号の発生を制御するのに使用される。
信号変換ＣＯＮＶ命令では０Ｐ１−３とＣＶ２ビツトの
「Ｏ」（第３図の０ＰＡ１２−１５）およびＣＶｌビツ
ト（０ＰＡ１１）の「１」がこの命令を表わし、ＣＣＬ
Ｋ信号によつて変換されたデータが変換回路６１を通つ
てからＣレジスタ６８に入れられるようにする。

Ｐ／Ｃビツト（第３図の０ＰＡ１０）はマルチプレクサ
６６がＲＯＭの信号あるいは圧伸入力信号のいずれをＣ
レジスタ６８に与えるかを示す。ビツトＳＲ２，ＳＲｌ
（第３図の０ＰＡ８−９）は変換されるべき信号の信号
源すなわちＹ，ＺｌあるいはＢレジスタのひとつに対し
て適切な付勢信号を開始するのに使用される。ビツトＲ
３，Ｒ２，Ｒｌ（第３図の０ＰＡ５ー７）は変換に使用
されるＲＯＭテーブルのひとつの名称を指定するが、第
３図に関して先に略述したようにその値に従つて第表に
従う指定が行なわれる。第２図のデータメモリ３０はサ
ービス領域のワード位置とスクラツチパツト領域ＳＣＲ
のワード位置の両方を有している。

図示の実施例では、サービス処理装置３１と交換処理装
置１２の間の通信のためのサービス領域に２５６ワード
、スクラツチパツド領域に６４０ワードがあり、１２８
ワードは予備となつている。後者は例えば第１図の外部
ボートを通して通信に使用できる。データメモリ３０へ
のデータは被処理データバス５９、サービスイン（ＳＲ
ＶＩＮ）レジスタ７９、あるいは共通制御入力（ＣＣＰ
ＩＮ）レジスタ８０から入力回路６０に現われる。

メモリ３０からの出力は出力ボート回路８１に現われ、
ここからこれはマルチプレクサ４２サービスアウト（Ｓ
ＲＶＯＵＴ）レジスタ８２、あるいは共通制御出力（Ｃ
ＣＰＯＵＴ）レジスタ８３のいずれかの入力に与えられ
る。

上述のレジスタ７９，８０，８２，８３からのデータ出
力を付勢したり、クロツクによつてデータを与えること
は共通制御処理装置２９′を交換処理装置１２とインタ
フエースすることに関連した説明の中ですでに述べた。
マルチプレクサ７８は第６図に図示するように処理装置
１２および２９′のための笥期的に生ずるアクセス可能
時を規定するＰＥＮ信号とクロツタ分割信号（Ｃ／Ｐ）
によつて共通に決定されると、入力信号の４つの選択可
能な集合のひとつからデータメモリにアドレス信号を与
える。

処理装置１２はそれがメモリ３２にアクセスできる間は
レジスタ４７あるいはレジスタ５８の出力からメモリ３
０にアドレスを与える。同様にＣＣＰ２９′はそれが第
６図に示すようにアクセスを許されている時間の間はア
ドレスレジスタ５０からメモリ３０をアドレスする。そ
れ以外の場合にはアドレスはクロツクカウンタ３７によ
つて決められる。選択可能なアドレス信号のひと組とし
てはアドレスレジスタ５０から与えられる信号ＣＣＰＯ
−１１がある。この信号の集合のビツト０〜９によつて
共通制御処理装置２９′はスクラツチパツドメモリ領域
およびサービス領域の両方にアクセスする。ビツト１１
はメモリ３０あるいはメモリ２８へのアドレスを示し、
ビツト１０はメモリ３０に関する限り保留されている。
アドレスに関連するデータ信号は夫々ＣＣＰＩＮおよび
ＣＣＰＯＵＴレジスタ８０および８３を通して結合され
ている。選択可能なアドレス信号の第２の組はメモリ３
０のサービス領域を決つた順序でアクセスする局タロツ
クカウンタの出力ビツトＣＴ２−１０である。このアク
セスは８クロツク時点ごとに生じ（第６図に図示）、Ｓ
ＲＶＯＵＴレジスタ８２に対してメモリを読み出したり
あるいはＳＲＶＩＮレジスタ７９からメモリに書き込ん
だりするが、このときデータが実際に流れているかどう
かにかかわらず、このようなアクセスを交互に実行する
。ビツトＣＴ４−１０は１２８個の連続した位置を表わ
す下位の７個のアドレスビツトとして有利に利用されて
いる。ビツトＣＴ３は次に上位のビツトであつて、この
アドレスを二つの１２８位置のプロツクのいずれか、す
なわちＳＲＶＩ，ＳＲＶＯプロツクのいずれかにこのア
ドレスを与える。ビツトＣＴ２は同様にさらに上位のビ
ツトであつて第６図に示すＥＸＥおよびＥＸＴＣＳ能で
使用するために異る１２８位置のプロツクにアドレスを
与える。ビツト０，１はメモリ３０をアドレスするため
に直接使用されることはない。マルチプレクサ７８への
アドレス信号の第３の組としてはサービス領域（サービ
ス処理装置の通信を交換処理装置１２に延長する）ある
いはＳＣＲ領域（将来使用するためのデータを入れるあ
るいはそこに先に入つていたデータを使うため）のいず
れかの位置を規定するためのコマンドレジスタ４７から
の命令ビツト０ＰＡ０−１０がある。

ビツトＯ〜９はメモリ３０中のアドレスを示し、ビツト
１０はそのメモリあるいはメモリ３２中のアドレスを示
す。処理装置１２によつて読み書きなれるデータは必ず
被処理データバス５９あるいはマルチプレクサ４２を通
ることになる。マルチプレクサ７８の選択可能なアドレ
ス信号の最終的な組としては交換処理装置１２のＳＣＲ
領域にアクセスを行なうためのボインタレジスタ５８か
らの出力ビツトＰＴＲＯ−１０を含んでいる。

これらのビツトは上述したビツト０ＰＡ０一１０と同様
に与えられる。これらのアドレスに対応するデータはバ
ス５９およびマルチプレクサ４２を通して伝えられる。
一例を示せば、例えば会議呼のためにＳＣＲ加算レジス
タのような出力線チヤネルにデータがゆくように、ＳＣ
Ｒ領域のアドレスをアクセスするために新らしい試算さ
れたボインタを使用したり、テーブルにアクセスするた
めに使用されることになる。論理回路８６からのＷＲＴ
ＤＭ信号はデータメモリ３０への書込みを付勢する。

その信号は０Ｒ型の論理によつて得られ、種々のアドレ
スあるいはデータ源が書込みのために夫々の機会を有す
るときに書込みを付勢するために得られる。例えば、第
６図の波形ＡのＳＲＶＩ時点ごとにＷＲＴＤＭが現われ
る。もしＣＣＰ２９′がメモリ３０に対して出力データ
を必要とすることを示す信号を送れば、これはまた同じ
波形のＣＣＰ時間にも現われる。ＷＲＴＤＭはまたもし
処理装置１２の移動命令がメモリ３０（あるいはレジス
タ５８）のアドレスをデータの宛先として示し、ＥＸＥ
Ｃ信号が高レベルとなつたときには波形Ａの交換処理装
置時点でも現われる。次に交換処理装置１２における呼
交換と他のネツトワーク信号処理のためのプログラムと
命令情報の例について以下に考察しよう。

ここでは局の交換に関する処理装置１２の基本的機能の
例についてだけ述べるものとする。マイクロプロセツサ
形のアーキテクチヤを処理装置１２に用いれば、これよ
りはるかに多くのことが実行できることは当業者には明
らかである。例えば、圧伸符号と線形符号の間の交換は
周知のアルゴリズムによつてソフトウエア処理で実現で
きることは明らかであるが、そうすればかなりの処理時
間が必要になるため、このようなルーチンの交換にはハ
ードウエアを使用している。ネツトワーク交換処理装置
１２の命令とその記号は次のとおりである。

ＭＯｖ：移動命令 Ａｌｕ：算術論理ユニツトの命令 ＣｍＯｖ：フラグがセツトされていることを条件とする
条件付移動命令Ｃａｌｕ：フラグがセツトされているこ
とを条件とする条件付Ａｌｕ命令ＭＯｖ−Ｓｅ： １３
ビツトのデータの移動命令。

サインは１６ビツト位置に延長され、ルートはソース一
〉デイステイネーシヨンと表示ＣＯＮＶ：変換命令はソ
ースレジスタからの１６ビツトのワードを論理回路６１
を通してＣレジスタに移動し、選択可能な変換タイプと
ＲＯＭレベル変化表を用いる。

Ｃ：圧伸から線形へ Ｌ：線形から圧伸へ ＣＲＯ，ｌ，２，３，４：圧伸から圧伸へ１から５の異
るレベル変換ＲＯＭで所定の利得あるいは損失を与える
。

ＡＢＹＺ：機械レジスタ Ｐ：計算されたアドレスボインタレジスタＺｆｎｆ：零
／非零Ａｌｕ出力セツトフラグ（Ａ＋Ｂ）：Ａｌｕある
いはシフト機能く１ＭＳＢに向つて１ビツト位置左 へシフトする 〉１，２ＬＳＢに向つて１あるいは ２ビツト位置右へシフトす る ＋加算 減算 ｔ論理的ＡＮＤ ｌ論理的０Ｒ へ 論理的排他０Ｒ ｒａｎｇｅオーバフローあるいはアンタ ブローに対して１４ビツトのデー タが調整されて、Ｂからの３個の 制御ビツトが挿入される。

１６進の定数はＸではじまる：ＸＯＯｆｆ，ＸｃＯｌｃ
ＯＸに続く各々の数字はその数字の値を持つ４ビツトを
表わし、各アルフアベツト、例えばａ−ｆはそれぞれ８
進コードにおいて１２８から１７８の値を持つ四つの２
進符号ビツトを表わす。

従つて４個の１６進数は１６ビツトのマスクあるいは１
６ビツトの定数を表わす。以下にはプログラムの例を示
す。

説明をわかりやすくするために、完全に線形なシステム
を仮定し、種々のＣＯＮＶ命令を省略できるようにして
ある。各々はデータを符号変換回路６１に移動し、これ
に続いて移動命令はＣレジスタ６８からの結果を回路３
８あるいは他の適切な宛先に与える。次のサブルーチン
は呼に使用されるメモリ３０のＳＣＲ位置からの望まし
くないデータをクリアするための会議呼の初期設定に使
用される。

ＭＯｖＸＯＯＯＯ−＋Ｂメモリ３０のＸＯＯＯＯを含ん
でいるアドレスの内容をＢレジスタ５３に移動ＭＯｖＢ
→ＣＯｎｆｓｕｍｌ／データメモリ３０中の会議呼加算
レジスタを初期化するルーチンの呼交換は標準的な経路
については次のサブルーチンによつて実行される。

第２の上記の命令の後で同じＢレジスタの内容をＥａｒ
３，ｅａｒ４゜゜゜ｅａｒｎに移動することによつてフ
アンアウト機能を実行できることは明らかである。

しかし、これらのｎ個の受信者のひとつしか一時には応
答することはできない。呼信号レベルの変化は第１の耳
信号命令を、たとえばでおきかえることによつて実現さ
れる。同様の変化は信号レベルについてもコードフオー
マツトについても任意にサブルーチンで実行される。当
業者には各入者との間の信号のレベルを決定することが
できるこの能力によつて、会議呼に不安定性を生ずる傾
向を減少するものであることが理解されよう。会議呼に
おいて？丸加入者の口信号は次のルーチンによつて会議
の加算信号に加えられる。

ＭＯｖｃＯｎｆｓｕｍ−〉Ａ／会議用和レジスタＭＯｖ
ｓｅｍＯｕｔｈ−〉Ｂ／サイン・イクステンドされた口
信号サンプルＭＯｖＹ−〉ＣＯｎｆｓｕｍ／会議和を更
新する加入者の口信号を会議和から減算して、その差を
同じ加入者に与えるには次のルーチンを用いる。

ＭＯｖｃＯｎｆｓｕｍ−〉／会議和レジスタＭＯ−Ｓｅ
ｍＯｕｔｈ−〉Ｂ／サイン・イクステンドされた口信号
サンプルＡｌｕ（Ｚｒａｎｇｅ）−〉Ｚ／オーバフロー
アンタブローの修正ＭＯｕＺ−〉Ｅａｒ／他の口信号の
和 また交換処理装置１２では、事務機械からのデータ信号
で、異なる加入者から異なるビツト周波数で生ずるもの
を多重化して共通の加入者の宛先にゆく共通出力時間チ
ヤネルに与えることが可能である。

例えば、もし三つの加入者Ａ，ＢおよびＣがそれぞれ１
６キロビツト／秒、１６キロビツト／秒および３２キロ
ビツト／秒の周波数でデータを供給していれば、それぞ
れ共通時間チヤネルの各々の出の（耳信号の）サンプル
ワードで、加入者Ａ，Ｂ，Ｃに夫々２，２，４ビツトの
ビツトグループを割当てることによつてその需要は適切
に満足させることになる。この結果を生ずるプログラム
例を次に示す。メモリ２８にこのプログラムを格納する
ことに関連して、ＣＣＰ２９！はそれに関連する有用な
ビツトをそわぞれの加入者によつて要求されるものに限
定するためにそれぞれの入力サンプルと組合せる目的で
二つの定数ＸＯＯＯ３とＸＯＯＯｆをメモリ３０のＳＣ
Ｒ領域に格納する。

プログラムの例は次のようになる。ＡＬＵ（ＡＢ）一〉
Ｙ／マスクＡのデータ（口）サンプルをＹレジスタに入
れる。

ＡＬＵ（Ａ＆Ｂ） −〉Ｚ／マスクＢのサンプルをＺに
入れる。

ＡＬＵ（Ｚく１）−〉Ｚ／Ｂのサンプルを左にＡＬＵ（
Ｚく１）一〉ＺＡビツトのプロツクの大きさだけシフト
ＭＯｖＺ−〉ＲＯｕｔＯ／ＢのサンプルをＡレジスタへ
の経路でメモリ３０に移動する。

ＡＬＵ（Ａ＋Ｙ）−〉Ｙ／ＡとＢのサンプルをＹレジス
タへ入れる。

ＭＯｖＹ−〉ＥａｒｃＯｍ／Ａ−Ｃサンプルのすべての
入つた単一のワードをメモリ３２のＥａｒｃＯｍ位置に
移動する 複数個の加入者信号を共通の出力チヤネルに多重化する
他の方法は夫々の出力チヤネルに対して夫々の加入者の
口信号を加入者のくりかえしシーケンスで割当てる方法
である。

この構成ではｎ個の加入者の各々はその信号をｎサンプ
ル時間の間くりかえす必要があり、このときには実効的
なビ８ＫＨｚツトスループツトは毎秒？×１３、ビツト
ｎ となる。

この信号はそれ以外の点では通常の方法で受信され、メ
モリ３０のＳＣＲ領域のその加入者のために予め定めら
れた位置に移動される。またこの領域にはｎ個の加入者
の第１のものに割当てられたメモリ３０中のアドレスを
はじめに含むボインタ、初期アドレスに等しい定数、ボ
インタを増分するための１に等しい定数、多重化操作を
処理するのに使用する値ｖに等しい定数が保持されてい
る。データメモリ３０にｎ個の加入者サンプルの内の最
後のものが格納するサブルーチンの後、プログラムメモ
リ２８からの命令系列の便利な時点で、メモリ２８には
これらのサンプルをくりかえしの系列で出力するサブル
ーチンが格納される。

本質的にはこのサブルーチンはボインタをポインタレジ
スタ５８に読み込み、その値を使用してマルチプレクサ
７８を通してデータメモリ３０に与え、加入者位置を読
み出してＢレジスタ５３に与えここからその信号は共通
出力チヤネルの耳位置に出力される。次にボインタはそ
の値をＳＣＲ領域からＢレジスタに与え、Ａレジスタに
単位定数を移動して、この二つをＡＬＵで加算すること
によつて増分される。この和はメモリ３０のボインタ位
置に戻され、またボインタレジスタ５８に保持される。
次に処理装置の命令によつて定数ｎはＡレジスタ５６に
移動され、ＡＬＵの減算命令がそのときまだＢレジスタ
にある増分されていないボインタについて実行さへその
結果はもしその差がＯであるときにはフラグ論理回路７
７の出力をセツトするのに使用される。この後で条件付
移動命令によつてボインタの初期値定数はＢレジスタに
移動され、メモリ３０のボインタ位置に戻される。この
結果として予め増分された値がｎであつたときだけ、ポ
インタの初期値が増分された値に代つて記入されること
になる。従つて各サンプル時点において異る加入者から
のサンプルが集められて、各々の連続したサンプル時点
では異るものが共通出力チヤネルに送出されることにな
る。場合によつては単一の線路しか持たない加入者が音
声信号をある宛先に、これに関連したあるいは関連しな
いデータを他の宛先に同時に送信したいと思うようなと
きがある。

これもここで述べた交換処理装置１２を用いることによ
つて可能である。例えば線形符号化された１３ビツトの
音声信号とシステムが必要とする制御ビツトとしては取
扱いに３ビツトの制御ビツトの内の２ビツトしか必要で
なかつたとすれば、局の同軸回線中に多重化された各１
６ビツトのワードの内の１ビツトはその加入者で使用で
きる。この１ビツトはここで検討している実施例では８
ＫＨｚのデータ伝送速度を表わす。もし音声が８ビツト
の圧伸符号であれば４８ＫＨｚの高速も可能である。線
形符号化されたシステムではさらに下位の１ビツトある
いは２ビツトを捨てても、加入者が充分許容できるよう
な音声再生品質を若干犠性にするだけで、データ伝送の
機能を拡大することができる。圧伸のときにも線形のと
きにも、音声信号は通常の方法で処理され音声に必要の
ないデータビツトは無視して、その固有の宛先、例えば
第１図の出力バツフアストア１３に与えられる。次にこ
のデータ情報は適切なマスクによつて抽出され、通常の
方法で処理されて出ガスドア１３における固有の宛先に
通常の方法で与えられる。音声呼が進行中のとき、同じ
加入者線に関連したデータ呼を設定する必要が生じたと
きには、呼の宛先情報を得るためにこれに続くサンプル
時点でメモリ３０中のデータビツトを収集する必要があ
ることを局に対して知らせるために上述の制御ビツトの
ひとつを使用する。多重化プログラムについて先に略述
した手法は、これらのビツトを割当てられたサービスエ
リアのワードの異るビツト部に格納するのに使用される
。第７図は第１図に示した型の複数個のスイツチモジユ
ールを相互接続して、単一の共通制御装置によつて管理
して局のトラヒツク処理能力を拡張するためのひとつの
構成を示している。第７図にはモジユールＯとモジユー
ルＮ（番号８７，８８が付いている）を示しているが、
各モジユールは交換処理装置と関連するバツフアストア
、データメモリ、プログラムメモリ、サービス処理装置
を含んでいる。第１図に示す形のバツフアストア装置を
用い処理装置１２のアドレス機能を拡張することによつ
て、各モジユールの交換処理装置はその全容量に達する
ことができる。ひとつの共通制御処理装置２９′はその
代表的なバス機能を使用して約４個のこのようなモジユ
ールを収容することができる。任意の加入者が任意の他
の加入者と接続できるようにするために、各モジユール
の出力同軸回路は第７図の回路（８９および９０）に示
されているように他の各モジユールの入力同軸回路に結
合されている。以上本発明をその特定の実施例に関連し
て説明して来たが、当業者には明らかな追加の実施例、
変更その応用は本発明の精神と範囲に含まれるべきもの
である。

【図面の簡単な説明】

第１図は本発明によるスイツチモジユールを使用した通
信交換局全体の簡単化されたプロツク図、第２図乃至第
４図は第１図の局で利用される記憶装置および交換処理
装置のより詳細なプロツク図、第５図は交換処理装置に
おけるデータ交換命令、データ移動命令、および演算／
論理命令用の代表的プログラムメモリ命令出力フイール
ドを示す図、第６図は第２図および第３図の交換処理装
置の選択された動作を図示するタイミング図、第Ｔ図は
第１図に示される形の複数個のスイツチモジユールを相
互接続するための一方法を示すプロツク線図である。 〔主要部分の符号の説明〕、１１・・・・・・第１の蓄
積装置、１３・・・・・・第２の蓄積装置、１２・・・
・・・交換処理装置。

Claims (1)

1. 【特許請求の範囲】 １ 入力ディジタル信号を第１の蓄積位置系列に蓄積す
   るための第１の蓄積装置、出力ディジタル信号を第２の
   蓄積位置系列に蓄積するための第２の蓄積装置とを含む
   ディジタル信号の通信路を提供する通信交換方式におい
   て、該第１と第２の蓄積装置の間に縦接続され転送シー
   ケンスにおいて各蓄積した入力信号をそれに対応する出
   力蓄積位置に転送する交換処理装置を含み、各通信路接
   続についての転送は任意の時点に行なわれることを特徴
   とする通信交換方式。 ２ 特許請求の範囲第１項に記載の通信交換方式におい
   て、前記処理装置は該処理装置を介しての所与のディジ
   タル信号の転送の際に該所与のディジタル信号を一時的
   に該処理装置内に保持するための少なくとも一個の蓄積
   レジスタを含むことを特徴とする通信交換方式。 ３ 特許請求の範囲第２項に記載の通信交換方式におい
   て、前記処理装置は、該処理装置を介して結合された信
   号の付加的なプログラム処理を選択的に実行する回路６
   １、７０を含むことを特徴とする通信交換方式。 ４ 特許請求の範囲第３項に記載の通信交換方式におい
   て、前記選択的に実行する回路は該第１及び第２の蓄積
   装置の間で該処理装置によつて結合された符号化ディジ
   タル信号の信号レベルを変更するレベル変更回路ＲＯＭ
   ６３を含むことを特徴とする通信交換方式。 ５ 特許請求の範囲第３項に記載の通信交換方式におい
   て、前記選択的に実行する回路は、該第１及び第２の蓄
   積装置の間で該処理装置によつて結合された符号化ディ
   ジタル信号の符合化形式を変更する符号化変更回路６２
   を含むことを特徴とする通信交換方式。 ６ 特許請求の範囲第１項に記載の通信交換方式におい
   て、前記処理装置は、該第１の蓄積装置の記憶位置の異
   なるものにおける複数個のディジタル信号を該第２の蓄
   積装置の記憶位置のひとつに多重化する回路２８、４７
   、５３を含むことを特徴とする通信交換方式。 ７ 特許請求の範囲第６項に記載の通信交換方式におい
   て、前記第１及び第２の蓄積装置の記憶位置の各々は所
   定のビットからなり、該複数個のディジタル信号の各々
   はその信号の有意情報用として１つの記憶位置にあるビ
   ットの一部分だけを必要としており、該ビット部分の和
   は該所定数に等しいかあるいはこれより小さく、該第１
   の蓄積装置の複数個のディジタル信号の有意ビット部分
   をレジスタの異なるビット部分の位置に集めるレジスタ
   、及び該レジスタの内容を該第２の蓄積装置の該１つの
   記憶位置に入れる回路とを含むことを特徴とする通信交
   換方式。 ８ 特許請求の範囲第２項に記載の通信交換方式におい
   て、前記第１及び第２の蓄積装置の記憶位置の各々は所
   定数の信号ビットを有し、前記処理装置は該第１の蓄積
   装置の記憶位置に蓄積されたあるディジタル信号の異な
   るビット部分を夫々該第２の蓄積装置の異なる記憶位置
   に結合する結合回路を含むことを特徴とする通信交換方
   式。 ９ 特許請求の範囲第２項に記載の通信交換方式におい
   て、前記処理装置は、該第１の蓄積装置の異なる記憶位
   置の複数個のディジタル信号を各サンプル周期ごとに算
   術的に累算し会議呼用の和を形成する累算回路を含み、
   該累算回路は該会議呼用の和から該第１の蓄積装置の異
   なる記憶位置における該複数個のディジタル信号の各々
   を個々に減算して結果として得られた個々の差ディジタ
   ル信号を該減算されたディジタル信号の該第１の記憶装
   置の記憶位置に対応する該第２の蓄積装置の記憶位置に
   移動することを特徴とする通信交換方式。 １０ 特許請求の範囲第２項に記載の通信交換方式にお
   いて、前記処理装置は、該交換方式を介して実行される
   呼接続各々についての別々の処理装置命令系列を蓄積す
   るメモリ、及び該命令系列に応動して該呼接続を実行す
   るように該処理装置を制御するレジスタとを含むことを
   特徴とする通信交換方式。 １１ 特許請求の範囲第３項に記載の通信交換方式にお
   いて、処理装置はプログラム可能な信号処理装置該交換
   方式を介して実行される呼接続各々についての別々の処
   理命令系列を蓄積するメモリ、該命令系列に応動して該
   呼接続を実行するように該処理装置を制御するレジスタ
   、異なる１組のディジタル信号を連続した信号サンプル
   時点で該第１の蓄積装置の記憶位置に格納する多重化回
   路と、サンプル時点の各々ですべての前記命令系列を該
   処理装置制御手段に読み出すためのアドレスマルチプレ
   クサとを含む通信交換方式。 １２ 入力ディジタル信号を第１の蓄積位置系列に蓄積
   するための第１の蓄積装置、出力ディジタル信号を第２
   の蓄積位置系列に蓄積するための第２の蓄積装置、及び
   ネットワークとからなるディジタル信号の通信路を提供
   する通信交換方式において、該ネットワークは該蓄積装
   置間に縦接続された交換処理装置からなり、該交換処理
   装置は呼各々に関し所定の別々のサブルーチンに従つて
   受信され蓄積された信号各々を種々に処理して該第２の
   蓄積装置における伝送された信号として受信され蓄積さ
   れた入力信号の各々を第２の蓄積位置系列の選択された
   １つへランダムに選択可能な相互接続するものであり、
   該交換処理装置は更に、 該処理装置を制御するための多ビット命令のくり返し系
   列を供給するレジスタ、該命令の各々における所定のビ
   ットフィールドに応動して該交換処理装置中の所定の信
   号の状態の関数として該処理装置によるその命令の実行
   を条件付きに付勢・消勢するためのゲート回路とを含む
   ことを特徴とする通信交換方式。 １３ 入力ディジタル信号を第１の蓄積位置系列に蓄積
   するための第１の蓄積装置、出力ディジタル信号を第２
   の蓄積位置系列に蓄積するための第２の蓄積装置、及び
   ネットワークとからなるディジタル信号の通信路を提供
   する通信交換方式において、該ネットワークは該蓄積装
   置間に縦接続された交換処理装置からなり、該交換処理
   装置は呼各々に関し所定の別々のサブルーチンに従つて
   受信され蓄積された信号各々を種々に処理して該第２の
   蓄積装置における伝送された信号として入力の受信され
   蓄積された信号各々を第２の蓄積位置系列の選択された
   １つへのランダムに選択可能な接続をするものであり、
   異なる信号サンプル時点で該第１の蓄積装置位置にディ
   ジタル信号の異なる組を格納する格納回路、及び連続し
   たサンプル時点に該第１の蓄積装置位置のくり返しシー
   ケンスで該第２の蓄積装置位置の所定の１つへ該第１の
   蓄積装置の位置の異なるものにおけるディジタル信号を
   結合する結合回路とからなる多重化回路とを含むことを
   特徴とする通信交換方式。 １４ 符号化ディジタル信号用通信交換方式において、
   該通信交換方式は、第１の蓄積位置系列に符号化ディジ
   タル信号を蓄積する第１の蓄積装置と、第２の蓄積位置
   系列に符号化ディジタル信号を蓄積する第２の蓄積装置
   と、第１の蓄積装置からの符号化ディジタル信号を種々
   に処理し、少なくともこれらの信号を第２の蓄積装置の
   ランダムに選択できる記憶位置に結合して該交換方式を
   通る呼信号接続を実行する処理装置とを含む交換モジュ
   ールを複数個含み、該処理装置は、処理装置を通る間に
   処理装置内における所与のディジタル信号を一時的に保
   存する少くともひとつの蓄積用レジスタを含み、該交換
   方式はさらに、各モジュールの第２の蓄積装置を相互に
   接続して他の全てのモジュールのうちの選択可能なモジ
   ュールの第１の蓄積装置に対して信号を供給する手段を
   含むことを特徴とする通信交換方式。