DE3318303A1

DE3318303A1 - Musterlagen-erkennungsvorrichtung

Info

Publication number: DE3318303A1
Application number: DE19833318303
Authority: DE
Inventors: Kiyomu Ayase Kanagawa Chiyoda; Masahiro Yokohama Kodama; Sumio Nagashima; Etsuji Yokohama Suzuki
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-05-19
Filing date: 1983-05-19
Publication date: 1983-11-24
Also published as: US4644584A; JPS6120035B2; DE3318303C2; JPS58201185A

Description

Die Erfindung betrifft eine Musterlagen-Erkennungsvorrichtung zur Erkennung bzw. Erfassung der Lage eines vorgegebenen Musterteils eines bestimmten Musters auf einem Gegenstand.

Bei der Herstellung von integrierten Schaltkreisen (ICs) wird das Plättchen in mehrere Chips geschnitten, worauf Anschlüsse am Chip hergestellt werden, wobei die Schnittoder Anschlußstelle erfaßt werden muß. Dies geschieht herkömmlicherweise wie folgt: Ein Musterbereich, der das zu erfassende Muster einschließt, wird mittels z.B. einer industriellen Fernsehkamera aufgenommen. Das von letzterer gelieferte Musterbildsignal wird digitalisiert und in

1-

einem Speicher abgespeichert. Die einem bestimmten Bereich entsprechenden Musterdaten werden sequentiell aus diesem Speicher ausgelesen, während sie Bit für Bit verschoben werden. Die ausgelesenen Musterbereichsdaten werden mit einem dem zu erfassenden Muster entsprechenden Bezugsmuster verglichen, wobei der Grad der Übereinstimmung, oder Koinzidenz zwischen den ausgelesenen Musterbereichsdaten und den Bezugsmusterdaten festgestellt und anhand der Speicheradresse für die Musterdaten mit dem höchsten Koinzidenzgrad die Musterlage oder -position entsprechend diesen Musterdaten bestimmt wird.

Bei dieser bisherigen Musterlagen-Erkennungsvorrichtung ¹^ erfolgt jedoch die Lagenerkennungsoperation, während die Musterbereichsdaten jeweils bitweise verschoben werden, so daß für die Lagenerkennung eine lange Zeitspanne benötigt wird. Wenn die Musterbereichsdaten z.B. aus 64 χ 6 4 Bits und die gespeicherten Musterdaten aus ^z0 128 χ 128 Bits zusammengesetzt sind, beträgt die Zahl der Unterbrechungen zwischen den Musterbereichsdaten (pattern section data) und den betreffenden Bezugsmusterdaten 64 χ 64 χ 65 χ 65 = 17 305 600. Ersichtlicherweise nimmt somit diese Lagenerkennung oder -erfassung eine beträchtlich lange Zeit in Anspruch.

Aufgabe der Erfindung ist demgegenüber die Schaffung einer Musterlagen-Erkennungsvorrichtung, mit welcher

der Zeitaufwand für den Vergleich der betreffenden 30

Muster verkürzt und damit die Geschwindigkeit der Ausführung der Mustererkennung erhöht werden kann.

Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale 9=lö;t. 35

Erfindungsgemäß sind eine Bildaufnahmeeinheit zum ?vjf-

331 83Ü3

nehmen eines Bilds eines zu untersuchenden Musters, ein Speicher zur Speicherung einer Musterdateneinheit entsprechend dem zu erfassenden, von der Bildaufnahmeeinheit aufgenommenen Muster und eine Adressiereinheit zur Bezeichnung der Adresse des Speichers, um aus diesem eine in einem bestimmten Bereich, der kleiner ist als der durch das zu untersuchende Muster gebildete Bereich, enthaltene Musterbereichsdateneinheit auszulesen, vorgesehen.

Die Adressenbezeichnungsoperation der Adressiereinheit wird so ausgeführt, daß - während der Musterbereich (pattern section) für zumindest jede zweite Bildelementspalte und -zeile in waagerechter bzw. lotrechter Richtung verschoben wird - die in den so verschobenen Muster-

¹^ bereichen enthaltenen Musterdaten sequentiell ausgelesen werden können. Die ausgelesenen Musterbereichsdaten und die betreffenden Bezugsmusterdaten werden sodann miteinander verglichen, und der Koinzidenzgrad zwischen jedem Musterbereich und dem Bezugsmuster wird berechnet.

²^ Auf diese Weise wird der dem Bezugsmuster am nächsten kommende Musterbereich anhand der für alle Musterbereiche berechneten Koinzidenzgrade bestimmt. Die Musterlage oder -position wird anhand der dem so bestimmten Musterbereich entsprechenden Adressen erfaßt.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer Musterlagen-Erkennungsvorrichtung gemäß einer Ausführungsform der Erfindung,

Fig. 2 eine schematische Darstellung einer Reihe von

Bildelementen entsprechend den im Musterspeicher

3
A

gemäß Fig. 1 gespeicherte Musterdatenbits,

Fig. 3 eine schematische Darstellung eines Musters einer Bildelementanordnung zur Erläuterung des Ausle

sens eines Musterbereichs A aus Bits für ungerad zahlige Spalten und Zeilen,

Fig. 4 eine schematische Darstellung einer Bitanordnung des ausgelesenen Bitmusterbereichs A ungerad

zahliger Spalten und Zeilen,

Fig. 5 die Bitanordnung eines Bezugsbitmusters R,

Fig. 6. eine Fig. 3 ähnelnde Darstellung zur Erläuterung des Auslesens eines Musterbereichs B aus Bits für geradzahlige Spalten und Zeilen,

Fig. 7 eine schematische Darstellung der Musterformation als Ergebnis der Durchführung der leseoperation gemäß Fig. 3 und 6,

als Ergebnis der Durchführung der Verschiebe-Aus-

Fig. 8 und 9 schematische Darstellungen eines Musterbereichs C von ungeradzahligen Spalten- und

Zeilenbits bzw. eines Musterbereichs D geradzahliger Spalten- und Zeilenbits, die gemäß einer anderen Ausführungsform der Erfindung ausgelesen werden,

Fig. 10 eine schematische Darstellung der Musterformation

anhald der Durchführung der Verschiebe-Ausleseoperation gemäß Fig. 8 und 9,

Fig. 11 und 12 schematische Darstellungen eines Muster-35

bereichs E ungeradzahliger Spalten- und Zeilen-

-AO-

bits bzw. eines Musterbereichs F geradzahliger Spalten- und Zeilenbits, die gemäß noch einer anderen Ausführungsform der Erfindung ausgelesen werden,

Fig. 13 eine schematische Darstellung der Musterformation anhand der Durchführung der Verschiebe-Ausleseoperation gemäß Fig. 11 und 12, 10

Fig. 14 eine schematische Darstellung von Bitmusterbereichen H, I und J, die gemäß einer weiteren Ausführungsform der Erfindung ausgelesen werden, und
15

Fig. 15 eine schematische Darstellung der Musterformation anhand der Verschiebe-Ausleseoperation gemäß Fig. 14.

²^ Gemäß Fig. 1 ist eine Bildaufnahmeeinheit, z.B. eine Industriefernsehkamera (ITV) 11, so angeordnet, daß sie einen vorbestimmten Musterbereich eines ein zu erfassendes Muster aufweisenden Gegenstands, z.B. eines IC-Plättchens oder -Chips 12 mit dem z.B. den Anschlußstreifen oder (gedruckten) Leiterzügen entsprechenden Muster, aufnimmt. Der Ausgangsteil der Fernsehkamera 11 ist über eine Binärkodiererschaltung (A/D-Wandler) 13 mit dem Einschreibanschluß eines Musterspeichers 14 verbunden, der eine Kapazität von z.B. 256 χ 256 Bits be-

sitzt. Der Ausgangsteil eines Adressenrechners 15 ist mit dem Adressieranschluß dieses Musterspeichers 14 verbunden, dessen Ausgangsteil an die eine Eingangsklemme eines !Comparators 16 angeschlossen ist, an dessen anderer Eingang ski enune wiederum der Ausgangsteil eines Bezugs-

musterspeichers 17 liegt. An den Adressieranschluß des

Bezugsmusterspeichers 17 ist ein Adressenrechner 18 angeschlossen. Der Ausgangsteil des Koniparators 16 ist mit einer Zentraleinheit (CPU) 19 verbunden, die ihrerseits an die Adressenrechner 15 und 18 angeschlossen ist.

Wenn bei der Musterlagen-Erkennungsvorrichtung nach Fig. 1 mittels der Fernsehkamera 11 eine (photographische) Aufnahme des vorbestimmten Musterbereichs des IC-Chips

!0 τ 2 angefertigt wird, liefert die Fernsehkamera 11 ein Bildsignal entsprechend dem Muster des vorbestimmten Musterbereichs. Dieses Bildsignal wird durch einen Analog/Digital- bzw. A/D-Wandler 13 in digitale Musterdaten umgesetzt und dann zur Speicherung in den BiIdspeicher 14 eingegeben. In Fig. 2 sind die im Bildspeicher 14 (ab)gespeicherten Bildelemente all, a12, a13, ... amn in Matrixform dargestellt. Die diesen Bildelementen entsprechenden Musterdatenbits werden nach Maßgabe der Adressendaten des Adressenrechners 15 ausgelesen. Im vorliegenden Fall werden gemäß Fig. 3 die Musterdatenbits aus dem Musterspeicher 14 in der Weise ausgelesen, daß ein aus 5x5 Bits bestehender Musterbereich A in waagerechter Richtung X und in lotrechter Richtung Y verschoben wird. Zur Ausführung dieser Aus-

leseoperation führt der Adressenrechner 15 die Adressenberechnung nach den beiden folgenden Formeln durch:

a{(2 + 2i) , (2 + 2j)} . ... (2)

Darin bedeuten: i (= 0, 1, 2, 3, ...): den eine Verschiebung des Musterbereichs A in waagerechter Richtung

X herbeiführenden Faktor, und j (= 0, 1, 2, 3, ...): 35

den eine Verschiebung des Musterbereichs A in lotrechter

Richtung Y herbeiführenden Faktor. Diese Faktoren i und j werden von der Zentraleinheit 19 zum Adressenrechner 15 geliefert. Wenn dem Adressenrechner 15 die Faktoren i = 0, 1, 2 und j = 0, 1, 2 zugeliefert werden, führt er eine Berechnung nach Formel (1) durch, mit dem Ergebnis, daß die Musterdatenbits entsprechend den Bildelementen a11, a13, a15, a31,.a33, a35, a51, a53 und a55 ausgelesen und dann zum Komparator 16 übertragen werden. Da die Bezugsmusterdatenbits vom Bezugsmusterspeicher 17 dem Komparator 16 zugeführt werden, werden die Musterdatenbits vom Musterspeicher 14 mit diesen Bezugsmusterdatenbits verglichen.

Im Bezugsmusterspeicher 17 sind Bezugsmusterdaten entsprechend einer großen Zahl von Bezugsmustern gespeichert, wobei der Bezugsmusterspeicher 17 nach Maßgabe der vom Adressenrechner 18 gelieferten Adressendaten die Bezugsmusterdaten zum Komparator 16 liefert. Letzterer vergleicht das Muster des ausgelesenen Musterbereichs A mit dem Bezugsmuster R. In beiden Mustern A und R bezeichnen jeweils 6 Bits von den 9 Bits jedes Musters eine Koinzidenz. Das Ergebnis dieses Vergleichs wird der Zentraleinheit (CPU) 19 eingegeben, welche die Daten dieses Vergleichsergebnisses als Koinzidenzgrad 6 speichert. Wenn sodann die Zentraleinheit 19 die Faktoren i = 0, 1, 2 und j = 1, 2, 3 zum Adressenrechner 15 liefert, werden die Musterdatenbits entsprechend den Bildelementen a13, a15, ai7, a33, a35, a37, a53, a55 und a57

^ des um zwei Bits in waagerechter Richtung vom Musterbereich A gemäß Fig. 3 verschobenen Musterbereichs aus dem Musterspeicher 14 ausgelesen, dem Komparator 16 eingegeben und sodann mit den Bezugsmusterdatenbits verglichen.

Die Daten dieses Vergleichsergebnisses werden in der

Zentraleinheit 19 abgespeichert. Auf diese Weise wird

Kh

der Musterbereich sequentiell in waagerechter Richtung verschoben, und das Muster des verschobenen Musterbereichs wird mit dem Bezugsmuster verglichen, wobei der Koinzidenzgrad berechnet wird. Wenn das rechte Ende des Musterbereichs am 256. Bit der horizontalen Bitanordnung oder -reihe ankommt, liefert die Zentraleinheit 19 die Faktoren i = 1, 2, 3 und j = 0, 1, 2 zum Adressenrechner 15. In diesem Fall werden die Musterdaten entsprechend dem Musterbereich B, der durch Verschiebung des Musterbereichs A um zwei Bitzeilen (two-bit rows) in lotrechter Richtung Y erhalten wurde, aus dem Musterspeicher 14 ausgelesen, wobei eine ähnliche Vergleichsoperation ausgeführt wird. Das Muster des auf diese Weise um zwei Bitzeilen verschobenen Musterbereichs B wird sequentiell um zwei Bitzeilen in waagerechter Richtung verschoben, wobei eine ähnliche Vergleichsoperation ausgeführt wird.

Wie erwähnt, wird das Muster des Musterbereichs mit dem Bezugsmuster verglichen, während dieser Musterbereich sequentiell in waagerechter und lotrechter Richtung X bzw. Y verschoben wird, bis der Mustervergleich für alle bei 256 χ 256 Bits möglichen Musterbereiche abgeschlossen ist. Nach Abschluß dieses Vergleichs wird der Adressen-. rechner 15 so gesetzt, daß er die Adressenberechnungen

■ nach Maßgabe von Formel (2) durchführt, die zum Adressieren der geradzahligen Spalten- und Zeilendatenbits angeordnet ist. In diesem Fall werden aus dem Musterspeicher 14 die Musterdaten entsprechend dem Musterbereich B ausgelesen, der durch eine Verschiebung des Musterbereichs A um eine Bitspalte und eine Bitzeile in waagerechter und lotrechter Richtung X bzw. Y erhalten wurde. Wie im Fall des Musterbereichs A aus den ungeradzahligen Spalten- und Zeilendatenbits wird dieser Musterbereich B mit

dem Bezugsmuster in der Weise verglichen, daß der Muster-

OO IUOUvJ

bereich B in waagerechter und lotrechter Richtung X bzw. Y verschoben wird.

Nach Abschluß diesesVergleichs zwischen dem ungeradzahligen Spalten- und Zeilen-Bitmusterbereich A und den geradzahligen Spalten- und Zeilen-Bitmusterbereichen B einerseits und dem Bezugsmuster R andererseits ermittelt die Zentraleinheit 19 aus den mittels diesesVergleichs gewonnenen Koinzidenzgraddaten die Daten für den höchsten Koinzidenzgrad. Hierbei erfaßt die Zentraleinheit 19 den höchsten Koinzidenzgrad in den ungeradzahligen Spalten- und Zeilen-Bitmusterbereichen A sowie den höchsten Koinzidenzgrad in den geradzahligen Spalten-

und Zeilen-Bitmusterbereichen B, und sie vergleicht beide Koinzidenzgrade auf den höchsten Koinzidenzgrad. Wenn der Unterschied zwischen beiden nicht unter einer vorbestimmten Größe liegt, wird einer der beiden Musterbereiche A oder B mit dem höchsten Koinzidenzgrad oder

der eine, der größer ist als der andere, als der Musterbereich angesehen, welcher dem zu erfassenden oder erkennenden Muster entspricht. Die Lage des Musterbereichs A oder B mit diesem höchsten Koinzidenzgrad wird

anhand der Adresse des Musterspeichers 14 bestimmt. Wenn 25

die Differenz zwischen den beiden höchsten Koinzidenzgraden unterhalb der vorbestimmten Größe liegt, wird eine Mittellage zwischen den Musterbereichen A und B als die zu erfassende oder zu erkennende Lage betrachtet.

Wenn die Musterlage gesucht wird, während der Musterbereich A der ungeradzahligen Spalten- und Zeilenbits sowie der Musterbereich B der geradzahligen Spalten- und Zeilenbits verschoben werden (vgl. Fig. 7), werden

_oc die Bildelemente zum Vergleich an jedem zweiten Element erfaßt. Bei diesem Lagenerkennungsvorgang ist daher die

Frequenz bzw. Häufigkeit der Verarbeitungoperationen für die Lagenerkennung auf die Hälfte der Frequenz oder Häufigkeit reduziert, mit denen diese Operationen bisher für alle Bildelemente ausgeführt wurden. Die Geschwindigkeit der Lagenerkennung kann somit entsprechend erhöht werden. Aus Vereinfachungsgründen erfolgt bei dieser Ausführungsform die Erläuterung unter der Voraussetzung, daß der Musterbereich aus 5x5 Bits besteht. In der Praxis erfolgt jedoch die Lagenerkennung oder -erfassung auf der Grundlage eines Bitmusters von 32 χ 32 Bits. Wenn das gewünschte Muster nach Maßgabe des Bitmusters von 32 χ 32 Bits aus dem (Gesamt-)Muster von 256 χ 256 Bits erfaßt wird, entspricht die Frequenz bzw. Häufig-

keit des Vergleichs der ausgelesenen Muster mit dem Bezugsmuster (128 - 32) χ (128 - 32) χ 2 = .18 432. Wenn dagegen die Lagenerkennung nach dem bisherigen Verfahren erfolgt, bei dem alle Bildelemente entsprechend dem Muster von 64 χ 64 Bits abgegriffen werden, beträgt

die Vergleichsfrequenz bzw. -häufigkeit (256 - 64) χ (256 - 64) =36 864. Dies bedeutet, daß erfindungsgemäß nur die Hälfte der Erfassungs- oder Erkennungszeit beim bisherigen Lagenerkennungsverfahren nötig und

die Erkennungsgeschwindigkeit erfindungsgemäß doppelt 25

so hoch ist wie beim bisherigen Verfahren.

Obgleich beim beschriebenen Lagenerkennungsverfahren die Dichte der abgegriffenen Bildelemente geringer ist, ist darauf hinzuweisen, daß hierdurch die Erfassungsoder Erkennungsgenauigkeit nur wenig beeinflußt wird und sich keinerlei Probleme ergeben, weil die Erfassung oder Erkennung an einem Musterbereich erfolgt, der etwas größer ist als ein solcher entsprechend einer geringen

_ot. Bildelementdichte.

Bei der beschriebenen Ausführungsform werden gemäß Fig. 7 die Bildelemente in bezug auf das Bildraster schräg bzw. diagonal abgegriffen. Wenn beispielsweise ein Muster in lotrechten und querverlaufenden Linien erfaßt wird, beispielsweise eine Anschlußelektrode eines IC-Chips, kann jede der beiden Richtungskomponenten erfaßt werden, so daß eine zuverlässige Lagenerkennung oder -erfassung gewährleistet wird.

Im folgenden ist anhand der Fig. 8 bis 10 eine andere Ausführungsform der Erfindung beschrieben. Dabei werden der ungeradzahlige Spalten- und Zeilen-Bitmusterbereich C und der geradzahlige Spalten- und Zeilen-Bitmusterbereich D gemäß folgenden Formeln (3) und (4) abgegriffen:

a{(2 +

Dies bedeutet, daß das Abgreifen des ungeradzahligen Spalten- und Zeilen-Bitmusterbereichs C in der Weise erfolgt, daß dieser Musterbereich, wie im Fall des ungeradzahligen Spalten- und Zeilen-Bitmusterbereichs α gemäß Fig. 3, sequentiell in waagerechter Richtung X und lotrechter Richtung Y verschoben wird. Andererseits wird der geradzahlige Spalten- und Zeilen-Bitmusterbereich D aus der durch Verschiebung des genannten Musterbereichs C um eine Bitzeile in lotrechter Richtung Y erreichten Stellung sequentiell in waagerechter Richtung X und lotrechter Richtung Y verschoben. In diesem Fall werden die Faktoren i und j von der Zentraleinheit (CPU) 19 auch zum Adressenrechner 15 geliefert, und die Adressenbezeichnung des Musterspeichers 14 wird durchgeführt, um die Musterbereiche C und D aus dem Musterspeicher 14

auszulesen. Wenn alle für 256 κ 256 Bits möglichen Musterbereiche entsprechend den Formeln (3) und (4) ausgelesen sind, ist die Anordnung des ausgelesenen Musters

(Reihe) gemäß Fig. 10 derart, daß das Feld/der Bildelemente in lotrechter Richtung Y bzw. in den Bildelementspalten in jeder zweiten Spaltenposition oder -lage angeordnet ist. Da bei der Erfassung oder Erkennung der Musterlage in einer solchen Musterformation die Dichte der ausgelesenen Bildelemente in lotrechter Richtung Y vergleichmäßigt ist, kann das lineare Muster insbesondere in lotrechter Richtung Y zuverlässig erfaßt werden. Das Musterlagen-Erkennungsverfahren gemäß dieser Ausführungsform ist daher insbesondere für die Erfassung oder Erkennung der Trennlinien (dicing) eines IC-Plättchens vorteilhaft.

Bei einer dritten, in den Fig. 11 bis 13 veranschaulichten Ausführungsform erfolgt die Adressenberechnung nach Maßgabe der nachstehenden Formeln (5) und (6), wobei der ungeradzahlige Spalten- und Zeilen-Bitmusterbereich E und der geradzahlige Spalten- und Zeilen-Bitmusterbereich F abgegriffen werden:

· ^*^{1 +} 2i> , (1 + 2j)} ... (5)

Wie im Fall der Musterbereiche A und C wird der Bit-

musterbereich E für ungeradzahlige Spalte und Zeile

sequentiell erfaßt, während er sequentiell in waagerechter und lotrechter Richtung X bzw. Y verschoben wird. Dagegen wird der Bitmusterbereich F für geradzahlige Spalte und Zeile aus der durch Verschiebung des ο ο

genannten Bistmusterbereichs E um eine Bitspalte in

waagerechter Richtung X erreichten Stellung sequentiell in waagerechter Richtung X sowie in lotrechter Richtung Y verschoben. In diesem Fall liefert die Zentraleinheit 19 die Faktoren i und j zum Adressenrechner 15, welcher die Adressenbezeichnung des Musterspeichers 13 durchführt, um die Bitmusterbereiche E und F aus dem Musterspeicher 14 herauszugreifen. Wenn alle für 256 χ 256 Bit möglichen Musterbereiche gemäß den Formeln (5) und

(6) ausgelesen sind, besitzt das so ausgelesene Muster die Formation gemäß Fig. 13, in welcher das Feld der Bildelemente in waagerechter Richtung X bzw. die Bildelementzeilen in jeder zweiten Zeilenlage der Formation bzw. Anordnung liegen. Da die Erfassung oder Erkennung der Musterlage in einer solchen Musterformation eine wechselweise gleichmäßige Bildelementverteilung in lotrechter Richtung ergibt, können in waagerechter Richtung vorliegende Musterkomponenten zuverlässig erfaßt werden.

Bei den beschriebenen Ausführungsformen erfolgt das Abgreifen der Bildelemente in jeweils jeder zweiten Bildelementspalte oder -zeile. Die Erfindung ist jedoch nicht hierauf beschränkt, vielmehr kann das Abgreifen auch an jeder zweiten Einheit aus zwei oder mehr Bildelementspalten oder -zeilen erfolgen. Wenn beispielsweise das Abgreifen der Bildelemente in jeder dritten Bildelementspalte oder -zeile vorgenommen wird, wird die Adressenberechnung gemäß den folgenden Formel (7) bis (9) durchgeführt:

a{(3 + 3i), (3 + 3j)} ... (9)

Wenn angenommen wird, daß ein aus 7x7 Bits bestehender Musterbereich geformt wird, so sind gemäß Fig. 14 der erste Musterbereich H für ungeradzahlige Spalte und Zeile,, der erste Musterbereich I für geradzahlige Spalte und Zeile sowie der zweite Musterbereich J für ungeradzahlige Spalte und Zeile jeweils sowohl in waagerechter als auch in lotrechter Richtung verschoben bzw. gegeneinander versetzt.

Fig. 15 veranschaulicht ein Muster, das durch Abgreifen von Bildelementen in jeder dritten Bildelementspalte und -zeile gewonnen wurde. Bei der erfindungsgemäßen Musterlagenerkennung beträgt die für die Lagenerkennung oder -erfassung erforderliche Zeit nur ein Drittel der bisher benötigten Zeit, wodurch eine weitere Erhöhung der Lagenerkennungsgeschwindigkeit geboten wird.

Wie erwähnt, ist erfindungsgemäß die Einheit zum Adressieren des Musterspeichers zum Zwecke des Auslesens von Musterdaten entsprechend der Bildelementmatrix aus dem Musterspeicher in der Weise vorgesehen, daß in der dem zu untersuchenden Muster entsprechenden Bildelementmatrix ein Musterbereich eines bestimmten Abschnitts ²^ sequentiell sowohl in waagerechter als auch in lotrechter Richtung verschoben wird. Diese Adressiereinheit adressiert den Musterspeicher derart, daß der Musterbereich in zumindest jedem zweiten Bildelementfeld bzw. jeder zweiten Bitelementreihe verschoben

werden kann und in diesem Musterbereich die darin enthaltenen Bildelemente an zumindest jedem zweiten Bildelement abgegriffen werden können.

Das Adressieren des Musterspeicher erfolgt mittels der

Adressen, die durch Adressenberechnung nach folgenden

Formelnerhalten werden. Hierbei ist zu beachten, daß diese Formeln jeweils zur Bestimmung der Adresse a in der Bildelementmatrix vorgesehen sind und daß sich die einzelnen Formelgruppen je nach der Bewegungs- bzw. Verschiebungsrichtung der Anfangsadresse voneinander unterscheiden.

1) Erste Formelgruppe:
10

a = (1 + zi) , (1 + zj)

a = (2 + zi) , (2 + zj) a = (3 + zi) , (3 + zj)

a = (ζ + zi), (ζ + zj)

2) Zweite Formelgruppe:

a = (1 + zi) , (1 + zj) a = (2 + zi), (1 + zj)

a = (3 + zi) , (1 + zj)

a = (z + zi) , (1 + zj)

3) Dritte Formelgruppe:

a = (1 + zi) , (1 + zj)

a = (1 + zi) , (2 + zj) a = (1 + zi), (1 + zj)

a = (1 + zi) , (z + zj)

In obigen Formel bedeuten: ζ = R + 1; R = Zahl der übersprungenen Spalten oder Zeilen.

Mit der erfindungsgemäßen Musterlagen-Erkennungsvorrichtung kann somit die Erfassungs- oder Erkennungsgeschwindigkeit für die Musterlagen erhöht und damit die für diese Operation benötigte Zeit beträchtlich verkürzt werden.

Bei der vorstehend beschriebenen Ausführungsform werden die Bildelemente im Musterbereich an zumindest jedem zweiten Bildelement in waagerechter Richtung abgegriffen. Diese Bildelemente können jedoch auch in lotrechter Richtung abgegriffen werden.

Wenn bei der beschriebenen Ausführungsform vom Auslesen des Bitmusters für ungeradzahlige Spalte und Zeile auch das Bitmuster für geradzahlige Spalte und Zeile gewechselt wird, ändert sich die Formel für die Adressenberechnung. Dieses Umwechseln kann jedoch auch durch Änderung der niedrigstwertigen Stelle der Adresse auf den hohen Pegel H oder den niedrigen Pegel L erfolgen. Wahlweise kann das Auslesen des Bitmusters durch Unterteilung des Musterspeichers in zwei Speicherabschnitte, von denen der eine dem Bitmuster für ungeradzahlige Spalte und Zeile und der andere dem Bitmuster für gerad-²^ zahlige Spalte und Zeile zugeordnet ist, und durch Umschalten von einem dieser Speicherabschnitte auf den anderen geschehen.

Leerseite

Claims

Henkel, Pfenning, Feiler, Hänzel & Meinig Patentanwälte

European Paien! Attorneys Zugelassene Veruete' \0' Eu'DpaiSCher. Paie

D' ο¹"»! G Henke- Machen Z) ρ -Ing ο Ptennng 5e^r ". C" ^re^r nat L Fe^e^- M^c^e Dt -hg W Har.ze- W^-^c'e Do·-Pnys K H We-.g Be-! D^r ng A Bü!ensc^r'O^r. Be">^r·

Tokyo Shibaura Denki Kabushiki Kaisha K-

D-8000 München 3C

le' 089'9S2085-8:

Kawasaki, Japan ~e^>- 0529802 n-,k .a

T?ieg^ramrr,e e^osco

58P426/wa
19. Mai 1983

Patentansprüche

Musterlagen-Erkennungsvorrichtung mit einer Bildaufnahmeeinheit zum Aufnehmen eines Bilds eines zu untersuchenden Musters und zur Abgabe eines Bildsignals entsprechend diesem Muster, gekennzeichnet durch eine mit der Bildaufnahmeeinheit (11) verbundene Speichereinheit (14) zur Speicherung des Bildsignals als Prüfmusterinformation, bestehend aus Musterdatenbits entsprechend einer Bildelementmatrix, durch eine mit der Speichereinheit (14) verbundene Adressiereinheit (15) für die Adressenbezeichnung der Speichereinheit (14) zwecks sequentieller Verschiebung zumindest jeder zweiten Bitreihe in waagerechter und lotrechter Richtung in

einem Musterbereich oder -abschnitt (pattern section), der die Bits einer vorgegebenen oder bestimmten Zahl, abzüglich der die Musterinformation darstellenden Bitzahl, enthält, und zum Auslesen der Musterdatenbits aus dem Musterbereich bei jeder Verschiebeoperation und in bezug auf zumindest jede zweite Bitlage, durch eine Bezugsmusterdaten-Ausgabeeinheit (17) zur Lieferung (einer) Bezugsmusterdaten(einheit) entsprechend einem zu erfassenden Muster und mit einer Bitzahl ensprechend den Bits des Musterbereichs, und durch eine mit der Speichereinheit sowie der Bezugsmusterdaten-Ausgabeeinheit verbundene Komparatoreinheit (16) zum Vergleichen der Musterdaten mit den Bezugsmusterdaten und zur Erfassung oder Erkennung der Lage des zu erfassenden Musters anhand des Koinzidenzgrads zwischen diesen Daten.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Musterinformation aus Datenbits für ungeradzahlige Spalte und Zeile sowie Datenbits für geradzahlige Spalte und Zeile besteht und daß die Adressiereinheit (15) eine erste Adressieroperation zum Auslesen der Datenbits für ungeradzahlige Spalte und Zeile sowie eine zweite Adressieroperation zum Auslesen der Datenbits für geradzahlige Spalte und Zeile durchführt.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Adressiereinheit (15) zum Adressieren des Musterspeichers die Adressenberechnung nach folgenden Formeln durchführt:

a = (1 + zi), (1 + zj)

a = (2 + zi) , (2 + zj)

a = (3 + zi), (3 + zj)

a = (ζ + zi) , (ζ + zj)

worin bedeuten: X und Y = Adressen; Z= R + 1; R= Zahl der übersprungenen Spalten oder Zeilen? und i und j = veränderliche ganze Zahlen.
4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,

daß die Adressiereinheit (15) zum Adressieren des Musterspeichers die Adressenberechnung nach folgenden ■ Formeln durchführt:

a = (1 +zi), (1 + zj)

a = (2 + zi) , (1 + zj) a = (3 + zi) , (1 + zj)

a = (ζ + zi) , (1 + zj)

worin bedeuten: X und Y = Adressen; ζ = R + 1; R = Zahl der übersprungenen Spalten oder Zeilen; und i und j ⁼ veränderliche ganze Zahlen.
5. Vorrichtung nach Anspruch 1, dadurch gekennzeichent, daß die Adressiereinheit (15) zum Adressieren des Musterspeichers die Adressenberechnung nach folgenden Formeln durchführt:

a = (1 + zi) , (1 + zj) a = (1 + zi) , (2 + zj)

a = (1 + zi) , (3 + zj)

a = (1 + zi) , (ζ + zj)

worin bedeuten: X und Y = Adressen; ζ = R ψ 1; R = Zahl der übersprungenen Spalten oder Zeilen; i und j = veränderliche ganze Zahlen.
6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Bezugsmusterdaten-Ausgabeeinheit eine Speichereinheit (17) mit mehreren Speicherabschnitten umfaßt, die jeweils in mehrere Gruppen, deren Zahl derjenigen der Speicherabschnitte entspricht, unterteilte Bezugsmusterdaten speichern.
7. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Bezugsmusterdaten-Ausgabeeinheit eine Bezugsmusterdaten-Speichereinheit (17) zur Speicherung einer Anzahl von Bezugsmusterdaten sowie eine Adressiereinheit (18) zum Adressieren der Bezugsmusterdaten-Speichereinheit zwecks Auslesung angegebener oder bestimmter Bezugsmusterdaten aus dieser Speichereinheit umfaßt.
8. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Adressiereinheit (15) eine erste Adressieroperation zum Auslesen von Datenbits für ungeradzahlige Spalte und Zeile (odd-column and -row data bits) und eine zweite Adressieroperation zum Auslesen von Datenbits für geradzahlige Spalte und Zeile (evencolumn and -row data bits) ausführt und daß die Komparatoreinheit die Differenz zwischen dem beim Vergleich in bezug auf die Musterdaten für ungeradzahlige Spalte und Zeile erreichten höchsten Koinzidenzgrad und dem beim Vergleich in bezug auf die Musterdaten für geradzahlige Spalte und Zeile erreichten höchsten

®^ Koinzidenzgrad erfaßt oder bestimmt und dann, wenn diese Differenz nicht kleiner ist als eine vorgegebene oder bestimmte Größe, entscheidet, daß die Musterdaten mit dem größeren höchsten Koinzidenzgrad ein zu erfassendes oder zu erkennendes Muster darstellen,

und weiterhin dann, wenn diese Differenz kleiner ist

die vorgegebene oder bestimmte Größe, entscheidet, daß das Muster entsprechend einer Mittellage zwischen den Musterdaten des höchsten Koinzidenzgrads ein zu erfassendes oder zu erkennendes Muster darstellt.