DE2063313A1 - Speicher aus Schieberegistern mit kontinuierlicher Datenübertragung - Google Patents
Speicher aus Schieberegistern mit kontinuierlicher DatenübertragungInfo
- Publication number
- DE2063313A1 DE2063313A1 DE19702063313 DE2063313A DE2063313A1 DE 2063313 A1 DE2063313 A1 DE 2063313A1 DE 19702063313 DE19702063313 DE 19702063313 DE 2063313 A DE2063313 A DE 2063313A DE 2063313 A1 DE2063313 A1 DE 2063313A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- shift registers
- circuits
- odd
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/188—Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W2510/00—Input parameters relating to a particular sub-units
- B60W2510/24—Energy storage means
- B60W2510/242—Energy storage means for electrical energy
- B60W2510/244—Charge state
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W2710/00—Output or target parameters relating to a particular sub-units
- B60W2710/08—Electric propulsion units
- B60W2710/081—Speed
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W2710/00—Output or target parameters relating to a particular sub-units
- B60W2710/08—Electric propulsion units
- B60W2710/083—Torque
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Complex Calculations (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Image Input (AREA)
- Shift Register Type Memory (AREA)
- Communication Control (AREA)
Description
■■ 'l i ips
Böblingen, 17. Dezember 1970 ko-fr
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtl. Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: Docket PO 969 041
Speicher aus Schieberegistern mit
kontinuierlicher Datenübertragung
kontinuierlicher Datenübertragung
Die Erfindung betrifft einen Speicher aus Schieberegistern mit kontinuierlicher Datenübertragung und mit einer dem Speicher
für den Datenzugriff Übertragenen, die Lage des Schieberegisters im Speicher und des Wortes innerhalb des Schieberegisters kennzeichnenden
Positionsadresse.
Die Geschwindigkeit eines Datenverarbeitungssystems hängt nicht unwesentlich von der Zugriffsgeschwindigkeit zu den häufig verwendeten
Operations-Systemprogrammen ab, die gegenwärtig In Direkt-Zugriff-Speichervorrichtungen wie Platten oder Trommeln
gespeichert werden. Diese mechanischen Vorrichtungen haben jedoch eine begrenzte Geschwindigkeit und können bestensfalls
innerhalb von Millisekunden den Zugriff zu Daten erlangen. Schnellere Direkt-Zugriff-Speicher sind in der Form von Kernspeichern
vorhanden, die im Mikrosekundenbereich arbeiten. Diese haben jedoch eine große Zugriff-Zeitlücke und sind in der Form
von Großspeichern kostspielig. Bei Platten und Trommeln muß die sequentielle Zugriffsvorrichtung mit einer festen Geschwindigkeit
solange umlaufen, bis die gewünschte Adresse den Lese/ Schreibkopf erreicht hat. Dadurch sind lange Wartezeiten bedingt,
in denen keine Daten übertragen werden, wodurch die Steuerschal-
109828/1888
tungen bis zum Erreichen der Daten still liegen. Speicher, die
bipolare Vorrichtungen unter Verwendung von Festkörpern verwenden, bieten zwar einen Direkt-Zugriff-Speicher von höherer Geschwindigkeit
als mechanische Vorrichtungen und geringerer Geschwindigkeit als Magnetkerne, sind jedoch für ein Großspeichersystem
kostspielig. Aus dem USA-Patent 3.051.929 ist ein Schieberegister bekannt, welches eine Anzahl Stufen hat, die in eine
Vielzahl von Abschnitten unterteilt sind, deren jeder unabhängig mit einer von zwei Verschiebegeschwindigkeiten arbeiten kann.
Diese beiden Geschwindigkeiten entsprechen der Eingabe- und der Ausgabegeschwindigkeit und werden abwechselnd derart von den Abschnitten
des Schieberegisters benutzt, daß die Anordnung Information mit der Eingabegeschwindigkeit empfängt und mit der
Ausgabegeschwindigkeit rücküberträgt.
Die USA-Patentschrift 3.117.307 hat zwei Zeitgeberschaltungen unterschiedlicher Geschwindigkeit. Eine synchronisiert den Takt
der Eingabedaten mit dem Eingabe-Schieberegister und die andere das Ausgabe-Schieberegister mit dem Takt der Ausgabedaten.
Weiterhin ist aus dem USA-Patent 3.135.947 eine Einrichtung zum Umwandeln des Bit-Taktes digitaler Daten bekannt. Es verwendet
eine Vielzahl von Schieberegistern, die sequentiell betrieben werden, um jedes Eingabezeichen nacheinander zu den Schieberegistern
durch einen Ladezähler zu übertragen, der mit der Bitgeschwindigkeit
der Eingabedaten arbeitet. Das Entladen wird unter der Steuerung eines Entlade-Bitzählers mit einer unterschiedlichen
Bitgeschwindigkeit betrieben.
Diese Einrichtungen haben jedoch den Nachteil, daß sie relativ langsam sind und nur eine niedrige Leistung aufweisen.
Man hat in diesem Zusammenhang auch schon daran gedacht, einen
elektronischen Großspeicher mit den Eigentümlichkeiten einer Speichervorrichtung mit sequentiellem Zugriff, wie sie eine
Tl Q 9 8 2 '8 / 1 S !8 S
—. *5 —.
Platte oder eine Trommel hat, zu erstellen. Die Speichervorrichtung
kann dann elektronisch rotierbare Speicherelemente verwenden, die durch eine Speichermatrix wählbar sind. Die Elemente
können in Verbindung mit Zeitgeberschaltungen und Daten-Zugriff -Steuerungen arbeiten, um eine veränderliche, momentane
Datenübertragungsgeschwindigkeit zu ermöglichen.
Dabei ist synchrone Datenübertragung zwischen dem Speicher und einer äußeren Vorrichtung, die die Daten verwendet, möglich,
da die Rotation elektronisch und nicht mechanisch erfolgt. Die maximale Datenübertragungsgeschwindigkeit kann jedoch nur bis
zu dem Punkt der Datengrenze der gespeicherten Worte innerhalb der gewählten rotierbaren Speicherelemente aufrechterhalten
werden. Wenn ein zu übertragender Datensatz diese Grenze überschreitet,
wird die Datenübertragung von den gewählten Elementen an der Grenze angehalten, die gewählten Elemente werden abgeschaltet,
und neue Elemente müssen neu angewählt werden. Die Unterbrechung der Datenübertragung für die Wahl und Neuwahl
vermindert die effektive übertragungsgeschwindigkeit für Aufzeichnungen,
die sich über die Grenzen hinweg erstrecken.
Der Erfindung liegt daher die Aufgabe zugrunde, einen verbesserten
Sequentiell-Zugriff-Großspeicher zu erstellen, in welchem sequentielle Datenaufzeichnungen ohne die Unterbrechung gelesen
werden können, welche durch Abschalten und Neuwählen von Speicherelementen innerhalb des Speichers verursacht wird.
Diese Aufgabe wird dadurch gelöst, daß die Speicherelemente des Speichers unter der Steuerung einer von einem Oszillator getakteten
Zeitgeberschaltung und eines Zeitgeber-Synchronisier-Zählers mit Positionalogik elektronisch rotierbar sind und ihre
elektronische Position laufend gekennzeichnet wird, daß ein Vergleicher in dem Zeitgeber-Synchronisier-Zähler mit Positionslogik die elektronische Position der ausgewählten Speicherelemente
mit der Wortpositionsadresse vergleicht und anzeigt, wenn
Docket PO 969 041 10 9 8 2 8/1888
die rotierenden Speicherelemente die vorgegebene Wortpositionsadresse
erreicht haben und damit die Fortschaltung durch Abschalten der Zeitgeberschaltung unterbricht, und daß die der
Positionsadresse entsprechende Adressierung der Speicherelemente über dem Speicher vorgeschaltete X und Y Decodierer und Treiber,
dem X Decodierer und Treiber nachgeschaltete ODER Schaltungen und über eine dem Y Decodierer und Treiber nachgeschaltete
Y Auswähllogik erfolgt, indem die Koordinaten-Ausgangsleitungen des X Decodierers und Treibers in einer vorbestimmten Reihenfolge
mit den je zwei Eingängen der ODER Schaltungen verbunden sind, die eine erste damit verbundene Gruppe geradzahliger
Schieberegister ansteuern und in einer anderen, von der ersten verschiedenen vorbestimmten Reihenfolge ebenfalls mit den je
zwei Eingängen der ODER Schaltungen verbunden sind, die eine zweite damit verbundene Gruppe ungeradzahliger Schieberegister
ansteuern zur Vorbestimmung eines festen Verhältnisses der nächstfolgenden Adresse zwischen beiden Gruppen.
Damit werden die Vorteile eines sequentiellen Großspeichers mit niedriger Zugriffszeit und verbesserter Leistung und einer
wesentlichen Erhöhung der Datenübertragungsgeschwindigkeit für Datensätze erzielt, die sich über die Grenzen der Schieberegister
hinaus erstrecken, letzteres infolge der Tatsache, daß diejenigen Schieberegister, die die nächste sequentielle Adresse enthalten,
zugleich mit denjenigen Schieberegistern angewählt werden, in die die gegenwärtigen Daten übertragen werden müssen,
wodurch keine Unterbrechung und damit Verzögerung der Datenübertragung mehr stattfindet.
Gemäß einer Weiterbildung der Erfindung sind in der Y Auswähllogik
UND Schaltungen vorgesehen, von denen die beiden Ausgänge je zweier aufeinanderfolgender UND Schaltungen mit den beiden
Eingängen je einer ODER Schaltung verbunden sind, der eine der beiden Eingänge dieser UND Schaltungen ist abwechselnd direkt
bzw, über einen Inverter mit der letzten X Koordinatenleitung
Docket PO 969 04! 109828/1888
verbunden, und die beiden anderen Eingänge dieser UND Schaltungen sind in fortlaufender Reihenfolge mit der letzten und
der ersten Y Koordinatenleitung, mit der ersten und zweiten, usw. verbunden zur gleichzeitigen Erregung der Schieberegister
N und N+l in der geradzahligen und ungeradzahligen Schieberegistergruppe
auf jeder Karte im Speicher, wenn die Koordinatenleitungen Xn und Yn erregt werden.
Dann ist gemäß der Erfindung der Speicher in integrierter Technik hergestellt.
Ferner sind gemäß der Erfindung die Speicher-Ebenen in Modular-Bauweise
auf integrierten Schaltungskarten ausgeführt. Mit in Spalten und Zeilen und in gerad- und ungeradzahligen Gruppen
angeordneten Moduln, wobei jedes Modul aus mehreren Plättchen und jedes Plättchen aus einer Vielzahl von elektronisch rotlerbaren
Speicherelementen besteht, und auf der Karte sind X und Y Koordinatenleitungen zur Auswahl eines geradzahligen oder
ungeradzahligen Moduls auf der Karte, eines Plättchens auf dem Modul und mindestens eines rotierbaren Speieherelementes auf
dem Plättchen mit zugehörigen Treibern, Leseverstärkern und logischen Schaltungen für die Datenein- und -ausgabe mit ihren
Leitungen angeordnet.
Weiterhin bestehen erfindungsgemäß die logischen Schaltungen für
die Datenein- und -ausgabe auf der Karte aus ODER Schaltungen, UND Schaltungen und einem Inverter, die über gemeinsame Datenein- und -ausgabeleitungen mit den geraden bzw. ungeraden
Schieberegistern verbunden sind, und die UND Schaltungen zu und von den geraden Schieberegistern und die UND Schaltungen zu
und von den ungeraden Schieberegistern werden unter Steuerung der Steuereinheit über eine gemeinsame Leitung erregt.
Dann sind erfindungsgeraäß die elektronisch rotierbaren Speicherelemente Halbleiter, deren darin gespeicherte Daten periodisch
Docket PO 969 041 109828/1888
regeneriert werden müssen.
Ferner sind erfindungsgemäß die elektronisch rotierbaren Speicherelemente
zu einem dynamischen Schieberegister verbundene Feldeffekttransistoren, in welche Daten durch Laden und Entladen
der Streukapazität ein- und ausgespeichert werden.
Schließlich werden gemäß der Erfindung die elektronisch rotierbaren
Speicherelemente bei dem zur Aufrechterhaltung der gespeicherten Daten erforderlichen Regeneriervorgang mit langsamer
und beim Datenzugriff mit davon unabhängiger, höherer Geschwindigkeit unter der Steuerung der Zeitgeberschaltung und des Zeitgeber-Synchronisier-Zählers
mit Positionslogik elektronisch rotiert.
Damit werden die Vorteile einer kontinuierlichen Datenübertragung ohne Zeitverlust für das Abschalten und die Neuwahl von
Speicherelementen bei der Übertragung langer Datensätze, niedriger
Zugriffszeit, einer wesentlichen Erhöhung der Dateübertragungsgeschwindigkelt
bei langen Datensätzen, die sich über die Grenzen der Schieberegister hinaus erstrecken und schließlich
einer im Zugriff fortschreitender Miniaturisierung der Bauelemente und Baugruppen angestrebten möglichst hohen Packungsdichte
erreicht.
Die Erfindung wird anhand der Zeichnungen im einzelnen erläutert. Es zeigen;
Speichereinheit, in der die Erfindung verkörpert ist,
Schaltungskarte aus einer Gruppe von Karten im Speicher 100 der Fig. 1,
Fig. 3 ein mehr ins einzelne gehendes schematisches
Blockdiagramm der in Fig. 2 gezeigten Y Auswähllogik,
Fign. 4A bis C Zeitgabediagramme, die einen typischen
Betrieb der Speichereinheit der Fig. 1 darstellen und
Fign. 5A und 5B ein Flußdiagramm einer typischen Datenübertragungsoperation
.
Kurz gesagt enthält eine vorteilhafte Ausführungsform der Erfindung
einen Großspeicher, gebildet aus Schieberegistern, die in einer dreidimensionalen Speichermatrix angeordnet sind.
Jedes Schieberegister in der Matrix kann eine Mehrzahl von Bits, zum Beispiel 256, speichern. Jedes Schieberegister kann so geschoben
werden, daß diese Bits am Ausgang des Schiebregisters seriell dargestellt werden. Jedes Schieberegister repräsentiert
eine Bitposition eines Parallelwortes, das aus einer Mehrzahl von Bits besteht. Schieberegister sind in einer Speicherebene
in Spalten und Reihen angeordnet. Die Schieberegister sind so gruppiert, daß die geraden Schieberegister und die ungeraden
Schieberegister unabhängig gewählt werden können, d.h. jedesmal, wenn ein geradzahliges Schieberegister gewählt wird, wird auch
ein entsprechendes ungeradzahliges Schieberegister gewählt. Ein ungeradzahliges Schieberegister und ein geradzahliges Schieberegister
pro Ebene werden jedesmal im gleichen Zeitpunkt zusammen gewählt, und zwar durch die Erregung der X und Y Koordinaten
zu dem Zweck, dadurch die Schieberegister am Schnittpunkt der erregten Koordinaten zu wählen. Jede Ebene repräsentiert
eine Bitposition des parallelen Wortes. Es sind Mittel vorgesehen, womit entweder nur in die geradzahligen oder nur
in die ungeradzahligen Schieberegister hineingelesen oder gegeschrieben werden kann. Wenn somit die Koordinaten X und Y
η η
gewählt werden, wählen sie Schieberegister N und Schieberegister N + 1 auf der ersten Ebene (das erste Bit des ersten Wortes),
Schieberegister N und Schieberegister N + 1 auf der zweiten Ebene (die zweite Bitposition des Wortes) etc.
Es sind Zeitgeberschaltungen für das Schieben der Schieberegister und für das Portschalten eines Adresszählers vorgesehen, der die
Anzahl der Schiebevorgänge zählt, die sich ereignet haben, um dadurch eine Adresse desjenigen Wortes zu liefern, das gerade
am Ausgang der Schieberegister erscheint, die gewählt wurden.
Um ein bestimmtes Wort vom Speicher zu lesen, wird dem Speicher eine Positionsadresse vorgelegt, die genügend Information
enthält, um die Schieberegister und das Wort innerhalb der Schieberegister zu kennzeichnen. Der höherwertige Teil der Positionsadresse
wird den X und Y Decodierern vorgelegt, in denen die Adresse decodiert wird, um eine X und eine Y Koordinate
zu wählen. Auf jeder Speicherebene sind weitere Decodierungsmittel
vorgesehen, um zusätzlich zum Schieberegister (N) wie durch die erregten X und Y Koordinaten festgelegt, das nächste
sequentielle Schieberegister (N + 1) zu wählen. Das Schieberegister am Schnittpunkt der erregten X und Y Koordinaten enthält
das erste Wort des Aufzeichnungsblocks. Der niedrigwertige Teil
der Positionsadresse enthält die Information zur Kennzeichnung der Wortposition innerhalb des Schieberegisters. Diese Information
wird an einen Vergleicher gelegt. Die durch die X und Y Koordinaten gewählten Schieberegister (N) und (N + 1) werden
durch die Zeitgeberschaltung mit hoher Geschwindigkeit verschoben, und durch den Adresszähler wird laufend die Position
der beiden gewählten Gruppen von Schieberegistern mitgezählt. Wenn die gewählten Schieberegister bis zu dem Punkt verschoben
wurden, wo die Inhalte des Adreßzählers den Inhalten der Wortpositions-Adresse gleich sind, ist das gewünschte Wort innerhalb
der ersten gewählten Gruppe von Schieberegistern (N) erreicht worden, und ein Übereinstimmungssignal zeigt diese Tatsache
einem Steuerkreis an. Die Hochgeschwindigkeits-Schiebeoperation wird gestoppt, und ein Datenwort wird vom Speicher ausgelesen.
Das nächste sequentielle Wort wird durch Weiterschalten des
Docket PO 969 041 10 9 8 2 8/1888
Wortpositions-Ädreßteils der Positionsadresse gelesen, um dadurch
beide gewählten Schieberegister (Schieberegister N und N +1) um eine weitere Position weiterzuverschieben. Es werden jedoch
nur die Daten in den ersten gewählten Schieberegistern (N) vom Speicher ausgelesen. Wenn eine Grenze erreicht wird, d.h. wenn
alle Wörter in den ersten gewählten Schieberegistern (N) gelesen wurden, wird die Leseoperation auf die zweite Gruppe von
Schieberegistern (N + 1) geschaltet, die mit der ersten Gruppe gewählt wurden. Weil beide Schieberegistergruppen gleichzeitig
verschoben wurden, hat in dem Zeitpunkt, in welchem die erste Gruppe das Ende ihrer Grenze erreicht, die zweite Gruppe auch
das Ende ihrer Grenze erreicht. Da die Daten ihren Umlauf fortsetzen, ist der Anfang der Grenze von solchen Worten, die in den
zweiten gewählten Schieberegistern gespeichert sind, nun verfügbar
.
Die ersten gewählten Schieberegister, aus denen nicht länger gelesen wird, werden automatisch dadurch zur gleichen relativen
Position wie alle nichtgewählten Schieberegister in den Speicher zurückgebracht, daß sie während des Lesens der zweiten gewählten
Schieberegister gewählt bleiben. Wenn die ersten gewählten Schieberegister in die gleiche relative Position wie die nichtgewählten
Schieberegister im Speicher zurückgebracht wurden, werden sie abgewählt, und es sind Mittel zur Wahl der nächsten
sequentiellen Schieberegister (N + 2) vorgesehen; sie werden jedoch solange nicht ausgelesen, bis die N + 1 Schieberegister
die Datengrenze erreicht haben.
Wie aus Fig. 1 zu ersehen, enthält die Speichereinheit einen Speicher 100, X und Y Adreßdecodierer 101 und 102, eine Steuereinheit 103 für die Schnittstelle des Speichers 100 mit Eingabe/
Ausgabeeinheiten, eine Zeitgeberschaltung 104 und einem Zeitgeber-Synchronisierzähler und einer Positionslogik 105.
Der Speicher 100 wird von einer Hehrzahl von Schaltkarten
Docket PO 969 041 109 8 2 8/1888
gebildet, von denen eine in Fig. 2 gezeigt wird. Jede Karte
enthält 16 Moduln. Jedes Modul enthält vier Plättchen. Es gibt 1.024 Speicherzellen auf jedem Plättchen, aufgeteilt in vier
Feldeffekt-Transistor (FET) Schieberegister von je 256 Bits. Auf jeder Karte sind X und Y Wählleitungen XO - X15 und YO Yl5
vorgesehen, parallel mit allen Karten im Speicher verbunden.
Die äußere Wahl des Speichers 100 erfolgt so, daß die X und Y Decodierer 101 und 102 Bits decodieren, die auf der Kabel-Schieberegister-Stelle
erscheinen, so daß eine X und eine Y Koordinate erregt werden. Weitere Decodierungsmittel sind auf
den Karten derart vorgesehen, daß im Falle der Erregung von X und Y das n-te Schieberegister auf jeder Karte im Speicher
und zusätzlich das (n + l)-te Schieberegister erregt wird. Dies wird dadurch erreicht, daß die Anordnung in geradzahlige
und ungeradzahlige Schieberegistergruppen aufgeteilt wird. Die ODER Schaltungen 200 sind für die geradzahligen und die
ODER Schaltungen 202 für die ungeradzahligen Schieberegister vorgesehen. Wenn beispielsweise XO erregt wird, wird die ODER
Schaltung 200 erregt, und der Ausgang dieser Schaltung wird durch sämtliche Schieberegister in der ersten Reihe der geradzahligen Schieberegister erregt. Ferner erregt die XO Koordina
te die ODER Schaltung 202, deren Ausgang durch sämtliche Schieberegister in der ersten Reihe der ungeradzahligen Schieberegister
verläuft.
Wenn die YO Koordinate erregt Wird, werden zwei Schieberegister
gewählt, eines in der geradzahligen und das andere in der ungeradzahligen Schieberegistergruppe. Weitere Y Auswähllogik
204 ist notwendig, um Decodierung der Y Koordinaten bereitzustellen. Dies ist immer dann notwendig, wenn die letzte
X Koordinate, X15, erregt wird. Wenn beispielsweise sowohl Xl5 als auch YO erregt ist, wird das letzte Schieberegister
in der ersten Spalte der ungeradzahligen Schieberegister (das Schieberegister am Schnittpunkt der erregten Koordinaten YO
Docket po 969 041 10 9 8 2 8/1888
und Xl5) erregt. Das nächste sequentielle geradzahlige Schieberegister
ist das erste Schieberegister in der zweiten Spalte der geradzahligen Schieberegister. Damit dieses Schieberegister
gewählt wird, muß die mit Yl' bezeichnete Y Koordinatenleitung
erregt werden, während die YO Koordinate gewählt bleibt. Damit dies geschehen kann, veranlaßt bei jeder Erregung der X15 Koordinate
die Y Auswähllogik 204 automatisch die Wahl der Y1 Koordinate mit der nächsthöheren Nummer. Jedesmal, wenn Xl5
geschaltet wird, wird durch die Y Auswähllogik 204 die Y1 Koordinate
mit der gleichen Bezifferung gewählt.
Die Y Auswähllogik 204 ist eingehender in Fig. 3 abgebildet. Jedesmal, wenn die X15 Koordinate abgeschaltet wird, verbleiben
die UND Schaltungen 300, 310 etc. im ausgeschalteten Zustand. Die X15 Koordinate treibt Inverter 304, 314 usw., um dadurch
die UND Schaltungen 306, 316 etc. zu erregen. Dies gestattet den entsprechenden Y Koordinaten YO, Yl etc. direkt durch die
UND Schaltungen 306, 316 zu den ODER Schaltungen 302, 312 durchzugreifen,
um dort die Koordinaten YO1, Yl1 etc. zu erregen.
Jedesmal, wenn die X15 Koordinate erregt wird, wird die nächsthöher bezifferte Y1 Koordinate erregt. Beispielsweise leitet
Y15 durch die UND Schaltung 300, um die YO1 Koordinate zu erregen.
YO leitet durch die UND Schaltung 310, um die ODER Schaltung 312 und deshalb die Yl* Koordinate zu erregen, usw.
Jede in Fig. 2 gezeigte Karte enthält Treiberschaltungen für die Taktleitungen LSC (langsamer Zeitgeber), Phasenleitungen 01 und
02 für das Treiben der Schieberegister, eine Schreibleitung zur Erregung der Schieberegisterschaltungen zum Schreiben, eine Daten-Ein-Leitung
zur übertragung von Daten in die Schieberegister und eine Daten-Aus-Leitung zum Lesen von Daten aus den Schieberegistern.
Zu der Karte ist eine zusätzliche ungeradzahlig/geradzahlig Leitung vorgesehen. Wenn diese Leitung positiv ist, erregt die
Docket PO 969 041
. 109828/1888
ungeradzahlige Leitung die UND Schaltungen 208, 212 und 216 derart,
daß die Eingänge und Ausgänge der ungeradzahligen Schieberegister
erregt werden. Wenn die ungeradzahlig/geradzahlig Leitung negativ ist, ist der Ausgang des Inverters 220 positiv und
erregt somit die UND Schaltungen 206, 210 und 214, um die geradzahligen Schieberegister-Ausgänge zu erregen. Die ungeradzahlig/geradzahlig
Leitung wird durch einen nicht dargestellten Trigger gesteuert, der sich in der Steuereinheit 103 befindet
(Fig. 1).
Die Steuereinheit 103 steuert den Zeitgeber-Synchronisier-Zähler
und Positionslogik 105.
In Fig. 4A ist eine typische Aufzeichnung über drei Schieberegister-Stellen
gezeigt. Die Startwortadresse 100 befindet sich in der lOOsten Wortposition des Schieberegisters N. Die Endwortadresse
255 befindet sich an der Wortpositionsgrenze des Schieberegisters N+2. Die Anzahl der Worte in der Aufzeichnung ist
668, wobei drei Schieberegister N, N+l und N+2 umspannt werden.
Die Schieberegister werden durch einen umlaufenden allgemeinen
Adreßzähler und einen umlaufenden spezifischen Zähler gesteuert,
der sich innerhalb der Logik 105 befindet (Fig. I). Die Pfeile in Fig. 4A zeigen an, daß der umlaufende allgemeine Adreßzähler
im Zeitpunkt der Aufzeichnungswahl auf 10 steht, und es wird angenommen, daß während des Beispiels keine langsame Taktregeneration
stattfindet.
Fig. 4B veranschaulicht die Anzahl der Zyklen und die verlorene
Zeit zwischen Wahl und Abschaltung der Wahl der Schieberegister,
wenn ein Speichersystem verwendet wird, in dem während des ersten Zyklus die Schieberegister N gewählt und mit hoher Geschwindigkeit
fortgeschaltet werden, bis der umlaufende spezifische
Docket PO 969 041 10 9 8 2 8/1888
Adreßzähler mit der Wortpositionsadresse gleichzieht, was in
unserem Beispiel 100 ist. Dann erfolgt Lesen oder Schreiben, und nach jedem Wort werden die Schieberegister verschoben, bis die
laufende spezifische Adresse gleich 255 ist, welches die Wortgrenze des gewählten Schieberegisters N ist. Lesen oder Schreiben
wird gestoppt, und die Schieberegister werden bei hoher Geschwindigkeit zurückgestellt, bis der umlaufende spezifische
Adreßzähler mit dem mitlaufenden allgemeinen Adreßzähler (10) gleichzieht.
Sodann werden die Schieberegister N+l gewählt und fortgeschaltet,
bis der umlaufende spezifische Adreßzähler gleich Null ist. Dann erfolgt Lesen oder Schreiben solange, bis die Adresse 255 erreicht
ist, in welchem Zeitpunkt die Schieberegister N+l auf die umlaufende allgemeine Adresse (10) zurückgestellt werden.
Als nächstes werden die Schieberegister N+2 gewählt und fortgeschaltet,
bis der umlaufende spezifische Adreßzähler Null zeigt. Dann erfolgt wieder Lesen oder Schreiben solange, bis
die Adresse 255 erreicht ist, und die Schieberegister N+2 werden auf die umlaufende allgemeine Adresse (10) zurückgestellt. Es
sind fünf Zyklen des Speichers notwendig, um den Datenabschnitt zu lesen oder zu schreiben.
Lesen oder Schreiben des gleichen Datenabschnitts unter Verwendung
der gegenwärtigen Erfindung beansprucht nur drei Zyklen, wie in Fig. 4C gezeigt. Die Schieberegister N und N+l werden
gleichzeitig gewählt und fortgeschaltet. Die Steuereinheit 103 erregt die ungeradzahlige/geradzahlige Leitung oder schaltet sie
ab, je nachdem, ob N ungerade oder gerade ist. Es sei angenommen, daß N geradzahlig ist. Wenn der spezifische Adreßzähler 100 erreicht,
werden Daten nur aus den geradzahligen Schieberegistern gelesen. Jedoch werden die Schieberegister N+l gewählt (ihre
Lese/Schreib-Steuerungen sind jedoch nicht erregt) derart, daß sie während des Leoe/Schreib-Zyklus der Schieberegister N fortge-
Docket PO 969 041 109828/1888
schaltet werden. Wenn der spezifische Adreßzähler 255 erreicht, wird die ungerade/gerade Leitung abgeschaltet, wodurch Daten
von den Schieberegistern N+l gelesen eingeschrieben werden. Die Schieberegister N werden nicht abgeschaltet, sondern werden
wieder zurückgestellt (restored), während Daten von den Schieberegistern N+l ausgelesen oder eingeschrieben werden.
Wenn der umlaufende allgemeine Adreßzähler 10 erreicht, sind die Schieberegister N auf die richtige laufende Adresse zurückgestellt
worden. In diesem Zeitpunkt wird die Schieberegisterstelle um eine Position weitergerückt, so daß die X und Y
Decodierer 101 und 102 die Schieberegister N abschalten und die Schieberegister N+2 zusätzlich zu den Schieberegistern N+l wählen.
Nun werden während des Lesens/Schreibens der Schieberegister N+l die Schieberegister N+2 weitergeschaltet. Wenn der
umlaufende spezifische Adreßzähler 255 erreicht, ist die Wortgrenze erreicht worden, und die ungerade/gerade Leitung wird
erregt. Dadurch wird bewirkt, daß Daten aus den Schieberegistern N+2 gelesen werden, die gleichfalls an der Wortgrenze liegen.
Die Schieberegister N+l bleiben solange gewählt, bis der umlaufende allgemeine Adreßzähler 10 erreicht, zu welchem Zeitpunkt
die Schieberegisterstelle wieder vorgerückt wird, wodurch die Schieberegister N+l abgeschaltet und die Schieberegister N+3
ausgewählt werden. Lesen oder Schreiben findet bis zum Ende des Datenabschnitts statt. Zu diesem Zeltpunkt wird das Lesen oder
Schreiben beendet, und die Schieberegister N+2 und N+3 werden auf die umlaufende allgemeine Adresse (10) zurückgestellt.
Die Fign. 5A und 5B sind ein Flußdiagramm der Arbeitsweise der Steuereinheit 103 (Fig. 1), um die oben beschriebene kontinuierliche
Datenübertragung zu erreichen.
Fig. 5A stellt dar, daß eine Positionsadresse an die Steuereinheit
übertragen wird, um damit die im Speicher gespeicherten Daten zu kennzeichnen. In der Adresse sind zwei Datenfelder
Docket PO 969 041 109828/1888
':."■-":■" !W "ΐ«Ηπη:|·]|ΐΐ!;Ηΐ::ιΐ|ΐ«ΜΐΗ;n.'"ν
- 15 -
enthalten. Das Feld A ist die Wortpositionsadresse, die von den 256 in den Schieberegistern gespeicherten sequentiellen Worte ein
Wort kennzeichnet. Das Feld B definiert die Schieberegisterstelle,
d.h. ein Schieberegister aus der Mehrzahl von Schieberegistern (eines pro Ebene), die im Speicher in Spalten und Reihen angeordnet
sind. Zusammen beschreiben diese Felder in erschöpfender Weise die Wortstellen innerhalb des Speichers.
Feld A, die Wortpositionsadresse, wird auf die Wortpositionsadressen-Sammelleitung
118 (Fig. 1) gebracht. Diese Sammelleitung wird in der Logik 105 mit einem umlaufenden spezifischen Adreßzähler
verglichen, der die Position eines gewählten Schieberegisters zu einem gegebenen Zeitpunkt anzeigt.
Das Schieberegisterstellen-Feld B wird auf die Schieberegisterstellen-Sammelleitung
gegeben. Diese Sammelleitung treibt die X und Y Decodierer 101, 102, um dadurch das durch das Feld bezeichnete
Schieberegister auszuwählen. Die Schieberegisterstelle N (beschrieben durch das Feld B) und die Schieberegistersteile
N+l werden beide gleichzeitig durch die Decodierungslogik auf jeder Karte (Fig. 2) gewählt.
Die erste Stufe im Flußdiagramm der Fig. 5A ladet das Positionsregister mit den beiden Feldern A und B. Sodann testen Steuerelemente
in der Steuereinheit 103 die Adresse der Schieberegisterstelle, um zu bestimmen, ob diese Stelle ungeradzahlig oder geradzahlig
ist. Ist sie ungeradzahlig, so wird ein nichtdargestellter ungeradzahlig/geradzahlig Trigger auf ungerade gesetzt,
wodurch die ungerade/gerade Leitung von der Steuereinheit 103 erregt wird. Ist die Stelle gerade, so wird der ungerade/gerade
Trigger auf gerade gesetzt. Es ist der Zweck der ungerade/gerade Leitung, die entsprechenden richtigen Schieberegister in dem ungerade-
oder gerade-Abschnitt der Karte (Fig. 2) zu wählen und die Schieberegister in dem anderen Abschnitt zu sperren.
Docket PO 969 041
109828/1888
Als nächstes erregt die Steuereinheit ,103 die Auswahlleitung. Diese bewirkt,, daß die Wortpositionsadresse 118 mit dem umlaufenden
spezifischen Adreßzähler verglichen wird. Sodann erregt die Steuereinheit 103 die Halte-Leitung, und die Schieberegister
unter der Steuerung der Zeitgeberschaltungen 104 werden solange rotiert, bis Übereinstimmung zwischen dem spezifischen Adreßzähler
und der Wortpositionsadresse auftritt. Dann schaltet die Steuereinheit die Halte-Leitung ab und blendet die Daten ein
(entweder zum Lesen oder Schreiben) an der Eingabe-/Ausgabe-Schnittstelle. An diesem Punkt in der Flußlogik testen die
Steuerelemente auf eine Endfolge an der Schnittstelle, wodurch das Ende der Datenübertragung bezeichnet ist. Wenn keine Endfolge
an der Eingabe-/Ausgabe-Schnittstelle signalisiert wurde, testen die Steuerelemente 103 die Wortpositionsadresse (Feld A), um
festzustellen, ob eine Wortgrenze des Speichers erreicht wurde, d.h. das Wort 255. Wurde ein Wortgrenze nicht erreicht, rücken
die Steuerelemente das Positionsregisterfeld A vor, um dadurch die nächste Wortpositionsadresse der Positionslogik 105 vorzulegen,
und die obige Operation wird wiederholt. Sequentielle Wortstellen werden solange gelesen, bis die Wortpositionsadresse
gleich 255 (eine Wortgrenze) ist, und zu diesem Zeitpunkt ändert die Steuereinheit 103 den Zustand des ungerade/gerade-Triggers.
Dies veranlaßt die ungerade/gerade-Leitung an der Karte (Fig. 2) die vorher gewählte Schieberegistergruppe abzuschalten
und die entgegengesetzte Gruppe zu erregen.
Das Flußdiagramm wird auf Fig. 5B fortgesetzt. Nachdem der Zustand
des ungerade/gerade-Triggers geändert wurde, schalten die Steuerelemente die Auswahlleitung ab. An diesem Punkt ist der
erste Satz von Schieberegistern immer noch gewählt, weil ihre Adresse (Feld B) sich auf der Schieberegisterstelle-Sammelleitung
befindet. Durch das Abschalten der Auswahlleitung wird der umlaufende allgemeine Adreßzähler mit dem umlaufenden spezifischen
Adreßzähler verglichen, um festzustellen, ob die gewählten Schieberegister die umlaufende allgemeine Adresse erreicht haben
Docket PO 969 041 -J0982S/ 1888
(die Adresse aller anderen nichtgewählten Schieberegister).
Falls die Zähler übereinstimmen, rückt die Steuereinheit das
Positionsregisterfeld B vor, d.h. die Schieberegisterstelle. Dies bewirkt die Abschaltung des ersten Satzes von Schieberegistern,
die an diesem Punkt auf ihre umlaufende allgemeine Adresse zurückgestellt wurden. Wenn die Zähler nicht übereinstimmen,
schalten die Steuerelemente nur das Positionsregisterfeld A weiter, d.h., die Wortpositionsadresse.
Als nächstes erregen die Steuerelemente die Auswahlleitung und die Halte-Leitung. Dadurch wird bewirkt, daß die Wortpositionsadresse
auf der Wortpositions-Adreß-Sammelleitung 118 mit dem Vergleicher verbunden wird, wo die Wortpositionsadresse mit dem
umlaufenden spezifischen Adreßzähler verglichen wird. Eine Übereinstimmung zeigt an, daß die Daten bzw. das Datenelement erreicht
wurde, und an diesem Punkt schalten die Steuerelemente die Halte-Leitung ab und blenden die Daten in den Speicher
ein bzw. entnehmen sie aus dem Speicher. Wieder findet ein Aufprüfen
für eine Endfolge statt. Ist ein Endfolge nicht aufgetreten, so wird die Schleife solange wiederholt, bis der umlaufende allgemeine
Adreßzähler und der umlaufende spezifische Adreßzähler übereinstimmen. Wenn diese beiden Zähler übereinstimmen, so
rücken die Steuerelemente das Positionsregisterfeld B vor, um dadurch die Schieberegisterstellen-Adresse zu ändern. Dadurch
wird bewirkt, daß die zuerst gewählten Schieberecuater abgeschaltet
werden (sie sind auf die umlaufende allgemeine Adresse zurückgestellt worden) und daß der nächste sequentielle Satz
von Schieberegistern gewählt wird.
Die Lese/Schreib-Schleife wird wiederholt, bis eine Endfolge
auftritt. Eine Endfolge bedeutet, daß sämtliche Daten übertragen
worden sind. In Reaktion auf eine Endfolge in irgendeiner der Schleifen schalten die Steuerelemente die Wählleitung ab und erregen
die Halte-Leitung. Dadurch wird bewirkt, daß die letzten
Docket PO 969 041 1 09828/ 1888
gewählten Schieberegister solange rotiert werden, bis der umlaufende
allgemeine Adreßzähler und der umlaufende spezifische Adreßzähler übereinstimmen, und in diesem Zeitpunkt sind alle
Schieberegister im Speicher auf die umlaufende allgemeine Adresse zurückgebracht worden. An diesem Punkt schalten die Steuerelemente
Halten ab und beenden die Operation.
Das oben beschriebene Steuerungsverfahren wurde zum Zwecke der Veranschaulichung dargelegt, wobei klargestellt wird, daß
durch den Fachmann das gleiche Ergebnis durch viele andere Methoden erreicht werden kann.
Docket po 969 041 10 9 8 2 8/1888
Claims (8)
- PATENTANSPRÜCHESpeicher aus Schieberegistern mit kontinuierlicher Datenübertragung und mit einer dem Speicher für den Datenzugriff übertragenen, die Lage des Schieberegisters im Speicher und des Wortes innerhalb des Schieberegisters kennzeichnenden Positionsadresse, dadurch gekennzeichnet, daß die Speicherelemente des Speichers (100) unter der Steuerung einer von einem Oszillator getakteten Zeitgeberschaltung (104) und eines Zeitgeber-Synchronisier-Zählers mit Positionslogik (105) elektronisch rotierbar sind und ihre elektronische Position laufend gekennzeichnet wird, daß ein Vergleicher in dem Zeitgeber-Synchronisier-Zähler mit Positionslogik (105) die elektronische Position der ausgewählten Speicherelemente mit der Wortpositionsadresse (118) vergleicht und anzeigt, wenn die rotierenden Speicherelemente die vorgegebene Wortpositionsadresse erreicht haben und damit die Fortschaltung durch Abschalten der Zeitgeber-Schaltung (104) unterbricht, und daß die der Positionsadresse entsprechende Adressierung der Speicherelemente über dem Speicher (100) vorgeschaltete X undY Decodierer und Treiber (101, 102), dem X Decodierer und Treiber (101) nachgeschaltete ODER Schaltungen (2OOf 202) und über eine dem Y Decodierer und Treiber (102) nachgeschalteteY Auswähllogik (204) erfolgt, indem die Koordinaten-Ausgangsleitungen (XO bis X15) des X Decodierers und Treibers (101) in einer vorbestimmten Reihenfolge (z.B. X15/X0, X1/X2 bis X13/X14, Fig. 2) mit den je zwei Eingängen der ODER Schaltungen (200) verbunden sind, die eine erste damit verbundene Gruppe geradzahliger Schieberegister ansteuern und in einer anderen, von der ersten verschiedenen vorbestimmten Reihenfolge (z.B. X0/X1, X2/X3 bis X14/X15, Fig. 2) ebenfalls mit den je zwei Eingängen der ODER Schaltungen (202) verbunden sind, die eine zweite damit verbundene Gruppe ungeradzahliger Schieberegister ansteuern zur Vorbestimraung ei-Docket PO 969 041 . 109828/1888nes festen Verhältnisses der nächstfolgenden Adresse zwischen beiden Gruppen.
- 2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß in der Y Auswähllogik (204, Fig. 2 und Fig. 3) UND Schaltungen (300, 306 und 310, 316) vorgesehen sind, von denen die beiden Ausgänge je zweier aufeinanderfolgender UND Schaltungen (300, 306) mit den beiden Eingängen je einer ODER Schaltung(302) verbunden sind, daß der eine der beiden Eingänge dieser UND Sdhaltungen abwechselnd direkt bzw. über einen Inverter (304, 314) mit der letzten X Koordinatenleitung (X15) verbunden ist, und daß die beiden anderen Eingänge dieser UND Schaltungen in fortlaufender Reihenfolge mit der letzten und der ersten Y Koordinatenleitung (Y15/Y0), mit der ersten und zweiten (YO/Yl), usw. verbunden sind zur gleichzeitigen Erregung der Schiebergister N und N+l in der geradzahligen und ungeradzahligen Schieberegisterguppe auf jeder Karte im Speicher, wenn die Koordinatenleitungen X^ und Yn erregt werden.
- 3. Speicher nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der Speicher in integrierter Technik hergestellt ist.
- 4. Speicher nach Anspruch 3, dadurch gekennzeichnet, daß die Speicher-Ebenen in Modular-Bauweise auf integrierten Schaltungskarten (Fig. 2) ausgeführt sind mit in Spalten und Zeilen und in gerad- und ugeradzahligen Gruppen angeordneten Moduln, wobei jedes Modul aus mehreren Plättchen und jedes Plättchen aus einer Vielzahl von elektronisch rotierbaren Speicherelementen besteht, und daß auf der Karte X und Y Koordinatenleitungen (XQ-Xl5, ^Ο~Υ15' Υ0·"Υΐ5'* zur Auswanl eines geradzahligen oder ungeradzahligen Moduls auf der Karte, eines Plättchens auf dem Modul und mindestens eines rotierbaren Speicherelementes auf dem Plättchen mit zugehörigen Treibern, Leseverstärkern und logischen SchaltungenDocket PO 969 041 109828/1888für die Datenein- und -ausgabe mit ihren Leitungen angeordnet sind
- 5. Speicher nach Anspruch 4, dadurch gekennzeichnet, daß die logischen Schaltungen für die Datenein- und -ausgabe auf der Karte (Fig. 2) aus ODER Schaltungen (200, 202, 218) UND Schaltungen (206, 208, 210, 212, 214, 216) und einem Inverter (220) bestehen, die über gemeinsame Datenein- und -ausgabeleitungen (ZU und VON ALLEN GERADEN bzw. UNGERADEN S.R., Fig. 2) mit den geraden bzw. ungeraden Schieberegistern verbunden sind, und daß die UND Schaltungen (206, 210, 214) zu und von den geraden Schieberegistern und die UND Schaltungen (208, 212, 216) zu und von den ungeraden Schieberegistern unter Steuerung der Steuereinheit (103) über eine gemeinsame Leitung (UNGERADE/GERADE) erregt werden.
- 6. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die elektronisch rotierbaren Speicherelemente Halbleiter sind, deren darin gespeicherte Daten periodisch regeneriert werden. iafflBiiian ι
- 7. Speicher nach Anspruch 1 und 6, dadurch gekennzeichnet, daß die elektronisch rotierbaren Speicherelemente zu einem dynamischen Schieberegister verbundene Feldeffekttransistoren sind, in welche Daten durch Laden und Entladen der Streukapazität ein- und ausgespeichert werden.
- 8. Speicher nach Anspruch 1, 6 und7, dadurch gekennzeichnet, daß die elektronisch rotierbaren Speicherelemente bei dem zur Aufrechterhaltung der gespeicherten Daten erforderlichen Regeneriervorgang mit langsamer und beim Datenzugriff mit davon unabhängiger, höherer Geschwindigkeit unter der Steuerung der Zeitgeberschaltung (104) und des Zeitgeber-Synchronlsier-Zählers mit Positionslogik (105) elektronisch rotiert werden.Docket PO 969 041 τ 09828/1888
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US88943369A | 1969-12-31 | 1969-12-31 | |
US88943569A | 1969-12-31 | 1969-12-31 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2063313A1 true DE2063313A1 (de) | 1971-07-08 |
DE2063313B2 DE2063313B2 (de) | 1974-08-01 |
DE2063313C3 DE2063313C3 (de) | 1975-04-03 |
Family
ID=27128914
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2061854A Expired DE2061854C3 (de) | 1969-12-31 | 1970-12-16 | Speicher aus Schieberegistern |
DE2063313A Granted DE2063313B2 (de) | 1969-12-31 | 1970-12-22 | Verfahren zum kontinuierlichen Ein- oder Auslesen eines Speichers |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2061854A Expired DE2061854C3 (de) | 1969-12-31 | 1970-12-16 | Speicher aus Schieberegistern |
Country Status (8)
Country | Link |
---|---|
US (2) | US3654622A (de) |
AT (2) | AT308432B (de) |
BE (2) | BE761086R (de) |
CH (2) | CH531237A (de) |
DE (2) | DE2061854C3 (de) |
FR (2) | FR2150553B1 (de) |
GB (2) | GB1315528A (de) |
NL (2) | NL7018763A (de) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4896260A (en) * | 1970-12-28 | 1990-01-23 | Hyatt Gilbert P | Data processor having integrated circuit memory refresh |
US4825364A (en) * | 1970-12-28 | 1989-04-25 | Hyatt Gilbert P | Monolithic data processor with memory refresh |
FR2096380A1 (de) * | 1970-01-20 | 1972-02-18 | Tasso Joseph | |
US3733593A (en) * | 1970-10-09 | 1973-05-15 | Rockwell International Corp | Capture combination system |
US5459846A (en) * | 1988-12-02 | 1995-10-17 | Hyatt; Gilbert P. | Computer architecture system having an imporved memory |
US4954951A (en) * | 1970-12-28 | 1990-09-04 | Hyatt Gilbert P | System and method for increasing memory performance |
US5410621A (en) * | 1970-12-28 | 1995-04-25 | Hyatt; Gilbert P. | Image processing system having a sampled filter |
US5526506A (en) * | 1970-12-28 | 1996-06-11 | Hyatt; Gilbert P. | Computer system having an improved memory architecture |
JPS494939A (de) * | 1972-04-26 | 1974-01-17 | ||
JPS494938A (de) * | 1972-04-26 | 1974-01-17 | ||
FR2193506A5 (de) * | 1972-07-24 | 1974-02-15 | Jeumont Schneider | |
GB1447627A (en) * | 1972-12-11 | 1976-08-25 | Cable & Wireless Ltd | Buffer stores |
US3889241A (en) * | 1973-02-02 | 1975-06-10 | Ibm | Shift register buffer apparatus |
US3895357A (en) * | 1973-02-23 | 1975-07-15 | Ibm | Buffer memory arrangement for a digital television display system |
US3848235A (en) * | 1973-10-24 | 1974-11-12 | Ibm | Scan and read control apparatus for a disk storage drive in a computer system |
US3936805A (en) * | 1973-12-26 | 1976-02-03 | International Business Machines Corporation | Dictation system for storing and retrieving audio information |
US4156905A (en) * | 1974-02-28 | 1979-05-29 | Ncr Corporation | Method and apparatus for improving access speed in a random access memory |
US3972025A (en) * | 1974-09-04 | 1976-07-27 | Burroughs Corporation | Expanded memory paging for a programmable microprocessor |
US4099256A (en) * | 1976-11-16 | 1978-07-04 | Bell Telephone Laboratories, Incorporated | Method and apparatus for establishing, reading, and rapidly clearing a translation table memory |
US4292674A (en) * | 1979-07-27 | 1981-09-29 | Sperry Corporation | One word buffer memory system |
US4453209A (en) * | 1980-03-24 | 1984-06-05 | International Business Machines Corporation | System for optimizing performance of paging store |
US4368513A (en) * | 1980-03-24 | 1983-01-11 | International Business Machines Corp. | Partial roll mode transfer for cyclic bulk memory |
US4468751A (en) * | 1981-05-11 | 1984-08-28 | Lanier Business Products, Inc. | Dictation recording and transcribing system with variable playback sequence |
JP2804115B2 (ja) * | 1988-09-19 | 1998-09-24 | 株式会社日立製作所 | ディスクファイルシステム |
US5138705A (en) * | 1989-06-26 | 1992-08-11 | International Business Machines Corporation | Chip organization for an extendable memory structure providing busless internal page transfers |
US5594908A (en) * | 1989-12-27 | 1997-01-14 | Hyatt; Gilbert P. | Computer system having a serial keyboard, a serial display, and a dynamic memory with memory refresh |
JP3187525B2 (ja) * | 1991-05-17 | 2001-07-11 | ヒュンダイ エレクトロニクス アメリカ | バス接続装置 |
US5471604A (en) * | 1992-10-30 | 1995-11-28 | Intel Corporation | Method for locating sector data in a memory disk by examining a plurality of headers near an initial pointer |
US5473753A (en) * | 1992-10-30 | 1995-12-05 | Intel Corporation | Method of managing defects in flash disk memories |
US5535369A (en) * | 1992-10-30 | 1996-07-09 | Intel Corporation | Method for allocating memory in a solid state memory disk |
US5822781A (en) * | 1992-10-30 | 1998-10-13 | Intel Corporation | Sector-based storage device emulator having variable-sized sector |
US5640529A (en) * | 1993-07-29 | 1997-06-17 | Intel Corporation | Method and system for performing clean-up of a solid state disk during host command execution |
US5563828A (en) * | 1994-12-27 | 1996-10-08 | Intel Corporation | Method and apparatus for searching for data in multi-bit flash EEPROM memory arrays |
WO2000026178A1 (en) * | 1998-10-30 | 2000-05-11 | Catalytic Distillation Technologies | Production of amides and/or acids from nitriles |
US20080077840A1 (en) * | 2006-09-27 | 2008-03-27 | Mark Shaw | Memory system and method for storing and correcting data |
CN101617371B (zh) | 2007-02-16 | 2014-03-26 | 莫塞德技术公司 | 具有多个外部电源的非易失性半导体存储器 |
US20090138249A1 (en) * | 2007-11-28 | 2009-05-28 | International Business Machines Corporation | Defining operational elements in a business process model |
FR2984556B1 (fr) * | 2011-12-20 | 2014-09-26 | Commissariat Energie Atomique | Systeme et procede de communication entre un circuit d'acquisition et un circuit de traitement de donnees |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3340514A (en) * | 1964-10-21 | 1967-09-05 | Bell Telephone Labor Inc | Delay line assembler of data characters |
GB1117361A (en) * | 1965-04-05 | 1968-06-19 | Ferranti Ltd | Improvements relating to information storage devices |
US3388383A (en) * | 1965-07-13 | 1968-06-11 | Honeywell Inc | Information handling apparatus |
US3441912A (en) * | 1966-01-28 | 1969-04-29 | Ibm | Feedback current switch memory cell |
US3435423A (en) * | 1966-09-01 | 1969-03-25 | Gen Precision Systems Inc | Data processing system |
US3478325A (en) * | 1967-01-16 | 1969-11-11 | Ibm | Delay line data transfer apparatus |
-
0
- BE BE759562D patent/BE759562A/xx unknown
-
1969
- 1969-12-31 US US889433A patent/US3654622A/en not_active Expired - Lifetime
- 1969-12-31 US US889435A patent/US3648255A/en not_active Expired - Lifetime
-
1970
- 1970-11-19 FR FR7044228A patent/FR2150553B1/fr not_active Expired
- 1970-11-19 GB GB5493470A patent/GB1315528A/en not_active Expired
- 1970-12-03 GB GB5738570A patent/GB1315530A/en not_active Expired
- 1970-12-16 DE DE2061854A patent/DE2061854C3/de not_active Expired
- 1970-12-17 FR FR7047124A patent/FR2077582B2/fr not_active Expired
- 1970-12-17 AT AT1137870A patent/AT308432B/de not_active IP Right Cessation
- 1970-12-21 AT AT1149370A patent/AT308433B/de not_active IP Right Cessation
- 1970-12-22 DE DE2063313A patent/DE2063313B2/de active Granted
- 1970-12-24 NL NL7018763A patent/NL7018763A/xx not_active Application Discontinuation
- 1970-12-28 NL NL7018905A patent/NL7018905A/xx unknown
- 1970-12-28 CH CH1918370A patent/CH531237A/de not_active IP Right Cessation
- 1970-12-29 CH CH1924670A patent/CH529418A/de not_active IP Right Cessation
- 1970-12-30 BE BE761086A patent/BE761086R/xx active
Also Published As
Publication number | Publication date |
---|---|
DE2061854C3 (de) | 1975-08-14 |
CH531237A (de) | 1972-11-30 |
FR2150553A1 (de) | 1973-04-13 |
NL7018905A (de) | 1971-07-02 |
FR2077582A2 (de) | 1971-10-29 |
DE2063313B2 (de) | 1974-08-01 |
BE761086R (fr) | 1971-05-27 |
GB1315530A (en) | 1973-05-02 |
US3648255A (en) | 1972-03-07 |
FR2150553B1 (de) | 1975-07-04 |
NL7018763A (de) | 1971-07-02 |
US3654622A (en) | 1972-04-04 |
AT308433B (de) | 1973-07-10 |
DE2063313C3 (de) | 1975-04-03 |
DE2061854B2 (de) | 1975-01-02 |
DE2061854A1 (de) | 1972-01-27 |
CH529418A (de) | 1972-10-15 |
FR2077582B2 (de) | 1978-03-31 |
BE759562A (fr) | 1971-04-30 |
GB1315528A (en) | 1973-05-02 |
AT308432B (de) | 1973-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2063313A1 (de) | Speicher aus Schieberegistern mit kontinuierlicher Datenübertragung | |
DE3686436T2 (de) | Speichersystem mit hoher leistung. | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE2445878C2 (de) | Schaltungsanordnung für einen periodisch zu regenerierenden Datenspeicher mit mehreren Speicherschleifen | |
DE2703578A1 (de) | Videospeicher | |
DE2803989A1 (de) | Wahlfreie zugriffsspeichervorrichtung fuer digitale daten | |
DE2854782C2 (de) | Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher | |
DE2356260A1 (de) | Dynamisch doppelt geordneter schieberegisterspeicher und verfahren zum betrieb des speichers | |
DE2531382A1 (de) | Halbleiterspeicher zum blockorientierten lesen und schreiben | |
DE1474025C3 (de) | Datenverarbeitungsanlage | |
DE2357007B2 (de) | Schieberegisterspeicher mit mehrdimensionaler dynam ischer Ordnung | |
DE1948142B2 (de) | Adressiereinrichtung für einen bewegbaren Speicher, insbesondere Speicherplatte | |
DE2415600C2 (de) | ||
DE1774675C3 (de) | Elektronisches Rechengerat mit einer Speichermatrix | |
DE1201586B (de) | Programmgesteuerte Daten-Auswertmaschine | |
DE3313335C2 (de) | ||
DE2558287C2 (de) | Informationsspeicher | |
EP0491998B1 (de) | Programmgesteuertes Verfahren und Anordnung zur Erzeugung von Impulsen in aufeinanderfolgenden Impulsintervallen | |
DE69125815T2 (de) | Anordnung und Verfahren zu einer variablen Datenzuweisung | |
DE1957600C3 (de) | ||
DE1296429B (de) | Datenbearbeitungsanlage | |
DE3333862C2 (de) | ||
DE1549422B2 (de) | Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge | |
DE1276375B (de) | Speichereinrichtung | |
EP0392636B1 (de) | Integrierte Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |