DE69125815T2

DE69125815T2 - Anordnung und Verfahren zu einer variablen Datenzuweisung

Info

Publication number: DE69125815T2
Application number: DE69125815T
Authority: DE
Inventors: Josephine Ann Boston; Dennis Phillip Cheney; Andrew Edward Petruski; Mark James Wolski; Robert Joseph Yagley
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-02-04
Filing date: 1991-12-10
Publication date: 1997-10-23
Anticipated expiration: 2011-12-11
Also published as: EP0498065A3; DE69125815D1; JPH04304546A; EP0498065B1; JPH0769770B2; US5276808A; EP0498065A2

Description

I. Gebiet der Erfindung

Die vorliegende Erfindung ist ein System und Verfahren zur Übertragung von Daten auf einheitenübergreifende Weise an mehrere Speichereinheiten. Insbesondere betrifft diese Erfindung ein System und Verfahren zur Übertragung vondaten an eine veränderliche Anzahl von Speichereinheiten, so daß eine Paritätserzeugung erleichtert werden kann und so daß ein Mindestmaß an Puffern verwendet wird.

II. Verwandte Lösungen

In den letzten Jahren gab es einen enormen Anstieg bei der Geschwindigkeit und den allgemeinen Fähigkeiten von Computern. Dies wurde größtenteils durch die Wünsche der Benutzer zur Lösung größerer und komplexerer Probleme vorangetrieben. Angesichts der Größe einiger dieser Probleme und der Mengen reiner Daten, die sie benötigen, wurden Geschwindigkeit und Leistung von Computerperipheriegeräten, zum Beispiel Massenspeichereinheiten, zu einem wichtigen Faktor, um den Vorteil eines leistungsstarken Computers vollständig zu nutzen.
In Database WPI, Woche 9009, Derwent Publications Ltd., London, GB, AN 90-065 642 und Su-A-1 478 257, ist eine Speicher-einheit mit Mehrkanalpuffer beschrieben, die Speichereinheiten einer ersten und zweiten Gruppe umfaßt. Die Daten von mehreren Bandgerätaufzeichnungen werden zu der Speichereinheit der ersten Gruppe übertragen, bis die Einheit voll ist. Anschließend werden die ersten und zweiten Einheiten umgeschaltet, so daß Daten zur Speichereinheit der zweiten Gruppe übertragen werden und gleichzeitig Daten aus der Speichereinheit der ersten Gruppe zu einem Datenbus ausgelesen werden.
Die Patentschrift GB-A-2 145 546 beschreibt eine Speichersteuereinheit für einen Blasenspeicher. Die Daten aus dem Host werden vom Datenbus zu zwei Datenpuffern übertragen. Wenn ein Datenpuffer eine Datenübertragung mit dem Host ausführt, führt der andere Puffer eine Datenübertragung mit dem Blasenspeicher aus, d.h. die Leitung von Daten in einen Puffer und die Übertragung von Daten aus dem anderen Puffer zum Speicher finden gleichzeitig statt.
Die Geschwindigkeit von Massenspeichereinheiten ist üblicherweise deutlich hinter der Geschwindigkeit von Computern nach dem Stand der Technik zurückgeblieben. Dies ist größtenteils darauf zurückzuführen, daß Massenspeichereinheiten im Gegensatz zum Verarbeitungsteil eines Computers (als "Host" bezeichnet) bewegliche Teile enthalten. Folglich besteht ein ständiger Bedarf an schnelleren Datenspeichereinheiten, die in Verbindung mit modernen Hochgeschwindigkeitscomputern effektiv arbeiten können.
Zu jedem gegebenen Zeitpunkt weisen Speichereinheiten nach dem Stand der Technik eine begrenzte Durchsatzrate auf. Folglich wird die tatsächliche Geschwindigkeit des Hosts in gewisser Hinsicht oftmals durch die Größe dieser Durchsatzrate begrenzt. Außerdem sind Speichereinheiten nach dem Stand der Technik oftmals sehr teuer.
Um diese Probleme zu mildern, wurde das Konzept vollständig verbundener Mehrfachspeichereinheiten entwickelt. Dieses Konzept wird in bezug auf Fig. 1 näher beschrieben.
Bezugnehmend auf Fig. 1 wird nun eine Speichereinrichtung 108 gezeigt, die eine Einrichtung 104 zum einheitenübergreifenden Lesen und Schreiben von Daten und n Speichereinheiten 106 umfaßt. Wenn die Speichereinrichtung 108 über einen Datenbus 110 Daten von einem Host 102 zur Speicherung empfängt (d.h. es wird ein "Schreiben" von Daten angefordert), werden die Daten von der Einrichtung 104 zum einheitenübergreifenden Lesen und Schreiben von Daten empfangen, bevor sie zu den Speichereinheiten 106 gesendet werden. Die Einrichtung 104 zum einheitenübergreifenden Lesen und Schreiben von Daten unterteilt diese Daten in Abschnitte. Diese Abschnitte können beispielsweise eine Länge von einem Byte haben, wobei die Breite des Datenbusses beispielsweise ein Byte betragen kann. Sind sie unterteilt, so werden die Abschnitte anschließend zu den Speichereinheiten 106 gesendet.
Als eine weitere Erläuterung des oben angegebenen Konzeptes würde das erste Datenbyte vom Host 102 von der Einrichtung 104 zum einheitenübergreifenden Lesen und Schreiben von Daten zur Speichereinheit 1 gesendet. Das nächste Byte würde zur Speichereinheit 2 gesendet und so weiter, bis das n-te Byte zur Speichereinheit n gesendet wird. Das (n+1)-te Byte wird dann zur Speichereinheit 1 gesendet, und der Vorgang wiederholt sich selbst. Jedes der n Bytes (und Vielfache davon) wird als "einheitenübergreifend gespeicherter Datenblock" bezeichnet.
Eine Einrichtung zum einheitenübergreifenden Lesen und Schreiben von Daten sollte schnell genug sein, um den Durchsatz der vom Host gesendeten Daten aufzunehmen. Dazu wird im typischen Fall die Verwendung einer Einrichtung zum einheitenübergreifenden Lesen und Schreiben von Daten benötigt, die mindestens eine verhältnismäßig große Einrichtung zur Datenaufnahme enthält.
Außer dem einheitenübergreifenden Speichern von Daten in Mehrfachspeichereinheiten machen es Fähigkeiten moderner Computer und Speichereinheiten erforderlich, daß eine Einrichtung zum einheitenübergreifenden Lesen und Schreiben von Daten außerdem leistungsfähig und flexibel ist. Die Anzahl der in einer gegebenen Situation verwendeten Speichereinheiten 106 kann beispielsweise variieren. Folglich muß die Einrichtung 104 zum einheitenübergreifenden Lesen und Schreiben von Daten eine veränderliche Anzahl von Speichereinheiten 106 unterbringen.
Ein anderes Merkmal, das eine Einrichtung zum einheitenübergreifenden Lesen und Schreiben von Daten haben sollte, ist die Fähigkeit zum Senden von Daten zu den Mehrfachspeichereinheiten, so daß die Erzeugung von Paritätsinformationen erleichtert wird. Der Grund hierfür ist, daß die Pan-tätserzeugung oftmals wünschenswert ist, bevor Daten an Mehrfachspeichereinheiten gesendet werden. Falls bei-spielsweise eine Speichereinheit ausfällt, kann die Paritätsinformation verwendet werden, um die Daten aus der ausgefallenen Speichereinheit wiederherzustellen.
Eine Möglichkeit, wie die Einrichtung 104 zum einheitenübergreifenden Lesen und Schreiben von Daten gestaltet werden kann, ist die Verwendung eines großen "dichten" Puffers 202, wie in Fig. 2 gezeigt wird. In dem in Fig. 2 gezeigten Beispiel werden Daten in 7, 8 oder 9 Speichereinheiten geschrieben. Jede Spalte im dichten Puffer 202 entspricht einer der Mehrfachspeichereinheiten 106 (und die Daten in jeder Spalte müssen in ihre entsprechenden Speiche reinheiten geschrieben werden). Falls nur sieben Speichereinheiten verwendet werden, werden folglich nur 7 Spalten mit Daten gefüllt. Da 9 die maximale Anzahl von Speichereinheiten ist, ist der Puffer 202 in diesem Beispiel 9 Spalten tief.
Eine Speichereinrichtung 108 empfängt oftmals Daten in "geschlossenen Übertragungsblöcken", die aus einer bestimmten Anzahl von Bytes bestehen. Das Beispiel des dichten Puffers aus Fig. 2 stellt den Empfang eines geschlossenen Übertragungsblocks dar, der 256 Byte enthält. Werden 9 Speichereinheiten verwendet, füllt der gesamte geschlossene Übertragungsblock den dichten Puffer 202 bis zur Reihe 29, Spalte 4.
Die Tatsache, daß die Daten nicht eine ganze Reihe füllen, verursacht Schwierigkeiten, wenn die Daten zu den Speichereinheiten 106 gesendet werden. Die Daten würden beispielsweise uneinheitlich zu den Speichereinheiten 106 gesendet, und es wäre schwierig, eine Parität über den letzten einheitenübergreifend gespeicherten Datenblock zu erhalten, wenn 7 oder 9 Speichereinheiten verwendet würden. Zur Milderung dieses Problems müßte die Paritätserzeugung entweder auf einer unvollständigen Reihe erfolgen oder der nächste geschlossene Übertragungsblock von Daten müßte in einer anderen Spalte als der Spalte 1 beginnen. Falls nur bestimmte Abschnitte des Übertragungsblocks der Ausrichtung förderlich sein dürfen (beispielsweise 252 Byte, falls 9 oder 7 Speichereinheiten verwendet würden, und 256 Byte, falls 8 verwendet würden), würde ein komplexes Adressierschema benötigt, um die Datenmenge zu verfolgen, der es gestattet werden soll, in den dichten Puffer 202 einzutreten.
Unabhängig davon, ob die Daten ausgerichtet sind, würde ein dichter Puffer 202 ein verhältnismäßig komplexes Adressierschema benötigen, um die bestimmten Abschnitte des dichten Puffers 202 zu verfolgen, in die die Daten geschrieben werden sollen und aus denen sie gelesen werden sollen. Außerdem wird eine wesentliche Menge an Speicherplatz des dichten Puffers 2Q2 verschwendet. In dem in Fig. 2 gezeigten Beispiel bleiben 86 Byte, unabhängig von der Anzahl der ausgewählten Speichereinheiten 106, stets ungenutzt. Falls der dichte Puffer 202 ein Arbeitsspeicher (RAM) ist, müssen außerdem Zeitsteuerungs- und Adressierüberlegungen berücksichtigt werden.
Ein anderes gewünschtes Merkmal in einer Einrichtung zum einheitenübergreifenden Lesen und Schreiben von Daten wäre die Verwendung mehrerer identischer Chips. Der Grund hierfür ist, daß es aufgrund der begrenzten Anzahl von Ein-/Ausgabe-anschlüssen, die auf einem einzelnen Chip verfügbar sind, oftmals schwierig oder nicht wünschenswert ist, einen einzelnen Chip zu verwenden. Außerdem kann die Verwendung eines einzelnen Chips Probleme bereiten, falls viele Signale innerhalb des Chips gleichzeitig geschaltet werden.
Folglich wird eine Möglichkeit benötigt, Daten auf einheitenübergreifende Weise zu lesen und zu schreiben und eine veränderliche Anzahl von Speichereinheiten zu verwenden, ohne daß die komplexen Adressierschemas benötigt werden, wenn dichte Puffer, z.B. ein Arbeitsspeicher (RAM), verwendet werden. Eine solche Einrichtung sollte die Erzeugung von Paritätsdaten erleichtern und Speicherplatz bewahren (d.h. ein Mindestmaß an Puffern verwenden).

ZUSAMMENFASSUNG DER ERFINDUNG

Die Probleme bei den oben erläuterten Methodiken wurden durch die vorliegende Erfindung, die durch die beigefügten Ansprüche definiert wird, gemildert. Im allgemeinen stellt die vorliegende Erfindung ein System und Verfahren zur Übertragung von Daten an Mehrfachspeichereinheiten auf einheitenübergreifende Weise bereit. Insbesondere stellt die vorliegende Erfindung ein System und Verfahren zur Übertragung von Daten an eine veränderliche Anzahl von Speichereinheiten bereit, so daß eine Paritätserzeugung erleichtert werden kann und so daß ein Mindestmaß an Puffern benötigt wird.
Eine Ausführung der vorliegenden Erfindung stellt die Betrachtung an, daß Daten von einem Datenbus unter mehreren Puffern aufgeteilt werden (das heißt einheitenübergreifend gespeichert werden). Es ist eine Pufferauswahlsteuerung vorgesehen, um diese Puffer zur Einleitung von Daten auf sequentielle Weise zu veranlassen. Jeder Puffer entspricht einer Speicher-einheit, und folglich würden nur jene Puffer, die verwendeten Speichereinheiten entsprechen, zur Einleitung von Daten veranlaßt. Folglich müssen eine Anzahl von Puffern, die der maximalen Anzahl von zur Verwendung betrachteten Speichereinheiten (nicht einschließlich der Speichereinheiten, die zur Speicherung von Paritätsinformationen verwendet werden können) entsprechen, vorhanden sein.
Wenn erkannt wird, daß die Puffer voll sind, überträgt eine Übertragungssteuerung die Daten in diesen Puffern parallel zu ihren entsprechenden Speichereinheiten. Auf diese Weise stellt die vorliegende Erfindung die Flexibilität bereit, daß sie mit einer veränderlichen Anzahl von Spichereinheiten verwendet werden kann, während außerdem Daten auf eine Weise übertragen werden, die die Erzeugung von Paritätsinformationen erleichtert. Außerdem verringert die Verwendung mehrerer kleinerer Puffer anstelle eines großen Pufferschemas die Menge an benötigtem Pufferspeicher deutlich, so daß ein Mindestmaß an Puffern verwendet werden kann.
Eine andere Ausführungsform der vorliegenden Erfindung ist ein Verfahren, das den Empfang der Anzahl von zu verwendenden Speichereinheiten und die sequentielle Auswahl eines Puffers betrachtet. Der Puffer würde aus einer Vielzahl von Puffern ausgewählt, wobei jeder einer zu verwendenden Speichereinheit entspricht. Falls vier Speichereinheiten verwendet werden müssen, so würden folglich vier Puffer sequentiell ausgewählt, wobei mit dem ersten Puffer in der Folge begonnen würde.
Die Daten werden vom Datenbus in den ausgewählten Puffer geleitet, wobei gepufferte Daten gebildet werden. Sobald die Daten in den ausgewählten Puffer geleitet worden sind, wird der nächste Puffer in der Folge ausgewählt, und die Daten werden in diesen geleitet. Dieses Einleiten von Daten und das Auswählen des nächsten Puffers in der Folge werden wiederholt, bis die Puffer voll sind oder bis keine Daten mehr vom Datenbus gesendet werden. Wenn dies eintritt, werden die gepufferten Daten parallel an die verwendete Speichereinheit übertragen.
Alternative Ausführungsformen beider oben erläuterten Ausführungsformen ziehen die Verwendung zweier oder mehrerer Puffer zum einheitenübergreifenden Speichern von Daten in Betracht, wobei jeder eine Anzahl von Puffern enthält, die der maximalen Anzahl von zur Verwendung betrachteten Speichereinheiten entsprechen. Außerdem wird in Betracht gezogen, daß einer oder mehrere dieser Puffer zur einheitenübergreifenden Datenspeicherung zur Eingabe ausgewählt werden, während die restlichen Puffer zur einheitenübergreifenden Datenspeicherung gleichzeitig zur Ausgabe ausgewählt werden. Auf diese Weise sollen jene zur Eingabe ausgewählten Puffer innerhalb der Puffer zur einheitenübergreifenden Datenspeicherung Daten auf die oben erläuterte sequentielle Weise einleiten, während jene zur Ausgabe ausgewählten Puffer innerhalb der Puffer zur einheitenübergreifenden Datenspeicherung gleichzeitig Daten zu den verwendeten Speichereinheiten übertragen. piese Ausführungsform würde den Durchsatz von Daten verbessern.
Es sollte klar sein, daß die oben angegebenen Ausführungsformen sowohl als Hardware- als auch als Software-Ausführungsformen oder als eine Kombination beider realisiert werden können.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Verschiedene Aufgaben, Merkmale und dazugehörige Vorteile der vorliegenden Erfindung können besser beurteilt werden, da dieselben mit Bezugnahme auf die folgende ausführliche Beschreibung der vorliegenden Erfindung verstanden werden, wenn sie in Verbindung mit den begleitenden Zeichnungen betrachtet wird, in denen:
Fig. 1 ein Blockdiagramm einer Speichereinrichtung mit Mehrfachspeichereinheiten ist.
Fig. 2 ein Diagramm eines dichten Puffers ist.
Fig. 3 ein Übersichtsblockdiagramm von Ausführungsformen der vorliegenden Erfindung ist.
Fig. 4 ein Übersichtsflußdiagramm eines Verfahrens ist, das von Auführungsformen der vorliegenden Erfindung in Betracht gezogen wird.
Fig. 5 ein Blockdiagramm von Ausführungsformen der vorliegenden Erfindung mit Doppelpuffern zur einheitenübergreifenden Datenspeicherung ist.
Fig. 6 ein Flußdiagramm eines Verfahrens ist, das von Ausführungsformen der vorliegenden Erfindung in Betracht gezogen wird, wobei Doppelpuffer zur einheitenübergreifenden Datenspeicherung verwendet werden.
Fig. 7 ein Blockdiagramm von Ausführungsformen der vorliegenden Erfindung mit Doppelzyklusregistern ist.
Fig. 8 ein Flußdiagramm eines Verfahrens ist, das von Ausführungsformen der vorliegenden Erfindung in Betracht gezogen wird, wobei Doppelzyklusregister verwendet werden.
Fig. 9 ein Diagramm ist, das zeigt, wie in Registern gespeicherte Daten in verschiedenen Ausführungsformen unter mehreren Chips zum einheitenübergreifenden Lesen und Schreiben von Daten aufgeteilt werden.

AUSFÜHRLICHE BESCHREIBUNG DER ANMELDUNG

I. Überblick

Die vorliegende Erfindung ist ein System und Verfahren zur einheitenübergreifenden Datenspeicherung in mehrere Speichereinheiten. Insbesondere betrifft diese Erfindung ein System und Verfahren zur einheitenübergreifenden Datenspeicherung in eine veränderliche Anzahl von Speichereinheiten, so daß eine Paritätserzeugung erleichtert werden kann und so daß ein Mindestmaß an Puffern verwendet wird. Andere von der vorlie-genden Erfindung bereitgestellte Vorteile werden ebenfalls unten dargelegt. Eine Übersicht der vorliegenden Erfindung kann mit Bezugnahme auf Fig. 3 besser erläutert werden.
Bezugnehmend auf Fig. 3 werden nun Ausführungsformen der vorliegenden Erfindung gezeigt, die eine Pufferauswahlsteuerung 302, n Puffer 304 und eine Übertragungssteuerung 306 aufweisen. Ein Datenbus 110 wird verwendet, um Daten von einer erzeugenden Einheit, z.B. einem Host 102, zu den n Puffern 304 zu senden. In Ausführungsformen der vorliegenden Erfindung muß die Anzahl der Puffer gleich der maximalen Anzahl von Speichereinheiten sein, die verwendet werden können (nicht einschließlich der Speichereinheiten, die zur Speicherung von Paritätsinformationen verwendet werden können). Falls beispielsweise eine mit der vorliegenden Erfindung verwendete, gegebene Umgebung vorsieht, daß maximal neun Speichereinheiten verwendet werden können, müssen neun Puffer zur Verfügung gestellt werden.
Außerdem sei zur obigen Erläuterung angemerkt, daß in Ausführungsformen der vorliegenden Erfindung jeder Puffer tatsächlich einer der Speichereinheiten 106 entspricht. Das heißt, die Daten, die in den Puffer x geleitet werden, werden zur Speichereinheit x gesendet. Aufgrund dessen werden nur jene Puffer, die verwendeten Speichereinheiten entsprechen, zur Einleitung von Daten veranlaßt.
Wenn Daten zum einheitenübergreifenden Lesen und Schreiben zur vorliegenden Erfindung gesendet werden (über den Datenbus 110), wartet eine Pufferauswahlsteuerung 302 auf den Empfang einer Meldung der Anzahl der Speichereinheiten, die verwendet werden müssen. Anschließend sendet die Pufferauswahlsteuerung 302 Signale zu den Puffern 304, die bewirken, daß sie sequentiell Datenabschnitte vom Datenbus 110 einleiten. Diese Signale werden über den Steuerbus 308 gesendet. Nur jene Puffer 304, die verwendeten Speichereinheiten entsprechen, werden zum Einleiten von Daten "ausgewählt".
Unten wird ein Beispiel der oben erwähnten sequentiellen Einleitung beschrieben. Die Pufferauswahlsteuerung 302 sendet zuerst ein Signal zum Puffer 1, um einen Datenabschnitt einzuleiten (beispielsweise 1 Byte. Es sei darauf hingewiesen, daß Ausführungsformen der vorliegenden Erfindung in Betracht ziehen, daß die Größe eines in einen Puffer geleiteten "Abschnitts" gleich der Breite,des Datenbusses 110 ist.) Die Pufferauswahlsteuerung 302 sendet anschließend ein Signal zum Puffer 2, um den nächsten Datenabschnitt einzuleiten usw., bis alle Puffer, die einer verwendeten Speichereinheit entsprechen, einen Datenabschnitt eingeleitet haben. Falls die Puffer 304 noch nicht voll sind, sehen Ausführungsformen der vorliegenden Erfindung vor, daß die Pufferauswahlsteuerung 302 den Puffer 1 zum Einleiten von Daten veranlaßt, und die Folge beginnt von neuem.
Die oben beschriebene Folge geht weiter, bis die Puffer 304, die verwendeten Speichereinheiten 106 entsprechen, voll sind oder bis vom Datenbus 110 keine Daten mehr gesendet werden. Eines dieser Ereignisse wird von der Pufferauswahlsteuerung 302 erkannt. Kommt eines der Ereignisse vor, sendet die Übertragungssteuerung 306 die in den Puffern 304 gepufferten Daten zu ihren zugeordneten Speichereinheiten 106. Auf diese Weise werden die Daten vom Datenbus 110 auf "einheitenübergreifende Weise" zu den Speichereinheiten 106 übertragen (das heißt, sie werden über alle verwendeten Speichereinheiten 106 übertragen).
Falls gewünscht wird, daß die Daten aus den Speichereinheiten 106 rückgelesen werden, kann die oben beschriebene Strategie umgekehrt werden. Das heißt, aus jeder Speichereinheit können Daten gelesen und zu ihrem entsprechenden Puffer gesendet werden. Ist jeder Puffer voll (oder müssen keine Daten mehr aus den Speichereinheiten gelesen werden), werden die Daten sequentiell hinaus und zurück zum Datenbus 110 geleitet.
Es sei darauf hingewiesen, daß die oben erwähnten Ausführungsformen der vorliegenden Erfindung nicht die Verwendung komplexer Adressierschemas benötigen, um die Anordnung innerhalb der Puffer 304 zu verfolgen, wie sie für den im Abschnitt "Verwandte Lösungen" beschriebenen großen dichten Puffer benötigt wurden. Außerdem verschwendet die Verwendung einer Vielzahl kleinerer Puffer weniger Pufferplatz als die Verwendung eines großen dichten Puffers, wie er oben im Abschnitt "Verwandte Lösungen" beschrieben wurde. Wenn die maximale Anzahl von Speichereinheiten 106, die zur Verwendung mit einer Umgebung der vorliegenden Erfindung betrachtet werden, verwendet wird, wird tatsächlich überhaupt kein Pufferplatz verschwendet. Außerdem erleichtert die parallele Ausgabe von Daten an die Speichereinheiten 106 die Paritätserzeugung von jedem einheitenübergreifend gespeicherten Datenblock.
Ausführungsformen eines Verfahrens des Betriebs der vorliegenden Erfindung werden unter Verwendung des Flußdiagramms von Fig. 4 beschrieben. Bezugnehmend auf Fig. 4 wird zuerst die Konfiguration der zur Verwendung mit der vorliegenden Erfindung betrachteten Umgebung empfangen, wie es durch einen Block 402 angezeigt wird. Mit "Konfiguration" ist die Anzahl der zu verwendenden Speichereinheiten 106 gemeint.
Wenn die Anzahl der Speichereinheiten 106 bestimmt wurde, wird ein Datenabschnitt in den ausgewählten Puffer geleitet, wie durch einen Block 404 gezeigt wird. Am Anfang dieses Vorgangs wird der erste Puffer, der Daten einleiten soll, als der Puffer Nummer 1 betrachtet.
Wurde ein Datenabschnitt in einen Puffer geleitet, überprüft die vorliegende Erfindung, ob jene Puffer 304, die verwendet werden, voll sind oder ob keine Daten mehr über den Datenbus 110 gesendet werden. Dies wird durch einen Entscheidungsblock 408 gezeigt. Es sei darauf hingewiesen, daß nur acht Puffer überprüft werden, wenn die vorliegende Erfindung Daten zu acht Speichereinheiten sendet.
Falls alle Puffer nicht voll sind und immer noch Daten über den Datenbus 110 gesendet werden, wählt die vorliegende Erfindung den nächsten Puffer in der Folge zum Einleiten von Daten aus, wie durch einen Block 406 gezeigt wird. Anschließend wird der nächste Datenabschnitt in diesen ausgewählten Puffer eingeleitet, wie durch den Block 404 gezeigt wird.
Wenn alle verwendeten Puffer voll werden (oder keine Daten mehr über den Datenbus 110 gesendet werden), werden die Daten zu den entsprechenden Speichereinheiten 106 übertragen, wie durch den Entscheidungsblock 408 und einen Block 410 gezeigt wird.
Indem es gestattet wird, daß die einheitenübergreifend gespeicherten Daten, wie oben beschrieben wurde, parallel zu den Speichereinheiten 106 übertragen werden, erleichtert die vorliegende Erfindung die Erzeugung von Paritätsdaten über den gesamten einheitenübergreifend gespeicherten Datenblock hinweg. Mit anderen Worten, das parallele Senden von Datenabschnitten zu verschiedenen Speichereinheiten ermöglicht es, daß Parität unter Verwendung jener Datenabschnitte, die zu irgendeinem Zeitpunkt zu den Speichereinheiten 106 übertragen wurden, erzeugt wird.

II. Ausführungen mit Doppelpuffern zur einheitenübergreifen den Datenspeicherung unter Verwendung von Registern

Außer den oben beschriebenen Ausführungsformen stellt die vorliegende Erfindung auch Ausführungsformen bereit, bei denen die Puffer 304 insbesondere als Register 514 realisiert sind, wie durch Fig. 5 gezeigt wird. Durch die Verwendung von Registern, z.B. jene, die Nachführkippstufen enthalten, wird der Aufwand für Zeitsteuerung und Adressieren auf ein Minimum herabgesetzt.
Andere von der vorliegenden Erfindung betrachtete Ausführungsformen verwenden ein Doppelpufferschema unter Verwendung von "Puffern zur einheitenübergreifenden Datenspeicherung". Im Wesentlichen gestattet es dieses Schema, daß ein Puffer zur einheitenübergreifenden Datenspeicherung (der aus n Registern besteht) zum gleichen Zeitpunkt Daten von einem Datenbus 110 einleitet, zu dem ein anderer Puffer zur einheitenübergreifenden Datenspeicherung (der ebenfalls aus n Registern besteht) Daten zu den Speichereinheiten 106 sendet. Die Puffer zur einheitenübergreifenden Datenspeicherung wechseln zwischen dem Einleiten von Daten und dem Übertragen der Daten zu den Speichereinheiten 106. Dies ermöglicht einen schnelleren Datendurchsatz. Diese Ausführungsformen werden mit Bezugnahme auf Fig. 5 ausführlicher beschrieben.
Bezugnehmend auf Fig. 5 werden nun ein erster Puffer 502 zur einheitenübergreifenden Datenspeicherung und ein zweiter Puffer 503 zur einheitenübergreifenden Datenspeicherung gezeigt, die jeweils n Register 514 enthalten. In Ausführungsformen der vorliegenden Erfindung enthält jeder Puffer zur einheitenübergreifenden Datenspeicherung eine Anzahl von Registern, die gleich der maximalen Anzahl von Speichereinheiten 106 ist, die zur Verwendung mit einer gegebenen Umgebung der vorliegenden Erfindung betrachtet werden. Falls die maximale Anzahl von Speichereinheiten 106, die verwendet werden können, neun ist, würden der erste Puffer 502 zur einheitenübergreifenden Datenspeicherung und der zweite Puffer 503 zur einheitenübergreifenden Datenspeicherung wie bei den in bezug auf Fig. 3 erläuterten Ausführungsformen folglich jeweils neun Register enthalten.
Wie bei den vorherigen Ausführungsformen mit Bezugnahme auf Fig. 3, empfängt eine Registerauswahlsteuerung 516 beim Senden von Daten über den Datenbus 110 Informationen, die die Anzahl der Speichereinheiten 106 betreffen, die zur Verwendung mit der bestimmten Umgebung, in der die vorliegende Erfindung verwendet wird, vorgesehen sind. Die Ausführungsformen von Fig. 5 sehen jedoch außerdem vor, daß die Daten zuerst zu den Registern 514 im ersten Puffer 502 zur einheitenübergreifenden Datenspeicherung und anschließend zu den Registern 514 im zweiten Puffer 503 zur einheitenübergreifenden Datenspeicherung geleitet werden. Die Daten werden zu dem einen oder dem anderen Puffer zur einheitenübergreifenden Datenspeicherung geleitet, bis alle Register 514 in jenem Puffer zur einheitübergreifenden Datenspeicherung voll sind (oder bis über den Datenbus 110 keine Daten mehr gesendet werden).
Folglich veranlaßt die Registerauswahlsteuerung 516 zuerst, daß Daten auf die oben erläuterte sequentielle Weise (siehe Figur 3) in die Register 514 des ersten Puffers 502 zur einheitenübergreifenden Datenspeicherung geleitet werden, bis jedes dieser Register 514 voll ist. In Ausführungsformen der vorliegenden Erfindung verfolgt die Registerauswahlsteuerung 516 die Datenmenge, die in jedes der Register 514 geschrieben wurde. Da sie ebenso die Kapazität der Register 514 und die Anzahl der zu irgendeinem Zeitpunkt verwendeten Register 514 kennt, erkennt sie, wenn alle Register 514 im ersten Puffer 502 zur einheitenübergreifenden Datenspeicherung voll sind.
Wenn erkannt wird, daß die Register 514 im ersten Puffer 502 zur einheitenübergreifenden Datenspeicherung voll sind (oder wenn über den Datenbus 110 keine Daten mehr gesendet werden), werden die Daten in diesen Registern zu den geeigneten Speichereinheiten 106 übertragen. Dies wird durch die Registerauswahlsteuerung 516 erreicht, die über einen Übertragungseinleitungsbus 506 ein Signal zu einer Übertragungs-Ablaufsteuereinheit 504 sendet. Die Übertragungs-Ablaufsteuereinheit 504 sendet anschließend ein Signal über den Ausgangsauswahlbus 508 zu einem Multiplexer 510 für Puffer zur einheitenübergreifenden Datenspeicherung. Dieses Signal zeigt an, welcher der Puffer zur einheitenübergreifenden Datenspeicherung Daten zu den Speichereinheiten 106 senden muß.
Da der erste Puffer 502 zur einheitenübergreifenden Datenspeicherung voll ist, bewirkt der Multiplexer 510 für Puffer zur einheitenübergreifenden Datenspeicherung in der oben beschriebenen Situation, daß die Daten in den Registern 514 des ersten Puffers 502 zur einheitenübergreifenden Datenspeicherung zu den Speichereinheiten 106 übertragen werden. Diese Daten werden über den Datenausgabebus 512 zum Multiplexeü 510 für einheitenübergreifende Datenspeicherung gesendet.
Zum gleichen Zeitpunkt, zu dem Daten vom ersten Puffer 502 zur einheitenübergreifenden Datenspeicherung zu den Speichereinheiten 106 gesendet werden, sendet die Registerauswahl-steuerung 516 Signale über den Steuerbus 308, um die Register 514 im zweiten Puffer 503 zur einheitenübergreifenden Datenspeicherung zum Einleiten von Daten zu veranlassen. Ist der zweite Puffer 503 zur einheitenübergreifenden Datenspeicherung voll, werden die Daten auf dieselbe Weise, wie sie oben beschrieben wurde, zu den Speichereinheiten 106 übertragen. Während diese Übertragung stattfindet, veranlaßt die Registerauswahlsteuerung 516 die Register 514 im ersten Puffer 502 zur einheitenübergreifenden Datenspeicherung zum Einleiten von Daten über den Datenbus 110.
Während einer der Puffer zur einheitenübergreifenden Datenspeicherung Daten empfängt, sendet der andere im wesentlichen gleichzeitig Daten zu den Speichereinheiten 106. Obwohl nur zwei Puffer zur einheitenübergreifenden Datenspeicherung gezeigt werden, sollte es klar sein, daß auch eine größere Anzahl von Puffern zur einheitenübergreifenden Datenspeicherung auf eine sequentielle Weise verwendet werden kann. Außerdem sollte klar sein, daß die oben beschriebene Folge mit einem anderen Puffer zur einheitenübergreifenden Datenspeicherung als dem ersten Puffer 502 zur einheitenübergreifenden Datenspeicherung beginnen kann.
Ausführungsformen eines Verfahrens des Betriebs der vorliegenden Erfindung werden unter Verwendung des Flußdiagramms aus Fig. 6 beschrieben. Bezugnehmend auf Fig. 6 wird nun die Konfiguration der Speichereinheiten 106 empfangen, wie durch einen Block 602 gezeigt wird. Der erste Puffer 502 zur einheitenübergreifenden Datenspeicherung wird dann als der Puffer zur einheitenübergreifenden Datenspeicherung ausgewählt, der zuerst Daten empfangen muß, wie durch einen Block 604 gezeigt wird.
Die Daten werden anschließend in ein ausgewähltes Register geleitet, wie durch einen Block 606 gezeigt wird. In Ausführungsformen der vorliegenden Erfindung ist das zuerst ausgewählte Register das Register 1 innerhalb des ersten Puffers 502 zur einheitenübergreifenden Datenspeicherung.
Als nächstes stellt die vorliegende Erfindung fest, ob alle der verwendeten Register 514 (in dem zur Eingabe ausgewählten Puffer zur einheitenübergreifenden Datenspeicherung) voll sind oder ob über den Datenbus 110 keine Daten mehr gesendet werden. Dies wird durch einen Entscheidungsblock 610 gezeigt. Falls die Antwort auf beide Fragen "nein" ist, wählt die vorliegende Erfindung anschließend das nächste Register (innerhalb des zur Eingabe ausgewählten Puffers zur einheitenübergreifenden Datenspeicherung) aus, wie es durch einen Block 608 gezeigt wird. Dieser Vorgang wiederholt sich selbst, bis alle Register (innerhalb des zur Eingabe ausgewählten Puffers zur einheitenübergreifenden Datenspeicherung) voll sind oder bis über den Datenbus 110 keine Daten mehr gesendet werden.
Sind alle Register 51 (innerhalb des zur Eingabe ausgewählten Puffers zur einheitenübergreifenden Datenspeicherung) voll oder werden keine Daten mehr über den Datenbus 110 gesendet, wird der zur Eingabe ausgewählte Puffer zur einheitenübergreifenden Datenspeicherung umgeschaltet, um zur Ausgabe ausgewählt zu werden, und umgekehrt. Dies wird durch einen Block 612 gezeigt. Falls der erste Puffer 502 zur einheitenübergreifenden Datenspeicherung zur Eingabe und der zweite Puffer 503 zur einheitenübergreifenden Datenspeicherung zur Ausgabe gewählt wird, wird diese Auswahl folglich umgekehrt. Mit anderen Worten, wo der zweite Puffer 503 zur einheitenübergreifenden Datenspeicherung zuvor zur Ausgabe ausgewählt wurde, wird er dann zur Eingabe ausgewählt.
Nachdem ein Puffer zur einheitenübergreifenden Datenspeicherung zur Ausgabe ausgewählt wurde, werden die Daten in seinen Registern 514 zu den geeigneten Speichereinheiten 106 übertragen, wie durch einen Block 614 gezeigt wird. Gleichzeitig mit dieser Datenübertragung empfängt der Puffer zur einheitenübergreifenden Datenspeicherung, der gerade zur Eingabe ausgewählt wurde, Daten in seine Register 514, wie durch die Blöcke 606, 608 und 610 gezeigt wird. Dieser Vorgang des Umschaltens der Puffer zur einheitenübergreifenden Datenspeicherung für die Eingabe und Ausgabe dauert an, bis über den Datenbus 110 keine Daten mehr gesendet werden.
Obwohl Fig. 5 unter Verwendung von Registern gezeigt wird, sollte klar sein, daß die oben in bezug auf Fig. 5 beschriebenen Ausführungsformen auch unter Verwendung anderer Mehrfachpuffer anstelle von Registern realisiert werden könnten.

III. Komponenten der Registerauswahlsteuerung und Ausführungsform mit Doppelzyklusregister

Bezugnehmend auf Fig. 7 wird eine ausführlichere Ansicht der Registerauswahlsteuerung 516, wie sie von Ausführungsformen der vorliegenden Erfindung vorgesehen wird, erläutert. Bezugnehmend auf Fig. 7 wird nun die Registerauswahlsteuerung 516 gezeigt, die ein Konfigurationsregister 706, eine Ablaufsteuereinheit 708 zur Auswahlsteuerung, ein Schnittstellen-Adressenregister 704 (abgekürzt IF ADR REG) und ein Decodiermodul 702 umfaßt.
Das Konfigurationsregister 706 empfängt von einem externen Steuermechanismus (nicht gezeigt) Informationen, die die Anzahl der zu verwendenden Speichereinheiten 106 betreffen. Diese Informationen werden von der Ablaufsteuereinheit 708 zur Auswahlsteuerung verwendet.
Die Ablaufsteuereinheit 708 zur Auswahlsteuerung steuert den Status der vorliegenden Erfindung. Sie steuert beispielsweise, in welches der Register 514 Daten eingeleitet werden müssen und verfolgt außerdem, ob die Register 514 in dem zur Eingabe ausgewählten Puffer zur einheitenübergreifenden Datenspeicherung voll sind.
Die tatsächliche Adresse des Registers, in das Daten eingeleitet werden sollen, wird vom IF ADR REG 704 erzeugt. Wenn das erste Register von einem der Puffer zur einheitenübergreifenden Datenspeicherung Daten einleiten muß, wird ein Rücksetzsignal (RST) zum IF ADR REG 704 gesendet. Die Ablaufsteuereinheit 708 sendet jedesmal ein H-Pegel-Signal (+1) zum IF ADR REG 704, wenn die Daten vom nächsten Register in der Folge eingeleitet werden müssen.
Die Ausgabe vom IF ADR REG 704 wird über die Leitung 712 zurück in die Ablaufsteuereinheit 708 zur Auswahlsteuerung gesendet, so daß sie verfolgen kann, welches Register gegenwärtig zur Einleitung von Daten ausgewählt ist. Die Ausgabe vom IF ADR REG 704 wird außerdem zu einem Decodiermodul 702 gesendet. Das Decodiermodul 702 empfängt außerdem eine Pufferauswahlleitung 710, die dem Decodiermodul anzeigt, welcher der Puffer zur einheitenübergreifenden Datenspeicherung (502 oder 503) zur Eingabe ausgewählt wurde.
Die Kombination von Signalen, die vom Decodiermodul 702 von der Registeradressenleitung 724 und der Pufferauswahlleitung 710 empfangen wurden, zeigen dem Decodiermodul 702 genau an, welches der Register Daten einleiten muß. Beim Empfang dieser Signale sendet das Decodiermodul 702 über den Steuerbus 308 Signale zu dem zur Einleitung von Daten ausgewählten Register.
Einige Ausführungsformen der vorliegenden Erfindung sehen vor, daß jedes Register 514 durch irgendeinen Teil (z.B. ein Wort oder ein Byte) seiner gesamten Datenkapazität adressierbar ist. Auf diese Weise können Daten in diese Register geleitet werden, so daß jedes Register in mehreren Iterationen zur Einleitung einer kleinen Datenmenge ausgewählt wird, bis alle Register gefüllt sind. Andere Ausführungsformen sehen vor, daß jedesmal, wenn Daten in ein Register geleitet werden, dieses Register bis zu seiner Datenkapazität gefüllt wird. Folglich sind nicht immer mehrfache Iterationen notwendig. Diese letzteren Ausführungsformen benötigen weniger Adressier-möglichkeiten des Decodiermoduls 702, obwohl die vorherigen Ausführungsformen vorteilhaft sein können, wenn die Breite des Datenbusses 110 verhältnismaßig klein ist (beispielsweise ein Byte oder serielle Übertragung) und die Übertragungsgeschwindigkeit vom Datenbus 110 sehr hoch ist.
Außer der Verwendung des Steuerbusses 308, der anzeigt, welches Register Daten einleiten muß, sehen Ausführungsformen der vorliegenden Erfindung auch die Verwendung einer Dateneinleitungs- Leitung 720 vor. Die Dateneinleitungs-Leitung 720 wird als Zeitsteuerungssignal verwendet, um zu bewirken, daß ein ausgewähltes Register die Daten einleitet.
Wenn einheitenübergreifend gespeicherte Daten parallel an Mehrfachspeichereinheiten 106 übertragen werden, können Probleme auftreten, wenn versucht wird, eine große Anzahl von Signalen gleichzeitig umzuschalten. Diese Probleme können die Erzeugung von erwünschten Störungen aufgrund von Induktionen beinhalten. Ausführungsformen der vorliegenden Erfindung mildern dieses Problem des gleichzeitigen Umschaltens, indem die Übertragung von Daten zu den Speichereinheiten 106 zeitlich versetzt wird, während die oben erläuterten Vorteile erhalten bleiben. Die Ausführungsformen der vorliegenden Erfindung, die dieses Problem ansprechen, werden in bezug auf Figur 7 erläutert.
Wiederum bezugnehmend auf Fig. 7 wird das Konzept der abwechselnden Verwendung von Puffern zur einheitenübergreifenden Datenspeicherung von neuem gezeigt. Außerdem zeigt Fig. 7 Ausführungsformen, die einen ersten Multiplexersatz 716 und einen zweiten Multiplexersatz 718 verwenden. Diese Multiplexersätze entsprechen jeweils dem ersten Puffer 502 zur einheitenübergreifenden Datenspeicherung und dem zweiten Puffer 503 zur einheitenübergreifenden Datenspeicherung. Innerhalb jedes Multiplexersatzes befinden sich eine Reihe von Multiplexern 714. In Ausführungsformen der vorliegenden Erfindung entspricht die Anzahl der Multiplexer 714 der Anzahl der Register 514.
Wenn die Register 514 in einem Puffer zur einheitenübergreifenden Datenspeicherung zur Ausgabe ausgewählt werden (weil sie voll sind oder weil keine Daten mehr vom Datenbus 110 vorliegen), wird zuerst die Hälfte der Daten aus jedem Register 514 im Puffer zur einheitenübergreifenden Datenspeicherung übertragen. Folglich wird jedes Register in einem Doppelzyklus- Modus verwendet. Dies ist hilfreich, um den Umfang des gleichzeitigen Umschaltens zu verringern, das andernfalls auftreten würde, falls alle Daten aus den Registern 514 des Puffers zur einheitenübergreifenden Daten-speicherung auf einmal zu den Speichereinheiten 106 übertragen würden.
Zur Realisierung des oben erwähnten Konzeptes wird in Äusführungsformen der vorliegenden Erfindung eine Übertragungs-Halbauswahlleitung 722 verwendet, um anzuzeigen, welcher Teil der Register 514 in dem zur Ausgabe ausgewählten Puffer zur einheitenübergreifenden Datenspeicherung Daten übertragen soll. Folglich fungieren die Multiplexer 714 als Ventile, die die erste Hälfte jedes Registers 514 und anschließend die zweite Hälfte öffnen. Wie bei den in bezug auf Fig. 5 erläuterten Ausführungsformen gestattet der Multiplexer 510 für Puffer zur einheitenübergreifenden Datenspeicherung lediglich, daß Daten aus den Registern 514 in dem zur Ausgabe ausgewählten Puffer zur einheitenübergreifenden Datenspeicherung zu den Speichereinheiten 106 übertragen werden.
Folglich gestatten die Multiplexer 714 in den oben erwähnten Ausführungsformen zuerst die Übertragung von Daten aus der ersten Hälfte und anschließend aus der zweiten Hälfte der Register 514. Es sollte klar sein, daß die Register 514 jedoch durch die Multiplexer 714 in eine größere Anzahl von Teilen als zwei unterteilt werden könnten.
Ausführungsformen eines Verfahrens des Betriebs der vorliegenden Erfindung werden unter Verwendung des Flußdiagramms von Fig. 8 beschrieben. Bezugnehmend auf Fig. 8 wird zuerst das Konfigurationsregister 706 gesetzt, wie durch einen Block 802 gezeigt wird. Der erste Puffer 502 zur einheitenübergreifenden Datenspeicherung wird zur Eingabe ausgewählt, und das IF ADR REG 704 wird zurückgesetzt, wie durch einen Block 804 gezeigt wird.
Wie im Abschnitt "Verwandte Lösungen" oben angegeben wurde, werden Daten oftmals in geschlossenen Übertragungsblöcken über den Datenbus 110 empfangen. Folglich wird in Ausführungsformen der vorliegenden Erfindung auf ein Datenbündel gewartet, wie durch einen Block 806 gezeigt wird.
Wenn ein Datenbündel begonnen hat, werden die Daten in das ausgewählte Register übertragen, wie durch einen Block 808 gezeigt wird. Wenn dieser Vorgang beginnt, wird das erste Register als das Register 1 im ersten Puffer zur einheitenübergreifenden Datenspeicherung betrachtet.
In Ausführungsformen der vorliegenden Erfindung hat der nächste Schritt die Auswahl des nächsten Registers, das Daten einleiten soll, zur Folge. Dies erfolgt durch die Erhöhung des IF ADR REG 704, wie durch einen Block 810 gezeigt wird. Die vorliegende Erfindung stellt anschließend fest, ob alle verwendeten Register 514 in dem zur Eingabe ausgewählten Puffer zur einheitenübergreifenden Datenspeicherung voll sind. Dies wird durch einen Entscheidungsblock 812 gezeigt. Falls alle diese Register 514 nicht voll sind und das Datenbündel nicht beendet ist, werden Daten in das ausgewählte Register geleitet, wie durch einen Entscheidungsblock 814 und einen Block 808 gezeigt wird.
Falls die Register 514 (in dem zur Eingabe ausgewählten Puffer zur einheitenübergreifenden Datenspeicherung) jedoch nicht voll sind, das Datenbündel aber beendet ist, müssen die Daten zu den Speichereinheiten 106 übertragen werden. Der Grund hierfür ist, daß keine Daten mehr über den Datenbus 110 empfangen werden müssen. Folglich wartet die vorliegende Erfindung wieder auf ein Datenbündel 806, während gleichzeitig Daten zu den Speichereinheiten 106 übertragen werden.
Es sei darauf hingewiesen, daß der Vorgang in einigen Ausführungsformen der vorliegenden Erfindung einfach unterbrochen wird, anstatt, wie oben angegeben wird, auf ein anderes Datenbündel zu warten. Außerdem ziehen einige Ausführungsformen der vorliegenden Erfindung eine Umgebung in Betracht, in der die Daten über den Datenkanal 110 in einem konstanten Strom empfangen werden. In einer solchen Situation wäre der in bezug auf Fig. 8 erläuterte Vorgang fortlaufend, so daß keine Notwendigkeit bestünde, auf ein Datenbündel zu warten.
Bezugnehmend auf die gleichzeitig ablaufende Übertragung von Daten zu den Speichereinheiten 106 wird die erste Hälfte der Register 514 ausgewählt, und die Daten aus den Registern 514 in dem zur Ausgabe ausgewählten Puffer zur einheitenübergreifenden Datenspeicherung werden zu den Speichereinheiten 106 übertragen. Dies wird durch einen Block 820 gezeigt. Anschließend wird die zweite Hälfte der Register 514 ausgewählt, und die Daten in dieser zweiten Hälfte werden zu den Speichereinheiten 106 übertragen, wie durch einen Block 822 gezeigt wird. Obwohl die Daten in diesen Ausführungsformen nicht vollständig parallel zu den Speichereinheiten 106 übertragen wurden, erfolgt dies dennoch im wesentlichen gleichzeitig, so daß die Erzeugung von Paritätsinformationen erleichtert wird.
Erneut bezugnehmend auf den Entscheidungsblock 812 wird, falls alle Register 514 voll sind, das IF ADR REG 704 zurückgesetzt, und die Status der Puffer zur einheitenübergreifenden Datenspeicherung werden umgeschaltet (das heißt, der zuvor zur Eingabe ausgewählte Puffer zur einheitenübergreifenden Datenspeicherung wird nun zur Ausgabe ausgewählt und umgekehrt), wie durch einen Block 816 gezeigt wird. Die Daten in den Re-gistern 514 des zur Ausgabe ausgewählten Puffers zur einheitenübergreifenden Datenspeicherung werden zu den Spei-chereinheiten 106 übertragen, wie durch die Blöcke 820 und 822 gezeigt wird.
Gleichzeitig mit den in den Blöcken 820 und 822 erfolgenden Maßnahmen überprüft die vorliegende Erfindung, ob das Datenbündel beendet ist, wie durch einen Entscheidungsblock 818 gezeigt wird. Diese Situation würde eintreten, falls alle Re-gister 514 in dem zur Eingabe ausgewählten Puffer zur einheitenübergreifenden Datenspeicherung gefüllt worden wären, wenn der Empfang vom Datenbus 110 empfangener Daten aufgehört hätte.
Falls die vorliegende Erfindung feststellt, daß das Datenbündel tatsächlich beendet wurde, wartet sie auf ein anderes Datenbündel, wie durch den Block 806 gezeigt wird. Falls der Übertragungsblock nicht beendet ist, werden die Daten in das ausgewählte Register geleitet, wie durch den Block 808 gezeigt wird.
In Ausführungsformen der vorliegenden Erfindung wäre dieses ausgewählte Register das erste Register in dem zur Eingabe ausgewählten Puffer zur einheitenübergreifenden Datenspeicherung.

IV. Spezifische Vorteile und Ausführungsformen

Spezifische Ausführungsformen, die von der vorliegenden Erfindung in Betracht gezogen werden, beinhalten, daß der Datenbus 110 aus zwei Datenleitungen besteht, wobei jede vier Byte breit ist. Folglich empfängt die vorliegende Erfindung acht Bytes gleichzeitg. Einige dieser Ausführungsformen sehen außerdem vor, daß jedes Register eine Kapazität von acht Byte hat. Wenn jedes der acht Bytes, die gleichzeitig über den Datenbus 110 ankommen, in das ausgewählte Register geleitet wird, füllen die Daten auf diese Weise das Register bis zu seiner Kapazität. Folglich wäre keine mehrfache Iterationsauswahl der Register 514 zur Eingabe notwendig.
In einigen Ausführungsformen der oben erläuterten Ausführungsformen sind die Register 514 nur "logische" Register und sind physisch jeweils gleichmäßig unter vier Chips zum einheitenübergreifenden Lesen und Schreiben von Daten aufgeteilt. Das heißt, falls jedes logische Register acht Byte hat, kann auf jedem Chip ein Viertel jedes Registers (das heißt zwei Byte) gefunden werden. Dies erfolgt zur weiteren Verringerung des gleichzeitigen Umschaltens.
Die Organisation und Übertragung von Daten können für die oben erwähnten Ausführungsformen besser mit Bezugnahme auf die Fig. 9a und 9b erläutert werden. Die in beiden Figuren gezeigten Daten stellen Daten aus einem einzigen Puffer zur einheitenübergreifenden Datenspeicherung dar.
Bezugnehmend auf Fig. 9b wird zunächst in Betracht gezogen, daß neun Speicherelemente verwendet werden. Folglich werden neun Register verwendet.
Wie zu erkennen ist, werden die ersten acht Bytes in das Register eins gestellt. Der Grund hierfür ist wiederum, daß gleichzeitig acht Bytes über den Datenbus 110 gesendet wurden (mit anderen Worten, der Datenbus 110 ist in dieser Ausführungsform acht Byte breit). Das Register 2 erhält anschließend die nächsten acht Bytes usw.
In Ausführungsformen, bei denen der Datenbus 110 eine geringere Breite hätte als die Kapazität jedes Registers, könnten die Daten, wie in bezug auf die vorherigen Figuren erläutert wurde, unter Verwendung mehrfacher Iterationen an die Register verteilt werden. Außerdem ist in diesen Ausführungsformen vorgesehen, daß jedes Register vor dem Auswählen des nächsten Registers zur Eingabe bis zu seiner Kapazität gefüllt wird.
Obwohl die Daten in logische Register gestellt werden können, befinden sich die Daten, wie oben gezeigt wird, physisch auf Chips zum einheitenübergreifenden Lesen und Speichern von Daten. In durch Fig. 9b gezeigten Ausführungsformen würde der Chip A zum einheitenübergreifenden Lesen und Speichern von Daten die Bytes 0 und 4 aus dem logischen Register 1 enthalten, der Chip B zum einheitenübergreifenden Lesen und Speichern von Daten würde die Bytes 1 und 5 enthalten usw. Wenn Daten zu den Speichereinheiten 106 übertragen werden müssen, werden jene mit "Zyklus eins" bezeichnete Bytes unter Verwendung der oben beschriebenen Multiplexeranordnung zuerst übertragen und jene mit "Zyklus zwei" bezeichneten Bytes werden anschließend übertragen. Auf diese Weise wird die Hälfte der Daten in den logischen Registern tatsächlich während Zyklus eins übertragen, wobei die restlichen Daten während Zyklus zwei übertragen werden.
Fig. 9a ist die gleiche wie Fig. 9b mit der Ausnahme, daß nur acht Speichereinheiten zur Verwendung vorgesehen sind. Folglich werden keine Daten zum Register 9 gesendet, wie durch diese Figur gezeigt wird.
Oben wurde gezeigt, daß die verwendeten Register 514 Nachführkippstufen umfassen. Es sollte jedoch klar sein, daß auch Register, die andere Arten von Kippstufen enthalten, verwendet werden könnten. Es können auch verschiedene Arten von Ar-beitsspeichern (RAMs), z.B. Arbeitsspeicher mit Doppelanschluß, verwendet werden.
Ausführungsformen der vorliegenden Erfindung sehen vor, daß die Logik, die die vorliegende Erfindung steuert, durch die ASIC VLSI-Technolgie gesteuert werden kann. Außerdem wird in Betracht gezogen, daß mehrere identische Chips verwendet werden können.
Beispielsweise ziehen Ausführungsformen der vorliegenden Erfindung in Betracht, daß jede Komponente gleichmäßig unter vier identischen Chips, die harmonisch miteinander arbeiten, aufgeteilt werden kann. Dies erweitert das Konzept der Verwendung von vier Chips zum einheitenübergreifenden Lesen und Speichern von Daten, wobei jeder einen Teil jedes Registers hat (wie oben erläutert wurde), auf die Verwendung von vier Chips, die einen Teil aller in der vorliegenden Erfindung verwendeten Komponenten aufweisen.
Es sollte klar sein, daß die vorliegende Erfindung in Software- Ausführungsformen realisiert werden kann. In solchen Ausführungsformen würden die verschiedenen Komponenten und Schritte in Form von Software realisiert, um die Funktionen der vorliegenden Erfindung auszuführen. In solchen Ausführungsformen der vorliegenden Erfindung kann jede erhältliche oder zukünftig entwickelte Computersoftware-Sprache verwendet werden.

Claims

1. System zur Übertragung von Daten von einem Datenbus (110) zu einer variablen Anzahl von Speichereinheiten (106), wobei die Daten auf eine einheitenübergreifende Weise über die Speichereinheiten geschrieben werden; wobei das System folgendes umfaßt:

Datenerfassungsmittel (304, 502, 503), die eine Vielzahl von Puffern (514) zur Pufferung von vom Datenbus eintreffenden Daten enthalten;

Pufferauswahlmittel (302, 516) zum Auswählen von Puffern aus der Vielzahl von Puffern, wobei jeder der ausgewählten Puffer (514) einer der verwendeten Speichereinheiten entspricht;

Tormittel, die auf das Pufferauswahlmittel (302) ansprechen, um Daten vom Datenbus (110) auf sequentielle Weise in die ausgewählten Puffer (514) zu leiten, wobei gepufferte Daten gebildet werden;

Erkennungsmittel (302, 516), um zu erkennen, wenn die ausgewählten Puffer voll sind, und um anzuzeigen, wenn keine Daten mehr vom Datenbus (110) gesendet werden; dadurch gekennzeichnet, daß das System außerdem Spei-cherauswahlmittel zum Empfangen eines Signals, das die Anzahl der zu verwendenden Speichereinheiten (106) anzeigt, umfaßt, wobei die Pufferauswahlmittel auf das Speicherauswahlmittel ansprechen, um Puffer aus der Vielzahl von Puffern auszuwählen; und

Übertragungsmittel (306, 510), die auf die Erkennungsmittel ansprechen, um die gepufferten Daten aus den ausgewählten Puffern (514) parallel an alle verwendeten Speichereinheiten (106) zu übertragen.

2. System von Anspruch 1, in dem die Vielzahl von Puffern (514) aus Registern bestehen.

3. System von Anspruch 2, in dem die Register (514) jeweils eine Datenkapazität aufweisen, die gleich der Breite des Datenbusses (110) ist.

4. System von Anspruch 1, in dem die Übertragungsmittel (306, 510) eine Übertragungs-Ablaufsteuereinheit (504) und einen Puffermultiplexer (510) umfassen.

5. System zur Übertragung von Daten von einem Datenbus (110) zu einer variablen Anzahl von Speichereinheiten (106), wobei die Daten auf eine einheitenübergreifende Weise über die Speichereinheiten geschrieben werden; wobei das System folgendes umfaßt:

zwei Datenerfassungsmittel (502, 503); jedes zur Pufferung von vom Datenbus (110) eintreffenden Daten,

wobei jedes der Datenerfassungsmittel (502, 503) eine Vielzahl von Puffern (514) enthält;

Pufferauswahlmittel (516) zum Auswählen von Puffern aus der Vielzahl von Puffern, wobei jeder der ausgewählten Puffer (514) in jedem der Datenerfassungsmittel (502, 503) einer der verwendeten Speichereinheiten (106) entspricht;

Umschaltmittel (516), um abwechselnd eines der Datenerfassungsmittel (502, 503) zur Eingabe auszuwählen, während das andere der Datenerfassungsmittel (502, 503) zur Ausgabe ausgewählt wird;

Tormittel, die auf die Pufferauswahlmittel ansprechen, um Daten vom Datenbus (110) in die ausgewählten Puffer innerhalb des Datenerfassungsmittels (502, 503), das vom Umschaltmittel (516) zur Eingabe ausgewählt wurde, zu leiten,

wobei die Daten vom Datenbus (110) auf eine sequentielle Weise in die ausgewählten Puffer innerhalb des zur Eingabe ausgewählten Datenerfassungsmittels (502, 503) ge-leitet werden, wobei gepufferte Daten gebildet werden;

Erkennungsmittel (704, 708), um zu erkennen, wenn die ausgewählten Puffer innerhalb des zur Eingabe ausge-wählten Datenerfassungsmittels (502, 503) mit Daten gefüllt sind, und um anzuzeigen, wenn keine Daten mehr vom Datenbus (110) zur Eingabe in die ausgewählten Puffer innerhalb des zur Eingabe ausgewählten Datenerfassungs-mittels (502, 503) gesendet werden,

wdbei die Erkennungsmittel (704, 708) bewirken, daß das Umschaltmittel (516) das zur Eingabe ausgewählte Datenerfassungsmittel (502, 503) zur Ausgabe auswählt, und das bewirkt, daß das zur Ausgabe ausgewählte Datenerfassungsmittel (502, 503) zur Eingabe ausgewählt wird, wenn die ausgewählten Puffer in dem zur Eingabe ausgewählten Datenerfassungsmittel (502, 503) voll sind oder wenn keine Daten mehr vom Datenbus (110) gesendet werden; und

Übertragungsmittel (510), das auf das Umschaltmittel (516) anspricht, um die gepufferten Daten in dem zur Ausgabe ausgewählten Datenerfassungsmittel (502, 503) an alle verwendeten Speichereinheiten (106) zu übertragen,

wobei das Tormittel gleichzeitig mit dem Übertragungsmittel (510) arbeitet, dadurch gekennzeichnet, daß das System außerdem ein Speicherauswahlmittel (706) zum Empfangen eines Signals umfaßt, das die Anzahl von zu verwendenden Speichereinheiten (106) anzeigt, wobei die Pufferauswahlmittel auf das Speicherauswahlmittel (706) ansprechen, um Puffer aus der Vielzahl von Puffern auszuwählen.

6. System von Anspruch 5, in dem die Übertragung der gepufferten Daten so gestaffelt ist, daß nur ein Teil der gepufferten Daten in dem zur Ausgabe ausgewählten Datenerfassungsmittel (502, 503) zu einem beliebigen Zeitpunkt übertragen wird.

7. System von Anspruch 6, in dem die Übertragung der gepufferten Daten parallel ausgeführt wird.

8. System von irgendeinem der Ansprüche 5, 6 oder 7, in dem Teile von jedem aus der Vielzahl von Puffern (304) einzeln adressierbar sind.

9. System von irgendeinem der Ansprüche 5 bis 8, in dem die Vielzahl von Puffern aus Registern (504) bestehen.

10. System von Anspruch 9, in dem die Register (514) jeweils eine Datenkapazität aufweisen, die gleich der Breite des Datenbusses (110) ist.

11. System von Anspruch 9 oder 10, in dem die Register physisch unter einer Vielzahl von Chips aufgeteilt werden.

12. System von Anspruch 6, in dem die gepufferten Daten unter der Verwendung von Multiplexern gestaffelt werden.

13. Verfahren zur Übertragung von Daten von einem Datenbus (110) zu einer variablen Anzahl von Speichereinheiten, wobei die Daten auf eine einheitenübergreifende Weise über die Speichereinheiten geschrieben werden, das die folgenden Schritte umfaßt:

1) Empfangen (402, 602) der Anzahl der zu verwendenden Speichereinheiten (106);

2) sequentielles Auswählen (406, 608) eines Puffers (304, 514) aus einer Vielzahl von Puffern (304, 514), die jeweils einer zu verwendenden Speichereinheit (106) entsprechen;

3) Leiten (404, 606) der vom Datenbus (110) gesendeten Daten in den ausgewählten Puffer (304, 514) aus Schritt 2), so daß gepufferte Daten gebildet werden;

4) Wiederholen (408, 610) der Schritte 2) und 3), bis jeder aus der Vielzahl von Puffern (304, 514) mit Daten gefüllt ist oder bis vom Datenbus (110) keine Daten mehr zur Eingabe gesendet werden; und

5) paralleles Übertragen (410, 614) der gepufferten Daten aus der Vielzahl von Puffern (304, 514) aus Schritt 2) zu den Speichereinheiten (106).

14. Verfahren von Anspruch 13, in dem der Schritt 3) einen Schritt der Leitung von Daten entsprechend der Kapazität des ausgewählten Puffers (304) umfaßt.

15. Verfahren von Anspruch 13, in dem der Schritt 2) außerdem einen Schritt des Verwendens einer Vielzahl von Registern (514) als die Vielzahl von Puffern (304) umfaßt.

16. Verfahren von Anspruch 13, in dem der Schritt 3) außerdem einen Schritt des einzelnen Adressierens von Teilen von jedem aus der Vielzahl von Puffern (304) umfaßt.

17. Verfahren zur Übertragung von Daten von einem Datenbus (110) zu einer variablen Anzahl von Speichereinheiten (106), wobei die Daten auf eine einheitenübergreifende Weise über die Speichereinheiten geschrieben werden, das die folgenden Schritte umfaßt:

1) Empfangen (602, 804) der Anzahl der zu verwendenden Speichereinheiten;

2) Auswählen (604, 804) eines oder mehrerer Datenerfassungsmittel (502) zur Eingabe und eines oder mehrerer Datenerfassungsmittel (503) zur Ausgabe aus einer Vielzahl von Datenerfassungsmitteln (502, 503),

3) sequentielles Auswählen (608, 810) eines Puffers (514) aus dem einen oder mehreren zur Eingabe ausgewählten Datenerfassungsmitteln (502);

4) Leiten (606, 808) der vom Datenbus (110) gesendeten Daten in den ausgewählten Puffer (514) aus Schritt 3), so daß gepufferte Daten gebildet werden;

5) Wiederholen (610, 812) der Schritte 3) und 4), bis das eine oder mehrere zur Eingabe ausgewählte Datenerfassungsmittel im Schritt 2) mit Daten gefüllt sind oder bis vom Datenbus (110) keine Daten mehr zur Eingabe gesendet werden; und

6) Umschalten (612, 816) der Vielzahl von Datenerfassungsmitteln (502, 503), wobei das eine oder mehrere zur Eingabe ausgewählte Datenerfassungsmittel (502) zur Ausgabe ausgewählt werden und das eine oder mehrere zur Ausgabe ausgewählte Datenerfassungsmittel (503) zur Eingabe ausgewählt werden;

7) Übertragen (614, 820, 822) der gepufferten Daten aus der Vielzahl von Puffern in eines oder mehrere zur Ausgabe ausgewählte Datenerfassungsmittel (502) gleichzeitig mit den Schritten 3) bis 5).

18. Verfahren von Anspruch 17, in dem der Schritt 4) einen Schritt des Leitens von Daten entsprechend der Kapazität des ausgewählten Puffers (514) umfaßt.

19. Verfahren von Anspruch 17, in dem der Schritt 3) einen Schritt des Verwendens einer Vielzahl von Registern (514) als die Vielzahl von Puffern (502) umfaßt.

20. Verfahren von Anspruch 17, in dem der Schritt 4) einen Schritt des einzelnen Adressierens von Teilen eines jeden aus der Vielzahl von Puffern (514) umfaßt.