JPS6025090A - 磁気バブルメモリ装置 - Google Patents

磁気バブルメモリ装置

Info

Publication number
JPS6025090A
JPS6025090A JP58130801A JP13080183A JPS6025090A JP S6025090 A JPS6025090 A JP S6025090A JP 58130801 A JP58130801 A JP 58130801A JP 13080183 A JP13080183 A JP 13080183A JP S6025090 A JPS6025090 A JP S6025090A
Authority
JP
Japan
Prior art keywords
data
bubble memory
magnetic bubble
magnetic
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58130801A
Other languages
English (en)
Inventor
Kazutoshi Yoshida
和俊 吉田
Shinsaku Chiba
千葉 真作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58130801A priority Critical patent/JPS6025090A/ja
Priority to GB08418469A priority patent/GB2145546A/en
Publication of JPS6025090A publication Critical patent/JPS6025090A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/007Digital input from or digital output to memories of the shift register type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分!lij〕 本発明は(磁気バブルメモリ装置に係り、特にホストと
の同VCデータを転送するのに好適なデータバッファに
関するものである。
〔発明の背景〕
磁気バブルメモリ装置は、回転磁界によって転送路上に
て磁気バブルを1ピツトずつシフトはせるシフトレジス
タ形のメモリである。したがって、磁気バブルメモリへ
のデータの書き込み及び読み出しは1ビツトのシリアル
データで杓なわれ、回転磁界の1ザイクル毎に夏ビット
のデータを転送してゆく。
一般に、このような磁気バブルメモリは周知のようにメ
ジャ・マイナhζ成を有しており、マイナルーグ内のビ
ット数だけページがあり、その1ページ毎にマイナルー
プ数たけの記憶谷襲がある。
第1図にこのようなメジャ・マイナ槁成の磁気バブルメ
モリの構成図を示す。図において、10〜tn−tはデ
ータ情報となる磁気バブルを保持して記憶するn個のマ
イナループであり、各マイナループにはrrlビットが
ある。2はデータ書き込み時に使用する書き込みライン
、3はテータ読み出し時に使用する読み出しラインであ
る。
データをマイナループに書き込むときは、ジェネレータ
4によってデータのIL l 71 、 # Q IT
に対応してバブルをうf二生させ、このバブルが転送さ
れてスワップゲート5の位置まできたときに、スワップ
ゲート5を動作させることによってバブルをマイナルー
プへ移す。このスワップケート5は全ライナルーズに共
通に接続され、嵜き込みラインのバブルが同時にマイナ
ループに移されるようになっている。したがって、1回
の書き込み時において、マイナルーフのd n ′#:
けデータが曹き込まれることになる。この単位をページ
と称し、1ページはマイナルーフ数だけデータ料量があ
ることになる。また、谷マイナループはビット数がmな
ので磁気バブルメモリにはmページの記憶容量があるこ
とになる。
φtみ出し時には、必彼とするページに該当するバブル
がレプリケータ6の位置にきたときに、レプリケータ6
をLツh作させると全ライナループのノくプルがか゛し
み出しライン3に移される。この場合、曹き込与時と同
ωに1ページ当りnビットのデータが読み出されること
になり、読み出しライン3に移されたバブルはディテク
タ7に転送され、ここでマイナループ10のデータから
順にシリアルに読み出される。
一方、磁気バブルメモリ装置とホストコンピュータ(以
下ホストと称す)との間のデータ転送は、一般VC8ビ
ットのパラレルで行なわれている。このようなデータ転
送は直接的に行なうことはなく、通常ホストと磁気バブ
ルメモリの間にデータバッファを用いこれを介して行な
われる。すなわち、第2図に示すように、ホスト8と磁
気バブルメモリ9の間vcはデータバッファ10が設け
られておシ、ホスト8と磁気バブルメモリ9の間のデー
タ転送はデータバッファ10を介して行なわれる。
ホスト8とデータバッファ100間は8ビツトのパラレ
ルデータバス11が接続され、磁気バブルメモリ9とデ
ータバッファlOの間は1ビツトの7リアルデータバス
12が接続されている。そして、このデータバッファl
Oはシリアルデータとパラレルデータとを変換する機能
を有している。
従来の磁気バブルメモリ装置では、データバッファの容
量はl−3バイト程度であり、磁気バブルメモリの1ペ
一ジ分のデータ量に対して全く少ない容量であつfr、
。 このように容量が少ないと、磁気バブルメモリから
ホストへのデータ転送に時間的な大きな制約があった。
この婁施例を24’< 3図を用いて説明する。第3図
(5)は磁気バブルメモリからシリアルデータパスを通
してデータバッファへ転送され入力される読み出しデー
タ列を示す。このデータは回転磁界の周期に同期して発
生し、データ列上に記した数字は磁気バブルメモリから
出力される1ページのデータ(1−n)にそれぞれ番号
をつけたものである。
第3図(Ij)はデータバッファからホストへ転送され
入力されるデータ列を示す。シリアルデータが8ビツト
のパラレルデータに変換されるので、シリアルデータが
8個(例えば1〜8)揃う毎にパラレルデータが1回転
送される。したがって、パラレルデータの発生タイミン
グは、シリアルデータの8.16,24.・・・・・・
・・・・と8の贅数倍のときになる。T1はパラレルデ
ータの発生する周期である。
このだめ、ホストではこのパラレルデータを1’+毎に
必ず読み込まなければならず、もし′l゛1毎Vこデー
タを読み込むことができなければ、パラレルデータバス
のデータは次のデータに変わることになり、正しく磁気
バブルメモリのデータをんLみ込めないことになる。
磁気バブルメモリヘデータを書き込む時も全く同様な制
約が生ずる。書き込み時は、ホストからパラレルデータ
バスを通して8ビツトのデータがデータバッファへ転送
され、このデータはシリアルデータに変換されて磁気バ
ブルメモリへ省き込まれる。したがって、8ビツトのデ
ータを磁気バブルメモリに転送する毎にホストからデー
タバツファヘデータを転送しなければならず、もしこの
ような転送がなされない場合は、磁気バブルメモリへ書
き込むデータがなくなってしまうことになる。
このように従来の磁気バブルメモ’J k ktにおい
ては、磁気バブルメモリとホストの間のデータ転送に時
間的に大きな制約があるという欠点があった。
〔発明の目的〕
本発明は従来のこのような欠点を解消するため4Cなさ
れたものであり、その目的とするところは、ホストとの
間のデータ転送Vこ時間的制約がなくなるような磁気バ
ブルメモリ装(りを提供することにある。
〔発明の概要〕
本発明はこのような目的を達成するために、磁気バブル
メモリのlベージ分のuRをもつRAMを2組用いてデ
ータバッファを構成し、一方の+モA Mがホストとデ
ータの転送を行なうとき他方Ω の)L A Mが磁気バブルメモリとデータ転送を行寿
えるようにしたものである。
1ペ一ジ分の容量、をもつIt A Mのデータバッフ
ァを設けると、ホストにとってrl′、毎にデータを読
みとるという紙しい時間的制約はなくなるが、このよう
なRA Mが1組だとホストとデータを転送中は次シ翫
み出すページのデータを味気バブルメモリからデータバ
ッファへ転送できない。すなわチ、バッファメモリの動
作とホストからデータバッファへのアクセス動作は非同
期であるため、磁気バブルメモリからホストへのデータ
書き込みとホストからの読み出しという動作は同時に行
なうことは不可能である。このため、本発明では1ペ一
ジ分の容量をもつRA M t 2 a1設けている。
〔発明の実施例〕
以下、木兄り」を実施例によシ詳細に説明する。
箔4図は本発明に係る磁気バブルメモリ装機の一実施例
のブロック図である。図において、毘2図と同機能の部
分には同一番号を付しである。
13.14はそれぞれ磁気バブルメモリ9の1ペ一ジ分
の容量:をもつ’)L A Mとパラレル・シリアル変
換回路とからなるデータバッファ、15.16はデータ
セレクタである。データセレクタ15pホスト8との間
のパラレルデータ転送をデータバッファ13に接続する
か、データバッファ14に接続するかを選択するもので
、切換信号INIが“H″の時パラレルデータバス17
を通してデータバッファ13が1.料絖され、“L 7
1の時パラレルデータバス18をスmしてデータバッフ
ァ14が接続される。データセレクタ16は磁気バブル
メモリ9との111」のシリアルデータ転送をデータバ
ッファ13にji:繞するか、データバッファ14に接
敬するかを、4;、i4択するもので、切換信号1’N
 2が“11”のl+1シリアルデータバス19を通し
てデータバッファ+3が接続され、L#の時シリアルデ
ータバス20全通してデータバッファ14が接続される
次にこのようなJ?;jjν、において、ボスト8がら
イ鼓(しくプルメモリ9のデータをん′Lみ出す場合の
動作についてト分明する。
まず、!ISυ作前は、リセットにより信号INI。
lN2は七もに’ lk ”になっておシ、データバッ
ファ13かが択されている。磁気バブルメモリ9から最
初のページのデータの転送が開始されると、ケークはシ
リアルケークバス12.19を通ってデータバッファ1
3Vこ一時鱈己憶される。データバッファ134−11
を初のページのデータかデータバッファI3への転送が
終った時点でホスト8へのデータ転送が可能な状態とな
るので、続いてホスト8からデータバッファ13の読み
出しがパラレルデータバス17.Itを通して行なわれ
る。
最初のページのデータの磁気バブルメモリ9からデータ
バッファ13への転送が終った時点で信号IN2は“L
”に変化するため、磁気バブルメモリ9とデータバッフ
ァ14がシリアルデータバス12.20を通して接続さ
れる。したがって、この状態ではホスト8はデータバッ
ファ13とデータ転送を行ない、また磁気バブルメモリ
はデータバッファ14とデータ転送を行なうことになる
このため、ホスト8からのデータ転送は、磁気バブルメ
モリ9がらのデータ転送と関係なく行なうことが可能と
なり、時間的な制約が解消できる。
ホスト8が最初のページのデータをデータバッファ13
から読みとると46号INIは11 L”となル、ホス
ト8とデータバッファ14がパラレルデータバス111
 1 gを通して接続される。このように2ペ一ジ分の
データバッファをもっことにょリ、一方は磁気バブルメ
モリ側とデータ転送ができ、他方にホスト4ii11と
データ転送ができるようになる。
また、データの磁気バブルメモリへの誓き込み71b作
も全く同様に行なうことができる。
ここで、2ペ一ジ分のデータバッファを持っていても、
イ1マ気バブルメモリ9からの最初のページのデータが
データバッファ13へ転送され、次のページのデータが
データバッファ14へ転送されている&仁もかかわらず
、ホスト8がデータバッファ13のデータを田゛じみ取
らない場合は問題が生じる。すなわち、巣3のページの
データは順番からいくと、データバッファ13へ転送さ
れるべきであるが、このような状態で無理に転送すると
データバッファ13&u=bる最初のページのデータが
破壊されてしまうことになる。このように磁気バブルメ
モリ9からデータバッファへのデータ転送ができない状
態のときすこ、問題を生じないように、データバッファ
の状態を知ることによ!ll磁気バブルメモリの動作を
一時停止させる機能を設けることができる。このような
機能があれば、ホストはデータの転送を少々遅らせても
全く問題がなくなる。
ここで、データバッファをlベージ分の容量にした場合
でも、データバッファが磁気バブルメモリからデータ転
送をできない状態にある時に磁気パズルメモリの動作を
一時停止することは可能ではある。しかし、磁気バブル
メモリからのデータ転送は1ページ終了すると直ちに次
のページのデータ転送が連代して行なわれるので、デー
タバッファが1ペ一ジ分の場合はホストがデータバッフ
ァのデータをまだ読みとらないうちに、データバッファ
への次のページのデータ転送を開始しなければならない
ということが常に発生することになる。このため、一時
停止が常に発生して磁気バブルメモリの天動的な動作速
度が遅くなることになる。
これに対して、データバッファが2ペ一ジ分の容量をも
っている場合は、ホストへのデータ転送と磁気バブルメ
モリへのデータ転送が同時VLT3J能となるので、遅
動1したページのデータ転送ができ、磁気バブルメモリ
の動作の一時停止が常に発生するということはなくなる
磁気バブルメモリへのデータの書き込みを行なう時も、
データバッファが磁気バブルメモリへのデータ転送を行
なえない状態、すなわち磁気バブルメモリへ吉き込むデ
ータをホストから2ペ一ジ分のデータバッファへ転送し
ていないような状態の時は、1b」様(にのデータバッ
ファの状態を知るとと(1,−よりfdl気バブルメモ
リの動作を一時停止させることができる。
〔発明の〃1朱」 以上述べたように、本発明の磁気バブルメモリN i*
、 v仁よると、ポストとのデータ転送に時間的な制約
をなくすことが可能となるため、ホストは磁気バブルメ
モリ以外の処理の間にデータ転送を行なうことができる
ようVCなり、このシステム全体の効率を犬きく改善す
ることができるとともに、ホストと磁気バブルメモリと
の間のデータ転送を制御するプログラムも1゛4略化で
きる等数多くの優れた効果がある。
【図面の簡単な説明】
第1図はメジャ拳マイナ格成の磁気バブルメモリの構成
図、第2図は従来の磁気バブルメモリ装置紅のブロック
図、第3図は転送データのタイムチャート、第4囚は本
発明に係る磁気バブルメモリ ゛装置の一災施例のブロ
ック図である。 8・・・・ホスト、9・・・・磁気バブルメモリ、II
、17.is・・・・パラレルデータバス、12、.1
9.20・・・・シリアルデータバス、13.14・・
・・データバッファ1 15.16・・・・データセレクタ。 第4目

Claims (1)

  1. 【特許請求の範囲】 1、磁気バブルメモリの1ペ一ジ分の容量のMMを2組
    データバッファとして設け、一方のRAMがポストとの
    同にデータ転送を行なう時、他方のlもAMが磁気バブ
    ルメモリとの間にデータ転送を行なうようにした磁気バ
    ブルメモリ装置。 2、磁気バブルメモリの1ペ一ジ分の容量のl(A&1
    を2組データバッファとして設け、一方の)(AMがホ
    ストとの間にデータ転送を行なう時、他方のRA Mが
    磁気バブルメモリとの間にデータ転送を行なうようにし
    、2組のRAMが磁気バブルメモリとデータ転送できな
    い状態にある時は磁気バブルメモリの動作を〜時停止す
    るようにした磁気バブルメモリ装置。
JP58130801A 1983-07-20 1983-07-20 磁気バブルメモリ装置 Pending JPS6025090A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58130801A JPS6025090A (ja) 1983-07-20 1983-07-20 磁気バブルメモリ装置
GB08418469A GB2145546A (en) 1983-07-20 1984-07-19 Magnetic bubble memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58130801A JPS6025090A (ja) 1983-07-20 1983-07-20 磁気バブルメモリ装置

Publications (1)

Publication Number Publication Date
JPS6025090A true JPS6025090A (ja) 1985-02-07

Family

ID=15043024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58130801A Pending JPS6025090A (ja) 1983-07-20 1983-07-20 磁気バブルメモリ装置

Country Status (2)

Country Link
JP (1) JPS6025090A (ja)
GB (1) GB2145546A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276808A (en) * 1991-02-04 1994-01-04 International Business Machines Corporation Data storage buffer system and method

Also Published As

Publication number Publication date
GB8418469D0 (en) 1984-08-22
GB2145546A (en) 1985-03-27

Similar Documents

Publication Publication Date Title
EP0187289A2 (en) Hierarchical memory system
JP3081614B2 (ja) 部分書込み制御装置
JPH0391188A (ja) Fifoメモリ
JPH0433029A (ja) メモリ装置とその駆動方法
JPS6025090A (ja) 磁気バブルメモリ装置
JPH04233646A (ja) データ転送インタフェースモジュール
JPH0225958A (ja) 高速データ転送システム
JP2969896B2 (ja) Ramのデータ書き込み制御方法
JPH0129639Y2 (ja)
JPS5933042Y2 (ja) シ−ケンス制御装置
JPH0628885A (ja) メモリデバイス
JPH0352160B2 (ja)
JPS6244352B2 (ja)
JP2665045B2 (ja) Atmセルゆらぎ発生装置
JP2570986B2 (ja) データ転送制御装置及び方法
JPH0542700B2 (ja)
JPS59148190A (ja) 半導体記憶装置
JPS5998259A (ja) 状態情報記憶装置
JPS6016660B2 (ja) メモリのアクセス方式
JPS5854421B2 (ja) 情報処理装置
JPH0672910B2 (ja) テストパタ−ンメモリ回路
JPS6057095B2 (ja) 記憶装置
JPS601719B2 (ja) メモリ制御方式
JPS607468A (ja) メモリ書込み方式
JPH03156657A (ja) データ転送装置