JPH04304546A - データのストライピングシステム及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータを複数の記憶装置
にストライピング（ｓｔｒｉｐｉｎｇ）するシステム及
び方法に関する。殊に、本発明はデータを可変数の記憶
装置にストライピングすることによってパリティ生成を
容易にし最小量のバッファリングが使用されるようにす
るためのシステム及び方法に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】近年、
コンピュータはすこぶる高速になると共に、全般の能力
が著しく増大している。こうした事態は、大部分はより
大きく複雑な諸問題を解決しようという人々の希望によ
って推進されたものである。これらの諸問題の幾つかの
実情とそれらが要する生データの量の点からみて、大容
量記憶装置の如きコンピュータ周辺装置の速度と電力は
強力なコンピュータを完全活用するためにすこぶる重要
になってきている。

【０００３】従来より大容量記憶装置の速度は最新式コ
ンピュータの速度よりも著しく遅れをとっている。これ
は大部分は、コンピュータ（”ホストコンピュータ”と
称される）の計算部分とは異なって、大容量記憶装置が
可動部分を含んでいることによるものである。従って、
今日の高速コンピュータと共に効率的に作業可能なより
高速のデータ記憶装置に対するニーズが依然として存在
している。

【０００４】所与の時点において、最新式記憶装置はあ
る有限率のスループットが可能である。そのためホスト
コンピュータの有効速度は或る点でこのスループット率
如何に限定されることが多い。更に、最新式記憶装置は
すこぶる割高になる傾向がある。

【０００５】これらの諸問題を緩和するために、一体に
接続された複数の記憶装置の着想が開発された。この着
想を図１に関して詳説する。

【０００６】さて図１について述べると、ストライパー
１０４とｎ個の記憶装置１０６とを含む記憶設備１０８
が図示されている。記憶設備１０８がデータバス１１０
を介してホストコンピュータ１０２から記憶のためにデ
ータを受け取ると（即ち、データ”書込み”が要求され
ると）、そのデータは、記憶装置１０６へ送られる前に
ストライパー１０４により受取られる。ストライパー１
０４はこのデータを幾つかの部分に分割する。これらの
部分は例えば長さが１バイトとすることができる。この
場合、データバスの幅は例えば１バイト幅である。一旦
データが分割されると、同部分はその後記憶装置１０６
へと送られる。

【０００７】上記着想を更に詳説すると、ホストコンピ
ュータ１０２からのデータの最初のバイトはストライパ
ー１０４によって記憶装置１へ送られることになろう。 次のバイトは記憶装置２へ順に送られ、最終的にはｎ番
目のバイトが記憶装置ｎへ送られる。その後、（ｎ＋１
）番目のバイトが記憶装置１へ送られ、そのプロセスが
繰返される。ｎ個のバイト（およびその倍数）の各々は
”ストライプ”と称される。

【０００８】ストライパーはホストコンピュータにより
送られるデータのスループットを収納するように十分高
速でなければならない。このためには、通常、少なくと
も１つの比較的大きなデータ・レセプタクルを含むスト
ライパーを使用しなければならない。

【０００９】単にデータを複数の記憶装置へストライピ
ングする他に、今日のコンピュータと記憶装置の能力は
、ストライパーが効率的であり且つフレキシブルでもあ
ることを必要とする。例えば、所与の状況において使用
される記憶装置１０６の数は変化し得る。そのため、ス
トライパー１０４は可変数の記憶装置１０６を収納する
必要がある。

【００１０】ストライパーが備えるべきもう１つの特徴
は、パリティ情報の生成を容易にするようにデータを複
数の記憶装置へ送ることができる能力である。これはデ
ータが複数の記憶装置へ送られる前にパリティを生成す
ることが望ましい場合が多いためである。例えば、もし
記憶装置が故障したとすると、そのパリティ情報を使用
してその故障した記憶装置からデータを復元することが
できる。

【００１１】ストライパー１０４を設計する１つの方法
は、図２に示すように大型の”稠密”バッファ２０２を
使用することである。図２に示す例は、データが７、８
又は９個の何れかの数の記憶装置に書込まれることを想
定している。稠密バッファ２０２の各列は、複数の記憶
装置１０６のうちの１つに対応する（そして、各列内の
データはその対応する記憶装置へ書込まれる）。かくし
て、７個の記憶装置しか使用されない場合には、７個の
列だけがデータで満たされるであろう。記憶装置の最大
数は９なので、本例における稠密バッファ２０２の深度
は９列である。

【００１２】記憶設備１０８は、ある数のバイトより構
成される”バースト”の形でデータを受信することが多
い。図２の稠密バッファの例は、２５６バイトを含むバ
ーストの受信を描いたものである。９個の記憶装置を使
用する場合には、バースト全体は、行２９、列４まで稠
密バッファ２０２を満たす。

【００１３】データが行全体を満たさないという事実に
よって、データが記憶装置１０６へ送られた時種々の困
難が引き起こされる。例えば、データは記憶装置１０６
へ不均一に送られ、７個もしくは９個の記憶装置が使用
される場合には、最後のストライプを横切るパリティを
取得することは困難となろう。この問題点を緩和するた
めに、不完全な行に対してパリティ生成を行うか、ある
いは次のデータバーストを列１以外の列で開始する必要
があろう。更に、そのバーストのある部分のみが整合を
促進するために入ることを許された場合（例えば９個も
しくは７個の記憶装置を使用した場合には２５２バイト
、８個を使用した場合には２５６バイト）、稠密バッフ
ァ２０２に入ることを許さるべきデータ量を追跡するた
めに複雑なアドレッシング方式が必要となろう。

【００１４】データが整合するか否かに関わらず、稠密
バッファ２０２は、データが書込まれたり読出されたり
すべき稠密バッファ２０２の特定部分を追跡するために
、比較的複雑なアドレッシング方式が必要となろう。 更に、そのために稠密バッファ２０２の記憶の相当量が
浪費されることになる。図２に示す例では選択された記
憶装置１０６の数に関わりなく常に８６バイトが使用さ
れないことになろう。同様に、もし稠密バッファ２０２
がＲＡＭの場合には、タイミングとアドレッシングの問
題も同時に考慮する必要がある。

【００１５】ストライパーにおけるもう１つの望ましい
特徴は、多数の同一チップを使用することであろう。こ
れは、単一チップ上で利用可能なＩ／Ｏポートの数が限
られているために、単一チップを使用することが困難も
しくは不都合であることが多いからである。更に、単一
チップを使用すると、同チップ内の多くの信号が同時に
切替えられる場合に種々の問題がひきおこされる恐れが
ある。

【００１６】かくして、必要なのは、ＲＡＭの如き稠密
バッファを使用する際に複雑なアドレッシング方式を必
要とせずに、データをストライピングして可変数の記憶
装置を収納する方法である。かかる装置によればパリテ
ィデータの生成は容易になり、空間を保存する（即ち、
最小量のバッファリングを活用する）ことが容易になる
はずである。

【００１７】

【課題を解決するための手段及び作用】上記した方法論
に伴う問題点は、本発明によって緩和することが可能で
ある。全体として、本発明はデータを複数の記憶装置に
ストライピングするシステム及び方法を提供するもので
ある。殊に、本発明はデータを可変数の記憶装置にスト
ライピングすることによってパリティ生成が容易になり
、最小量のバッファリングしか要しないようにするため
のシステム及び方法を提供するものである。

【００１８】本発明の一態様は、データバスからのデー
タが幾つかのバッファ間で細長く分割される（即ち、ス
トライピングされる）ことを想定している。これらのバ
ッファがデータをシーケンシャルにゲートインするよう
にするために、バッファ選択制御が考えられている。そ
れぞれのバッファは記憶装置に対応することによって、
使用中の記憶装置に対応するバッファのみがデータをゲ
ートインするように誘導される。従って、使用を想定さ
れる最大数の記憶装置（パリティ情報を記憶するために
使用される記憶装置は除く）に対応する多数のバッファ
が存在する。

【００１９】バッファが一杯であることが検出されると
、転送制御によってこれらバッファ内のデータはそれら
の適当な記憶装置に平行に転送される。かくして、本発
明は可変数の記憶装置と共に使用さるべき柔軟性を提供
すると同時に、パリティ情報の生成を容易にするような
方法でデータを転送することができる。更に、１つの大
きなバッファリング方式ではなくて幾つかのより小さな
バッファを使用することによって、所要バッファメモリ
量は相当少なくなり、最小量のバッファを使用すること
が可能になる。

【００２０】本発明のもう１つの態様は、使用さるべき
記憶装置の数を受取り、シーケンシャルにバッファを選
択することを想定する方法である。バッファは、使用さ
るべき記憶装置にそれぞれ対応する複数バッファから選
択されることになろう。かくして、もし４個の記憶装置
が使用される場合には、最初のバッファから順に始まっ
て４個のバッファが順次選択されることになろう。

【００２１】データはデータバスから選択されたばかり
のバッファ内へゲートされ、バッファリングされたデー
タを構成する。選択されたバッファ内へデータがいった
んゲートされると、次の順番のバッファが選択され、デ
ータはその内部へゲートされる。この順を追ってのデー
タのゲーティング及び次のバッファの選択は、バッファ
が一杯になるか、最早データバスからそれ以上のデータ
が送られなくなるまで繰返される。このことが起こると
、バッファリングされたデータは使用中の記憶装置へ平
行に転送される。

【００２２】上記両態様の代替態様は、更に、使用を想
定される最大数の記憶装置に対応する多数のバッファを
それぞれが含む２つもしくはそれ以上のストライピング
バッファを使用することを想定している。更に、これら
ストライピングバッファの１つもしくはそれ以上が、残
りのストライピングバッファが出力用に選択されるのと
同時に、入力用に選択されることが想定されている。こ
のようにして、入力用に選択されたストライピングバッ
ファ内のバッファは、出力用に選択されたストライピン
グバッファ内のバッファが使用中の記憶装置へデータを
転送するのと同時に、上記のシーケンシャルな方法でデ
ータをゲートインすることが考えられる。本態様はデー
タのスループットを向上させることになろう。

【００２３】上記態様はハードウエアとソフトウエアの
双方、もしくはその組合せとして実施可能であることを
理解されたい。

【００２４】

【実施例】Ｉ．概説 本発明は、データを複数の記憶装置にストライピングす
るためのシステム及び方法である。殊に、本発明は、デ
ータを可変数の記憶装置にストライピングすることによ
ってパリティ情報を生成しやすくし、最小量のバッファ
リングしか使用されないようにするシステム及び方法に
関する。また、本発明により提供される他の利点を以下
に示す。本発明の大要は図３に関してよりよく説明する
ことができよう。

【００２５】さて図３を参照すると、本発明の実施例は
、バッファ選択制御部３０２と、ｎ個のバッファ３０４
と、転送制御部３０６とを備えている。データバス１１
０は、ホストコンピュータ１０２の如きデータ生成装置
からｎ個のバッファ３０４へ、データを送るために使用
される。本発明の実施例において、バッファの数は、使
用可能な記憶装置の最大数（パリティ情報を記憶するた
めに使用可能な記憶装置は除く）に等しくすべきである
。例えば、もし本発明の場合に使用される所与の環境が
最高９個の記憶装置を使用可能であるとすると、９個の
バッファを設けるべきである。

【００２６】上記事項の他に、本発明の実施例は、それ
ぞれのバッファが実際には記憶装置１０６の１つに対応
することを想定している。即ち、バッファｘ内へゲート
されるデータは記憶装置ｘへ送られることになろう。こ
の場合、使用中の記憶装置に対応するバッファのみがデ
ータをゲートインするように誘導される。

【００２７】データが（データバス１１０を介して）本
発明のシステムへ送られストライピングされると、バッ
ファ選択制御部３０２は使用さるべき記憶装置の数の指
示を受取ることを期待する。その後、バッファ選択制御
部３０２は信号をバッファ３０４へ送り、それらがシー
ケンシャルにデータバス１１０からのデータの部分をゲ
ートインするようにする。これらの信号は制御バス３０
８を介して送られる。使用中の記憶装置に対応するバッ
ファ３０４のみが”選択”され、データをゲートインす
る。

【００２８】上記シーケンシャルゲーティングの一例を
以下に論ずる。バッファ選択制御部３０２はまず信号を
バッファ１へ送り、データの部分をゲートインする（例
えば１バイト。本発明の実施例は１個のバッファ内へゲ
ートされたデータ”部分”の大きさがデータバス１１０
の幅に等しいものと想定していることに注意されたい）
。その後、バッファ選択制御部３０２は信号をバッファ
２へ送り、次のデータ部分をゲートインする等して、最
終的に使用中の記憶装置に対応する全てのバッファはデ
ータ部分をゲートインする。もしバッファ３０４が未だ
一杯でなければ、本発明の実施例は、バッファ選択制御
部３０２によってバッファ１がデータをゲートインする
ように誘導され、そのシーケンスが新たに開始されるこ
とを想定している。

【００２９】上記シーケンスは使用中の記憶装置１０６
に対応するバッファ３０４が一杯となるか、あるいはデ
ータバス１１０から送られるデータが最早存在しなくな
るまで続けられる。これらの出来事の何れかはバッファ
選択制御部３０２によって検出される。何れかの出来事
が発生すると、転送制御部３０６がバッファ３０４内の
バッファリングされたデータをそれらの関連記憶装置１
０６へ送る。このようにして、データバス１１０からの
データは、”ストライプ状”で記憶装置１０６へ転送さ
れることになろう（即ち、使用中の全記憶装置１０６を
横切って転送される）。

【００３０】もしデータを記憶装置１０６から読み戻し
たい場合には、上記の戦略を逆にすればよい。即ち、デ
ータをそれぞれの記憶装置から読取り、それの対応する
バッファへ送ることができる。ひとたびそれぞれのバッ
ファが一杯になると（或いは記憶装置から読出すべきデ
ータが最早存在しなくなると）、データはシーケンシャ
ルにデータバス１１０へとゲートバックされる。

【００３１】上記した本発明の実施例は、発明の背景の
部分で記述した大型の稠密バッファに必要とされたよう
なバッファ３０４内のデータ配列を追跡するための複雑
なアドレッシング方式を要しないことに注意されたい。 更に、複数の小型バッファを使用することによって、上
記発明の背景部分で述べたような大型の稠密バッファを
使用する場合よりも少数のバッファ空間しか要しない。 事実、本発明の環境と共に使用するために想定された最
大数の記憶空間１０６を使用する場合には、バッファ空
間は全く浪費されることはない。同様にして、データを
記憶装置１０６と平行に出力することによってそれぞれ
のストライプからパリティを生成することが容易になる
。

【００３２】本発明の動作方法の例を図４のフローチャ
ートを使用して説明する。図４について述べると、本発
明の場合に使用されると想定される環境の構成をまずブ
ロック４０２によって示されるように受取る。”構成”
によって意味するところは使用さるべき記憶装置１０６
の数である。

【００３３】ひとたび記憶装置１０６の数が決定される
と、データ部分がブロック４０４に示すように、選択さ
れたバッファ内へゲートされる。このプロセスの初めで
データをゲートインする最初のバッファはバッファナン
バー１であると想定する。

【００３４】一旦あるデータ部分がバッファ内へゲート
されると、本発明では使用中のバッファ３０４が一杯で
あるか、それともデータバス１１０を介してそれ以上の
データが送られていないかをチェックする。これは判断
ブロック４０８によって指示される。もし本発明がデー
タを８個の記憶装置に送っているのであれば、８個のバ
ッファのみがチェックされることに注意されたい。

【００３５】もしバッファの全てが一杯でなくデータが
依然データバス１１０を介して送られていれば、本発明
は次のバッファを順次選択し、ブロック４０６によって
示されるようにデータをゲートインする。その後、次の
データ部分がブロック４０４により示されるようにその
選択されたバッファ内へゲートされる。

【００３６】使用中のバッファ全体が一杯になると（も
しくはデータバス１１０を介してそれ以上のデータが送
られなくなると）、判断ブロック４０８とブロック４１
０によって示されるように、データは適当な記憶装置１
０６へ転送される。

【００３７】ストライピングされたデータを上記の如く
平行に記憶装置１０６へ転送できるようにすることによ
って、本発明はストライプ全体を横切るパリティデータ
の生成を容易にすることができる。別言すると、データ
部分を種々の記憶装置へ平行に送ることによって、パリ
ティは、任意の所定時刻に記憶装置１０６へ転送される
データ部分を使用して生成することが可能になっている
。

【００３８】ＩＩ．　レジスタを使用するデュアルスト
ライピングバッファの実施例 上記実施例に加えて、本発明は図５に示すように、バッ
ファ３０４がレジスタ５１４として構成される特殊例を
も考慮している。極性保持フリップフロップを含むよう
なレジスタを使用することによってタイミングとアドレ
ッシングに関する懸念を最小限に抑えることができる。

【００３９】本発明が想定する他の実施例では、”スト
ライピングバッファ”を使用するデュアルバッファリン
グ方式を用いる。実質上、この方式によって、１個のス
トライピングバッファ（ｎ個のレジスタより構成される
）は、もう１つのストライピングバッファ（同様にｎ個
のレジスタより構成される）が記憶装置１０６へデータ
を送ると同時に、データバス１１０からのデータをゲー
トインできるようになる。ストライピングバッファは交
互にデータをゲートインしたりデータを記憶装置１０６
へ転送したりする。このことはデータのスループットが
高速に行われるように考慮したものである。これらの実
施例は図５についてより詳しく考察する。

【００４０】さて図５を参照すると、第１のストライピ
ングバッファ５０２と第２のストライピングバッファ５
０３が示されていて、その各々はｎ個のレジスタ５１４
を含んでいる。本発明の実施例では、それぞれのストラ
イピングバッファは本発明の所与の環境と共に使用され
る記憶装置１０６の最大数に等しい多数のレジスタを含
んでいる。かくして、図３に関して論じた実施例の場合
と同様、もし使用可能な記憶装置１０６の最大数が９個
である場合には、第１のストライピングバッファ５０２
と第２のストライピングバッファ５０３はそれぞれ９個
のレジスタを含むことになろう。

【００４１】図３に関する先の実施例の場合と同じく、
データがデータバス１１０を介して送られると、レジス
タ選択制御部５１６は、本発明が使用される特定の環境
と共に使用されると想定される記憶装置１０６の数に関
する情報を受取る。しかしながら、図５の実施例は更に
、データがまず第１のストライピングバッファ５０２内
のレジスタ５１４へゲートされ、その後第２のストライ
ピングバッファ５０３内のレジスタ５１４へゲートされ
ることを考慮している。同データはそのストライピング
バッファ内のレジスタ５１４全体が一杯になるまで（も
しくはデータバス１１０を介してそれ以上のデータが送
られなくなるまで）、一方もしくは他方のストライピン
グバッファへゲートされる。

【００４２】かくして、レジスタ選択制御部５１６は、
これらのレジスタ５１４の各々が一杯になるまで、まず
上記したシーケンシャルな方法で（図３参照）第１のス
トライピングバッファ５０２のレジスタ５１４内へデー
タがゲートされるように誘導する。本発明の実施例では
、レジスタ選択制御部５１６はレジスタ５１４の各々に
書込まれたデータ量を追跡する。また、レジスタ５１４
の容量と任意の所与の時刻に使用されるレジスタ５１４
の数を知っているので、第１のストライピングバッファ
５０２内のレジスタ５１４が何時一杯になるかを検出す
る。

【００４３】第１のストライピングバッファ５０２内の
レジスタ５１４が一杯であると検出されると（あるいは
データバス１１０を介しては最早データが送られない場
合）、これらのレジスタ内のデータは適当な記憶装置１
０６へ転送される。このことは転送開始バス５０６を横
切って信号を転送状態マシーン５０４へ送るレジスタ選
択制御部５１６によって達成される。その後、転送状態
マシーン５０４は出力選択バス５０８を横切って信号を
ストライピングバッファマルチプレクサ５１０へ送る。 この信号は何れのストライピングバッファが記憶装置１
０６に対してデータを送ることになっているかを指示す
る。

【００４４】上記状況においては、第１のストライピン
グバッファ５０２が一杯なので、ストライピングバッフ
ァマルチプレクサ５１０は第１のストライピングバッフ
ァ５０２のレジスタ５１４内のデータを記憶装置１０６
へ転送させることになる。このデータはデータアウトバ
ス５１２を介してストライピングマルチプレクサ５１０
へ送られる。

【００４５】データが第１のストライピングバッファ５
０２から記憶装置１０６へ送られると同時に、レジスタ
選択制御部５１６は制御バス３０８を横切って信号を送
り、第２のストライピングバッファ５０３内のレジスタ
５１４がデータをゲートインするように誘導する。第２
のストライピングバッファ５０３が一杯になると、デー
タは上記と同様にして記憶装置１０６へと転送される。 この転送が行われると、レジスタ選択制御部５１６は第
１ストライピングバッファ５０２内のレジスタ５１４が
データバス１１０からのデータをゲートインするように
誘導する。

【００４６】要するに、ストライピングバッファの一方
がデータを受取る間に、他方はそれと同時にデータを記
憶装置１０６へ送ることになる。２個のストライピング
バッファのみが示されているが、それより大きな数のス
トライピングバッファをシーケンシャルな方法で使用で
きることを理解されたい。また、上記のシーケンスは第
１のストライピングバッファ５０２以外のストライピン
グバッファから開始することもできることも理解された
い。

【００４７】本発明の動作方法の実施例を図６のフロー
チャートを使用して説明する。さて図６について述べる
と、ブロック６０２に示されるように、記憶装置１０６
の構成が受取られる。その後、ブロック６０４に示すよ
うに、第１のストライピングバッファ５０２が、まずデ
ータを受取るストライピングバッファとして選択される
。その後データは、ブロック６０６によって示すように
、選択されたレジスタ内へゲートされる。本発明の実施
例では、選択された最初のレジスタは第１のストライピ
ングバッファ５０２内のレジスタ１である。

【００４８】次に、本発明は使用中の（入力用に選択さ
れるストライピングバッファ内の）レジスタ５１４全体
が一杯であるか、それともデータバス１１０を介して送
られるデータが最早存在しないかを判断する。これは判
断ブロック６１０によって示される。もしこれら両方の
質問に対する回答が”否”であれば、本発明はブロック
６０８に示すように、（入力用に選択されたストライピ
ングバッファ内の）次のレジスタを選択することになる
。このプロセスは（入力用に選択されたストライピング
バッファ内の）レジスタの全てが一杯になるか、データ
バス１１０を介して送られるデータが最早存在しなくな
るまで繰返されることになろう。

【００４９】（入力用に選択されたストライピングバッ
ファ内の）レジスタ５１４の全てが一杯になるか、最早
データが送られない場合には、入力用に選択されたスト
ライピングバッファを何れもトグルして出力用に選択し
、逆の場合は逆である。このことはブロック６１２によ
って示される。かくして、もし第１のストライピングバ
ッファ５０２が入力用に選択され、第２のストライピン
グバッファ５０３が出力用に選択される場合には、この
選択は逆になる。言いかえると、第２のストライピング
バッファ５０３が先に出力用に選択されていれば、その
後入力用に選択される。

【００５０】ストライピングバッファが出力用に選択さ
れると、ブロック６１４により示されるように、そのレ
ジスタ５１４内のデータは適当な記憶装置１０６へ転送
される。このデータ転送と同時に、丁度入力用に選択さ
れたばかりのストライピングバッファは、ブロック６０
６、６０８、および６１０により示されるようにデータ
をそのレジスタ５１４内へ受取る。この入力出力用にス
トライピングバッファを交互させるプロセスはデータバ
ス１１０を介して最早データが送られなくなるまで続け
られる。

【００５１】図５はレジスタを活用する例を示したもの
であるが、図５に関して上記した実施例はレジスタ以外
の多数バッファを使用することによっても構成可能であ
ることを理解されたい。

【００５２】ＩＩＩ．　　レジスタ選択制御部の構成要
素及びデュアルサイクルレジスタの実施例 本発明の実施例によって想定されるようなレジスタ選択
制御部５１６のより詳細を図７について論ずる。さて図
７について述べると、レジスタ選択制御部５１６は構成
レジスタ７０６、選択制御状態マシーン７０８、インタ
ーフェースアドレスレジスタ７０４（　ＩＦ　ＡＤＲ　
ＲＥＧ　と略称する）、およびデコードモジュール７０
２より構成される。

【００５３】構成レジスタ７０６は、使用さるべき記憶
装置１０６の数に関する情報をある外部制御機構（図示
せず）から受取る。この情報は選択制御状態マシーン７
０８によって使用される。

【００５４】選択制御状態マシーン７０８は本発明の状
態を制御する。例えば、何れのレジスタ５１４へデータ
がゲートさるべきかを制御すると同時に、入力用に選択
されたストライピングバッファ内のレジスタ５１４が一
杯であるかどうかを追跡する。

【００５５】データがゲートさるべきレジスタの実際の
アドレスは、　ＩＦ　ＡＤＲ　ＲＥＧ　によって生成さ
れる。ストライピングバッファの何れかの第１のレジス
タがデータをゲートインする場合には、リセット信号（
ＲＳＴ）がＩＦ　ＡＤＲ　ＲＥＧ　７０４へ送られる。 制御状態マシーン７０８は、データが次のレジスタによ
って順次ゲートインされる毎に　ＩＦ　ＡＤＲ　ＲＥＧ
７０４へハイ信号（＋１）を送る。

【００５６】ＩＦ　ＡＤＲ　ＲＥＧ　７０４の出力はラ
イン７１２を介して選択制御状態マシーン７０８内へ送
り帰されるので、何れのレジスタが現在データをゲート
インすべく選択されているかを追跡することができる。 　ＩＦ　ＡＤＲ　ＲＥＧ　７０４の出力はまた、デコー
ドモジュール７０２へも送られる。またデコードモジュ
ール７０２は、何れのストライピングバッファ（５０２
又は５０３）が入力用に選択されたかをデコードモジュ
ール７０２へ指示するバッファ選択ライン７１０も受け
入れる。

【００５７】デコードモジュール７０２によってレジス
タアドレスライン７２４とバッファ選択ライン７１０か
ら受取られた信号の組合せは、デコードモジュール７０
２に対して正確に何れのレジスタがデータをゲートイン
するべきかを示す。これらの信号を受取ると、デコード
モジュール７０２は信号を制御バス３０８を介して選択
レジスタへ送り、データをゲートインする。

【００５８】本発明のいくつかの実施例は、各レジスタ
５１４がその総データ容量の一定部分（例えばワードも
しくはバイト）によってアドレス指定可能となるように
想定している。このようにして、各レジスタが何度も反
復して選択され、全てのレジスタが満たされるまで小量
のデータをゲートインするように、データはこれらのレ
ジスタ内へゲートされる。他の実施例は、データがレジ
スタ内へゲートされる毎に、そのレジスタはそのデータ
容量へ満たされるように想定されている。従って、何度
も反復することは必ずしも必要ではない。これらの後者
の実施例では、デコードモジュール７０２のアドレッシ
ング能力は小さいことが必要である。但し、データバス
１１０の幅が比較的小さく（例えば、１バイト又は直列
伝送）データバス１１０からのデータ速度がすこぶる高
速である場合には前者の実施例は有利であるかもしれな
い。

【００５９】何れのレジスタがデータをゲートインする
べきかを指示する制御バス３０８を使用する他に、本発
明の実施例はデータインゲートライン７２０を使用する
ことを想定している。データインゲートライン７２０は
タイミング信号として使用され、選択されたレジスタを
して実際にデータをゲートインする。

【００６０】ストライピングされたデータを多数の記憶
装置１０６に対して平行に転送する場合、多数の信号を
同時に切替えようと試みる際に種々の問題が生じ得る。 これらの諸問題はインダクタンスのために不都合なノイ
ズが発生することを含む。本発明の実施例では、記憶装
置１０６に対するデータの転送をスタガリングする（ず
らす）ことによってこの同時切替えの問題を緩和する一
方、上記の利点を依然維持することができる。これらの
問題に取組む本発明の実施例を図７について説明する。

【００６１】再び図７について述べると、交互になった
ストライピングバッファを使用する構想が再び示されて
いる。更に、図７はまた、第１のマルチプレクサ・セッ
ト７１６と第２のマルチプレクサ・セット７１８を使用
する実施例も示す。これらのマルチプレクサ・セットは
、それぞれ第１のストライピングバッファ５０２と第２
のストライピングバッファ５０３に対応する。それぞれ
のマルチプレクサ・セットの内部には一連のマルチプレ
クサ７１４が存在する。本発明の実施例ではマルチプレ
クサ７１４の数はレジスタ５１４の数に対応する。

【００６２】ストライピングバッファ内のレジスタ５１
４が、（一杯になったかデータバス１１０からのデータ
が最早存在しないために）出力用に選択されると、スト
ライピングバッファ内の各レジスタ５１４からのデータ
の半分がまず転送される。かくして、各レジスタはデュ
アルサイクルモードで使用される。このため、ストライ
ピングバッファのレジスタ５１４からのデータの全てが
一時に記憶装置１０６へ転送された場合、発生する同時
切替え量が低下する。

【００６３】上記構想を実施するために、本発明の実施
例は、転送半選択ライン７２２を使用して、出力用に選
択されたストライピングバッファ内のレジスタの何れの
部分がデータを転送すべきかを指示するものと想定して
いる。かくして、マルチプレクサ７１４はバルブの役割
を演じ、それぞれのレジスタ５１４の最初の半分を開き
、その後、第２の半分を開く。図５について論じた実施
例の場合と同様、ストライピングバッファマルチプレク
サ５１０は、出力用に選択されたストライピングバッフ
ァ内のレジスタ５１４からのデータのみを記憶装置１０
６へ転送することができる。

【００６４】かくして、上記実施例では、マルチプレク
サ７１４は、まず、レジスタ５１４の最初の半分から、
次にその第２の半分からデータを転送する。然しながら
、レジスタ５１４はそれぞれマルチプレクサ７１４によ
って２より大きな数の部分に分割できることを理解され
たい。

【００６５】本発明の動作方法の実施例を図８のフロー
チャートを使用して解説する。図８について述べると、
ブロック８０２で示すように、構成レジスタ７０６がま
ずセットされる。ブロック８０４に示すように、第１の
ストライピングバッファ５０２が入力用に選択され、　
ＩＦ　ＡＤＲ　ＲＥＧ　７０４がリセットされる。

【００６６】上記の発明の背景の部分で示したように、
データはデータバス１１０を介してバースト形で受取ら
れることが多い。かくして、本実施例ではブロック８０
６によって示すように、データバーストが待機されるこ
とになる。

【００６７】一たびデータバーストが開始されると、デ
ータはブロック８０８によって示されるように選択レジ
スタ内へゲートされる。このプロセスが開始されると、
第１のレジスタは第１のストライピングバッファ内のレ
ジスタ１であると想定される。

【００６８】本発明の実施例では、次のステップはデー
タをゲートインする次のレジスタを選択する作用を伴う
。このことはブロック８１０によって示されるように、
　ＩＦＡＤＲ　ＲＥＧ　７０４を増分することによって
行われる。その後、本発明は使用中の入力用に選択され
たストライピングバッファ内の全レジスタ５１４が一杯
であるかどうかを判断する。これは判断ブロック８１２
により示される。判断ブロック８１４とブロック８０８
により示されるように、もしこれら全てのレジスタ５１
４が一杯でなくデータバーストが終了していなければ、
データは選択レジスタ内へとゲートされることになろう
。

【００６９】然しながら、もし入力用に選択されたスト
ライピングバッファ内のレジスタ５１４が一杯でないが
、バーストが終了した場合には、データは記憶装置１０
６へと転送されねばならない。これはデータバス１１０
を介して受取られるべきデータが最早存在しないためで
ある。その結果、本発明はデータバーストを再び待機す
る８０６と同時にデータを記憶装置１０６へ転送するこ
とになろう。

【００７０】本発明のある実施例においては上記プロセ
スは上記の如きもう１つのデータバーストを待機せずに
単に中断することになるものも存在することを理解され
たい。更に、本発明のある実施例ではデータがデータチ
ャネル１１０を介して定常的な流れで受取られるような
環境を想定している。かかる状況では、図８に関して論
じたプロセスはデータバーストを待機する必要が存在し
ない点で連続的なものとなろう。

【００７１】データを記憶装置１０６へ同時に転送する
ことに関して、レジスタ５１４の最初の半分が選択され
、出力用に選択されたストライピングバッファ中のレジ
スタ５１４からのデータは記憶装置１０６へ転送される
。このことはブロック８２０により示される。その後、
レジスタ５１４の第２の半分が選択され、その第２の半
分中のデータはブロック８２２によって示されるように
記憶装置１０６へ転送される。これらの実施例における
データは記憶装置１０６へ全く平行に転送されるが、そ
れにもかかわらず、実質上同時に転送してパリティ情報
の生成を容易にすることができる。

【００７２】判断ブロック８１２について再度言及する
と、もしレジスタ５１４全部が一杯の場合、ブロック８
１６によって示されるように、　ＩＦ　ＡＤＲＲＥＧ　
７０４がリセットされ、ストライピングバッファの状態
はトルグされる（即ち、先に入力用に選択されたストラ
イピングバッファが今や出力用に選択され、逆の場合は
逆である）。出力用に選択されたストライピングバッフ
ァのレジスタ５１４内のデータは、ブロック８２０と８
２２によって示されるように記憶装置１０６へ転送され
る。

【００７３】ブロック８２０と８２２について発生する
作用と並行して、判断ブロック８１８により示されるよ
うに、本発明はデータバーストが終了したかどうかを見
るためにチェックする。この状況は、もし入力用に選択
されたストライピングバッファ内の全レジスタ５１４が
、データバス１１０から受取られるデータが停止した時
に一杯である場合に生ずることになろう。

【００７４】もし本発明がデータバーストが事実上終了
したと判断すれば、ブロック８０６により示されるよう
にもう１つのデータバーストを待機する。もしバースト
が終了していなければ、ブロック８０８で示されるよう
に、データは選択されたレジスタ内へゲートされる。本
発明の実施例では、この選択されたレジスタは入力用に
選択されるストライピングバッファ内の最初のレジスタ
であろう。

【００７５】ＩＶ．　特殊利点ならびに実施例本発明の
想定する特殊例は、データバス１１０がそれぞれ４バイ
ト幅の２本のデータラインより構成されることを伴う。 そのため、本発明は同時に８バイトを受取ることになる
。また、これら実施例ではそれぞれのレジスタが８バイ
トの容量を有することも想定している。このようにする
ことによって、データバス１１０を介して同時に到着す
る８バイトの各々が選択レジスタ内へゲートされると、
そのデータはレジスタの容量一杯に満たされることにな
る。そのため、入力用にレジスタ５１４を多数反復して
選択することは不要となる。

【００７６】上記実施例の一定の実施例では、レジスタ
５１４は”論理”レジスタのみで、それぞれ４個のスト
ライパーチップの間に物理的に均一に分割される。即ち
、もしそれぞれの論理レジスタが８バイトを有しておれ
ば、各レジスタの４分の１（即ち、２バイト）がそれぞ
れのチップ上に発見されることになる。このことは同時
切替を更に軽減するために行われる。

【００７７】上記実施例におけるデータの編成と転送は
、図９（Ａ）と図９（Ｂ）について更に十分に説明する
ことができる。これら図面の両方に示されるデータは１
個のストライピングバッファからのデータを表わす。

【００７８】まず図９（Ｂ）について述べると、９個の
記憶装置が使用されているものと想定されている。従っ
て、９個のレジスタが使用されているわけである。

【００７９】同図より理解できるように、最初の８バイ
トはレジスタ１へ配置される。更に、これは８バイトが
データバス１１０を介して同時に送られたためである（
いいかえると、本例のデータバス１１０は８バイトの幅
を有する）。レジスタ２はその後、次の８バイトを取得
する等のことが行われる。

【００８０】データバス１１０がそれぞれのレジスタの
容量よりも小さな幅を有するような例では、データは先
の図に関して説明したように多数反復法を活用してレジ
スタへ分散させることができよう。更にこれらの例では
、それぞれのレジスタが、次の入力用レジスタを選択す
る前にその容量一杯まで満たされるように想定すること
もできる。

【００８１】データは論理レジスタ上に配置することが
できるが、データは物理的に上記の如くストライパーチ
ップ上に存在する。図９（Ｂ）によって示される実施例
では、ストライパーチップＡは論理レジスタ１からのバ
イト０と４を含み、ストライパーチップＢはバイト１と
５を含むことになろう。データが記憶装置１０６へ転送
されると、”サイクル１”と命名されたバイト群は、ま
ず、上記マルチプレクサ配列を使用して転送され、”サ
イクル２”と命名されたバイト群はその後に転送される
。このようにすることによって、論理レジスタ内のデー
タの半分はサイクル１中に効果的に転送され、その際、
残りのデータはサイクル２中に転送されることになる。

【００８２】図９（Ａ）は８個の記憶装置のみが使用さ
れると想定される点を除けば、図９（Ｂ）と同一である
。かくして、本図に示すようにレジスタ９には何らのデ
ータも送られない。

【００８３】使用されるレジスタ５１４は極性保持フリ
ップフロップを含むことが先に示された。然しながら、
他の形式のフリップフロップを含むレジスタを使用でき
ることも理解されたい。デュアルポートＲＡＭの如き種
々のタイプのＲＡＭも使用することができよう。

【００８４】本発明の実施例では、本発明を支配する論
理はＡＳＩＣ　　ＶＬＳＩテクノロジーによって制御さ
れることが想定されている。同様にして、多数の同一チ
ップを使用することも想定されている。例えば、本発明
の実施例は、それぞれの構成要素が、互いに調和して動
作する４個の同一チップの間に均一に分割されることも
想定している。このことによって各々がそれぞれのレジ
スタの一部（上記した）を有する４個のストライパーチ
ップを使用する構想から、本発明に使用される全構成要
素の一部を有する４個のチップを使用する構想へと拡大
される。

【００８５】本発明はソフトウエア例で実現可能である
ことを理解されたい。かかる実施例では、ソフトウエア
中で種々の構成要素とステップを実現することによって
本発明の機能を実行することになろう。今日利用可能な
、もしくは将来開発されるコンピュータソフトウエア言
語は何れも本発明のかかるソフトウエア例中で使用する
ことができる。

【００８６】

【発明の効果】上記に説明したように、本発明の方法は
、ＲＡＭの如き稠密バッファを使用する際に複雑なアド
レッシング方式を必要とせずに、データをストライピン
グして可変数の記憶装置を収納することが可能である。 従って、パリティデータの生成及び空間の保存（即ち、
最小量のバッファリングを活用すること）が容易になる
。

【図面の簡単な説明】

【図１】多数の記憶装置を有する記憶設備のブロック線
図である。

【図２】稠密バッファの線図である。

【図３】本発明の実施例のハイレベルブロック線図であ
る。

【図４】本発明の実施例により想定される方法のハイレ
ベル工程系統図である。

【図５】デュアルストライピングバッファを有する本発
明の実施例のブロック線図である。

【図６】デュアルストライピングバッファが使用される
本発明の実施例により想定される方法の工程系統図であ
る。

【図７】デュアルサイクルレジスタを有する本発明の実
施例のブロック線図である。

【図８】デュアルサイクルレジスタが使用される本発明
の実施例により想定される方法の工程系統図である。

【図９】レジスタ内に記憶されたデータが種々の実施例
中で幾つかのストライパーチップ間に如何にして分割さ
れるかを示す線図である。

【符号の説明】

１０２　　　　　　ホストコンピュータ１０４　　　　
　　ストライパー １０６　　　　　　記憶装置 １１０　　　　　　データバス ３０８　　　　　　制御バス ３０２　　　　　　バッファ選択制御部３０４　　　　
　　バッファ ３０６　　　　　　転送制御部

Claims (23)

【特許請求の範囲】
1. 【請求項１】　　データバスからのデータを可変数の記
   憶装置へストライピングするためのシステムであって、
   使用中の一連の記憶装置を指示する信号を受取る記憶選
   択手段と、複数のバッファを含み、データバスからゲー
   トインされたデータをバッファリングするデータ収集手
   段と、前記記憶選択手段に呼応して、前記複数のバッフ
   ァから選択されたバッファを選択する手段であって、前
   記選択されたバッファのそれぞれは使用中の前記記憶装
   置の１つに対応するようなバッファ選択手段と、前記バ
   ッファ選択手段に呼応して、データバスからのデータを
   前記選択されたバッファ内へシーケンシャルにゲートイ
   ンしてバッファリングされたデータを形成するゲーティ
   ング手段と、前記選択されたバッファが一杯になった時
   を検出すると共に、データバスからのデータが最早送ら
   れない時を指示する検出手段と、前記検出手段に呼応し
   て、前記バッファリングされたデータを前記選択された
   バッファから使用中の前記記憶装置全てへ平行に転送す
   る転送手段と、を含むデータのストライピングシステム
   。
2. 【請求項２】　　前記複数のバッファはレジスタから成
   る請求項１のデータのストライピングシステム。
3. 【請求項３】　　前記レジスタはそれぞれ、データバス
   の幅に等しいデータ容量を有する請求項２のデータのス
   トライピングシステム。
4. 【請求項４】　　前記転送手段は、転送状態マシーンと
   、ストライピングバッファマルチプレクサとを備える請
   求項１のデータのストライピングシステム。
5. 【請求項５】　　データバスから可変数の記憶装置へデ
   ータをストライピングするシステムであって、使用中の
   一連の記憶装置を指示する信号を受取る記憶選択手段と
   、それぞれが複数のバッファを含みデータバスからゲー
   トインされたデータをバッファリングする２個のデータ
   収集手段と、前記記憶選択手段に呼応して、前記複数の
   バッファから選択されたバッファを選択する手段であっ
   て、前記データ収集手段の各々における前記選択された
   バッファの各々が、使用中の前記記憶装置の１つに対応
   するようなバッファ選択手段と、前記データ収集手段の
   １つを交互に入力用に選択する一方、前記データ収集手
   段の他方を出力用に選択するためのトグル手段と、前記
   バッファ選択手段に呼応して、データバスから前記トグ
   ル手段によって入力用に選択された前記データ収集手段
   内の前記選択バッファ内へデータをゲートインする手段
   であって、データバスからのデータは入力用に選択され
   た前記データ収集手段内の前記選択バッファ内へシーケ
   ンシャルにゲートされてバッファリングされたデータを
   構成するようなゲーティング手段と、入力用に選択され
   た前記データ収集手段内の選択バッファが何時データで
   一杯になったかを検出し、入力用に選択された前記デー
   タ収集手段内の前記選択バッファへ入力用データバスか
   ら最早データが送られない時を指示する手段であって、
   前記入力用に選択されたデータ収集手段内の選択バッフ
   ァが一杯であるか、データバスから送られるデータが最
   早存在しない時に、前記トグル手段が入力用に選択され
   た前記データ収集手段を選択して出力用に選択されるよ
   うにし、出力用に選択された前記データ収集手段が入力
   用に選択されるようにする検出手段と、前記トグル手段
   に呼応して、出力用に選択された前記データ収集手段内
   の前記バッファリングされたデータを前記使用中の全記
   憶装置に対して平行に転送する手段であって、前記ゲー
   ティング手段と並行して機能するような転送手段と、を
   含むデータのストライピングシステム。
6. 【請求項６】　　前記複数のバッファの各々の部分は個
   別的にアドレッシング可能な請求項５のデータのストラ
   イピングシステム。
7. 【請求項７】　　前記複数のバッファはレジスタから成
   る請求項５のデータのストライピングシステム。
8. 【請求項８】　　前記レジスタはそれぞれ、データバス
   の幅に等しいデータ容量を有する請求項６のデータのス
   トライピングシステム。
9. 【請求項９】　　前記ゲーティング手段は、ＡＳＩＣ　
   　ＶＬＳＩテクノロジーを使用して制御される請求項５
   のデータのストライピングシステム。
10. 【請求項１０】　　データバスから可変数の記憶装置へ
    データをストライピングするシステムであって、使用中
    の一連の記憶装置を指示する信号を受取る記憶選択手段
    と、それぞれが複数のバッファを含みデータバスからゲ
    ートインされたデータをバッファリングする２個のデー
    タ収集手段と、前記記憶選択手段に呼応して、前記複数
    のバッファから選択されたバッファを選択する手段であ
    って、前記データ収集手段の各々における前記選択され
    たバッファの各々が、使用中の前記記憶装置の１つに対
    応するようなバッファ選択手段と、前記データ収集手段
    の１つを交互に入力用に選択する一方、前記データ収集
    手段の他方を出力用に選択するためのトグル手段と、前
    記バッファ選択手段に呼応して、データバスから前記ト
    グル手段によって入力用に選択された前記データ収集手
    段内の前記選択バッファ内へデータをゲートインする手
    段であって、データバスからのデータは入力用に選択さ
    れた前記データ収集手段内の前記選択バッファ内へシー
    ケンシャルにゲートされてバッファリングされたデータ
    を構成するようなゲーティング手段と、入力用に選択さ
    れた前記データ収集手段内の選択バッファが何時データ
    で一杯になったかを検出し、入力用に選択された前記デ
    ータ収集手段内の前記選択バッファへ入力用データバス
    から最早データが送られない時を指示する手段であって
    、前記入力用に選択されたデータ収集手段内の選択バッ
    ファが一杯であるか、データバスから送られるデータが
    最早存在しない時に、前記トグル手段が入力用に選択さ
    れた前記データ収集手段を選択して出力用に選択される
    ようにし、出力用に選択された前記データ収集手段が入
    力用に選択されるようにする検出手段と、前記トグル手
    段に呼応して、出力用に選択された前記データ収集手段
    内の前記バッファリングされたデータを使用中の前記記
    憶装置全てへ転送する手段であって、前記バッファリン
    グされたデータの転送は、出力用に選択された前記デー
    タ収集手段の前記バッファリングされたデータの一定部
    分のみが一時に転送されるようにスタガリングされてお
    り、前記ゲーティング手段と並行して機能するような転
    送手段と、を含むデータのストライピングシステム。
11. 【請求項１１】　　前記複数のバッファはレジスタから
    成る請求項１０のデータのストライピングシステム。
12. 【請求項１２】　　前記レジスタはそれぞれ、データバ
    スの幅に等しいデータ容量を有する請求項１１のデータ
    のストライピングシステム。
13. 【請求項１３】　　前記レジスタは複数のストライパー
    チップ間で物理的に分割される請求項１１のデータのス
    トライピングシステム。
14. 【請求項１４】　　前記複数のバッファの各部分が個別
    的にアドレッシング可能である請求項１０のデータのス
    トライピングシステム。
15. 【請求項１５】　　前記バッファリングされたデータが
    マルチプレクサを使用してスタガリングされる請求項１
    ０のデータのストライピングシステム。
16. 【請求項１６】　　データバスから可変数の記憶装置へ
    データをストライピングする方法であって、（１）使用
    さるべき記憶装置の数を受取るステップと、（２）使用
    さるべき記憶装置にそれぞれ対応する複数のバッファか
    らバッファをシーケンシャルに選択するステップと、（
    ３）データバスから送られるデータを前記ステップ（２
    ）の前記選択されたバッファ内へゲートして、バッファ
    リングされたデータを構成するステップと、（４）前記
    ステップ（２）の前記複数バッファの各々がデータで一
    杯になるか、データバスから入力用に送られるデータが
    最早存在しなくなるまで、前記ステップ（２）と（３）
    を繰返すステップと、（５）前記ステップ（２）の前記
    複数のバッファから前記バッファリングされたデータを
    記憶装置へ平行に転送するステップと、を含むデータの
    ストライピング方法。
17. 【請求項１７】　　前記ステップ（３）は前記選択され
    たバッファの容量に等しいデータをゲートするステップ
    を更に含む請求項１６のデータのストライピング方法。
18. 【請求項１８】　　前記ステップ（２）は、前記複数の
    バッファとして複数のレジスタを使用するステップを更
    に含む請求項１６のデータのストライピング方法。
19. 【請求項１９】　　前記ステップ（３）は、前記複数の
    バッファの各部分に対して個別的にアドレッシングする
    ステップを更に含む請求項１６のデータのストライピン
    グ方法。
20. 【請求項２０】　　データバスからデータを可変数の記
    憶装置へストライピングする方法において、（１）使用
    さるべき記憶装置の数を受取るステップと、（２）それ
    ぞれが複数のバッファを含む複数のストライピングバッ
    ファから、入力用の１つもしくはそれ以上のストライピ
    ングバッファと、出力用の１つもしくはそれ以上のスト
    ライピングバッファとを選択するステップと、（３）入
    力用に選択された前記１つもしくはそれ以上のストライ
    ピングバッファからバッファをシーケンシャルに選択す
    るステップと、（４）データバスから送られるデータを
    前記ステップ（２）の前記バッファ内へゲートして、バ
    ッファリングされたデータを構成するステップと、（５
    ）前記ステップ（２）の複数のバッファの各々がデータ
    で一杯になるか、データバスから入力用に送られるデー
    タが最早存在しなくなるまで、前記ステップ（３）と（
    ４）を繰返すステップと、（６）前記複数のストライピ
    ングバッファをトグルし、その際、入力用に選択された
    前記１つもしくはそれ以上のストライピングバッファが
    出力用に選択され、出力用に選択された１つもしくはそ
    れ以上のストライピングバッファが入力用に選択される
    ステップと、（７）出力用に選択された前記１つもしく
    はそれ以上のストライピングバッファの前記複数のバッ
    ファから、前記ステップ（３）〜（５）と平行して前記
    バッファリングされたデータを転送するステップと、を
    含むデータのストライピング方法。
21. 【請求項２１】　　前記ステップ（４）は、前記選択さ
    れたバッファの容量に等しいデータをゲートするステッ
    プを含む請求項２０のデータのストライピング方法。
22. 【請求項２２】　　前記ステップ（３）は、前記複数の
    バッファとして複数のレジスタを使用するステップを含
    む請求項２０のデータのストライピング方法。
23. 【請求項２３】　　前記ステップ（４）は、前記複数の
    バッファの各部分を個別的にアドレッシングするステッ
    プを含む請求項２０のデータのストライピング方法。