DE2061854A1 - Speicher aus Schieberegistern - Google Patents
Speicher aus SchieberegisternInfo
- Publication number
- DE2061854A1 DE2061854A1 DE19702061854 DE2061854A DE2061854A1 DE 2061854 A1 DE2061854 A1 DE 2061854A1 DE 19702061854 DE19702061854 DE 19702061854 DE 2061854 A DE2061854 A DE 2061854A DE 2061854 A1 DE2061854 A1 DE 2061854A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- data
- address
- timer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/188—Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W2510/00—Input parameters relating to a particular sub-units
- B60W2510/24—Energy storage means
- B60W2510/242—Energy storage means for electrical energy
- B60W2510/244—Charge state
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W2710/00—Output or target parameters relating to a particular sub-units
- B60W2710/08—Electric propulsion units
- B60W2710/081—Speed
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W2710/00—Output or target parameters relating to a particular sub-units
- B60W2710/08—Electric propulsion units
- B60W2710/083—Torque
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Image Input (AREA)
- Complex Calculations (AREA)
- Communication Control (AREA)
- Shift Register Type Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Böblingen, 9. Dezember 1970 ko-sk
Anmelderin: International Business Mächines
Corporation, Armonk, N.Y. 10 504
Amtl.Aktenzeichen: Neuanmeldung
Aktenz.d.Anmelderin: Docket PO 969 014
Die Erfindung bezieht sich auf einen Speicher aus Schieberegistern,
mit einer dem Speicher für den Datenzugriff übertragenen, die Lage des Schieberegisters im Speicher und des
Wortes innerhalb des Schieberegisters kennzeichnenden Positionsadresse.
Das Gesamt-Leistungsverhalten von Datenverarbeitungssystemen wird durch den verbesserten Zugriff zu System-Residenz-Programmen,
d.h. den am häufigsten verwendeten Operations- " Systemprogrammen sehr verbessert. Gegenwärtig sind die populärsten
Vorrichtungen zum Speichern von Systemresidenzprogrammen die Direkt-Zugriff-Speichervorrichtungen wie Platten
oder Trommeln.Dies sind mechanische Vorrichtungen, und sie sind bis zu ihren physischen Grenzen getrieben worden, um
den Systemdurchsatz zu erhöhen. Die schnellste der mechanischen Zugriffsvorrichtungenkann innerhalb von Millisekunden
den Zugriff zu Daten erlangen. Der langsamste Direkt-Zugriff-Kernspeicher hoher Kapazität arbeitet in Zenern von
Mikrosekunden, wobei er eine große Zugriffs-Zeitlücke läßt.
109885/1611
PO 969 014
Magnetische Kernspeicher mit Schnellzugriff haben den Vorteil, daß sie keinen Datenv^erlust durch überschreiben von Daten
haben können, d.h. der Datenzugriff von einem Speicher erfolgt auf einer Bedarfsbasis durch den Verwender durch sequentielles
Adressieren der Speicherstellen mit der augenblicklichen übertragungsgeschwindigkeit
des die Daten verwendenden Gerätes. Bei mechanischen Speiehervorrichtungen müssen jedoch, nachdem
die Vorrichtung einmal in Bewegung gesetzt ist, sämtliche an dem Adresswort gespeicherten Daten gelesen werden, und es muß
Vorsorge getroffen werden, die Daten zu puffern, wenn eine Änderung in der übertragungsgeschwindigkeit notwendig ist. Bei
sequentiellen Zugriffsvorrichtungen wie Platten und Trommeln muß die Vorrichtung, nachdem ihr einmal eine Adresse präsentiert
wurde, mit einer festen Geschwindigkeit solange umlaufen, bis die gewünschte Adresse den Lese/Schreibkopf erreicht. Das
Ergebnis sind lange Latenzperiodenbzw. Wartezeiten, während
deren keine Datenübertragen werden, wodurch die Steuerschaltungen solange lahm gelegt werden, bis die Daten erreicht sind.
Speicher, die bipolare Vorrichtungen unter Verwendung von Festkörpern
verwenden, bieten zwar einen Direktzugriffspeicher von höherer Geschwindigkeit als mechanische Vorrichtungen und
geringerer Geschwindigkeit als Magnetkerne, sind jedoch für ein Großspeichersystem kostspielig.
Aus dem USA-Patent 3 051 929 ist ein Schieberegister bekannt, welches eine Anzahl Stufen hat, die in eine Vielzahl von Abschnitten
unterteilt sind, deren jeder unabhängig mit einer von zwei Verschiebegeschwindigkeiten arbeiten kann. Diese
beiden Geschwindigkeiten entsprechen der Eingabe- und der Ausgabegeschwindigkeit und werden abwechselnd derart von
den Abschnitten des Schieberegisters benutzt, daß die Anordnung
Information mit der Eingabegeschwindigkeit empfängt und mit der Ausgabegeschwindigkeit rücküberträgt.
PO 969 014 109885/1611
Die USA-Patentschrift 3 117 307 hat zwei Zeitgeberschaltungen unterschiedlicher Geschwindigkeit. Eine synchronisiert den
Takt der Eingabedaten mit dem Eingabe-Schieberegister und die andere das Ausgabe-Schieberegister mit dem Takt der Ausgabedaten.
Weiterhin ist aus dem USA-Patent 3 135 947 eine Einrichtung
zum Unwandeln des Bit-Taktes digitaler Daten bekannt. Es
verwendet eine Vielzahl von Schieberegistern/ die sequentiell betrieben werden, um jedes Eingabezeichen nacheinander zu den
Schieberegistern durch einen Ladezähler zu übertragen,der mit
der Bitgeschwindigkeit der Eingabedaten arbeitet. Das Entladen
wird unter der Steuerung eines Entlade-Bitzählers mit einer unterschiedlichenBitgeschwindigkeit betrieben.
Diese Einrichtungen haben jedoch den Nachteil, daß sie relativ langsam sind und nur eine niedrige Leistung aufweisen.
Der Erfindungliegt daher die Aufgabe zugrunde, einen Großspeicher
mit niedriger Zugriffszeit und verbesserter Leistung herzustellen.
Diese Aufgabe wird dadurch gelöst, daß die Speicherelemente
der Schieberegister im Speicher unter der Steuerung einer von einem Oszillator getakteten Zeitgeberschaltung elektronisch
rotierbar sind, daß ein Umlaufender Spezifischer Adress-Zähler mit der Zeitgeberschaltung verbunden ist und die elektronische
Position des rotierenden Speieherelementes angibt, daß ein
Vergleicher über einen Schalter zwischen den Umlaufenden Spezifischen Adress-Zähler und eine die Wortpositionsadresse
führende, mit einer Steuereinheit verbundene Leitung geschaltet ist und über eine Ausgangsleitung einer UND-Schaltung
anzeigt, wenn das rotierende Speicherelement die vorgegebene Wortpositionsadresse erreicht hat und damit die Fortschaltung
durch Abschalten der Zeitgeber-Schaltung unterbricht und daß
PO 969 014 109885/1611
die Steuereinheit die Übertragung des die Angabe der Lage des Schieberegisters- im Speicher enthaltenden Teils der Positionsadresse
über eine Leitung und X und Y-Decodierer und Treiber in den Speicher steuert. ' .
Damit werden die Vorteile eines Großspeichers mit niedriger Zugriffszeit und verbesserter Leistung erzielt, letzteres
infolge der Tatsache, daß kein Datenverlust durch überschreiben von Daten mehr auftreten und die augenblickliche Datenübertragungsgeschwindigkeit
variiert werden kann.
Gemäß einer Weiterbildung der Erfindung sind die elektronisch rotierbaren Speicherelemente Halbleiter, deren darin gespeicherte
Daten periodisch regeneriert werden müssen.
Dann sind gemäß der Erfindung die elektronisch rotierbaren
Speicherelemente zu einem dynamischen Schieberegister verbundene Feldeffekttransistoren, in welche Daten durch Laden
und Entladen der Streukapazität ein- und ausgespeichert werden.
Ferner sind gemäß der Erfindung der Oszillator und die Zeitgeber-Schaltung
zur periodischen Regenerierung der elektronisch rotierbaren Speicherelemente über eine UND-Schaltung
mit einem Zeitgeber-Synchronisier-Zähler verbunden, dessen Ausgang über einen Impulsformer und eine UND-Schaltung einen
Umlaufenden Allgemeinen Adress-Zähler über eine Leitung
steuert.
Weiterhin ist erfindungegemäß die Leitung LSC TRIG über, eine
Triggerschaltung, UND-Schaltungen, eine Leitung HSC TRIG und eine ODER-Schaltung mit dem Umlaufenden Spezifischen
Adress-Zähler verbunden, wodurch die elektronische Rotation
po 969 o!4 109885/1611
— Eiausgewählten Speicherelemente und die Fortschaltung des
Umlaufenden Spezifischen Adress-Zählers während der Regenerierzeit
unterdrückt wird.
Weiterhin gibt gemäß der Erfindung der Umlaufende Allgemeine
Adress-Zähler die elektronische Position der von den Decodierern nicht angewählten Speicherelemente unabhängig von
dem die elektronische Position der angewählten Speicherelemente enthaltenden Umlaufenden Spezifischen Adress-Zähler
an.
Weiterhin besteht gemäß der Erfindung die Zeitgeberschaltung
zur periodischen Regenerierung der elektronisch rotierbaren Speicherelemente aus von einem langsamen Zeitgeber-Trigger-Impuls
gesteuerten Trigger zur Erstellung langsamer Ausgangsimpulse auf Phasenleitungen für die periodische Regenerierung
der gespeicherten Daten und aus von einem schnellen Zeitgeber-Triggerimpuls
gesteuerten Impulsformern und einer Verzögerungsschaltung zur Erstellung schneller Ausgangsimpulse auf den
Phasenleitungen für das elektronische Rotieren der Speicherelemente
bei hoher Geschwindigkeit beim Datenzugriff und die schnelle Zeitgeber-Schaltung wird nach Beendigung des Regeneriervorgangs
über eine UND-Schaltung gesperrt. |
Dann ist erfindungsgemäß der Speicher in integrierter Technik
hergestellt.
Schließlich sind gemäß der Erfindung die Speicherebenen in
Modular-Bauweise auf integrierten Schaltungs-Karten ausgeführt mit in Spalten und Zeilen angeordneten Moduln, wobei jedes
Modul aus mehreren Plättchen und jedes Plättchen aus einer Vielzahl von elektronisch rotierbaren Speicherelementen besteht
und auf der Karte sind X und Y-Koordinaten-Leitungen zur Auswahl eines Moduls auf der Karte, eines Plättchens auf
969 014 .1 09886/ 1611
dem Modul und mindestens eines elektronisch rotierbaren Speicherelementes auf dem Plättchen mit zugehörigen Treibern
und Leseverstärkern mit ihren Leitungen angeordnet.
Damit werden die Vorteile einer sequentiellen Zugriffsmöglichkeit ohne elektromechanische Eigenschaften und mit veränderlicher
augenblicklicher Datenübertragungsgeschwindigkeit, einer Vermeidung von Datenverlusten durch überschreiben von
Daten, einer synchronen Datenübertragung, die es einer äußeren Datenquelle erlaubt, sich bei blockweiser Datenübertragung ein?
zuriegeln, wobei keine zusätzliche Rotation zwischen den Blöcken besteht, weil die Vorrichtung elektronisch statt
mechanisch ist, des parallelen Auslesens von Worten infolge der im Gleichtakt elektronisch ablaufenden Rotation synchron
mit der ArbeitsgeBchwindigkeit des Geräts, zu welchem die Daten übertragen werden, wodurch Puffern der Daten vermieden
wird und schließlich einer im Zuge fortschreitender Miniaturisierung
der Bauelemente und Baugruppen angestrebten möglichst hohen Packungsdichte erreicht.
Die Erfindung wird anhand der Zeichnungen im einzelnen erläutert. Es zeigen:
Fig.l ein Blockschema einer Hilfsspeichereinheit, in
der die Erfindung verkörpert ist;
Fig.2 eine Blockschema-Zeichnung einer Schaltungstafel
auf einer Kartengruppe in dem in Fig.l gezeigten Speicher;
Fig.3 ein eingehenderes Blockschema der Zeitgeberschaltung
in der in Fig.l gezeigten Speichereinheit;
Fig.4 ein Blockschema mit einer eingehenderen Darstellung
eines der Schieberegister einer Matrix von Schiebe-
109888/1611
registern, wie sie in Fig.2 gezeigt sind;
ELg.5 ein Blockschema mit einer eingehenderen Darstellung
der Logikschaltungen der Steuereinheit , der Fig.l;
Fig.6 ein Blockschema mit einer eingehenderen Darstellung der übrigen Steuerschaltungen der
Steuereinheit der Fig.1;
Fig.7 ein Zeitgabediagramm mit Veranschaulichung einer
typischen Arbeitsweise der Speiehereinheit der Fig.l und
Fig.8 eine Flußtabelle einer typischen Datenübertragungsoperation.
Kurz gesagt enthält eine Ausfuhrungsform der Erfindung einen
aus Schieberegistern aufgebauten Großspeicher, angeordnet in einer dreidimensionalen Speichermatrix. Der Speicher vereint
die Attribute einer Direktzugriff-Speichervorrichtung, in welcher der Zugriff zu jeder Speicherstelle direkt erlangt
werden kann, ohne Rücksicht auf ihre physische Position relativ zu vorher angezogener Information, und andererseits
die Attribute von Sequentiellzugriff-Speichervorrichtungen, in denen Information sequentiell erfaßt werden muß.
Jedes Schieberegister in der Matrix hat die Fähigkeit,
eine Vielzahl von Bits zu speichern, z.B. 256 Bits. Jedes Schieberegister kann so geschoben werden, daß diese Bits
am Ausgang des Schieberegisters in einer seriellen Art dargeboten werden. Jedes Schieberegister repräsentiert eine Bitposition
eines Parallelwortes, das aus einer Vielzahl von Bits besteht. Schieberegister sind in einer Speicherebene
in Spalten und Reihen angeordnet, wobei jedesmal ein Schiebe-
po 969 014 109885/1611
register pro Ebene durch Erregen von X und Y Koordinaten gewählt
wird, um dadurch das Schieberegister am Schnittpunkt der erregten Koordinaten zu wählen. Jede Ebene stellt somit eine
Bitposition des Parallelwortes dar. Wenn also die Koordinaten X und Y gewählt werden, so wählen sie das Schieberegister N
auf der ersten Ebene (das erste Bit des Wortes), das Schieberegister
N auf der zweiten Ebene (die zweite Bitpositon des Wortes) usw.
Es sind Zeitgeberschaltungen zum Schieben der Schieberegister und zum Weiterschalten eines Adresszählers vorgesehen, der
eine Zählung der stattgefundenen Anzahl von Schiebevorgängen durchführt, um auf diese Weise eine Adresse des Worte s zu
liefern, das jeweils am Ausgang der gewählten Schieberegister erscheint.
Um ein bestimmtes Wort aus dem Speicher abzulesen, wird dem Speicher eine Positionsadresse vorgelegt, die genügend
Information zur Kennzeichnung der Schieberegister und des Wortes innerhalb der Schieberegister enthält. Der ranghöchste
Teil der Positionsadresse wird den X und Y Decodierern vorgelegt, in denen die Adresse zu dem Zweck decodiert wird, eine
X Koordinate und eine Y Koordinate zu wählen. Das Schieberegister am Schnittpunkt der erregten X und Y Koordinaten
enthält das gewünschte Wort. Der rangniedrige Teil der Positionsadresse
enthält die Information zur Kennzeichnung der Wortposition innerhalb des Schieberegisters. Diese Information
wird an einen Vergleicher gegeben. Die durch die X und Y Koordinaten gewählten Schieberegister werden mit hoher Geschwindigkeit
mittels der Zeitgeberschaltung geschoben, und eine Zählung der Position der Schieberegister wird durch den
Adresszähler durchgeführt. Wenn die gewählten Schieberegister bis zu dem Punkt geschoben wurden, wo die Inhalte des Adresszählers
dem Inhalt der Wortpositionsadresse gleich sind, wurde das gewünschte Wort innerhalb der Schibberegister er-
po 969 014 109885/16 11
reicht, und ein übereinstiiranungssignal zeigt diese Tatsache
einer Steuerschaltung an. Die mit hoher Geschwindigkeit durchgeführte Schiebeoperation wird gestoppt, und das Datenwort
wird aus dem Speicher ausgelesen. Wird das nächste Wort in der Reihenfolge gewünscht, so wird nurder Wortpositions-Adressteil
der Positionsadresse erhöht, um dadurch die Schieberegister um eine weitere Position zu schieben, damit das nächste Wort
vom Speicher gelesen wird.
In einer mehr spezifischen Anwendungsform der Erfindung werden isolierte Tor-Feldeffekttransistoren in einer Schieberegisteranordnung
derart verwendet, daß Information innerhalb des Schieberegisters seriell mit Hilfe von Kondensatoren zwischen
den Stufen des Schieberegisters gespeichert wird. Da den Kondensatoren eine bestimmte Abklingzeit eigen ist, gehen die
darin gespeicherten Daten schließlich verloren, wenn nicht die Information periodisch regeneriert wird. Die Regeneration
wird durch Schieben des Inhalts des Schieberegisters um eine Bitposition vor dem Zeitpunkt bewirkt, in welchem diedarin
gespeicherten Daten bis zu einem Punkt vergangen sind, wo sie nicht länger nutzbar sind. Der Ausgang des Schieberegisters
wird zu seinem Eingang rückgekoppelt, so daß die Information fortlaufend regeneriert werden kann, falls erforderlich. Der
Regenerations-Schiebetakt ist sehr viel langsamer als die Geschwindigkeit,
mit welcher die Daten für Lese- und Schreibzwecke normal geschoben werden. Aus diesem Grunde ist ein sehr
langsamer Zeitgeber vorgesehen, der periodisch in sehr geringem Tempo einen Impuls erzeugt, μπι alle Schieberegister innerhalb
des Aufbaues zu schieben (unabhängig davon, ob sie durch die
Adressdecodierer zum Lesen und Schreiben gewählt werden),damit auf diese Weise die darin gespeicherten Daten periodisch
regeneriert werden.
*o 969 014 109885/1611
Wenn vom Speicher kein Gebrauch gemacht wird/ regeneriert der
Langsam-Zeitgeber sämtliche Schieberegister periodisch mit langsamer Geschwindigkeit. Ein Umlaufender Allgemeiner Adresszähler
ist vorgesehen, um laufend die relative Position sämtlicher Schieberegister innerhalb des Aufbaues zu verfolgen.
Infolgedessen werden sämtliche Schieberegister in ihrem Ruheoder nicht-gewählten Zustand im Gleichtakt periodisch regeneriert,
und alle Schieberegister sind in der durch den Umlaufenden Allgemeinen Adresszähler angezeigten Position. Zum
Lesen oder Schreiben von Daten erregen die Adressmittel mindestens eine Y- und mindestens eine X-Koordinate, um auf diese
Weise am Schnittpunkt derselben Schieberegister in jeder Speicherebene zu wählen. Die gewählten Schieberegister werden
unter der Steuerung eines mit hoher Geschwindigkeit laufenden Zeitgebers geschoben, und die Position der besonderen gewählten
Schieberegister wird durch einen Umlaufenden Spezifischen Adresszähler aufrecht erhalten, der im Gleichtakt mit den
Schieberegistern weitergeschaltet wird. Die Wortpositionsadresse, welche die gewünschte Datenadresse anzeigt, wird
in einem Vergleicher mit dem Umlaufenden Spezifischen Adresszähler verglichen. Wenn eine Übereinstimmung eintritt, ist
die Wortposition für die Lese- und Schreibschaltungen verfügbar.
Jedesmal, wenn die langsam arbeitenden Regenerationsschaltungen anzeigen, daß sämtliche Schieberegister regeneriert
werden müssen, wird die schnelle Schiebeoperation unterbrochen, und die langsamen Zeitgeberschaltungen schieben sämtliche
Schieberegister im Gleichtakt. Gleichzeitig werden der Umlaufende Allgemeine Adresszähler sowie der Umlaufende
Spezifische Adresszähler geschoben. Die sehne Häufenden Schaltungen
dürfen dann wieder die Steuerung über die Speicherschaltung übernehmen.
po 969 014 109885/1611
Nachdem von einem gewählten Schieberegister 256 Bits ausgelesen wurden, werden die gewählten Schieberegister mit hoher
Geschwindigkeit solange geschoben, bis sie bei der gleichen Adresse sind (wie durch den Umlaufenden Allgemeinen Adresszähler
angezeigt) wie alle anderen Schieberegister in der Anordnung.
Nach Fig.l enthält die Hilfsspeichereinheit einen Speicher
100, X und Y Adressdecodierer 101 und 102, eine Steuereinheit 103 zur Verknüpfung des Speichers 100 mit einer Eingabe-Ausgabe-Schnittstelle
und eine Zeitgeberschaltung 104.
Der Speicher 100 besteht aus einer Vielzahl von Schaltungskarten, von denen eine in Fig.2 gezeigt ist. In einem typischen Speicher befinden sich beispielsweise 128 Karten
zum Speichern von Daten, 9 Karten für Fehlerkorrekturschaltungen (ECC), 4 Reservekarten und 4 Steuerkarten.
Nach Fig.2 enthält jede Karte 16 Moduln. Jeder Modul enthält
4 Schaltungsplättchen. Auf jedem Plättchen befinden sich 1 Speicherzellen, aufgeteilt in je vier Feldeffekttransistor-Schieberegister
mit je 256 Bits. Auf jeder Karte sind X und Y Wählleitungen X0-X15 und Y0-Y15 vorgesehen, durch sämtliche
Karten im Speicher in Parallelschaltung verbunden. Wenn also
X und Y erregt werden, wird das n-te Schieberegister auf
jeder Karte im Speicher erregt. Treiberschaltungen sind für
die Zeitgeberleitungen LSC- (Langsam-Zeitgeber) Phasenleitungen
0 1 vorgesehen, und 0 2 zum Treiben der Schieberegister,
eine Schreibleitung zum Erregen der Schieberegisterschaltung
zum Schreiben, eine Daten-Ein Leitung zum Einbringen von Daten in das Schieberegister, und eine Daten-Aus Leitung zum Lesen
von Daten aus dem Schieberegister. Diese Leitungen werden mit bezug auf die Fig.4 näher beschrieben.
po 969 014 1098 85/1611
In Fig.4 wird ein Schieberegister gezeigt. Das Schieberegister
400 möge eines aus einer Anzahl von bekannten dynamischen Schieberegistern für den Datenumlauf sein.
Die Einzelheiten eines derartigen Schieberegisters werden beschrieben auf Seite 81 eines Artikels von R. L. Petritz
mit dem Titel "Current Status of Large· Scale Integration Technology" (Gegenwärtiger Stand der umfassenden Integrationstechnologie) r veröffentlicht in den 1967 Proceedings of the
Fall Joint Computer Conference. Das Schieberegister enthält Feldeffekttransistoren (FET), angeordnet zum Schieben durch
die Anlieferung von vier Phasen: 0 1, 0 IS, 0 2 und 0 2S an
die Eingänge der Schaltung 400. In der Regenerationsarbeitsweise oder der Lesearbeitsweise wird der Schieberegisterausgang
401 durch das UND-Glied 402 und das ODER-Glied 403 auf den Eingang des Schieberegisters 400 zurückgekoppelt.
Wenn gewünscht wird, Information vom Schieberegister zu lesen, wird das UND-Glied 404 durch die X und Y Wählleitungen erregt,
damit die Daten am Ausgang 401 auf die Daten-Aus Leitung geleitet werden, ohne den Inhalt des Schieberegisters zu verändern.
Das Schieberegister wird durch Erregen der vier Phasenleitungen kontinuierlich verschoben.
Wenn gewünscht wird, Information in das Schieberegister einzuschreiben,
wird die Schreibleitung erregt, wodurch das UND-Glied 405 erregt wird, das seinerseits das UND-Glied 406 erregt
damit Daten auf der Daten-Ein Leitung in das ODER-Glied 403 geleitet werden. Mittels des Inverters 407 wird die Rückkopplungsleitung
401 durch Sperrung daran gehindert, irgendeine Wirkung auf den Inhalt des Schieberegisters auszuüben.
Weil die Information in einem FET-Schieberegister "flüchtig" ist, d.h. weil sie wegen des kapazitiven Speicherverfalls
innerhalb des Schieberegisters abgeschwächt wird und nach einem gewissen Zeitraum schließlich verloren geht, muß die Information
auf einer regulären Basis regeneriert oder geschoben
po 969 014 1098 85/1611
werden. Dies geschieht durch Erregen des Langsam-Zeitgebers
und der LSC-Leitung; durch die ODER-Schaltungen 408 und 409 bewirkt diese, daß die 0 1 und 0 2 Leitungen durch die UND-Glieder
410, 411 auf die Schieberegister geleitet werden, um dadurch einen Schiebevorgang zu verursachen. Die LSC-Leitung
wird ausführlicher und in bezug auf die Zeitgeber-Schältungen
der Fig.3 beschrieben. Mittels der ODER-Glieder 408 und 409 schiebt der Langsam-Zeitgeber das Schieberegister
ohne Rücksicht darauf, ob die X und Y Koordinatenleitungen erregt sind.
Nach Fig.l liefert ein 1-MHz-Oszillator 105 den grundsätzlichen
Schalttakt für die Speichereinheit. Der Ausgang des Oszillators treibt ein UND-Glied 106, das einen binären Zeitgeben-Synchronisationszähler
107 treibt. Der Zähler zählt bis 128 Mikrosekunden, um die Regeneration der Schieberegister
nach je 128 Mikrosekunden zu ermöglichen. Der Ausgang des Zeitgebers treibt einen Impulsformer 108, dessen Ausgang durch
den 1-MHz-Oszillator am UND-Glied 109 so weitergeschaltet
wird, daß ein Antrieb für den UMlaufenden Allgemeinen Adresszähler
110 und den Umlaufenden Spezifischen Adresszähler 111 bereitgestellt wird. In der nicht-gewählten Arbeitsweise, d.h.
wenn der Speicher 100 nicht zum Lesen oder Schreiben gewählt λ
ist, werden der Umlaufende Allgemeine Adresszähler 110 und der Umlaufende Spezifische Adresszähler 111 durch den Triggerausgang
112 des Langsam-Zeitgebers synchron getrieben. Die Wählleitung 115 ist negativ, wodurch der Schalter 113 derart
aberregt wird, daß der Ausgang des Umlaufenden Allgemeinen Adresszählers 110 dem Vergleicher 114 vorgelegt wird, wo
dieser Ausgang mit dem Umlaufenden Spezifischen Adresszähler 111 verglichen wird. Da die Zähler l}0 und 111 synchron !raufen,
bleibt die Übereinstimmungs-Leitung 116 negativ.
Der Ausgang des Impulsformers 108 wird invertiert und treibt
ein UND-Glied 117. Der Ausgang des UND-Gliedes 106 treibt
PO 969 oii 109885/1611
auch das UND-Glied 117. Die übereinstimmuhgs-Leitung und die
Halteleitung (weiter unten beschrieben)bewirken die Torsteuerung des UND-Gliedes 117. Der Ausgang des UND-Gliedes
117 ist die Schnell-Zeitgeber-Triggerleitung, die im erregten Zustand den Schnell-Zeitgeber derFig.3 dazu veranlaßt,
Impulse auf die 0 1 und 0 2 Leitungen zu geben, um gewählte Schieberegister mit hoher Geschwindigkeit zu schieben.
Wenn der Speicher nicht gewählt ist, werden die folgenden Einheiten durch die Langsam-Zeitgeber-Ausgangsleitung 112 im
Gleichtakt weitergeschaltet: der Umlaufende Allgemeine Adresszähler 110, der eine Anzeige der Position aller nichtgewählten
Register liefert, und der Umlaufende Spezifische Adresszähler 111, der eine Anzeige der Position nur der gewählten Register
gibt. Um eine bestimmte Wortpositionsadresse zu wählen, präsentiert die Steuereinheit 103 die gewählte Schieberegisteranzeige
auf der Schieberegisterstelle-Sammelleitung, und die Wortadresse auf der Wortpositions-Adressammelleitung 118,
und sie erregt auch die Auswählleitung 115. Durch die Wirkung des Schalters 113 wird der Umlaufende Allgemeine Adresszähler
110 abgewählt, und die Wortpositionsadresse 118 wird dem Vergleicher 114 vorgelegt. Angenommen, daß sich die Wortpositionsadresse
vom Inhalt des Umlaufenden Spezifischen Adresszählers unterscheidet, wird die Leitung Übereinstimmung 116 an.
Die Steuereinheit 103 hält die Halten-Leitung 119 positiv. Dadurch kann der Ausgang des 1-MHz-Oszillators 105 durch das
UND-Glied 117 geleitet werden, mit der daraus resultierenden Bereitstellung von Impulsen auf der Schnell-Zeitgeber-Triggerleitung
HSC TRIG, die einerseits die Zeitgeberkreise 104 treibt und andererseits durch das ODER-Glied 120 den Umlaufenden
Spezifischen Adresszähler 111 weiterschaltet. Die Schieberegisterstellen-Sammelleitung erregt die X und Y Decodierertreiber
101 und 102. Der X Decodierer wählt eine der 16 X Leitungen, und der Y Decodierer wählt eine der 16 Y
Leitungen. Die Schieberegister am Schnittpunkt der erregten
PO 969 014 109885/1611
Leitungen werden gewählt und werden unter der Steuerung des
schnellen Zeitgeber-Triggerimpulses durch die 0 1 und 0 2 Leitungen 120 und 121 mit hoher Geschwindigkeit getrieben.
Die gewählten Schieberegister werden.geschoben, und synchron damit wird der Umlaufende Spezifische Adresszähler 111 geschoben,
um dadurch eine Anzeige hinsichtlich des Platzes
der gewählten Schieberegister aufrecht zu erhalten. Wenn die ^Schieberegister die Adresse erreichen, die der Adresse auf
der Wortpositions-Adressleitung 118 entspricht, fällt die Übereinstimmung-leitung 116 ab, wodurch die Leitungsfähigkeit
der schnellen Zeitgeber-Triggerleitung durch die Sperrung des UND-Gliedes 117 unterbunden wird.
Im allgemeinen findet sequentielles Adressieren statt, und
infolge dessen erregt die Steuereinheit die Halten-Leitung zur schnellen Zeitgeber-Schaltung, wodurch die Wahl bei der
letzten Adresse gestoppt wird; denn bis zu 128 Mikrosekunden
führt der langsame Zeitgeber keine Weiterschaltung der Adresse durch. Wenn die nächste sequentielle Adresse erhalten wird,
wird die nächste Wortpositionsadresse auf die Sammelleitung 118 gegeben, und die Halten-Leitung 119 wird freigegeben.Wenn
in der Zwischenzeit keine langsamen Zeitgeber-Impulse auftreten, ist nur ein schneller Zeitgeberimpuls notwendig, um |
den Umlaufenden Spezifischen Adresszähler und das gewählte Schieberegister bis zur nächsten sequentiellen Wortpositionsadresse
zu bringen. Wenn jedoch ein langsamer Zeitgeber-Impuls auftrat, werden alle Schieberegister einschließlich der gewählten
Schieberegister um eine Adresspositdion erhöht worden
sein, und aus diesem Grunde werden keine schnellen Zeitgeberimpulse
durchgelassen, und das nächste.Wort wird in die Steuereinheit eingelesen.
Wenn die gewünschte Anzahl von Worten gelesen oder geschrieben wurde, wird die Auswählleitung 115 abgeschaltet, und dadurch
wird der Umlaufende Allgemeine Adresszählerausgang zum Ver-
PO 969 014 109885/161 1
gleicher 114 zurückgeschaltet. Nun stimmt der Umlaufende Allgemeine Adresszähler nicht mit dem Umlaufenden Spezifischen
Adresszähler 111 überein, und die Übereinstimmung-Leitung wird deshalb erregt. .Dadurch kann der Ausgang des 1-MHz-Oszillators
durch das UND-Glied 117 durchgeschaltet werden, um dadurch die gewählten Schieberegister mit hoher Geschwindigkeit
weiterzuschalten, bis sie wieder synchron mit allen nicht-gewählten Schieberegistern laufen, wie durch einen übereinstimmungs-Zustand
zwischen dem Umlaufenden Allgemeinen Adresszähler 110 und dem·Umlaufenden Spezifischen Adresszähler
111 angezeigt wird. Sowie ein Ubereinstimmungs-Zustand vorliegt, bewirkt die Steuereinheit die Abschaltung der Schieberegister-Stelle-Sammelleitung,
um dadurch das Schieberegister im Speicher 100 abzuwählen.
Die Zeitgeberschaltung 104 wird ausführlicher in der Fig.3
gezeigt. Der Ausgang des 1-MHz-Oszillators treibt ein UND-Glied
301. Der andere Zweig des UND-Gliedes wird durch den langsamen Zeitgeber 302 erregt, der immer dann eingeschaltet
wird, wenn die LSC TRIG Leitung erregt wird. Alle 128 Mikrosekunden
gibt der Zeitgebersynchronzähler 107 der Fig.l einen LSC TRIG Impuls 112 ab, welcher den langsamen Zeitgeber
der Fig.3 anschaltet. Der Ausgang des langsamen Zeitgebers 302 erregt eine Sperr-Leitung, welche das UND-Glied 106
der Fig.l blockiert, um dadurch den Zeitgebersynchronzähler
107 während der Erzeugung der langsamen Phasenimpulse zu stoppen.
Die Ausgänge des langsamen Zeitgebers 303 verursachen die Erzeugung von Taktimpulsen TQ - T_, wie in den Taktschaltungen
der Fig.7 gezeigt. Gemäß Fig.7 geht die LSC TRIG Leitung nach 128 Impulsen vom.Zeitgebersynchronzähler ins
Positive. Dadurch wird die Sperr-Leitung angeschaltet, die solange positiv bleibt, bis der langsame Zeitgeber bis zur
Zählung T_ ausgezählt hat.
PO 969 014 109885/1611
Wie aus Fig.4 zu ersehen, erregt im Zeitpunkt T_ die LSC-Leitung
die ODER-Glieder 408 und 409 in sämtlichen Karten (ohne Rücksicht darauf, ob die X und Y Leitungen für ein besonderes
Schieberegister erregt sind), um es dadurch den Impulsen
der Phase 1.(0 Dund der Phase 2 (0 2) zu ermöglichen, die UND-Glieder 410 und 411 zu durchlaufen. Die Impulse 701,
702 der Phase 1 und der Phase 2 in der Fig.7 dauern länger als
die Impulse (703, 704) der Phase 1 und Phase 2 des schnellen Zeitgebers, weil die Energiebeschickung so vieler Schaltungen
einen längeren Impuls erfordert. Der langsame Zeitgeber 303 (Fig.3) wird zur Zeit T eingeschaltet und im Zeitpunkt Tg
abgeschaltet, um dadurch die Impulse 701 und 702 (Fig.7) einzusteuern. Die Impulse der Phase 1 und Phase 2 für Langsam-Operation
werden durch die Trigger 304, 305 (Fig.3 ) gesteuert.
Die Ausgänge der Trigger 304 und 305 laufen durch die ODER-Glieder 306 und 307, um dadurch die 0 1- und 0 2-Leitungen
zu erregen. Da während der Arbeit des langsamen Zeitgebers die Sperr-Leitung erregt ist, bleibt die HSC TRIG
Leitung während der Tätigkeit des langsamen Zeitgebers negativ.
Während der Operationen des schnellen Zeitgebers treibt die HSC TRIG Leitungeinen Impulsformer 309, der einen sehr
schmalen Impuls (703 in Fig.7) erzeugt, der durch die ODER-Glieder
306 zur 0-1-Leitung verläuft. Der Ausgang des Impulsformers
309 wird durch den Verzögerungskreis 310 verzögert und wird durch den Impulsformer 311 geformt, dessen Ausgang
über das ODER-Glied 307 läuft, um einen Impuls (704 in Fig.7)
auf der 0 2-Leitung zu erzeugen. Wenn der Umlaufende Spezifische Adresszähler die gewünschte Adresse erreicht, fällt
die Obereinstimmungsleitung. Da gewöhnlich sequentiell adres*
siert wird, schaltet die Steuereinheit 103 Halten ab, um dadurch
die Wahl bei der letzten Adresse stillzulegen. Wenn
die nächste sequentielle Adresse empfangen wurde (beispielsweise durch Weiterschalten des Positionsregisters) wird der
po 969 014 10988 5/1611
- 18 Haltevorgang
freigegeben.
Fig.8 zeigt ein Beispiel einer typischen Operationsfolge des
spezifischen Adresszählers und des allgemeinen AdressZählers.
In diesem Falle wird die an die Wortpositionsadress-Sammelleitung 118 gelegte Wortadresse willkürlich als 102 angenommen.
Es sind zehn Worte zu übertragen, beginnend mit der Adresse 102 und endend mit der Adresse 111. Ursprünglich sind
der Spezifische Adresszähler und der Allgemeine Adresszähler bei derselben Adresse, beispielsweise 401. Alle 128 Mikrosekunden
schiebt der langsame Zeitgeber beide Zähler im Synchrongang und alle Schieberegister zum Zweck der'Regeneration
der darin gespeicherten Information.
Am Punkt 800 im Diagramm der Fig.8 wird die Wählleitung
positiv gemacht (die Halte-Leitung ist positiv), wodurch der
schnelle Zeitgeber veranlaßt wird, gewählte Schieberegister mit hoher Geschwindigkeit auf die gewünschte Adresse weiterzuschalten.
Die in unserem Beispiel auf die Wortpositionsadress-Sammelleitung gelegte gewünschte Adresse ist die Adresse
102. Der spezifische Adresszähler wird weitergeschaltet, bis er den Punkt 801 erreicht, an welchem der Inhalt des spezifischen
Adresszählers der gewünschten Adresse 102 entspricht. Die Steuerelemente schalten nun den spezifischen Adresszähler
und die gewählten Schieberegister synchron fort, um die zehn Worte zu lesen oder zu schreiben. Nachdem zehn Worte synchron
mit der verwendenden Vorrichtung übertragen wurden (Punkt 803 im Diagramm), werden die gewählten Schieberegister wieder
zum Synchronlauf mit dem Allgemeinen Adresszähler dadurch zurückgebracht, daß die Wählleitung abgeschaltet wird, wodurch
HSC TRIG veranlaßt wird, die gewählten Schieberegister solange zu schieben, bis der Spezifische Adresszähler mit dem
Allgemeinen Adresszähler am Punkt 804 übereinstimmt. Im Beispiel der Fig.8 wird dargestellt, daß ein langsamer Zeitgeber-Impuls
am Punkt 805 stattfindet. An diesem Punkt wird die
po 969 014 109885/1611
schnelle Zeitgeber-Operation unterbrochen, während eine langsame Zeitgeber-Schiebeoperation stattfindet. Dadurch wird der
Allgemeine Adresszähler auf die Adresse 402 geschoben. Natürlich wird der spezifische Adresszähler gleichfalls um eine
Stelle geschoben, weil sämtliche Schieberegister einschließlich der gewählten geschoben werden. Am Schluß der langsamen Zeitgeber-Operation
findet wieder ein Übergang auf den schnellen Zeitgeber statt, der die Zurückstellung des Spezifischen Adresszählers
zum Punkt 804 fortsetzt, wo der Spezifische Adresszähler mit dem Allgemeinen Adresszähler übereinstimmt. Die schnelle
Zeitgeber-Operation wird an diesem Punkt abgeschlossen, und der Spezifische Adresszähler wird unter Steuerung des langsamen
Zeitgebers alle 128 Mikrosekunden weitergeschaltet.
Die Steuereinheit 103 der Fig.l wird in den Fig.5 und 6 eingehender
gezeigt. Diese Steuereinheit arbeitet unter der Steuerung ein£sEingabe/Ausgabe-Datenkanals, der mit der Steuereinheit
über eine E/A-Schnittstelle 500 in Verbindung steht. Eine solche Schnittstelle wird beispielsweise in dem US-Patent
3 336 582 gezeigt. Diese Erfindung ist jedoch nicht auf eine derartige Schnittstelle beschränkt. Beispielsweise kann die
Speichereinheit direkt über einen integrierten Kanal mit einer Hauptspeicher-Schnittstelle zusammenarbeiten.
Die Auswähllogik und Folgesteuerungen 500 reagieren auf - und
erzeugen - E/A-Schnittstellen-Kennzeichnungsleitungen der Art, wie sie in dem oben genannten Patent beschrieben werden.
Die zentrale Verarbeitungseinheit (CPU) steuert den Hilfsspeicher
in einer Art ähnlich derjenigen, die für die Steuerung von E/A-Operationen beschrieben wurde in IBM System/360 Principles
of Operation, IBM Form 59 888-4. Die Steuerelemente
10 9885/161 1
PO 969 014
PO 969 014
der Hilfsspeichereinheit werden über die Schnittstelle von einem Datenkanal gesteuert. Die Operationen auf dem Datenkanal
werden durch ein CPU-Programm eingeleitet, das eine START E/A-Instruktion ausgibt. Als Folge der Instruktion holt
sich der Kanal das Kanaladresswort (GAW) von einem festen Speicherplatz im Hauptspeicher. Das CAW enthält die indirekte
Adresse eines Platzes im Hauptspeicher, von welchem der Kanal sich der Reihe nach das erste Kanal-Befehlswort (CCW) holt.
Das CCW ist eine Kanalinstruktion und bestimmt den auszuführenden Befehl und den Speicherbereich im Hauptspeicher, zu dem
oder von welchem die Daten zu übertragen sind. Die E/A-Operation kann die übertragung von Daten auf einen Speicherbereich
einschließen, der einen durch ein Einzel-CCW bezeichneten
Block von Datenworten umfaßt, oder die übertragung kann auf eine Anzahl von Blöcken von Speicherbereichen stattfinden,
die mittels kettender CCWs zusammengekettet sind.
Zu jeder Datenübertragung gehören zwei Operanden. Der Hauptspeicheroperand
ist einem Lese- oder Schreibbefehl zugeordnet, und sein Platz und sein Umfang sind durch einen Datenbereich
definiert, der durch die CCWs vorgeschrieben ist. Der Hilfsspeicher-Operand
bezeichnet die Daten in der Hilfsspeichereinheit. Der Platz der Daten kann auch explizit dadurch angegeben
werden, daß eine Startadresse auf der Vorrihtung definiert wird, oder der Speicherplatz kann dadurch mittelbar angegeben
sein, daß die laufende HilfsSpeicheradresse der Vorrichtung als der Startpunkt verwendet wird. Die Länge des
Hilfsspeicher-Operanden wird durch die Länge des Hauptspeicher-Operanden bestimmt. Für beide Operanden ist Schutz
vorgesehen, wie in dem oben zitierten IBM System/360 Principles of Operation beschrieben.
109885/1611
PO 969 014
Die den Platz des HilfsSpeicher-Operanden vorschreibende
Information wird als die Position der Hilfsspeicher-Steuereinheit
bezeichnet. Die'Positionsadresse wird auf die Speichereinheit durch einen Steuerbefehl übertragen. Die Steuerinformation
wird durch die im CCW enthaltene Datenadresse bezeichnet, und die Länge wird durch das Zählfeld des CCW
bezeichnet. Zur Einleitung der Positionierung der Hilfsspeicher-Steuereinheit
wird ein Steuerbefehl verwendet, der die Befehls-"Position" vorschreibt und eine Start^Positionsadresse
definiert.
Der Hauptspeicher-Operand wird direkt durch den Kanal gesteuert und wird durch die CCWs vorgeschriebene Der Hauptspeicher-Operandenbereich
besteht aus dem Hauptspeicherblock, wie er durch das CCW oder eine dem Lese-oder Schreibbefehl
zugeordnete Kette von CCWs bezeichnet ist»
Hauptspeicherschutz und Vorrichtungsspeicherschutz sind vorgesehen und werden eingehender in Verbindung mit Fig,β
erörtert.
Bei der Steuerung der Datenübertragung wird die Menge der während einer Lese- oder Schreiboperation übertragenen Daten ä
durch die CCWs gesteuert, die dem Lese-oder Schreibbefehl
zugeordnet sind. Wenn die Lese- oder Schreiboperation ausgeführt wird, wird die Positionsadresse in der Hilfsspeicher-Steuereinheit
(Fig.6) fortgeschaltet» Dadurch wird die Adresse des,Hilfsspeichers gesteuerte Das Adressieren des Hauptspeichers
wird durch das Adressfeld des CCW gesteuerte Dss
Adressieren des Hauptspeishers wird durch das Ädressfeld
des CCW gesteuerte Das Zählfeld des CCW enthält eine Zählung
der übertragenen Bytes» Wenn die Zählung des letzten CCW in
109885/181
PO 969 014
einer Kette von CCWs erschöpft ist, hört die Datenübermittlung auf, die Statusbedingungen für Kanalende und Vorrichtungsende
werden erzeugt, und es erfolgt eine Programmunterbrechung.
Die Hilfsspeicher-Steuereinheit führt Lesen, Schreiben,
Steuerung, Abfühlen und Testen von E/A-Befehlen aus. Befehle werden auf die Steuereinheit unter Steuerung der E/A-Schnittstelle
übertragen. Die Auswähllogik 500 (Fig.5) erzeugt einen Ladebefehl, welcher das UND-Glied 507 erregt. Dadurch wird der
auf der Sammelleitung AUS empfangene Befehl in den Befehlsdecodierer und das Register 508 verbracht. Jeder Befehl führt
die folgenden Funktionen aus.
Der Schreibbefehl bewirkt, daß Daten vom durch das CCW bezeichneten
Hauptspeicher-Operandenfeld in das Hilfsspeicher-Operandenfeld übertragen werden, das durch die Positionsadresse gekennzeichnet ist. Die Menge der übertragenen Daten
steht unter der Steuerung des Zählfeldes in Verbindung mit dem Kettendatenkennzeichen des CCW.
Der Lesebefehl bewirkt, daß Daten von dem durch die laufende Positionsadresse bezeichneten Hilfsspeicher-Operandenfeld
zu dem durch das CCW bezeichneten Hauptspeicher-Operandenfeld übertragen werden. Wie beim Schreibbefehl steht die Menge
der übertragenen Daten unter der Steuerung des Zählfeldes in Verbindung mit dem Kettendatenkennzeichen des CCW.
Der Steuerbefehl schreibt einen von vier Steuerbefehlen vor: keine Operation, Position, Schützen und Schützen mit Schreib-
109835/1611
PO 969 014
-■' 23 -
sperrung■
Ein Steuerbefehl, der KEINE OPERATION vorschreibt, bewirkt
an der Hilfsspeichereinheit keinerlei Aktion und verursacht ferner, daß keine Daten übertragen werden. Die laufende
Positionsadresse und die Schutzadressen in der Hilfsspeichereinheit
werden nicht geändert.
Ein Steuerbefehl mit der Vorschrift POSITION hat zur Folge,
daß die Hilfsspeichereinheit vier Bytes Steuerinformation
anfordert. Diese Steuerinformation ist die Positionsadresse,
Bitpositionen O bis 31, die im Positionsregister 601 (Fig.6)
der Hilfsspeichereinheit gespeichert sind. Wenn die übertragung abgeschlossen ist, werden Kanalende und Vorrichtungsende
signalisiert. Wenn weniger als vier Bytes übertragen. werden, wird Einheitenprüfung durch Kanalende und Vorrichtungsende
im Status-Byte angezeigt, und Formatprüfung wird in der Vergleichs- und Positionsprüflogik 602 (Fig.6) erzeugt,
um Abfühlinformation zu liefern.
Ein Steuerbefehl SCHÜTZEN veranlaßt die Positions- und Schutzlogik
606 (Fig.6) dazu, den Schreibsperrindikator in der Vergleichs-und
Positions-Prüflogik 602 abzuschaltenund acht »
Bytes Steuerinformation anzufordern. Diese Information stellt
die oberen und unteren Adressfelder dar, welche Adressengrenzen auf dem ungeschützten Hilfsspeichereinheiten-Bereich
vorschreiben, zwischen welchen der Zugriff Auf Daten erfolgen kann. Die ersten beiden Bytes sind in das untere
Schutzregister 603 gelegt, und die übrigen beiden Bytes werden in das obere Schutzregister 604 gesetzt. Wenn das
untere Adressfeld größer ist als das obere erstreckt sich der geschützte Bereich von der unteren Adresse zur oberen.
po 969 014 109885/1611
Wenn die Adressen gleich sind, wird der ganze Hilfsspeicher
geschützt.
Ein SCHUTZ-Befehl wird· nur einmal in einer Kette von Befehlen
ausgegeben. Wird ein solcher Befehl ausgegeben, wenn ein früherer Befehl in der gleichen Befehlskette wirksam ist,
wird die Operation unter Präsentierung einer Einheitenprüfung abgeschlossen, und es werden die Abfühlbits für
"Befehl zurückgewiesen" und "ungültige Folge" gesetzt. Die oberen und unteren Adressregister 603, 604 bleiben unverändert.
Lese- oder Schreibbefehle, die den Zugriff auf Daten versuchen,
die nicht innerhalb der durch den Schutsbefehl bestimmten Grenzen liegen, bewirken die Beendigung der Operation
mit Setzen von Einheiten-Prüfung und mit Setzen der Signale für Kanalende und Vorrichtungsende im Status-Byte. Am Abfühlregister
509 (Fig.5) wird Geschützter Speicher angeschaltet.
Der Befehl SCHÜTZEN MIT SCHREIB-SPERRUNG veranlaßt die
Logik 606 zur Anschaltung des Schreibsperr-Indikators in der Logik 602, die den Schutzregistern der Fig,6 zugeordnet
ist, sowie zur Anforderung von acht Bytes Steuerinformation.
Die Operation ist ähnlich der oben besprochenen Schutzoperation mit der Ausnahme, daß zusätzlich zum Lese- und
Schreibschutz in dem geschützten Bereich jeder Versuch in den ungeschützten Bereich der Vorrichtung zu schreiben
zur Folge hat, daß die Einheitenprüfung im Status-Byte angeschaltet wird und bei den Abfühlregistern 509 Schreibsperrung
und Geschützte Speicherung gesetzt werden.
109885/1611
PO 969 014
Ein Befehl Schlitzen mit Schreibsperrung, ausgegeben während
einer Befehlskettenoperation, während ein vorher ausgegebener Schutzbefehl wirksam ist, bewirkt die Beendigung der Operation
mit Präsentierung von Einheitenprüfung im Status-Byte sowie das Setzen von BefehlsZurückweisung und Ungültige Folge-Bits
in den Äbfühl-Datenregistern 509»
äbfühlbefehl
Der Äbfühlbefehl bewirkt, daß acht Bytes von Äfofühldaten, gespeichert
im Register 5.09, auf SMiMELLEITUDJG EIN gelangen und
vom Hilfsspeicher auf den Kanal übertragen werden» Ausführung des Äbfühlbefehls beeinflußt nicht die laufende Positions- '
adresse im Hilfsspeicher. Die folgenden Äbfühlbits sind .in
den Äbfühldaten vorgesehen?
Befehl zurückgewiesen - zeigt an, daß die Vorrichtung einen Undefinierten
Befehl feststellte, oder daß ein Befehl in einer ungültigen Folge ausgegeben wurde, sum Beispiel -w&nn Schützen
ausgegeben wurde,"während ein früherer Schutz noch wirksam war.
Prüfung Sammelleitung aus - zeigt an, daß die Vorrichtung eine
ungültige Schnittstellen-Folge oder einen Paritätsfehler in den Daten oder im Befehlsbyte feststellte«
G&räteprüfung - zeigt an, daß die Vorrichtung während der
letzten Operation.fehlerhafte Funktion im Gerät feststellte.
Datenprüfung - zeigt an, daß die Vorrichtung einen Datenfehler
feststellt© e der anderar Art.war als jene in der Saramelleitisag
ung enthaltensnFehler <,
. 108886/18
PO 969 014
Positionsprüfung - zeigt an, daß die Vorrichtung einen Versuch feststellte, in eine ungültige Positionsadresse hineinzulesen
oder -zuschreiben.
Geschützte Speicherung-zeigt an , daß die Vorrichtung einen Versuch-feststellte, mit einer geschützten Position im Hilfsspeicher
in Verbindung zu treten.
ECOPrüfung - zeigt an, daß die Vorrichtung einen unkorrigierbaren
Fehler feststellte. Es wird auch Datenprüfung gesetzt.
Bit korrigiert - zeigt an, daß ein Bit im Fehler korrigiert wurde.
Schwelle - zeigt an, daß seit der letzten Abfühloperation
der n-te korrigierbare Fehler festgestellt wurde. Ein Zähler in den Fehlerprüf- und Korrekturschaltkreisen 608 (Fig.6)
führt die Fehlerzählung laufend durch.
Formatprüfung - zeigt an, daß die Vorrichtung nicht die vorgeschriebene
Anzahl von Bytes empfangen hat, die einem Positions-oder Schutzbefehl zugeordnet ist.
Ungültige Folge - zeigt an, daß die Vorrichtung während einer Befehls-Kettenoperation einen zweiten Schutzbefehl festgestellt
hat. Es wird auch Befehlszurückweisung gesetzt.
Schreibsperre - zeigt an, daß die Vorrichtung einen Versuch festgestellt hat, in den ungeschützten Speicherbereich hineinzuschreiben,
während der Schreibsperrindikator in der Logik 602 der Fig.6 angeschaltet wurde. Geschützte Speicherung
wird gleichzeitig gesetzt.
PO 969 ou 109885/1611
-.27 -
Positionsadresse - diese Sammelleitung enthält die laufende
Positionsadresse.
E/A-Schnittstelle
Die E/A-Schnittstelley wie es in der oben angezogenen Patentschrift
beschrieben "ist, ist eine sequentielle verblockte Schnittstelle, die drei grundsätzliche Operationen einschließt
Anfangswahl-Folge, Datenübertragungen und Sndungsfolgen. Diese
Folgen werden entweder vom Kanal oder der Steuereinheit eingeleitete
Anfangswahlfolge-
Zur Einleitung -einer E/A-Operation gibt der Kanal die Adresse
der gewünschten E/A-Vorrichtung auf die AüS-SASüffiLLElTüNG
und erregt eine ADRESSE AUS Schnittstelleniaarklerangsleitung.
Die Auswählogik- und Folgesteuerungen 500 (FIg05) reagieren
auf ein Signal Adresse Laden, welches die Adresse auf einer Aus=Sammelleitung durch das UND-Glied 501 stm Adressregister
502 leitet= Die Vorrichtungsadresse ist fest ia das Einheitenadressregister
503 hinein verdrahtete Die beiden Adressen werden in der Vergleichsschaltung 504 verglichen,
und ein Vergleichssignal seigt dea Steuerelementen 500 an^
daß die Vorrichtung gewählt wurde. Die Auswählsfceuerungen
500 reagieren durch Hinleiten der Sinheitenadresse 503 durch das UND-Glied 505 und das ODER-Glied 506 zur Sammelleitung
ein, die an dem Kanal angeschlossen ist. Dies xfird dadurch
erreicht, daß die geeigneten Schnittstellen-Folgen befolgt werden« Der Kanal prüft die Adresse und reagiert durch
Abgabe eines Befehls auf die AUS-SAMMELLEITUNG sowie durch Signalisieren über die E/A-Schnittstelle. Die
Steuerelemente 500 reagieren mit Befehl laden, wodurch der Befehl zur AUS-SAMMELLEITUNG durch das UND-Glied 507 zum Befehlsdecodierer
und Register 508 geleitet wird. Die Steuer-
109-885/161 1
PO 969 014
einheit legt dann die in den Steuerelementen 509 gespeicherte Statusinformation dadurch auf die SMiMELLEITUHG EIN, daß
der TOR STATUS angehoben wird, der die Statusinformation durch das UND-Glied 510 auf die SAMMELLEITUNG EIN leitet.
Wenn der Kanal diese Statusbedingung annimmt, signalisiert er über die E/A-Schnittstelle, und dies vervollständigt die
Anfangswahlfolge. Wenn diese E/A-Vorrichtung bereits gewählt wurde, wird dem Kanal Besetzt-Status vorgelegt.
Die über die Schnittstelle auszufahrende S/A-Operaticn wird
bestimmt durch das Decodierer eines Befehls, cer an die E/AVorrichtung
während einer vorn Kanal eingeleiteten Wahlfolge
ausgegeben wird. Vor der Ausgabe eines Schreib- oder Lesebefehls muß ein Steuerbefehl gageben werden. Die vom Steuerbefehl
durch die Speichereinheit empfangenes Bits werden decodiert, um zu bestimmen,, welche von mehreren möglichen
■Eunktionen auszuführen ist« Der erste Steuerbefehl ist ein
SCHUTZ-Befehl oder ein SCHUTE MIT SCHREIBUNTEBDRÜCKUNG (Befehl
der eine Nur-Lese-Operation) erlaubt), Diese Befehle
bewirken, daß acht Dfetenbytes über die Schnittstelle hinweg
übertragen werden, wobei vier Bytes in das untere Schutzregister 603 und vier Bytes in das obere Schutzregister
604 (Fig.6) gegeben werden. Semit könen Daten nur zwischen
den Grenzen des unteren und des oberen Schutzregisters in Adressen hineingeschrieben oder von diesen gelesen werden.
Der Befehl Schutz mit Schreibunterdrückung ist ähnlich dem SCHUTZ-Befehl,mit Ausnahme der Tatsache, daß er auch den
innerhalb der Logik 602 vorhandenen Schreibsperr-Trigger anschaltet.
Dadurch wird gesichert, daß von den geschützten Plätzen nur gelesen, jedoch nicht in diese hineingeschrieben
wird.
969 014 109885/1611
Der SCHUTE Steuerbefehl wird gefolgt von einem weiteren Steu*=
erbefehl s als POSITION beseiehnet= Dieser Befehl bewirkt, daß
die Positionsadresse im Positionsregister SOl gespeichert
wird f. χΰχι den Platz der Datenim Speicher 100 der Fig„i su*
identifizieren» Das Positionsregister 601 wird in der Vergleichsschaltung
β02 mit dem-unteren Sehutsregister 603 und
dem oberen'Schutzregister 604 verglichen^ um sicherzustellenf
daß die'.Adresse eine ungeschützte Adresse'ist „ Liegt die
Positionsadresse nicht innerhalb der vorgeschriebenen Grenzen,
so wird die Positionsprüf-Leitung positiv gemacht, wa diese
Tatsache anzuzeigen.
Der Steuerbefehl ist mit einem Lese- oder Schreibbefehl verkettet«
Es sei angenommen, daß eine Leseoperation stattfinden soll. Mn Ende des Positionssteuerbefehls gibt der Kanal* nach
Durchlaufen der Anfangsauswählfolge, den Lesebefehl in 'den
Befehlsdecodierer und das Register 508 ein» Der Lesebefehl
wird decodiert,- wodurch die Steuerelemente 500 veranlaßt wer=-
den, Signale zur Wahl des geeigneten Schieberegisters im
Speicher 100 -auszugeben, entsprechend der Posit&onsad£esse SOl
(Fig.6)α Dies wird durch Anheben der Auswahl-Leitung erreicht«
Diese Leitung veranlaßt,.daß- die Wortpositionsadresse (Fig.β)
durch den Schalter 113 (Fig.l) suifl Vergleieher 114 geleitet
wirde Die geeignetem Schieberegister im Speicher 100 werden i
mittels der X und Y Koordinaten gextfählt, und zwar gemäß der
Entschlüsselung durch die Decodierer 100 und 102 von der Schieberegisterstelle^Samraelleitöng vom Positionsadressregister
605. Die Ubereinstimmungs-Leitung 116 1st solange positiv,
bis die Wortpositionsadresse und der umlaufende spezifische
Adresszähler gleich sind. Dadurch wird die HSC TRIG-Laitung
durchverbunden durch das UND-Glied 117 zur Zeltgeberschaltung
104, um dadurch su bewirken, daB die gewählten Schieberegister
und der Umlaufende Spezifische Ädr@sszähler 111 mit hoh©r Ge°
schwindigkeit solange geschoben werden B bis der Plats d@r
Wortpositionsadresse gleich ist. Die Information an dcsr ge-
1098SS/.1611
wünschten Adresse erscheint auf der Daten-Aus-Leitung und wird
in einem Register in den Lese/Schreib-Steüerungen 509 (Fig.5) gespeichert. Die Wählleitung und die Folge-Steuerungen 500
geben ein Torlesedaten-Signal ab, welches die Lesedaten durch das UND-Glied 512 zur EIN-Sammelleitung leitet. Die Steuerungen
500 erregen auch die Halten-Leitungr um zu verhindern,
daß weitere schnelle Zeitgeber-Impulse durch das UND-Glied hindurchgehen.
Nachdem die Lesedaten in einem Register in den Steuerungen gespeichert wurden,leitet die Steuereinheit eine Auswählfolge
auf der E/A-Schnittstelle ein, um wieder Verbindung mit dem Kanal herzustellen. Nachdem die Verbindung hergestellt wurde,
fordert die Steuereinheit Datenübertragung dadurch an, daß die Lesedaten auf die Sammelleitung EIN geleitet werden, und
daß die geeignete E/A-Schnittstellen-Markierungsleitung erregt
wird, um dem Kanal anzuzeigen, daß SAMMELLEITUNG EIN gültig ist. In der gezeigten Ausführungsform werden 16 Daten-Bytes
vom Speicher 100 breitseitig gelesen. Wenn die Sammelleitung EIN nur ein Byte handhaben will, werden 16 Bytes sequentiell
vom Register 509 über die E/A-Schnittstelle geleitet. Dies nennt man Stoßoperation, und sie wird so durchgeführt wie in
der oben angeführten Patentschrift beschrieben. Während dieser Übertragung bleibt die HALTEN-Leitung negativ. Am Ende der
Übertragung von 16 Bytes erregt die Steuerschaltung 500 die INCREMENT-Leitung, um das Positionsregister 601 um eine
Adressposition zu erhöhen. Die Steuereinheit gibt die HALTEN-Leitung frei, wodurch das Schieberegister bis zur nächsten
sequentiellen Position geschoben wird und dadurch die nächsten 16 Bytes in die Register 509 einlesen kann.
Endfolge
Am Ende der Leseoperation stoppen die Kanalsignale über der
E/A-Schnittstelle und die Auswähllogik 100 gibt ein Beendi-
0X4 109886/1811
!54
gungssignal aus,, welches die Operation der Steuereinheit
beendeto Als Folge 'wird die Äusi-rähl-Leitung abgeschaltetff
und der Umlaufend© Allgemeine Adresssähler sowie die geweih 1~
ten Schieberegister werden mit hoher Geschwindigkeit- solange
geschoben? bis der Umlaufende Allgemeine Ädresssähler dem Om=
laufenden Spezifischen Ädresssähler entspricht=
Das Positionsregister 601 wird durch die Steuerungen 500
nach dem Auslesen jedes Wortes 1WOm. Speicher fortgeschaltet»
Wenn die Positioner ©gis t<sr über die Grensen der unteren und
oberea Schiitsregistsr hinausgreifenp findet ein Ausgang ' "
68 geschützte Speicherung0" iFon der Vergleichsschaltung (502
stattg «ad die .Operation ^?ird beendet»
Ein abgeküsstes"Flußä-iagrssüm- einer tjpisohen Operation mit.
Sinschlißß der sequentiellen Wahl von Schieberegistern wird
in Figo S geseigto Das DäögraifiSB foeginiat mit dem funlstj, an
welchem in Reaktion auf den Bösitionsbefehl di© Positions™
und Schutslogik δθβ ^ig0S) die Sasaielleitöng MJS swä Posi=
tionsregister SOi leitete Der nächste Sehritt in der Flnßta~
belle ist Wählaahebung, wobei die Äuswähläogik' 500 (Figo5)
die Wähl leitung aa!i@bt w&ä dadurch bewirkt ff das di© Wortposi-
tionsaöresse. dttreii dan Sohalter -113 zum Vergleichen 114 Λ
durehgesehaltet wird» (Figd) o Als nächstes liebt die Äuswäallogik
die hIEtIIhLeitlang an« Falls sich kein© tSbereinstisnmung
ergibt, veranlaßt di© fBlHEINSTXE€OTG<=Leitang vom. Tiiargleicher
114 die Erregung des 01D=Gliedes- 117^ so daß dadurch di® Schis-=
beregister die Fortschaltung mit hoher Gesctoisidigksit solang©
dusrehf!ihren können B bis eine Übereinstimmung eintritt (Fort=-
sehalt-Sehleife) ο tfensi ©in© Übereinstimmung" stattfindet „
reagieren die Auswahllofik und die Folgesteuerungen durch
HMSi-AbSehalt «ng, wonach Dateneins teuer «ng fiesen oäer
Schreiben) stattfindet» Dies wird erreicht entweder durch
Anheben der Sammelleitung TOR SAMMELLEITUNG AUS NACH DATEN EIN
oder der LESEN-DATENLEITUNG (Fig.5). Die Leitung TOR SAMMELLEITUNG
AUS NACH DATEN EIN leitet die Schreibdaten auf der SAMMELLEITUNG AUS zu den Daten-Ein-Leitungen des Speichers
(Fig.6). Die Leitung TOR LESEN DATEN erregt das UND-Glied 512 (Fig.6), um dadurch zu bewirken, daß die Lesedaten von einem
Register 509 auf die SAMMELLEITUNG EIN über das ODER-Glied 506 geleitet werden.
Die nächste Stufe in der Flußtabelle der Fig.9 ist das Testen
auf eine Endfolge an der E/A-Schnittstelle. Wenn eine Endfolge nicht vorliegt, testen die Steuerungen um zu bestimmen, ob
der Umlaufende Spezifische Adresszähler 255 erreicht hat, was das Ende der in den gewählten Schieberegistern gespeicherten
Daten ist. Bei Verneinung gibt die Auswähllogik ein Fortschaltsignal ab, welches das Positionsregister 601 (Fig.6)
fortschaltet. Die Lese/Schreib-Schleife wird so wie oben beschrieben
wiederholt, bis entweder nun eine Endfolge auftritt oder der Umlaufende Spezifische Adresszähler gleich 255 ist.
In jedem Falle schalten die Folgesteuerungen 500 das Wählen ab, um dadurch den Vergleich des Umlaufenden Spezifischen
Adresszählers 110 mit dem Umlaufenden Spezifischen Adresszähler 111 zu bewirken. Als nächstes erfolgt die HALTEN-Anhebung
durch die Steuerelemente mit der Folge, daß die Schieberegister in der Wiederherstellungsschleife solange mit hoher
Geschwindigkeit schieben, bis der Umlaufende Allgemine Adresszähler und der Umlaufende Spezifische Adresszähler übereinstimmen.
Wenn dies eintritt, würden die gewählten Schieberegister wieder zu der gleichen Allgemeinen Adresse zurückgestellt
wie sämtliche anderen Schieberegister in der Anordnung. An diesem Punkt stimmen die beiden Zähler überein und die
Folgesteuerungen schalten HALTEN ab.
Wenn eine Endfolge an der Schnittstelle signalisiert wurde, treten die Steuerungen in die Lese/Schreib-Schleife ein.
109885/1611
PO 969 014
In der Lese/Schreib-Schleife besteht der erste Schritt darin,
das Positionsregister zu erhöhen, um dadurch auf die nächste sequentielle Adresse zu schalten. Dadurch wird bewirkt, daß
die nächste sequentielle Gruppe der Schieberegister gewählt wird, und zwar mittels der Schieberegisterstellen-Sammelleitung,
und die oben beschriebene Lese/Schreib-Folge wird wiederholt« Die Operation dauert solange an, bis eine Endfolge
auftritt.
109885/1611
PO 969 014
Claims (9)
- - 34 Patentansprüche/li Speicher aus Schieberegistern mit einer dem Speicher für den Datenzugriff übertragenen, die Lage des Schieberegisters im Speicher und des Wortes innerhalb des Schieberegisters kennzeichnenden Positionsadresse, dadurch gekennzeichnet, daß die Speicherelemente der Schieberegister (Fig.2,4) im Speicher (100) unter der Steuerung einer von einem Oszillator (105) getakteten Zeitgeberschaltung (104) elektronisch rotierbar sind, daß ein Umlaufender Spezifischer Adress-Zähler (111) mit der Zeitgeberschaltung (104) verbunden ist und die elektronische Position des rotierenden Speicherelementes angibt, daß ein Vergleicher (114) über einen Schalter (113) zwischen den Umlaufenden Spezifischen Adress-Zähler (111) und eine die Wortpositionsadresse führende, mit einer Steuereinheit (103) verbundene Leitung (118) geschaltet ist und über eine Ausgangsleitung (116) einer UND-Schaltung (117) anzeigt, \jfenn das rotierende Speicherelement die vorgegebene Wortpositionsadresse erreicht hat und damit die Fortschaltung durch Abschalten der Zeitgeber-Schaltung (104) unterbrich^ und daß die Steuereinheit (103) die Übertragung des die Angabe der Lage des Schieberegisters im Speicher (100) enthaltenden Teils der Positionsadresse über eine Leitung (Schieberegister-Stelle) und X und Y Decodierer und Treiber (101, 102) in den Speicher (100) steuert.
- 2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die elektronisch rotierbaren Speicherelemente Halbleiter sind, deren darin gespeicherte Daten periodisch regeneriert werden müssen.PO 969 0X4 109888/1611• - 35 -
- 3. Speicher nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die elektronisch rotierbaren Speicherelemente zu einem dynamischen Schieberegister verbundene Feldeffekttransistoren sind, in welche Daten durch Laden und Entladen der Streukapazität ein- und ausgespeichert werden.
- 4. Speicher nach Anspruch 1 bis 3, dadurch gekennzeichnet,« daß der Oszillator (105) und die Zeitgeber-Schaltung (104) zurpericdischen Regenerierung der elektronisch rotierbaren Speieherelemente über eine UND-Schaltung (106) mit einem Zeitgeber-Synchronisier-Zähler (107) verbunden sind?dessen Ausgang über einen Impulsformer (108) und eine ' ' UND-Schaltung (109) einen Umlaufenden Allgemeinen Ädress» Zähler (110) über eine Leitung (112) steuert»
- 5. Speicher nach Anspruch 1 bis 4?.dadurch gekennzeichnet?.daß die Leitung LsφRIG (112) über eine Triggerschaltung (302, Fig.3), UND-Schaltungen (106 und 117), eine Leitung HSC TRIG) und eine Oder-Schaltung (120) mit" dem Umlaufenden Spezifischen Adress-Zähler (111) verbanden äs-fc, wodurch die elektronische Rotation der ausgewählten Speicherelemente und die Fortschaltung des Umlaufenden Spezifischen Adresszählers (111) während der Regenerierζext unterdrückt wird.
- 6. Speicher nach Anspruch 1 bis 5, dadurch gekennzeichnet,daß der Umlaufende Allgemeine Adress-Zähler (110) die elektronische Position der von den Decodierern (101, 102) nicht angewählten Speicherelemente unabhängig von dem die elektronische Position der angewählten Speicherelemente enthaltenden Umlaufenden Spezifischen Adress-Zähler (111) angibt. .po 969 014 109885/1611
- 7# Speicher nach Anspruch 2, dadurch gekennzeichnet, daß die Zeitgeber schaltung (Fig. 3) zur periodischen Regenerierung der elektronisch rotierbaren Speicherelemente aus von einem langsamen Zeitgeber«Triggerimpuls (LSC TRIG) ge« steuerten Triggern (302 bis 305) zur Erstellung langsamer Ausgangsimpulse auf Phasenleitungen (0 1 und 02) für die periodische Regenerierung der gespeicherten Daten und aus von einem schnellen Zeitgeber «Triggerimpuls (HSC TRIG) gesteuerten Impulsformern (309, 311) und einer Verzögerungsschaltung (310) zur Erstellung schneller Aus gangs impulseauf den Phasenleitungen' ((^ 1 und 02) für das elektronische fe Rotieren der Speicherelemente bei hoher Geschwindigkeitbeim Datenzugriff besteht, und daß die schnelle Zeitgeber·» Schaltung nach Beendigung des Regeneriervorgangs über eine UND-Schaltung (106) gesperrt wird.
- 8. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher in integrierter Technik hergestellt ist.
- 9. Speicher nach Anspruch 8, dadurch gekennzeichnet, daß die Speicherebenen in Modular«Bauweise auf integrierten Schal« tungskarten (Fig. 2) ausgeführt sind mit in Spalten und Zei«fc len angeordneten Moduln, wobei jedes Modul aus mehrerenPlattchen und jedes Plättchen aus einer Vielzahl von elektronisch rotierbaren Speicherelementen besteht und daß auf der Karte X und Y Koordinaten«Leitungen (X.«X und Υη·Ύ ,c) zur Auswahl eines Moduls auf der Karte eines Plättchens auf dem Modul und mindestens eines rotierbaren Speicherleraentes auf dem Plättchen mit zugehörigen Treibern und Leseverstärkern mit ihren Leitungen angeordnet sind.109885/1611PO 969 014
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US88943569A | 1969-12-31 | 1969-12-31 | |
US88943369A | 1969-12-31 | 1969-12-31 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2061854A1 true DE2061854A1 (de) | 1972-01-27 |
DE2061854B2 DE2061854B2 (de) | 1975-01-02 |
DE2061854C3 DE2061854C3 (de) | 1975-08-14 |
Family
ID=27128914
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2061854A Expired DE2061854C3 (de) | 1969-12-31 | 1970-12-16 | Speicher aus Schieberegistern |
DE2063313A Granted DE2063313B2 (de) | 1969-12-31 | 1970-12-22 | Verfahren zum kontinuierlichen Ein- oder Auslesen eines Speichers |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2063313A Granted DE2063313B2 (de) | 1969-12-31 | 1970-12-22 | Verfahren zum kontinuierlichen Ein- oder Auslesen eines Speichers |
Country Status (8)
Country | Link |
---|---|
US (2) | US3648255A (de) |
AT (2) | AT308432B (de) |
BE (2) | BE761086R (de) |
CH (2) | CH531237A (de) |
DE (2) | DE2061854C3 (de) |
FR (2) | FR2150553B1 (de) |
GB (2) | GB1315528A (de) |
NL (2) | NL7018763A (de) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4825364A (en) * | 1970-12-28 | 1989-04-25 | Hyatt Gilbert P | Monolithic data processor with memory refresh |
US4896260A (en) * | 1970-12-28 | 1990-01-23 | Hyatt Gilbert P | Data processor having integrated circuit memory refresh |
FR2096380A1 (de) * | 1970-01-20 | 1972-02-18 | Tasso Joseph | |
US3733593A (en) * | 1970-10-09 | 1973-05-15 | Rockwell International Corp | Capture combination system |
US5410621A (en) * | 1970-12-28 | 1995-04-25 | Hyatt; Gilbert P. | Image processing system having a sampled filter |
US5526506A (en) * | 1970-12-28 | 1996-06-11 | Hyatt; Gilbert P. | Computer system having an improved memory architecture |
US5459846A (en) * | 1988-12-02 | 1995-10-17 | Hyatt; Gilbert P. | Computer architecture system having an imporved memory |
US4954951A (en) * | 1970-12-28 | 1990-09-04 | Hyatt Gilbert P | System and method for increasing memory performance |
JPS494939A (de) * | 1972-04-26 | 1974-01-17 | ||
JPS494938A (de) * | 1972-04-26 | 1974-01-17 | ||
FR2193506A5 (de) * | 1972-07-24 | 1974-02-15 | Jeumont Schneider | |
GB1447627A (en) * | 1972-12-11 | 1976-08-25 | Cable & Wireless Ltd | Buffer stores |
US3889241A (en) * | 1973-02-02 | 1975-06-10 | Ibm | Shift register buffer apparatus |
US3895357A (en) * | 1973-02-23 | 1975-07-15 | Ibm | Buffer memory arrangement for a digital television display system |
US3848235A (en) * | 1973-10-24 | 1974-11-12 | Ibm | Scan and read control apparatus for a disk storage drive in a computer system |
US3936805A (en) * | 1973-12-26 | 1976-02-03 | International Business Machines Corporation | Dictation system for storing and retrieving audio information |
US4156905A (en) * | 1974-02-28 | 1979-05-29 | Ncr Corporation | Method and apparatus for improving access speed in a random access memory |
US3972025A (en) * | 1974-09-04 | 1976-07-27 | Burroughs Corporation | Expanded memory paging for a programmable microprocessor |
US4099256A (en) * | 1976-11-16 | 1978-07-04 | Bell Telephone Laboratories, Incorporated | Method and apparatus for establishing, reading, and rapidly clearing a translation table memory |
US4292674A (en) * | 1979-07-27 | 1981-09-29 | Sperry Corporation | One word buffer memory system |
US4368513A (en) * | 1980-03-24 | 1983-01-11 | International Business Machines Corp. | Partial roll mode transfer for cyclic bulk memory |
US4453209A (en) * | 1980-03-24 | 1984-06-05 | International Business Machines Corporation | System for optimizing performance of paging store |
US4468751A (en) * | 1981-05-11 | 1984-08-28 | Lanier Business Products, Inc. | Dictation recording and transcribing system with variable playback sequence |
JP2804115B2 (ja) * | 1988-09-19 | 1998-09-24 | 株式会社日立製作所 | ディスクファイルシステム |
US5138705A (en) * | 1989-06-26 | 1992-08-11 | International Business Machines Corporation | Chip organization for an extendable memory structure providing busless internal page transfers |
US5594908A (en) * | 1989-12-27 | 1997-01-14 | Hyatt; Gilbert P. | Computer system having a serial keyboard, a serial display, and a dynamic memory with memory refresh |
JP3187525B2 (ja) * | 1991-05-17 | 2001-07-11 | ヒュンダイ エレクトロニクス アメリカ | バス接続装置 |
US5535369A (en) * | 1992-10-30 | 1996-07-09 | Intel Corporation | Method for allocating memory in a solid state memory disk |
US5473753A (en) * | 1992-10-30 | 1995-12-05 | Intel Corporation | Method of managing defects in flash disk memories |
US5471604A (en) * | 1992-10-30 | 1995-11-28 | Intel Corporation | Method for locating sector data in a memory disk by examining a plurality of headers near an initial pointer |
US5822781A (en) * | 1992-10-30 | 1998-10-13 | Intel Corporation | Sector-based storage device emulator having variable-sized sector |
US5640529A (en) * | 1993-07-29 | 1997-06-17 | Intel Corporation | Method and system for performing clean-up of a solid state disk during host command execution |
US5563828A (en) * | 1994-12-27 | 1996-10-08 | Intel Corporation | Method and apparatus for searching for data in multi-bit flash EEPROM memory arrays |
KR100547583B1 (ko) * | 1998-10-30 | 2006-02-01 | 캐털리틱 디스틸레이션 테크놀로지스 | 니트릴로부터 아미드 및/또는 산의 생성 |
US20080077840A1 (en) * | 2006-09-27 | 2008-03-27 | Mark Shaw | Memory system and method for storing and correcting data |
CN101617371B (zh) | 2007-02-16 | 2014-03-26 | 莫塞德技术公司 | 具有多个外部电源的非易失性半导体存储器 |
US20090138249A1 (en) * | 2007-11-28 | 2009-05-28 | International Business Machines Corporation | Defining operational elements in a business process model |
FR2984556B1 (fr) * | 2011-12-20 | 2014-09-26 | Commissariat Energie Atomique | Systeme et procede de communication entre un circuit d'acquisition et un circuit de traitement de donnees |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3340514A (en) * | 1964-10-21 | 1967-09-05 | Bell Telephone Labor Inc | Delay line assembler of data characters |
GB1117361A (en) * | 1965-04-05 | 1968-06-19 | Ferranti Ltd | Improvements relating to information storage devices |
US3388383A (en) * | 1965-07-13 | 1968-06-11 | Honeywell Inc | Information handling apparatus |
US3441912A (en) * | 1966-01-28 | 1969-04-29 | Ibm | Feedback current switch memory cell |
US3435423A (en) * | 1966-09-01 | 1969-03-25 | Gen Precision Systems Inc | Data processing system |
US3478325A (en) * | 1967-01-16 | 1969-11-11 | Ibm | Delay line data transfer apparatus |
-
0
- BE BE759562D patent/BE759562A/xx unknown
-
1969
- 1969-12-31 US US889435A patent/US3648255A/en not_active Expired - Lifetime
- 1969-12-31 US US889433A patent/US3654622A/en not_active Expired - Lifetime
-
1970
- 1970-11-19 FR FR7044228A patent/FR2150553B1/fr not_active Expired
- 1970-11-19 GB GB5493470A patent/GB1315528A/en not_active Expired
- 1970-12-03 GB GB5738570A patent/GB1315530A/en not_active Expired
- 1970-12-16 DE DE2061854A patent/DE2061854C3/de not_active Expired
- 1970-12-17 FR FR7047124A patent/FR2077582B2/fr not_active Expired
- 1970-12-17 AT AT1137870A patent/AT308432B/de not_active IP Right Cessation
- 1970-12-21 AT AT1149370A patent/AT308433B/de not_active IP Right Cessation
- 1970-12-22 DE DE2063313A patent/DE2063313B2/de active Granted
- 1970-12-24 NL NL7018763A patent/NL7018763A/xx not_active Application Discontinuation
- 1970-12-28 NL NL7018905A patent/NL7018905A/xx unknown
- 1970-12-28 CH CH1918370A patent/CH531237A/de not_active IP Right Cessation
- 1970-12-29 CH CH1924670A patent/CH529418A/de not_active IP Right Cessation
- 1970-12-30 BE BE761086A patent/BE761086R/xx active
Also Published As
Publication number | Publication date |
---|---|
GB1315528A (en) | 1973-05-02 |
GB1315530A (en) | 1973-05-02 |
DE2061854C3 (de) | 1975-08-14 |
DE2063313A1 (de) | 1971-07-08 |
CH531237A (de) | 1972-11-30 |
FR2077582B2 (de) | 1978-03-31 |
CH529418A (de) | 1972-10-15 |
US3648255A (en) | 1972-03-07 |
DE2061854B2 (de) | 1975-01-02 |
NL7018905A (de) | 1971-07-02 |
DE2063313C3 (de) | 1975-04-03 |
BE759562A (fr) | 1971-04-30 |
FR2077582A2 (de) | 1971-10-29 |
DE2063313B2 (de) | 1974-08-01 |
AT308432B (de) | 1973-07-10 |
FR2150553A1 (de) | 1973-04-13 |
BE761086R (fr) | 1971-05-27 |
FR2150553B1 (de) | 1975-07-04 |
US3654622A (en) | 1972-04-04 |
AT308433B (de) | 1973-07-10 |
NL7018763A (de) | 1971-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2061854A1 (de) | Speicher aus Schieberegistern | |
DE19882486B4 (de) | Synchroner, nicht-flüchtiger Seitenmodus-Speicher | |
DE3909896C2 (de) | ||
DE2617408B2 (de) | Speichermodul für ein Datenverarbeitungsgerät mit Speicherhierarchie | |
DE2359178A1 (de) | Speicheranordnung | |
DE19647828A1 (de) | Synchron-Halbleiterspeichervorrichtung mit leicht steuerbarem Autovorladebetrieb | |
DE2331589A1 (de) | Datenverarbeitungsanordnung | |
DE2746064A1 (de) | Datenspeicher mit auffrischung | |
DE2448212A1 (de) | Asynchrone sammelleitung zur selbstbestimmten kommunikation zwischen mutterrechnergeraeten und tochtergeraeten | |
DE2928488A1 (de) | Speicher-subsystem | |
DE2703578A1 (de) | Videospeicher | |
DE3123382C2 (de) | Verfahren und Einrichtung zum Übertragen von Daten in einem Mehrprozessorsystem | |
DE2905676A1 (de) | Integrierte schaltung mit einem einzigen chip | |
DE3911721C2 (de) | ||
DE19738893A1 (de) | Schaltsignalgenerator und diesen verwendendes, synchrones SRAM | |
DE1909477A1 (de) | Speichersteueranlage fuer ein Multiprogramm-Datenverarbeitungssystem | |
DE1524111B2 (de) | Elektronische Datenverarbeitungsanlage | |
DE2630950A1 (de) | Magnetblasenspeicheranordnung | |
DE1922304A1 (de) | Datenspeichersteuergeraet | |
DE1201586B (de) | Programmgesteuerte Daten-Auswertmaschine | |
EP0350016B1 (de) | Verfahren und Einrichtung zum Duplizieren des Inhalts von Datenträgern | |
DE3842517A1 (de) | Pipeline-datenverarbeitungssystem | |
CH495584A (de) | Datenverarbeitungsanlage | |
DE2110458C3 (de) | Speicheranordnung in einem datenverarbeitenden System | |
DE102011081438A1 (de) | Modifizierte Leseoperation für einen nichtflüchtigen Speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |