DE2061854B2 - Speicher aus Schieberegistern - Google Patents

Speicher aus Schieberegistern

Info

Publication number
DE2061854B2
DE2061854B2 DE2061854A DE2061854A DE2061854B2 DE 2061854 B2 DE2061854 B2 DE 2061854B2 DE 2061854 A DE2061854 A DE 2061854A DE 2061854 A DE2061854 A DE 2061854A DE 2061854 B2 DE2061854 B2 DE 2061854B2
Authority
DE
Germany
Prior art keywords
memory
address
data
timer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2061854A
Other languages
English (en)
Other versions
DE2061854C3 (de
DE2061854A1 (de
Inventor
William Francis Poughkeepsie N.Y. Beausoleil
Fred Alexander San Jose Calif. Ordemann Jun.
Wilbur David Poughkeepsie N.Y. Pricer
Norbert George Essex Junction Vt. Vogl Jun.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2061854A1 publication Critical patent/DE2061854A1/de
Publication of DE2061854B2 publication Critical patent/DE2061854B2/de
Application granted granted Critical
Publication of DE2061854C3 publication Critical patent/DE2061854C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/188Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60WCONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W2510/00Input parameters relating to a particular sub-units
    • B60W2510/24Energy storage means
    • B60W2510/242Energy storage means for electrical energy
    • B60W2510/244Charge state
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60WCONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W2710/00Output or target parameters relating to a particular sub-units
    • B60W2710/08Electric propulsion units
    • B60W2710/081Speed
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60WCONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W2710/00Output or target parameters relating to a particular sub-units
    • B60W2710/08Electric propulsion units
    • B60W2710/083Torque

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Complex Calculations (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Image Input (AREA)
  • Shift Register Type Memory (AREA)
  • Communication Control (AREA)

Description

Die Erfindung bezieht sich auf einen Speicher aus Schieberegistern, mit einer dem Speicher für den Datenzugriff übertragenen, die Lage des Schieberegisters im Speicher und des Wortes innerhalb des Schieberegisters kennzeichnenden Positionsadresse.
So Das Gesamt-Leistungsverhalten von Datenverarbei -rungssystemen wird durch den verbesserten Zugriff zu System-Residenz-Programmen, d. h. den am häufigsten verwendeten Operations-Systemprogrammen, sehr verbessert. Gegenwärtig sind die populärsten Vorrichtungen zum Speichern von System-Residenz-Programmen die Direkt-Zugriff-Speichervorrichtungen wie Platten oder Trommeln. Dies sind mechanische Vorrichtungen, und sie sind bis zu ihren physischen Grenzen getrieben worden, um den System-
durchsatz zu erhöhen. Die schnellste der mechanischen Zugriffsvorrichtungen kann innerhalb von Millisekunden den Zugriff zu Daten erlangen. Der langsamste Direkt-Zugriff-Kernspeicher hoher Kapazität arbeitet in Zehnern von Mikrosekunden, wobei er eine große Zugriffs-Zeitlücke läßt.
Magnetische Kernspeicher mit Schnellzugriff haben den Vorteil, daß sie keinen Datenverlust durch Überschreiben von Daten haben können, d. h., der Daten-
3 4
zugriff von einem Speicher erfolgt auf einer Bedarfs- rende, mit einer Steuereinheit verbundene Leitung basis durch den Verwender durch sequentielles geschaltet ist und über eine Ausgangsleitung einer Adressieren der Speicherstellen mit der augenblick- UND-Schaltung anzeigt, wenn das rotierende Speicherlichen Übertragungsgescliwindigkoit des die Daten »Jement die vorgegebene Wortpositionsadresse erreicht verwendenden Gerätes. Bei mechanischen Speichei- 5 hat und damit die Fortschaltung durch Abschalten vorrichtungen müssen jedoch, nachdem die Vorrich- der Zeittsber-Schaltung unterbricht und daß die tung einmal in Bewegung gesetzt ist. sämtSche an Steuereinheit die Übertragung des die Angabe der dem Adreßwort gespeicherten Daten gelesen werden, Lage des Schieberegisters im Speicher enthaltenden und es suaß Vorsorge getroffen werden, die Daten zu Teils der Positionsadresse über eine Leitung und X-puffern, wenn eine Änderung in der Übertragungs- io und Y-Decodierer und Treiber in den Speicher steuert, geschwindigkeit notwendig ist. Bei sequentiellen Zu- Damit werden die Vorteile eines Großspeichers griffsvorrichtungen, wie Platten und Trommeln, muß mit niedriger Zugriffszeit und verbesserter Leistung die Vorrichtung, nachdem ihr einmal eine Adresse erzielt, letzteres infolge der Tatsache, daß kein Datenpräsentiert wurde, mit einer festen Geschwindigkeit verlust durch Überschreiben von Daten mehr aufso lange umtaufen, bis die gewünschte Adresse den 15 treten und die augenblickliche Datenübertragungs-Lese-Schreibkopf erreicht. Das Ergebnis sind lange geschwindigkeit variiert werden kann.
Latenzperioden bzw. Wartezeiten, während denen Gemäß einer Weiterbildung der Erfindung sind die keine Daten übertragen werden, wodurch die Steuer- elektronisch rorierbaren Speicherelemente Halbleiter, schaltungen so lange lahm gelegt werden, bis die deren darin gespeicherte Daten periodisch regeneriert Daten erreicht sind. ao werden müssen.
Speicher, die bipolare Vorrichtungen unter Ver- Dann sind gemäß einer Weiterbildung der Erfin-
wendung von Festkörpern verwenden, bieten zwar dung die elektronisch rotierbaren Speicherelemente
einen Direktzugriffspeicher von höherer Geschwindig- zu einem dynamischen Schieberegister verbundene
kek als mechanische Vorrichtungen und geringerer Feldeffekttransistoren, in welche Daten durch Laden
Geschwindigkeit als Magnetkerne, sind jedoch für ein 35 und Entladen der Siieukapazität ein- und ausgespei-
Großspeichersystem kostspielig. chert werden.
Aus dem USA.-Patent 3 051 929 ist ein Schiebe- Ferner sind gemäß einer Weiterbildung der Erfinregister bekannt, welches eine Anzahl Stuten hat, die dung der Oszillator und die Zeitgeber-Schaltung zur in eine Vielzahl von Abschnitten unterteilt sind, deren periodischen Regenerierung der elektronisch rotierjeder unabhängig mit einer von zwei Verschiebe- 3° baren Speicherelemente über eine UND-Schaltung geschwindigkeiten arbeiten kann. Diese beiden Ge- mit einem Zeitgeber-Synchronisier-Zähler verbunden, schwindigkeiten entsprechen der Eingabe- und der dessen Ausgang über einen Impulsformer und eine Ausgabegeschwindigkeit und werden abwechselnd UND-Schaltung einen Umlaufenden Allgemeinen derart von den Abschnitten des Schieberegisters be- Adreßzähler über eine Leitung steuert,
nutzt, daß die Anordnung Information mit der Ein- 35 Weiterhin ist gemäß eineT Weiterbildung der Erfingabegeschwindigkeit empfängt und mit der Ausgabe dung die Leitung LSC TRIG über eine Triggerschalgeschwindigkeit rücküberträgt. tung, UND-Schaltungen, eine Leitung HSC TRIG
Die USA.-Patentschrift 3 117 307 hat zwei Zeit- und eine ODER-Schaltung mit dem Umlaufenden
geberschaltungen unterschiedlicher Geschwindigkeit. Spezifischen Adreßzähler verbunden, wodurch die
Eine synchronisiert den Takt der Eingabedaten mit 40 elektronische Rotation der ausgewählten Speicher-
dem Eingabe-Schieberegister und die andere das Aus- elemente und die Fortschaltung des Umlaufenden
gabe-Schieberegister mit dem Takt der Ausgabedaten. Spezifischen Adreßzählers während der Regenerier-
Weiterhin ist aus dem USA.-Patent 3 135 947 eine zeit unterdrückt wird.
Einrichtung zum Umwandeln des Bit-Taktes digitaler Weiterh.n gibt gemäß einer Weiterbildung der ErDaten bekannt. Es verwendet eine Vielzahl von 45 findung der Umlaufende Allgemeine Adreßzähler die Schieberegistern, die sequentiell betrieben werden, elektronische Position der von den Decodierern nicht um jedes Eingabezeichen nacheinander zu den angewählten Speicherelemente unabhängig von dem Schieberegistern durch einen Ladezähler zu über- die elektronische Position der angewählten Speichertragen, der mit der Bitgeschwindigkeit der Eingabe- elemente enthaltenden Umlaufenden Spezifischen daten arbeitet. Das Entladen wird unter der Steuerung 50 Adreßzähler an.
eines Entlade-Bitzählers mit einer unterschiedlichen Weiterhin besteht gemäß einer Weiterbildung der
Bitgeschwindigkeit betrieben. Erfindung die Zeitgeber-Schaltung zur periodischen
Diese Einrichtungen haben jedoch den Nachteil, Regenerierung der elektronisch rotierbaren Speicherdaß sie relativ langsam sind und nur eine niedrige elemente aus von einem langsamen Zeitgeber-Trigger-Leistung aufweisen. 55 impuh gesteuerten Triggern zui Erstellung langsamer
Der Erfindung liegt daher die Aufgabe zugrunde Ausgaagsimpulse auf Phasenleitungen für die peri-
einen Großspeicher mit niedriger Zugriffszeit und odische Regenerierung der gespeicherten Daten und
verbesserter Leistung herzustellen. aus ve η einem schnellen Zeitgeber-Triggerimpuls ge-
Diese Aufgabe wird dadurch gelöst, daß die steueren Impulsformern und einer Verzögerungs-
Speicherelemente der Schieberegister im Speicher 60 schaltung zur Erstellung schneller Ausgangsimpulse
unter der Steuerung einer von einem Oszillator ge- auf den Phasenleitungen für das elektronische Rotie-
takteten Zeitgeberschaltung elektronisch rotierbar ren der Speicherelemente bei hoher Geschwindigkeit
sind, daß ein Umlaufender Spezifischer Adreßzähler beim "Datenzugriff, und die schnelle Zeitgeber-Schal-
mit der Zeitgeberschaltung verbunden ist und die tung wird nach Beendigung des Regeneriervorgangs
elektronische Position des rotierenden Speicher- 65 über eine UND-Schaltung gesperrt,
elementes angibt, daß ein Vergleicher über einen Dann ist gemäß einer Weiterbildung der Erfindung
Schalter · zwischen den Umlaufenden Spezifischen der Speicher in integrierter Technik hergestellt.
Adreßzähler und eine die Wortpositionsadresse füh- Schließlich sind gemäß einer Weiterbildung der
5 6
Erfindung die Speicherebenen in Modular-Bauweise keit, eine Vielzahl von Bits zu speichern, z.B. 256 Bits,
auf integrierten Schaltungskarten ausgeführt mit in Jedes Schieberegister kann so geschoben werden, daß
Spalten und Zeilen angeordneten Moduln, wobei diese Bits am Ausgang des Schieberegisters in einer
jedes Modul aus mehreren Plättchen und jedes Platt- seriellen Art dargeboten werden. Jedes Schieberegister
chen aus einer Vielzahl von elektronisch rotierbaren 5 repräsentiert eine Bitposition eines Parallelwortes, das
Speicherelementen besteht, und auf der Karte sind aus einer Vielzahl von Bits besteht. Schieberegister
X- und Y-Koordinaten-Leitungen zur Auswahl eines sind in einer Speicherebene in Spalten und Reihen
Moduls auf der Karte, eines Plättchens auf dem angeordnet, wobei jedesmal ein Schieberegister pro
Modul und mindestens eines elektronisch rotierbaren Ebene durch Erregen von X- und Y-Koordinaten
Speicherelementes auf dem Plättchen mit zugehörigen io gewählt wird, um dadurch das Schieberegister am
Treibern und Leseverstärkern mit ihren Leitungen Schnittpunkt der erregten Koordinaten zu wählen,
angeordnet. Jede Ebene stellt somit eine Bitposition des Parallel-
Damit werden die Vorteile einer sequentiellen Zu- Wortes dar. Wenn also die Koordinaten Xn und Yn
griffsmöglichkeit ohne elektromechanische Eigen- gewählt werden, so wählen sie das Schieberegister N
schäften und mit veränderlicher augenblicklicher 15 auf der ersten Ebene (das erste Bit des Wortes), das
Datenübertragungsgeschwindigkeit, einer Vermeidung Schieberegister N auf der zweiten Ebene (die zweite
von Datenverlusten durch Überschreiben von Daten, Bitposition des Wortes) usw.
einer synchronen Datenübertragung, die es einer Es sind Zeitgeberschaltungen zum Schieben der
äußeren Datenquelle erlaubt, sich bei blockweiser Schieberegister und zum Weiterschalten eines Adreß-
Datenübertragung einzuriegeln, wobei keine zusatz- 20 Zählers vorgesehen, der eine Zählung der stattgefun-
liche Rotation zwischen den Blöcken besteht, weil denen Anzahl von Schiebevorgängen durchführt, um
die Vorrichtung elektronisch statt mechanisch ist, des auf diese Weise eine Adresse des Wortes zu liefern,
parallelen Auslesens von Worten infolge der im das jeweils am Ausgang der gewählten Schieberegister
Gleichtakt elektronisch ablaufenden Rotation syn- erscheint.
chron mit der Arbeitsgeschwindigkeit des Geräts, zu 25 Um ein bestimmtes Wort aus dem Speicher abzuwelchem die Daten übertragen werden, wodurch lesen, wird dem Speicher eine Positionsadresse vor-Puffern der Daten vei mieden wird und schließlich gelegt, die genügend Information zur Kennzeichnung einer im Zuge fortschreitender Miniaturisierung der der Schieberegister und des Wortes innerhalb der Bauelemente und Baugruppen angestrebten, möglichst Schieberegister enthält. Der ranghöchste Teil der hohen Packungsdichte erreicht. 3° Positionsadresse wird den X- und Y-Decodierern Die Erfindung wird an Hand der Zeichnungen im vorgelegt, in denen die Adresse zu dem Zweck einzelnen erläutert. Es zeigt decodiert wird, eine ^-Koordinate und eine Y-Ko-F i g. 1 ein Blockschema einer Hilfsspeichereinheit, Ordinate zu wählen. Das Schieberegister am Schnittin der die Erfindung verkörpert ist, punkt der erregten X- und Y-Koordinaten enthält das F i g. 2 eine Blockschema-Zeichnung einer Schal- 35 gewünschte Wort. Der rangniedrige Teil der Positungstafel auf einer Kartengruppe in dem in F i g. 1 tionsadresse enthält die Information zur Kennzeichgezeigten Speicher, nung der Wortposition innerhalb des Schieberegisters. Fig. 3 ein eingehenderes Blockschema der Zeit- Diese Information wird an einen Vergleicher gegeben, geberschaltung in der in F i g. 1 gezeigten Speicher- Die durch die X- und Y-Koordinaten gewählten einheit, 4° Schieberegister werden mit hoher Geschwindigkeit F i g. 4 ein Blockschema mit einer eingehenderen mittels der Zeitgeberschaltung geschoben, und eine Darstellung eines der Schieberegister einer Matrix Zählung der Position der Schieberegister wird durch von Schieberegistern, wie sie in F i g. 2 gezeigt sind, den Adreßzähler durchgeführt. Wenn die gewählten F i g. 5 ein Blockschema mit einer eingehenderen Schieberegister bis zu dem Punkt geschoben wurden, Darstellung der Logikschaltungen der Steuereinheit 45 wo die Inhalte des Adreßzählers dem Inhalt der Wortder Fig. 1, positionsadresse geich sind, wurde das gewünschte F i g. 6 ein Blockschema mit einer eingehenderen Wort innerhalb der Schieberegister erreicht, und ein Darstellung der übrigen Steuerschaltungen der Steuer- Übereinstimmungssignal zeigt diese Tatsache einer einheit der F i g. 1, Steuerschaltung an. Die mit hoher Geschwindigkeit F i g. 7 ein Zeitgabediagramm mit Veranschau- 5° durchgeführte Schiebeoperation wird gestoppt, und lichung einer typischen Arbeitsweise der Speicherein- das Datenwort wird aus dem Speicher ausgelesen, heit der F i g. 1, Wird das nächste Wort in der Reihenfolge gewünscht, F i g. 8 ein Beispiel einer typischen Operations- so wird nur der Wortpositions-Adreßteil der Posifolge der Adreßzähler und tionsadresse erhöht, um dadurch die Schieberegister Fig. 9 eine Flußtabelle einer typischenDatenüber- 55 um eine weitere Position zu schieben, damit das tragungsoperation. nächste Wort vom Speicher gelesen wird.
Kurz gesagt enthält eine Ausführungsform der Er- In einer mehr spezifischen Anwendungsform dei
findung einen aus Schieberegistern aufgebauten Groß- Erfindung werden Isoliert-Tor-Feideffektttansistoren
speicher, angeordnet in einer dreidimensionalen in einer Schieberegisteranordnung derart verwendet
Speichermatrix. Der Speicher vereint die Attribute 60 daß Information innerhalb des Schieberegisters seriell
einer Direktzugriff-Speichervorrichtung, in welcher mit Hilfe von Kondensatoren zwischen den Stufet
der Zugriff zu jeder Speicherstelle direkt erlangt wer- des Schieberegisters gespeichert wird. Da den Kon·
den kann, ohne Rücksicht auf ihre physische Position densatoren eine bestimmte Abklingzeit eigen ist
relativ zu vorher angezogener Information, und gehen die darin gespeicherten Daten schließlich ver
andererseits die Attribute von Sequentiellzugriff- 65 loren, wenn nicht die Information periodisch regene
Speichervorrichtungen, in denen Information sequen- riert wird. Die Regeneration wird durch Schieben de
tiell erfaßt werden muß. Inhalts des Schieberegisters um eine Bitposition vo
Jedes Schieberegister in der Matrix hat die Fähig- dem Zeitpunkt bewirkt, in welchem die darin ge
speicherten Daten bis zu einem Grad vergangen sind, in dem sie nicht langer nutzbar sind. Der Ausgang des Schieberegisters wird zu seinem Eingang rückgekoppelt, so daß die information fortlaufend regeneriert werden kann, falls erforderlich. Der Regenerations-Schiebctakt ist sehr viel langsamer als die Geschwindigkeit, mit welcher die Daten für Lese- und Schreibzweckc normal geschoben werden. Aus diesem Grunde ist ein sehr langsamer Zeitgeber vorgesehen, der periodisch in sehr geringem Tempo einen Impuls erzeugt, um alle Schieberegister innerhalb des Aufbaues zu schieber, (unabhängig davon, ob sie durch die Adreßdecodierer zum Lesen und Schreiben gewählt werden), damit auf diese Weise die darin gespeicherten Daten periodisch regeneriert werden.
Wenn vom Speicher kein Gebrauch gemacht wird, regeneriert der Langsam-Zeitgeber sämtliche Schieberegister periodisch mit langsamer Geschwindigkeit. Ein Umlaufender Allgemeiner Adreßzähler ist vorgesehen, um laufend die relative Position sämtlicher Schieberegister innerhalb des Aufbaues zu verfolgen. Infolgedessen werden sämtliche Schieberegister in ihrem Ruhe- oder nicht gewählten Zustand im Gleichtakt periodisch regeneriert, und alle Schieberegister sind in der durch den Umlaufenden Allgemeinen Adreßzähler angezeigten Position. Zum Lesen oder Schreiben von Daten erregen die Adreßmittel mindestens eine Y- und mindestens eine .Y-Koordtnate, um auf diese Weise am Schnittpunkt derselben Schieberegister in jeder Speicherebene zu wählen. Die gewählten Schieberegister werden unter der Steuerung eines mit hoher Geschwindigkeit laufenden Zeitgebers geschoben, und die Position der besonderen gewählten Schieberegister wird durch einen Umlaufenden Spezifischen Adreßzähler aufrechterhalten, der im Gleichtakt mit den Schieberegistern weitergeschaltet wird. Die Wortpositionsadresse, welche die gewünschte Datenadresse anzeigt, wird in einem Vergleicher mit dem Umlaufenden Spezifischen Adreßzähler verglichen. Wenn eine Übereinstimmung eintritt, ist die Wortposition für die Lese- und Schreibschaltungen verfügbar.
Jedesmal, wenn die langsam arbeitenden Regene rationsschaltungen anzeigen, daß sämtliche Schieberegister regeneriert werden müssen, wird die schnelle Schiebeoperation unterbrochen, und die langsamen Zeitgeberschaltungen schieben sämtliche Schieberegister im Gleichtakt. Gleichzeitig werden der Umlaufende Allgemeine Adreßzähler sowie der Umlaufende Spezifische Adreßzähler geschoben. Die schnellaufenden Schaltungen dürfen dann wieder die Steuerung über die Speicherschaltung übernehmen.
Nachdem von einem gewählten Schieberegister 256 Bits ausgelesen wurden, werden die gewählten Schieberegister mit hoher Geschwindigkeit so lange geschoben, bis sie bei der gleichen Adresse sind (wie durch den Umlaufenden Allgemeinen Adreßzähler angezeigt) wie alle anderen Schieberegister in der Anordnung.
Nach F i g. 1 enthält die Hilfsspeichereinheit einen Speicher 100, X- und Y-Adreßdecodierer 101 und 102, eine Steuereinheit 103 zur Verknüpfung des Speichers 100 mit einer Eingabe-Ausgabe-Schnittstelle und eine Zeitgeberschaltung 104.
Der Speicher 100 besteht aus einer Vielzahl von Schaltungskarten, von denen eine in F i g. 2 gezeigt ist. In einem typischen Speicher befinden sich beispielsweise 128 Karten zum Speichern von Daten, neun Karten für Fehlerkorrekturschaltungen (ECC), vier Reservekarten und vier Sleuerkarten.
Nach Fig. 2 enthält jede Karte 16 Moduln. Jeder Modul enthält vier Schaltungsplättchcn. Auf jedem Plättchen befinden sich 1024 Speicherzellen, aufgeteilt in je vier Feldeffekttransistor-Schieberegister mit je 256 Bits. Auf jeder Karte sind X- und Y-Wählleitungen X0 bis AT15 und Y0 bis Y15 vorgesehen, durch sämtliche Karten im Speicher in Parallelschaltung verbunden. Wenn aiso Xn und Yn erregt werden, wird das n-te Schieberegister auf jeder Karte im Speicher erregt. Zum Treiben der Zeitgeberleitungen LSC-(Langsam-Zeitgeber), der Phasenleitungtn Φ1 und Φ 2 für die Erregung der Schieberegister, einer Schreibleitung zum Erregen der Schieberegisterschaltung zum Schreiben, zum Treiben einer Daten-Ein-Leitung zum Übertragen von Daten in das Schieberegister und zum Treiben einer Daten-Aus-Leitung zum Auslesen der Daten aus dem Schiebe-
zo register sind Treiberschaltungen vorgesehen. Diese Leitungen werden mit Bezug auf die F i g. 4 näher beschrieben.
In F i g. 4 wird ein Schieberegister gezeigt. Das Schieberegister 400 möge eines aus einer Anzahl von bekannten dynamischen Schieberegistern für den Datenumlauf sein. Die Einzelheiten eines derartigen Schieberegisters werden beschrieben auf S. 81 eines Artikels von R. L. Petritz mit dem Titel »Cumnt Status of Large Scale Integration Technology« (Gegenwärtiger Stand der umfassenden Integrationstechnologie), veröffentlicht in den 1967 Proceedings of the Fall Joint Computer Conference. Das Schieberegister enthält Feldeffekttransistoren (FET), angeordnet zum Schieben durch die Anlieferung von vier Phasen: Φ1, 4>1S, Φ2 und 4>2S an die Eingänge der Schaltung 400. In der Regenerationsarbeitsweise oder der Lesearbeitsweise wird der Schieberegisterausgang über die Rückkopplungsleitung 401 durch das UND-Glied 402 und das ODER-Glied 403 auf den Eingang des Schieberegisters 400 zurückgekoppelt. Wenn gewünscht wird, Information vom Schieberegister zu lesen, wird das UND-Glied 404 durch die X- und Y-Wählleitungen erregt, damit die Daten am Ausgang 401 auf die Daten-Aus-Leitung geleitet werden, ohne den Inhalt des Schieberegisters zu verändern. Der Inhalt des Schieberegisters wird durch Erregen der vier PhaserHeitungen kontinuierlich verschoben.
Wenn gewünscht wird, Information in das Schieberegister einzuschreiben, wird die Schreibleitung erregt, wodurch das UND-Glied 405 erregt wird, das seinerseits das UND-Ghed 406 erregt, damit Daten auf der Daten-Ein-Leitung in das ODER-Glied 403 geleitet werden. Mittels des Inverters 407 wird die Rückkopplungsleitung 401 durch Sperrung daran gehindert, irgendeine Wirkung auf den Inhalt des Schieberegisters auszuüben.
Weil die Information in einem FET-Schieberegistsr »flüchtig« ist, d. h. weil sie wegen des Verfalls der Ladungen im kapazitiven Speicher innerhalb des Schieberegisters abgeschwächt wird unc nach einem gewissen Zeitraum schließlich verlorengeht, muß die Information auf einer regulären Basis regeneriert oder geschoben werden. Dies geschieh· durch Erregen des Langsam-Zeitgebers und dei LSC-Leitung; durch die ODER-SchaiUingcr. 408 unc 409 bewirkt diese, daß die Φ1- und Φ2~Ί^\ΐαη^ει durch die UND-Glieder 410, 411 auf die Schiebe
tna eoi λκ
9 10
register geleitet werden, um dadurch einen Schiebe- mit der daraus resultierenden Bereitstellung von Im-
vorgang zu verursachen. Die WC-Leitung wird aus- pulsen auf der Schnell-Zeitgeber-Triggerleitung HSC
führlicher und in bezug auf die Zeitgcber-Schaltun- TRIG, die einerseits die Zeitgeberkreise 104 treibt
gen der Fig. 3 beschrieben. Mittels der ODER- und andererseits durch das ODER-Glied 120 den
Glieder 408 und 409 schiebt der Langsam-Zeitgeber 5 Umlaufenden Spezifischen Adreßzähler 111 weiter-
das Schieberegister ohne Rücksicht darauf, ob die schaltet. Die Schieberegisterstellen-Sammelleitung
X- und Y-Koordinatenleitungen erregt sind. erregt die Λ1- und Y-uecodierertreiber 101 und 102.
Nach Fig. 1 liefert ein 1-MHz-Oszillator 105 den Der X-Decodierer wählt eine der 16-AT-Leitungen, grundsätzlichen Schalttakt für die Speichereinheit. und der Y-Decodierer wählt eine der 16-Y-Leitun-Der Ausgang des Oszillators treibt ein UND-Glied io gen. Die Schieberegister am Schnittpunkt der erreg-106, das einen binären Zeitgeber-Synchronisations- ten Leitungen wenden gewählt und werden unter der zähler 107 treibt. Der Zähler zählt h\z 128 Mikro- Steuerung des schnellen Zeitgeber-Triggerimpulses Sekunden, um die Regeneration der Schieberegister durch die Ψ-1- und Φ-2-Leitungen 120 und 121 mit nach je 128 Mikrosekunden zu ermöglichen. Der hoher Geschwindigkeit getrieben. Die gewählten Ausgang des Zeitgebers treibt einen Impulsformer 15 Schieberegister werden geschoben, und synchron da-108, dessen Ausgang durch den 1-MHz-Oszillator mit wird der Umlaufende Spezinsche Adreßzähler am UND-Glied 109 so wei<ergeschaltct wird, daß 111 geschoben, um dadurch eine Anzeige hinsichtein Antrieb für den Umlaufenden Allgemeinen lieh des Platzes der gewählten Schieberegister auf-Adreßzähler 110 und den Umlaufenden Spezifischen rechtzuerhalten. Wenn die Schieberegister die Adreßzähler 111 bereitgestellt wird In der nicht ge- 20 Adresse erreichen, die der Adresse auf der Wortwählten Arbeitsweise, d.h., wenn der Speicher 100 positions-Adreßleitvng 118 entspricht, fällt die nicht zum Lesen oder Schreiben gewählt ist, werden Übercinstimmungs-Leitung 116 ab, wodurch di<* Leider Umlaufende Allgemeine Adreßzähler 110 und tun^sfähigkeit der schnellen Zeitgeber-Triggerleitung der Umlaufende Spezifische Adreßzähler 111 durch durch dis Sperrung des UND-Gliedes 117 unterden Triggerausgang 112 des Langsam-Zeitgebers 25 bunden wird.
synchron getrieben. Die Wählleirung 115 ist negativ, Im allgemeinen findet sequentielles Adressieren wodurch der Schalter 113 derart aberregt wird, daß statt, und infolgedessen erregt die Steuereinheit die der Ausgang des Umlaufenden Allgemeinen Adreß- Halten-Leitung 119 zur schnellen Zeitgeber-Schalzählers 110 dem Vergleicher 114 vorgelegt wird, *ung, wodurch die Wahl bei der letzten Adresse geworin dieser Ausgang mit dem Umlaufenden Spezi- 30 stoppt wird; denn bis zu 128 Mikrosekunden führt fischen Adreßzähler 111 verglichen wird. Da die der langsame Zeitgeber keine Weiterschaltung der Zähler 110 nnd 111 synchron laufen, bleibt die Adresse durch. Wenn die nächste sequentielle Adresse Übereinstimmungs-Leitung 116 negativ. erhalten wird, wird die nächste Wortpositicnxadresse
Der Ausgang des Impulsformers 108 wird inver- auf die Wortpositionsleitung 118 gegeben, und die
tiert und treibt ein UND-Glied 117. Der Ausgang 35 Halten-Leitung 119 wird freigegeben. Wenn in der
des UND-Gliedes 106 treibt auch das UND-Glied Zwischenzeit keine langsamen Zeitgeber-Impulse auf-
117. Die Übereinstimmungs-Leitung und die Halten- treten, ist nur ein schneller Zeitgeberimpuls notwen-
Leitung (weiter unten beschrieben) bewirken die Tor- dig, um den umlaufenden Spezifischen Adreßzähler
steuerung des UND-Gliedes 117. Der Ausgang des und das gewählte Schieberegister bis zur nächsten
UND-Gliedes 117 ist die Schnell-Zeitgeber-Trigger- 4° sequentiellen WortpositionsadreEse zu bringen. Wenn
leitung, die im erregten Zustand den Schnell-Zeit- jedoch ein langsamer Zeitgeber-Impuls auftrat, wer-
geber der F i g. 3 dazu veranlaßt, Impulse auf die den alle Schieberegister einschließlich der gewählten
Φ-1- und Φ-2-Leitungen zu geben, um gewählte Schieberegister um eine Adreßposition erhöht wor-
Schieberegister mit hoher Geschwindigkeit zu den sein, und aus diesem Grunde werden keine
schieben. 45 schnellen Zeitgeberimpulse durchgelassen, und das
Wenn der Speicher nicht gewählt ist, werden die nächste Wort wird in die Steuereinheit eingelesen,
folgenden Einheiten durch die Langsam-Zeitgeber- Wenn die gewünschte Anzahl von Worten gelesen
Ausgangsleitunf, 112 im Gleichtakt weitergeschaltet: oder geschrieben wurde, wird die Auswählleitung
der Umlaufende Allgemeine Adreßzähler 110, der 115 abgeschaltet, und dadurch wird der Umlaufende
eine Anzeige der Position aller nicht gewählten 50 Allgemeine Adreßzählerausgang zum Vergleicher 114
Register liefert, und der Umlaufende Spezifische zurückgeschaltet. Nun stimmt der Umlaufende Allge-
Adreßzähler 111, der eine Anzeige der Position nur meine Adreßzähler nicht mit dem Umlaufenden Spe-
der gewählten Register gjbt. Um eine bestimmte zifischen Adreßzähler 111 überein, und die Überein
Wortpositionsadresse zu wählen, präsentiert die stimmung-Leitung 116 wird deshalb erregt Dadurch
Steuereinheit 103 die gewählte Schieberegister- 55 kann der Ausgang des 1-MHz-Oszillators durch das
anzeige auf der Schieberegisterstelle-Sanimelleitung, UND-Glied 117 durchgeschaltet werden, um dadurch
und die Wortadresse auf der Wortpositions-Adreß- die gewählten Schieberegister mit hoher Geschwindig-
sammelleitung 118, und sie erregt auch die Aus- keit weiterzuschalten, bis sie wieder synchron mit
wählleitung 115. Durch die Wirkung des Schahers allen nicht gewählten Schieberegistern laufen, wie
113 wird der Umlaufende Allgemeine Adreßzähler 60 durch einen Übereinstimmungs-Zustand zwischen
110 abgewählt, und die Wortpositionsadresse 118 dem Umlaufenden Allgemeinen Adreßzähler 110 und
wird dem Vergleicher 114 vorgelegt. Angenommen, dem Umlaufenden Spezifischen Adreßzähler 111 an-
daß sich die Wortpositionsadresse vom Inhalt des gezeigt wird. Sowie ein Übereinstimmungs-Zustand
Umlaufenden Spezifischen Adreßzählers unterschei- vorliegt, bewirkt die Steuereinheit die Abschaltung
det, wird die Leitung Übereinstimmung Ü6 an. Die 65 der Schieberegister-Stelle-Sammelleitung, um dadurch
Steuereinheit 103 hält die Halten-Leitung 119 posi- das Schieberegister im Speicher 100 abzuwälzen,
tiv. Dadurch kann der Ausgang des 1-MHz-Oszilla- Die Zeitgeberschaltung 104 wird ausführlicher in
tors 105 durch das UND-Glied 117 geleitet werden, der Fi g. 3 gezeigt. Der Ausgang des I -MHz-OszUla-
11 12
tors treibt ein UND-Glied 301. Der ändert 2;weig Adresse 102 und endend mit der Adresse 111. Urdes UND-Gliedes wird durch den langsamen Zeit- sprünglich sind der Spezifische Adreßzähler und der geber 302 erzeugt, der immer dann eingeschaltet Allgemeine Adreßzähler bei derselben Adresse, beiwird, wenn die LSC-TÄ/G-Leitung erregt wird. Alle spielsweise 40.1. Alle 128 Mikrosekunden schiebt der 128 Mikrosekunden gibt der Zeitgebersynchronzähler 5 langsame Zeitgeber beide Zählet im Synchrongang 107 der Fig. 1 einen LSC-TRIG-lmpuia 113 ab, und alle Schieberegister zum Zweck der Regeneration welcher den langsamen Zeitgeber 302 der F i g. 3 an- der darin gespeicherten Information,
schaltet. Der Ausgang des langsamen Zeitgebers 302 Am Punkt 800 im Diagramm der F i g. 8 wird die erregte eine Sperr-Leitung, welche das UND-Glied Wählleitung positiv gemascht (die Hüte-Leitung ist 106 der F i g. 1 blockiert, um dadurch den Zeitgeber- io positiv), wodurch der schnelle Zeitgeber veranlaßt synchronzähler 107 während der Erzeugung der lang- wird, gewählte Schieberegister mit hoher Geschwinsamen Phasenimpulse zu stoppen. digkeit auf die gewünschte Adresse weiterzuschalten.
Die Ausgänge des langsamen Zeitgebers 303 ver- Die in unserem Beispiel auf die Wortpositionsadreß-
ursachen die Erzeugung von Taktimpulsen T0 bis T7, Sammelleitung gelegte gewünschte Adresse ist die
wie in Hen Taktschaltungen der Fig. 7 gezeigt. Ge- 15 Adresse 102. Der spezifische Adreßzähler wird
maß Fig. 7 geht die LSC-ΓΛ/G-Leitung nach 128 weitergeschaltet, bis er den Punkt 801 erreicht, an
Impulsen vom Zeitgebersynchronzähler ins Positive. welchem der Inhalt des spezifischen Adreßzählers
Dadurch wird die Spcrr-Leitung angeschaltet, die der gewünschten Adresse 102 entspricht. Die Steuer-
so lange positiv bleibt, bis der langsame Zeitgeber bis elemente schalten nun den spezifischen Adreßzähler
zur Zahlung T1 ausgezählt hat. 20 und die gewählten Schieberegister synchron fort, um
Wie aus F i g. 4 zu ersehen, erregt im Zeitpunkt T0 die zehn Worte zu lesen oder zu schreiben. Nachdem die LSC-Leiiung die ODER-Glieder 408 und 409 in zehn Worte synchron mit der verwendenden Vorrichsämtlichen Karten (ohne Rücksicht darauf, ob die tung übertragen wurden (Punkt 803 im Diagramm), X- und y-Leitungen für ein besonderes Schiebe- werden die gewählten Schieberegister wieder zum register erregt sind), um es dadurch den Impulsen der 25 Synchronlauf mit dem Allgmeinen Adreßzähler da-Phase I (Φ1) und der Phase 2 (Φ 2) zu ermöglichen, durch zurückgebracht, daß die Wählleiturg abgedie UND-Glieder 410 und 411 zu durchlaufen. Die schaltet wird, wodurch HSC TRIG veranlaßt wird, Impulse 701, 702 der Phase 1 und der Phase 2 in der die gewählten Schieberegister so lange zu schieben, F i g. 7 dauern länger als die Impulse 703, 704 der bis der Spezifische Adreßzähler mit dem Allgemeinen Phase 1 und Phase 2 des schnellen Zeitgebers, weil 30 Adreßzähler am Punkt 804 übereinstimmt. Im Beidie Energiebeschickung so vieler Schaltungen einen spiel der F i g. 8 wird dargestellt, daß ein langsamer längeren Impuls erfordert. Der langsame Zeitgeber Zeitgeber-Impuls am Punkt 80S stattfindet. An die-303a (Fig. 3) wird zur Zeit T0 eingeschaltet und im sem Punkt wird die schnelle Zeitgeber-Operation Zeitpunkt Te abgeschaltet, um dadurch die Impulse unterbrochen, während eine langsame Zeitgeber-701 und 702 (F i g. 7) einzusteuern. Die Impulse der 35 Schiebeoperation stattfindet. Dadurch wird der All-Phase 1 und Phase 2 für Langsam-Operation werden gemeine Adreßzähler auf die Adresse 402 geschoben, durch die Trigger 304, 305 (Fig. 3) gesteuert. Die Natürlich wird der spezifische Adreßzähler gleichfalls Ausgänge der Trigger 304 und 305 laufen durch die um eine Stelle geschoben, weil sämtliche Schiebe-ODER-Glieder 306 und 307, um dadurch die Φ-1- register einschließlich der gewählten geschoben wer- und Φ-2-Leitungen zu erregen. Da während der Ar- 40 den. Am Schluß der langsamen Zeitgeber-Operation beit des langsamen Zeitgebers die Sperr-Leitung er- findet wieder ein Übergang auf den schnellen Zeitregt ist, bleibt die //SC-lÄ/G-Leitung während der geber statt, der die Zurückstellung des Spezifischen Tätigkeit des langsamen Zeitgebers negativ. Adreßzählers zum Punkt 804 fortsetzt, wo der Spezi-
Während der Operationen des schnellen Zeitgebers fische Adreßzähler mit dem Allgemeinen Adreßzähtreibt die /iSC-TK/G-Leitung einen Impulsformer 45 ler übereinstimmt. Die schnelle Zeitgeber-Operation 309, der einen sehr schmalen Impuls (703 in F i g. 7) wird an diesem Punkt abgeschlossen, und der Spezierzeugt, der durch die ODER-Glieder 306 zur Φ-1- fische Adreßzähler wird unter Steuerung des langsamen Leitung verläuft. Der Ausgang des Impulsformers Zeitgebers alle 128 Mikrosekunden weitergeschaltet. 309 wird durch den Verzögerungskreis 310 ver- Die Steuereinheit 103 der Fig. 1 wird in den zögert und wird durch den Impulsformer 311 ge- 50 F i g. 5 und 6 eingehender gezeigt. Diese Steuereinheil formt, dessen Ausgang über das ODER-Glied 307 arbeitet unter der Steuerung eines Eingabe/Ausgabe läuft, um einen Impuls (704 in F i g. 7) auf der Φ-2- Datenkanals, der mit der Steuereinheit über eint Leitung zu erzeugen. Wenn der Umlaufende Spezifi- E/A-Schnittstelle 500 in Verbindung steht. Eint sehe Adreßzähler die gewünschte Adresse erreicht, solche Schnittstelle wird beispielsweise in dem USA.· wird der Pegel der Übereinstimmungs-Leitung abge- 55 Patent 3 336 582 gezeigt Diese Erfindung ist jedod senkt Da gewöhnlich sequentiell adressiert wird, nicht auf eine derartige Schnittstelle beschränkt. Beischaltet die Steuereinheit 103 das Signal Halten ab, spielsweise kann die Speichereinheit direkt über einei um dadurch die Wahl bei der letzten Adresse stillzu- integrierten Kanal mit eiaer Hauptspeicher-Schnitt legen. Wenn die nächste sequentielle Adresse emp- stelle zusammenarbeiten.
fangen wurde (beispielsweise durch Weiicrschalten 60 Die Auswähllogik und Folgesteuerungen 500 rea
des Positionsregisters), wird der Haltcvorgang frei- gieren auf — und erzeugen — E/A-Schnittstellen
gegeben. Kennzeichnungsleitungen der Art, wie sie in den
Fig. 8 zeigt ein Beispiel einer typischen Opera- obengenannten Patent beschrieben werden.
Wortposiüonsadreß-Sammelleitung 118 gelegte Wort- Die zentrale Verarbeitungsemheit steuert den Hufs
adresse willkürlich als 102 angenommen. Es sind speicher in einer Art ähnlich derjenigen, die rar di 72hn Worte zu übertragen, beginnend mit der Steuerung von E/A-Operationen beschrieben ward
13 14
in IBM System/360 Principles of Operation, IBM Dadurch wird die Adresse des HilfsSpeichers ge-Fenn59 888-4. Die Steuerelemente der Hilfsspeicher- steuert. Das Adressieren des Hauptspeichers wird einheit werden über die Schnittstelle von einem durch das Adreßfeld des Kanalbefehlsworts gesteuert. Patenkanal gesteuert Die Operationen auf dem Das Adressieren des Hauptspeichers wird durch das Dalenkanal werden durch ein CPU-Prugfaimn ein- 5 Adreßfeld des Kanalbefehlsworts gesteuert Das Zählgeleitet, das eine START E/A-Instruktion angibt feld des Kanalbefehlsworts enthält eine Zählung der Als Folge der Instruktion holt t'ch der Käoal das übertragenen Bytes. Wenn die Zählung des letzten Kanaladreßwori (CAW) von einem festen Speicher- Kanalbefehlsworts in einer Kette von Kanalbefehlsplatz im Hauptspeicher. Das Kanaladreßwort enthält Wörtern erschöpft ist, hört die Datenübermittlung die indirekte Adresse eines Platzes im Hauptspeicher, io auf, die Statusbedingungen für Kanalende und Vorvon welchem der Kanal sich der Reihe nach das richtungsende werden erzeugt, und es erfolgt eine erste Kanal-Befehlswort (CCW) holt Das CCW ist Programmunterbrechung.
eine Kanaünstruktion und bestimmt den auszufüh- Die Hilfsspeicher-Steuereinheit führt Lesen, Schrei-
renden Befehl und den Speicherbereich, zu dem oder ben, Steuerung, Abfühlen und Testen von E/A-Be-
von welchem die Daten zu übertragen sind. Die 15 fehlen aus. Befehle werden auf die Steuereinheit
WA-Operation kann die Übertragung von Daten unter Steuerung der E/A-Schnittstelle übertragen,
auf einen Speicherbereich einschließen, der einen Die Auswähllogik SOO (Fig. 5) erzeugt einen Lade-
durch ein Einzel-Kanalbefehlswort bezeichneten befehl, welcher das UND-Glied 507 erregt. Dadurch
Block von Datenworten umfaßt, oder die Übertra- wird der auf der Sammelleitung AUS empfangene
gung kann auf eine Anzahl von Blöcken von Spei- ao Befehl in den Befehlsdecodierer und das Register
cherbereichen stattfinden, die mittels kettender Kanal- 508 verbrach», leder Befehl führt die folgenden
adreßwörter zusammengekettet sind. Funktionen aus:
Zu jeder Datenübertragung gehören zwei Operan-
den. Der Hauptspeicheroperand ist einem Lese- oder Schreibbefehl
Schreibbcfehl zugeordnet, und sein Platz und sein as Der Schreibbefehl bewirkt, daß Daten vom durch Umfang sind durch einen Datenbereich definiert, der das Kanalbefehlswort bezeichneten Hauptspeicherdurch die Kanalbefehlswörter vorgeschrieben ist. Der Operandenfeld in das Hilfsspeicher-Operandenfeld Hilfsspeicher-Operand bezeichnet die Daten in der übertragen werden, das durch die Posiitionsadresse Hilfsspeichereinheit. Der Platz der Daten kann auch gekennzeichnet ist. Die Menge der Übertragenen explizit dadurch angegeben werden, daß eine Start- 30 Daten steht unter der Steuerung des Zählfeldes in adresse auf der Vorrichtung definiert wird, oder der Verbindung mit dem Kettendatenkennzeichen des Speicherplatz kann dadurch mittelbar angegeben sein. Kanalbefehlsworts,
daß die laufende HilfsSpeicheradresse der Vorrichtung als der Startpunkt verwendet wird. Die Länge Lesebefehl
des Hilfsspeicher-Operanden wird durch die Länge 35 Der Lesebefehl bewirkt, daß Daten vein dem durch des Hauptspeicher-Operanden bestimmt. Für beide die laufende Positionsadresse bezeichneten HilfsOperanden ist Schutz vorgesehen, wie in dem eben speicher-Operandenfeld zu dem durch das Kanalzitierten IBM System/360 Principles of Operation befehlswort bezeichneten Hauplspeicher-Operandenbeschrieben. feld übertragen werden. Wie beim Schreibbefehl steht
Die den Platz des Hilfsspeicher-Operanden vor- 40 die Menge der übertragenen Daten unter der Steueschreibende Information wird als die Position der rung des Zählfeldes in Verbindung mit dem Ketten-Hilfsspeicher-Steuereinheit bezeichnet. Die Positions- daten kennzeichen des Kanalbefehlswort!!,
adresse wird auf die Speichereinheit durch einen _ . ...
Steuerbefehl übertragen. Die Steuerinformation wird Meueroetem
durch die im Kanalbefehlswort enthaltene Daten- 45 Der Steuerbefehl senreibt einen vor vier Steueradresse bezeichnet, und di* Länge wird durch das befehlen vor: keine Operation, Position, Schützen Zählfeld des Kanalbefehlsworts bezeichnet. Zur Ein- und Schützen mit Schreibsperrung,
leitung der Positionierung der Hilfsspeicher-Steuer- Ein Steuerbefehl, der KEINE OPERATION voreinheit wird ein Steuerbefehl verwendet, der die Be- schreibt, bewirkt an der Hilfsspeichereinheit keinerlei fehls-»Position« vorschreibt und eine Start-Positions- 50 Aktion und verursacht ferner, daß keinu Daten Überadresse definiert. tragen werden. Die laufende Positionsadresse und die
Der Hauptspeicher-Operand wird direkt durch den Schutzadressen in der Hilfsspeichereinheit werden
Kanal gesteuert und wird durch die Kanalbefehlswor- nicht geändert.
ter vorgeschrieben. Der Hauptspeicher-Operanden- Ein Steuerbefehl mit der Vorschrift POSITION hat
bereich besteht aus dem Hauptspeicherblock, wie er 55 zm Folge, daß die Hilfsspeichereinheit vier Bytes
durch das Kanalbefehlswort oder eine dem Lese- Steuerinformation anfordert. Diese Steuerinformation
oder Schreibbefehl zugeordnete Kette von Kanal- ist die Positionsadresse, Bitpositionen 0 bis 31, die
befehlswörtern bezeichnet ist. im Positionsregister 601 (Fig. 6) der Hilfsspeicher-
Hauptspeicherschutz und Vorrichtungsspeicher- einheit gespeichert sind. Wenn die Übertragung abschutz sind vorgesehen und werden eingehender in 60 geschlossen ist, werden KanElende und Vorrichtungs-Verbindung mit F i g. 6 erörtert. ende signalisiert. Wenn weniger als vier Bytes über-
Bei der Steuerung der Datenübertragung wird die tragen werden, wird Einheitenprüfung durch Kanal-Menge der während einer Lese- oder Schreibopera- ende und Vorrichtungsende im Status-Byte angezeigt, tion übertragenen Daten durch die Kanalbefehlswör- und Formatprüfung wird in der Vergleichs- und Positer gesteuert, die dem Lese- oder Schreibbefehl zu- 65 tionsprüflogik 602 (F i g. 6) erzeugt, um Abfühlinforgeordnet sind. Wenn die Lese- oder Schreiboperation mation zu liefern.
ausgeführt wird, wird die Positionsadresse in der Ein Steuerbefehl SCHÜTZEN veranlaßt die Post-
Hilfsspeicher-Steuereinheit (F i g. 6) fortgeschaltet. tions- und Schutzlogik 606 (F i g. 6) dazu, der
15 16
Schreibsperrindikator in der Vergleichs- und Posi- einen Paritätsfehler in den Daten oder im Befehls-
tions-Prüflogik 602 abzuschalten und acht Bytes byte feststellte.
Steuerinformation anzufordern. Diese Information Geräteprüfung — zeigt an, daß die Vorrichtung
stellt die oberen und unteren Adreßfelder dar, welche während der letzten Operation fehlerhafte Funktion
Adressengrenzen auf dem ungeschützten Hilf s- 5 im Gerät feststellte.
ipeichereinheiten-Bereich vorschreiben, zwischen wel- Datenprüfung — zeigt an, daß die Vorrichtung
chen der Zugriff auf Daten erfolgen kann. Die ersten einen Datenfehler feststellte, der anderer A;. war als
beiden Bytes sind in das untere Schutzregister 603 jene in der Sammelleitung au&-Priifung ei»·-,. ;'teaen
gelegt, und die übrigen beiden Bytes werden in das Fehler.
obere Schutzregister 604 gesetzt Wenn das untere io Positionsprüfung — zeigt an, daß die VorrRhrung Adreßfeld größer ist als das obere, erstreckt sich der einen Versuch feststellte, in eine ungültige Positionsgeschützte Bereich von der unteren Adresse zur adresse hineinzulesen oder-zusehreiben,
oberen. Geschützte Speicherung —■ zeigt an, daß die VorWenn die Adressen gleich sind, wird der ganze richtung einen Versuch feststellte, mit einer ge-Hilfsspeicher geschützt 15 schützten Position im Hilfsspeicher in Verbindung
Ein SCHUTZ-Befehl wird nur einmal in einer zutreten.
Kette von Befehlen ausgegeben. Wird ein solcher ECC-PrBfung— zeigt an, daß die Vorrichtung
Befehl ausgegeben, wenn ein früherer Befehl in der einen unkorrigierbaren Fehler feststellte. Es wird
gleichen Befehlskette wirksam ist, wird die Operation auch Datenprüfung gesetzt
unter Präsentierung einer Einheitenprüfung abge- ao Bit korrigiert — zeigt an, daß ein Bit im Fehler
schlossen, und es werden die Abfühlbits für s Befehl korrigiert wurde.
zurückgewiesen« und »ungültige Folge« gesetzt. Die Schwelle — zeigt an, daß seit der letzten Abfühloberen und unteren Adreßregister 603, 604 bleiben operation der n-te korrigierbare Fehler festgestellt unverändert. wurde. Ein Zähler in den Fehlerprüf- und Korrektur-Lese- oder Schreibbefehle, die den Zugriff auf »5 schaltkreisen 608 (Fig. 6) führt die Fehlerzählung Daten versuchen, die nicht innerhalb der durch den laufend durch.
Schutzbefehl bestimmten Grenzen liegen, bewiiken Formatp.üfung — zeigt an, daß die Vorrichtung
die Beendigung der Operation mit Setzen von Ein- nicht die vorgeschriebene Anzahl von Bytes empfan-
heiten-Prüfung und mit Setzen der Signale für Kanal- gen hat, die einem Positions- oder Schutzbefehl zu-
ende und Vorrichtungsende im Status-Byte. Am Ab- 30 geordnet ist.
fühlregister 509 (Fig. 5) wird das Signal »Geschütz- Ungültige Folge — zeigt an, daß die Vorrichtung
ter Speicher« angeschaltet. während einer Befehls-Kettenoperation einen zweiten
Der Befehl »SCHÜTZEN MIT SCHREIB-SPER Schutzbefehl festgestellt hat. Es wird auch Befehls-
RUNG« veranlaßt die Logik 606 zur Anschaltung Zurückweisung gesetzt.
des Schreibsperr-lndik-Uors in der Logik 602, die 35 Schreibsperre — zeigt an, daß die Vorrichtung
den Schutzregistem der F i g. 6 zugeordnet hl, sowie einen Versuch festgestellt hat, in den ungeschützten
zur Anforderung von acht Bytes Steuerinformation. Speicherbereich hineinzuschreiben, während der
Die Operation ist ähnlich der oben besprochenen Schreibsperrindikator in der Logik 602 der F i g. 6
Schutzoperation, mit der Ausnahme, daß zusätzlich angeschaltet wurde. Geschützte Speicherung wird
zum Lese- und Schreibschutz in dem geschützten Be- 40 gleichzeitig gesetzt.
reich jeder Versuch, in den ungeschützten Bereich Positionsadresse — diese Sammelleitung enthält der Vorrichtung zu schreiben, zur Folge hat, daß die die laufende Positionsadresse.
Einheitenprüfung im Status-Byte angeschaltet wird _ . _ . . „
und bei den Abfühlregistern 509 Schreibsperrung und t/A-scnniusieue
Geschützte Speicherung gesetzt werden. 45 Die E/A-Schnittstelle, wie es in der oben angezo-Ein Befehl »Schützen mit Schreibsperrung«, aus- genen Patentschrift beschrieben ist, ist eine sequengegeben während einer Befehlskettenoperation, wäh- tielle verblockte Schnittstelle, die drei grundsätzliche rend ein vorher ausgegebener Schutzbefehl wirksam Operationen einschließt: Anfangswahl-Folge, Datenist, bewirkt die Beendigung der Operation mit Prä- Übertragungen und Endungsfolgen. Diese Folgen wersentierung von Einheitenprüfung im Status-Byte so- 50 den entweder vom Kanal oder der Steuereinheit einwie das Setzen von Befehlszurückweisung und Un- geleitet,
gültige Folge-Bits in den Abfühl-Datenregistern 509. Anfangswahlfolge
Abfühlbefehl Zur Einleitung einer E/A-Operation gibt der Ka-
Der Abfühlbefehl bewirkt, daß acht Bytes von Ab- 55 nal die Adresse der gewünschten E/A-Vorrichtung
fühldaten, gespeichert im Register 509, auf die SAM- auf die AUS-SAMMELLEITUNG und erregt eine
MELLEITUNG EIN gelangen und vom Hilfsspeicher ADRESSE AUS Schnittstellenmarkierungsleitung.
auf den Kanal übertragen werden. Ausführung des Die Auswähllogik- und Folgesteuerungen 500 (F i g. 5]
Abfühlbefehls beeinflußt nicht die laufende Positions- reagieren auf ein Signal Adresse Laden, welches die
adresse im Hilfsspeicher. Die folgenden Abfühlbits 60 Adresse auf einer Aus-Sammelleitung durch da!
sind in den Abfühldaten voreesehen: UND-Glied 501 zum Adreßregister 502 leitet. Du
Befehl zurückgewiesen — zc>"t an, daß die Vor- Vorrichtungsadresse ist fest in das Einheitenadreß
richtung einen Undefinierten Betehl feststellte, oder register 503 hinein verdrahtet. Die beiden Adresser
daß ein Befehl in einer ungültigen Folge ausgegeben werden in der Vergleichsschaltung 504 verglichen
wurde, z. B. wenn »Schützen« ausgegeben wurde. 65 und ein Vergleichssignal zeigt den der Auswähllogik
während ein früherer Schutz noch wirksam war. und Folgesteuerungen Steuerelementen 500 an, dal
Prüfung Sammelleitung aus — zeigt an, daß die die Vorrichtung gewählt wurde. Die Auswählsteue
Vorrichtung eine ungültige Schnittstellen-Folge oder rungen 500 reagieren durch Hinleiten der Einheiten
20 61 654
π 18
adresse 503 durch das UND-Glied SOS und das decodierer und das Register 508 ein. Der Lesebefehl ODER-Glied 506 zur Sammelleitung Ein, die an dem wird decodiert, wodurch die Steuerelemente 500 verKanal angeschlossen, ist Dies wird dadurch erreicht, anlaßt werden, Signale zur Wahl des geeigneten daß die geeigneten Schnittstellen-Folgen befolgt wer- Schieberegisters im Speicher 100 auszugeben, entden. Der Kanal prüft die Adresse und reagiert durch 5 sprechend der Positionsadresse 601 (Fig. 6). Dies Abgabe eines Befehls auf die AUS-SAMMELLEI- wird durch Anheben der Auswahl-Leitung erreicht. TUNG sowie durch Signalisteren über die E/A- Diese Leitung veranlaßt, daß die Wortpositions-Schnittstelle. Die Steuerelemente 500 reagieren mit adresse (Fig. 6) durch den Schalter 113 (Fig. 1) dem Befehl »Laden«, wodurch der Befehl zur AUS- zum Vergleicher 114 geleitet wird. Die geeigneten SAMMELLEITUNG durch das UND-Gäed 507 zum io Schieberegister im Speicher 100 werden mittels der Befehlsdecodierer und Register 508 geleitet wird. Die X- und y-Koordinaten gewählt, und zwar gemäß der Steuereinheit legt dann die in den Steuerelementen Entschlüsselung durch die Decodierer 100 und 102 des Status-Generators 509 gespeicherte Statusinfor- von der Schieberegisterstelle-Sammelleitung vom Posimation dadurch auf die SAMMELLEITUNG EIN, tionsadressenregister 605. Die Übereinstimmungsdaß der TOR STATUS angehoben wird, der die X5 Leitung 116 ist so iange positiv, bis die Wortpositions-Statusinformation durch das UND-Glied 510 auf die adresse und der umlaufende spezifische Adreßzähler SAMMELLEITUNG EBi leitet. Wenn der Kanal gleich sind. Dadurch wird die ÄSC-rÄ/G-Leitung diese Statusbedingung annimmt, signalisiert er über durchverbunden durch das UND-Glied 117 zur Zeitdie E/A-Schnittstelle, und dies vervollständigt die geberschaltung 104, um dadurch zu bewirken, daß Anfangswahlfolge. Wenn die E/A-Vorrichtung be- 20 die gewählten Schieberegister und der Umlaufende reits gewählt wurde, wird dem Kanal Besetzt-Status Spezifische Adreßzähler Ul mit hoher Geschwindigvorgelegt. keit so lange geschoben werden, bis der Platz der „, ... . Wortpositionsadresse gleich ist. Die Information an Datenübertragungen der gewünschten Adresse erschein* auf der Daten-
Die über die Schnittstelle auszuführende E/A-Ope- 2S Aus-L jitung und wird in einem Register in den Lese/ ration wird bestimmt durch das Decodieren eines Schreib-Steuerungen 509 (Fig. 5) gespeichert. Die Befehls, der an die E/A-Vorrichtung während einer Wähllcitung und die Folge-Steuerungen 500 geben vom Kanal eingeleiteten Wahlfolge ausgegeben wird. ein Torlesedaten-Signal ab, welches die Lesedaten Vor der Ausgabe eines Schreib- oder Lesebefehls durch das UND-Glied 512 zur EIN-Sammelleitung muß ein Steuerbefehl gegeben werden. Die vom 30 leitet. Die Steuerungen 500 erregen auch die Halten-Steuerbefehl durch die Speichereinheit empfangenen Leitung, um zu verhindern, daß weitere schnelle Zeit-Bits werden decodiert, um zu bestimmen, welche von geber-Impulse durch das, UND-Glied 117 hindurchmehreren möglichen Funktionen auszuführen ist. Der gehen.
erste Steuerbefehl ist ein SCHUTZ-Befehl oder ein Nachdem die Lesedaten in einem Register in den SCHUTZ MITSCHREIBUNTERDRÜCKUNG (Be- 35 Steuerungen 509 gespeichert wurden, leitet die Steuerfehl, der eine Nur-Lese-Operation erlaubt). Diese Be- einheit eine Auswählfolge auf der E/A-Schnittstelle fehle bewirken, daß acht Datenbytes über die Schnitt- ein, um wieder Verbindung mit dem Kanal herzustelle hinweg übertragen werden, wobei vier Bytes in stellen. Nachdem die Verbindung hergestellt wurde, das untere Schutzregister 603 und vier Bytes in das fordert die Steuereinheit Datenübertragung dadurch obere Schutzregister 604 (F i g. 6) gegeben werden. 40 an, daß die Lesedaten auf die Sammelleitung EIN Somit können Daten nur zwischen den Grenzen des geleitet werden, und daß die geeignete E/A-Schnittunteren und des oberen Schutzregisters in Adressen Stellen-Markierungsleitung erregt wird, um dem Kanal hineingeschrieben oder von diesen gelesen werden. anzuzeigen, daß SAMMELLEITUNG EIN gültig ist.
Der Befehl »Schutz mit Schreibunterdrückung« ist In der gezeigten Ausführungsfoim werden 16 Datenähnlich dem SCHUTZ-Befehl, mit Ausnahme der 45 Bytes vom Speicher 100 breitscitig gelesen. Wenn die Tatsache, daß er auch den innerhalb der Logik 602 Sammelleitung EIN nur ein Byte handhaben will, vorhandenen Schreibsperr-Trigger anschaltet. Da- werden 16 Bytes sequentiell vom Register 509 über durch wird gesichert, daß von den geschützten Plät- die E/A-Schnittstelle geleitet. Dies nennt man Stoßzen nur gelesen, jedoch nicht in diese hineingeschrie- operation, und sie wird so durchgeführt wie in der ben wird. 5» oben angeführten Patentschrift beschrieben. Wählend
Dem SCHUTZ-Steuerbefehl folgt ein weiterer dieser Übertragung bleibt die Halten-Leitung negativ. Steuerbefehl, als POSITION bezeichnet. Dieser Be- Am Ende der Übertragung von 16 Bytes erregt die
fehl bewirkt, daß die Positionsadresse im Positions- Steuerschaltung 500 die INCREMENT-Leitung, um
register 601 gespeichert wird, um den Platz der Daten das Positionsregister 601 um eine Adreßposition zu
im Speicher 100 der Fig. 1 zu identifizieren. Das 55 erhöhen. Die Steuereinheit gibt die Halten-Leitung
Positionsregister 601 wird in der Vergleichsschaltung frei, wodurch das Schieberegister bis zur nächsten
602 mit dem unteren Schutzregister 603 und dem sequentiellen Position geschoben wird und dadurch
oberen Schutzregister 604 verglichen, um sicherzu- aie nächsten 16 Bytes in die Register 509 einlesen
stellen, daß die Adresse eine ungeschützte Adresse kann.
ist. Liegt die Positionsadresse nicht innerhalb der 60 Endfolee vorgeschriebenen Grenzen, so wird die Positionsprüf- ° Leitung positiv gemacht, um diese Tatsache anzu- Am Ende der Leseoperation stoppen die Kanalzeigen, signale über der E/A-Schnittstelle, und die Auswähl-
Der Steuerbefehl ist mit einem Lese- oder Schreib- logik 100 gibt ein Beendigungssignal aus, welches die befehl verkettet. Es sei angenommen, daß eine Lese- 65 Operation der Steuereinheit beendet. Als Folge wird operation stattfinden soll. Am Ende des Positions- die Auswahl-Leitung abgeschaltet, und der Umsteuerbefehls gibt der Kanal, nach Durchlaufen der laufende Allgemeine Adreßzähler sowie die gewählten Anfangsauswählfolge, den Lesebefehl in den Befehls- Schieberegister werden mit hoher Geschwindigkeit so
19 20
lange geschoben, bis der Umlaufende Allgemeine die Lesedaten von einem Register 509 auf die
Adreßzähler dem Umlaufenden Spszifischen Adreß- SAMMELLEITUNG EIN über das ODER-Glied
zähler entspricht 506 geleitet werden.
Das Positionsregister 601 wy-d durch die Steue- Die nächste Stufe in der Flußtabelle der F i g. 9 ist rungen 500 nach dem Auslesen jedes Wortes vom 5 das Testen auf eine Endfolge an der E/A-Schnitt-Speicher fortgeschaltet. Wenn die Positionsregister stelle. Wenn eine Endfolge nicht vorliegt, testen die über die Grenzen der unteren und obere« Schute- Steuerungen, um zu bestimmen, ob der Umlaufende register äinausgreifen, findet ein Ausgang »geschützte Spezifische Adreßzähler 255 erreicht hat, was das Speicherung« von der Vergleichsschaltung 602 statt, Ende der in den gewählten Schieberegistern gespei- und die Operation wird beendet *° cherten Daten ist. Bei Verneinung gibt die Auswähl-
Ein abgekürztes Flußdiagramm einer typischen logik ein Fortschaltsignal ab, welches das Positions-Operation mit Einschluß der sequentiellen Wahl von register601 (Fig. 6) fortschaltet Die Lese/Schreib-Schieberegistern wird in Fig. 9 gezeigt Das Dia- Schleife wird so wie oben beschrieben wiederholt, bis gramm begü,at mit dem Punkt, an welchem in Re- entweder nun eine Endfolge auftritt oder der Umaktion auf den Positionsbefehl die Positions- und 15 laufende Spezifische Adreßzähler gleich 255 ist In Schutzlogik 606 (Fig. 6) die Sammelleitung AUS jedem Falle schalten die Folgesteuerungen 500 das zum Positionsregister 601 leitet Der nächste Schritt WaMm ab, um dadurch den Vergleich des Umlaufenin der Flußtabelie ist Wählanbebung, wobei die Aus- den Spezifischen Adreßzählers 110 mit dem Umwähllogik 500 (Fig. 5) die Wählleitung anhebt und laufenden Spezifischen Adreßzähler 111 zu bewirken, dadurch bewirkt, daß die Wortpositionsadresse durch ao Als nächstes erfolgt die HALIEN-Anhebung durch den Schalter 113 zum Vergleicher 114 durchgeschaltet die Steuerelemente mit der Folge, daß die Schiebewird (Fig. 1). Als nächstes hebt die Auswähilogik register in der Wiederherstellungsschleife so lange mit die HALTüN-Leitung an. Falls sich keine Uberein- hoher Geschwindigkeit schieben, bis der Umlaufende Stimmung ergibt, veranlaßt die UBEREINSTIM- Allgemeine Adreß'ähler und der Umlaufende Spezi-MUNG-Leitung vom Vergleicher 114 die Erregung as fische Adreßzähler übereinstimmen. Wenn dies eindes UND-Gliedes 117, so daß dadurch die Schiebe- tritt, würden die gewählten Schieberegister wieder zu register die Fortschaltung mit hoher Geschwindigkeit der gleichen Allgemeinen Adresse zurückgestellt wie so lange durchführen kennen, bis eine Übereinstim- sämtliche anderen Schieberegister in der Anordnung, mung eintritt (Fortschalt-Schleife). Wenn eine Über- An diesem Punkt stimmen die beiden Zähler überein, einstimmung stattfindet, reagieren die Auswähllogik 3° und die Folgesteuerungen schalten HÄTTEN ab.
und die Folgesteuerungen durch HÄTTEN-Abschal- Wenn eine Endfolge an der Schnittstelle signalisier! tung, wonach Dateneinsteuerung (Lesen oder Schrei- wurde, treten die Steuerungen in die Lese/Schreibben) stattfindet. Dies wird erreicht entweder durch An- Schleife ein. In der Lese/Schreib-Schleife besteht dei heben der Sammelleitung TOR SAMMELLEITUNG erste Schritt darin, das Positionsregister zu erhöhen. AUS NACH DATEN EIN oder der LESEN-DATEN- 35 um dadurch auf die nächste sequentielle Adresse zu LEITUNG (F i g. 5). Die Leitung TOR SAMMEL- schalten. Dadurch wird bewirkt, daß die nächste LEITUNG AUS NACH DATEN EIN leitet die sequentielle Gruppe der Schieberegister gewählt wird Schreibdaten auf der SAMMELLEITUNG AUS zu und zwar mittels der Schieberegisterstellen-Sammelden Daten-Ein-Leitungen des Speichers (F i g. 6). Die leitung, und die oben beschriebene Lese/Schreib-Leitung TOR LESEN DATEN erregt das UND- 40 Folge wird wiederholt. Die Operation dauert so langt Glied 512 (F i g. 6), um dadurch zu bewirken, daß an, bis eine Endfolge auftritt.
Hierzu 7 Blatt Zeichnungen

Claims (9)

Patentansprüche:
1. Speicher aus Schieberegistern, mit einer dem Speicher für den Datenzugriff übertragenen, die Lage des Schieberegisters im Speicher und des Wortes innerhalb des Schieberegisters kennzeichnenden Positionsadresse, dadurch gekennzeichnet, daß die Speicherelemente der Schieberegister (Fig. 2,4) im Speicher (ίββ) unter der Steuerung einer von einem Oszillator (185) getakteten Zeitgeberschaltung (104) elektronisch rotierbar sind, daß ein Umlaufender Spezifischer Adreßzähler (111) mit der Zeitgebeisraältung (104) verbunden ist und die elektronische Position des rotierenden Speicherelementes angibt, daß ein Vergleicher (114) über einen Schalter (113) zwischen den Umlaufenden Spezifischen Adreßzähler (111) und eine die Wortpositionsadresse führende, mit einer Steuereinheit (103) verbundene Leitung (118) geschaltet ist »nH über eine Ausgangsleitung (116) einer UND-Schaltung (117) anzeigt, wenn das rotierende Speicherelement die vorgegebene Wortpositionsadresse erreicht hat und damit die Fortschaltung durch Abschalten der Zeitgeber-Schaltung (104) unterbricht, und daß die Steuereinheit (103) die Übertragung des die Angabe der Lage des Schieberegisters im Speicher (100) enthaltenden Teils der Positionsadresse über eine Leitung (Schieberegisterstelle) und X- und K-Decodierer und Treiber (101,102) in den Speicher (100) steuert.
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die elektronisch rotierbaren Speicherelemente Halbleiter sind, deren darin gespeicherte Daten periodisch regeneriert werden müssen.
3. Speicher nach Anspruch I und 2, dadurch gekennzeichnet, daß die elektronisch rotierbaren Speicherelemente zu einem dynamischen Schieberegister verbundene Feldeffekttransistoren sind, in welche Daten durch Laden und Entladen der Streukapazität ein- und ausgespeichert werden.
4. Speicher nach Anspruch I bis 3, dadurch gekennzeichnet, daß der Oszillator (105) und die Zeitgeber-Schaltung (104) zur periodischen Regenerierung der elektronisch rotierbaren Speicherelemente über eine UND-Schaltung (106) mit einem Zeitgeber-Synchronisier-Zähler (107) verbunden sind, dessen Ausgang über einen Impulsformer (108) und eine UND-Schaltung (109) einen Umlaufenden Allgemeinen Adreßzähler(l 10) über eine Leitung (112) steuert.
5. Speicher nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Leitung LSC TRIG (112) über eine Triggerschaltung (302, F i g. 3), UND-Schaltungen (106 und 117), eine Leitung HSC TRIG und eine Oder-Schaltung (120) mit dem Umlaufenden Spezifischen Adreßzähler (111) verbunden ist, wodurch die elektronische Rotation der ausgewählten Speicherelemente und die Fortschaltung des Umlaufenden Spezifischen Adreßzählers (Ul) während der Regenerierzeit unterdrückt wird.
6. Speicher nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß der Umlaufende Allgemeine Adreßzähler (110) die elektronische Position der von den Decodieren! (101,102) nicht angewählten Speicherelemente unabhängig von dem die
elektronische Position der angewählten Speicherelemente enthaltenden Umlaufenden Spezifischen Adreßzähler (111) angibt
7. Speicher nach Anspruch 2, dadurch gekennzeichnet, daß die Zeitgeberschaltung (F i g. 3) zur periodischen Regenerierung der elektronisch rotierbaren Speicherelemente aus von einem langsamen Zeitgeber-Triggerimpuls (LSC TRIG) gesteuerten Triggern (302,303a bis 305) zur Erstellung langsamer Ausgangsimpulse auf Phasenleitungen (Φ1 und Φ 2) für die periodische Regenerierung der gespeicherten Daten und aus von einem schnellen Zeitgeber-Triggerimpuls (HSC TRIG) gesteuerten Impulsfonnera (309,311) und einer Verzögerungsschaltung (310) zur Erstellung schneller Ausgangsimpulse auf den Phasenleitungen (Φ1 und Φ 2) für das elektronische Rotieren der Speicherelemente bei hoher Geschwindigkeit beim Datenzugriff besteht, und daß die schnelle Zeitgeber-Schaltung nach Beendigung des Regeneriervorgangs über eine UND-Schaltung (106) gesperrt wird.
8. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher in integrierter Technik 3<ergestellt ist
9. Speicher nach Anspruch 8, dadurch gekennzeichnet, daß die Speicherebenen in Modular-Bauweisc auf integrierten Schaltungskarten (F i g. 2) ausgeführt sind mit in Spalten und Zeilen angeordneten Moduln, wobei jedes Modul aus mehreren Plättchen und jedes Plättchen aus einer Vielzahl von elektronisch rotierbaren Speicherelementen besteht, und daß auf der Karte X- und y-Koordinaten-Leitungen (X0 bis .Y18 und Y0 bis V18) zur Auswahl eines Moduls auf der Karte eines Plättchens auf dem Modul und mindestens eines rotierbaren Speicherelementes auf dem Plättchen mit zugehörigen Treibern und Leseverstärkern mit ihren Leitungen angeordnet sind.
DE2061854A 1969-12-31 1970-12-16 Speicher aus Schieberegistern Expired DE2061854C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88943369A 1969-12-31 1969-12-31
US88943569A 1969-12-31 1969-12-31

Publications (3)

Publication Number Publication Date
DE2061854A1 DE2061854A1 (de) 1972-01-27
DE2061854B2 true DE2061854B2 (de) 1975-01-02
DE2061854C3 DE2061854C3 (de) 1975-08-14

Family

ID=27128914

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2061854A Expired DE2061854C3 (de) 1969-12-31 1970-12-16 Speicher aus Schieberegistern
DE2063313A Granted DE2063313B2 (de) 1969-12-31 1970-12-22 Verfahren zum kontinuierlichen Ein- oder Auslesen eines Speichers

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2063313A Granted DE2063313B2 (de) 1969-12-31 1970-12-22 Verfahren zum kontinuierlichen Ein- oder Auslesen eines Speichers

Country Status (8)

Country Link
US (2) US3654622A (de)
AT (2) AT308432B (de)
BE (2) BE761086R (de)
CH (2) CH531237A (de)
DE (2) DE2061854C3 (de)
FR (2) FR2150553B1 (de)
GB (2) GB1315528A (de)
NL (2) NL7018763A (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896260A (en) * 1970-12-28 1990-01-23 Hyatt Gilbert P Data processor having integrated circuit memory refresh
US4825364A (en) * 1970-12-28 1989-04-25 Hyatt Gilbert P Monolithic data processor with memory refresh
FR2096380A1 (de) * 1970-01-20 1972-02-18 Tasso Joseph
US3733593A (en) * 1970-10-09 1973-05-15 Rockwell International Corp Capture combination system
US5459846A (en) * 1988-12-02 1995-10-17 Hyatt; Gilbert P. Computer architecture system having an imporved memory
US4954951A (en) * 1970-12-28 1990-09-04 Hyatt Gilbert P System and method for increasing memory performance
US5410621A (en) * 1970-12-28 1995-04-25 Hyatt; Gilbert P. Image processing system having a sampled filter
US5526506A (en) * 1970-12-28 1996-06-11 Hyatt; Gilbert P. Computer system having an improved memory architecture
JPS494939A (de) * 1972-04-26 1974-01-17
JPS494938A (de) * 1972-04-26 1974-01-17
FR2193506A5 (de) * 1972-07-24 1974-02-15 Jeumont Schneider
GB1447627A (en) * 1972-12-11 1976-08-25 Cable & Wireless Ltd Buffer stores
US3889241A (en) * 1973-02-02 1975-06-10 Ibm Shift register buffer apparatus
US3895357A (en) * 1973-02-23 1975-07-15 Ibm Buffer memory arrangement for a digital television display system
US3848235A (en) * 1973-10-24 1974-11-12 Ibm Scan and read control apparatus for a disk storage drive in a computer system
US3936805A (en) * 1973-12-26 1976-02-03 International Business Machines Corporation Dictation system for storing and retrieving audio information
US4156905A (en) * 1974-02-28 1979-05-29 Ncr Corporation Method and apparatus for improving access speed in a random access memory
US3972025A (en) * 1974-09-04 1976-07-27 Burroughs Corporation Expanded memory paging for a programmable microprocessor
US4099256A (en) * 1976-11-16 1978-07-04 Bell Telephone Laboratories, Incorporated Method and apparatus for establishing, reading, and rapidly clearing a translation table memory
US4292674A (en) * 1979-07-27 1981-09-29 Sperry Corporation One word buffer memory system
US4453209A (en) * 1980-03-24 1984-06-05 International Business Machines Corporation System for optimizing performance of paging store
US4368513A (en) * 1980-03-24 1983-01-11 International Business Machines Corp. Partial roll mode transfer for cyclic bulk memory
US4468751A (en) * 1981-05-11 1984-08-28 Lanier Business Products, Inc. Dictation recording and transcribing system with variable playback sequence
JP2804115B2 (ja) * 1988-09-19 1998-09-24 株式会社日立製作所 ディスクファイルシステム
US5138705A (en) * 1989-06-26 1992-08-11 International Business Machines Corporation Chip organization for an extendable memory structure providing busless internal page transfers
US5594908A (en) * 1989-12-27 1997-01-14 Hyatt; Gilbert P. Computer system having a serial keyboard, a serial display, and a dynamic memory with memory refresh
JP3187525B2 (ja) * 1991-05-17 2001-07-11 ヒュンダイ エレクトロニクス アメリカ バス接続装置
US5471604A (en) * 1992-10-30 1995-11-28 Intel Corporation Method for locating sector data in a memory disk by examining a plurality of headers near an initial pointer
US5473753A (en) * 1992-10-30 1995-12-05 Intel Corporation Method of managing defects in flash disk memories
US5535369A (en) * 1992-10-30 1996-07-09 Intel Corporation Method for allocating memory in a solid state memory disk
US5822781A (en) * 1992-10-30 1998-10-13 Intel Corporation Sector-based storage device emulator having variable-sized sector
US5640529A (en) * 1993-07-29 1997-06-17 Intel Corporation Method and system for performing clean-up of a solid state disk during host command execution
US5563828A (en) * 1994-12-27 1996-10-08 Intel Corporation Method and apparatus for searching for data in multi-bit flash EEPROM memory arrays
WO2000026178A1 (en) * 1998-10-30 2000-05-11 Catalytic Distillation Technologies Production of amides and/or acids from nitriles
US20080077840A1 (en) * 2006-09-27 2008-03-27 Mark Shaw Memory system and method for storing and correcting data
CN101617371B (zh) 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US20090138249A1 (en) * 2007-11-28 2009-05-28 International Business Machines Corporation Defining operational elements in a business process model
FR2984556B1 (fr) * 2011-12-20 2014-09-26 Commissariat Energie Atomique Systeme et procede de communication entre un circuit d'acquisition et un circuit de traitement de donnees

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3340514A (en) * 1964-10-21 1967-09-05 Bell Telephone Labor Inc Delay line assembler of data characters
GB1117361A (en) * 1965-04-05 1968-06-19 Ferranti Ltd Improvements relating to information storage devices
US3388383A (en) * 1965-07-13 1968-06-11 Honeywell Inc Information handling apparatus
US3441912A (en) * 1966-01-28 1969-04-29 Ibm Feedback current switch memory cell
US3435423A (en) * 1966-09-01 1969-03-25 Gen Precision Systems Inc Data processing system
US3478325A (en) * 1967-01-16 1969-11-11 Ibm Delay line data transfer apparatus

Also Published As

Publication number Publication date
DE2061854C3 (de) 1975-08-14
CH531237A (de) 1972-11-30
FR2150553A1 (de) 1973-04-13
NL7018905A (de) 1971-07-02
FR2077582A2 (de) 1971-10-29
DE2063313B2 (de) 1974-08-01
BE761086R (fr) 1971-05-27
GB1315530A (en) 1973-05-02
US3648255A (en) 1972-03-07
FR2150553B1 (de) 1975-07-04
NL7018763A (de) 1971-07-02
US3654622A (en) 1972-04-04
AT308433B (de) 1973-07-10
DE2063313C3 (de) 1975-04-03
DE2063313A1 (de) 1971-07-08
DE2061854A1 (de) 1972-01-27
CH529418A (de) 1972-10-15
FR2077582B2 (de) 1978-03-31
BE759562A (fr) 1971-04-30
GB1315528A (en) 1973-05-02
AT308432B (de) 1973-07-10

Similar Documents

Publication Publication Date Title
DE2061854B2 (de) Speicher aus Schieberegistern
DE2921387C2 (de) Verfahren zum Austauschen von Informationen zwischen einer Datenverarbeitungsanlage und einem Magnetplattenspeicher
DE3686436T2 (de) Speichersystem mit hoher leistung.
DE19882486B4 (de) Synchroner, nicht-flüchtiger Seitenmodus-Speicher
DE68918469T2 (de) Serieller Lesezugriff von seriellen Speichern mit einer durch den Benutzer definierten Startadresse.
DE68922975T2 (de) Speichereinheit mit zwei Toren.
DE3844033C2 (de) Speicherschaltung für ein Mikroprozessorsystem
DE3128740C2 (de)
DE2448212A1 (de) Asynchrone sammelleitung zur selbstbestimmten kommunikation zwischen mutterrechnergeraeten und tochtergeraeten
DE2854748A1 (de) Speichereinrichtung
DE2359178A1 (de) Speicheranordnung
DE2331589A1 (de) Datenverarbeitungsanordnung
DE3115541A1 (de) &#34;datenverarbeitungsanlage&#34;
DE19647828A1 (de) Synchron-Halbleiterspeichervorrichtung mit leicht steuerbarem Autovorladebetrieb
DE3128729A1 (de) Halbleiter-speichersystem
DE2719291C3 (de) Datenspeichersystem
DE1935944C3 (de) Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage
DE2905676A1 (de) Integrierte schaltung mit einem einzigen chip
DE3045609A1 (de) Verfahren und schaltungsanordnung zur abgabe einer korrigierten datengruppe an eine bestimmungsschaltung
DE68916945T2 (de) Synchronisierschaltung für Datenüberträge zwischen zwei mit unterschiedlicher Geschwindigkeit arbeitenden Geräten.
DE2630950A1 (de) Magnetblasenspeicheranordnung
DE10053906A1 (de) Synchrones Masken-Rom-Bauelement, das in einer fortlaufenden Leseoperation betrieben werden kann
DE1201586B (de) Programmgesteuerte Daten-Auswertmaschine
DE3333862C2 (de)
EP0036148B1 (de) Hybrid-Assoziativspeicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee