DE3318303C2 - - Google Patents

Description

Die Erfindung betrifft eine Musterlagen-Erkennungsvorrichtung nach dem Oberbegriff des Patentanspruches 1.

Bei der Herstellung von intergrierten Schaltkreisen (ICs) wird ein Plättchen in mehrere Chips geschnitten, worauf Anschlüsse an den Chips hergestellt werden, wobei die Trenn- oder Anschlußstellen erfaßt werden müssen. Dies geschieht herkömmlicherweise wie folgt: Ein Musterbereich, der das zu erfassende Muster einschließt, wird mittels z. B. einer industriellen Fernsehkamera aufgenommen. Das von letzterer gelieferte Musterbildsignal wird digitalisiert und in einem Speicher abgespeichert. Die einem bestimmten Musterbereich entsprechenden Musterdaten werden sequentiell aus diesem Speicher ausgelesen, während sie Bit für Bit verschoben werden. Die ausgelesenen Musterbereichsdaten werden mit einem dem zu erfassenden Muster entsprechenden Bezugsmuster verglichen, wobei der Grad der Übereinstimmung zwischen den ausgelesenen Musterbereichsdaten und den Bezugsmusterdaten festgestellt und anhand der Speicheradresse für die Musterdaten mit dem höchsten Koinzidenzgrad die Musterlage oder -position entsprechend diesen Musterdaten bestimmt wird.

Bei dieser bisherigen Musterlagen-Erkennungsvorrichtung erfolgt jedoch die Lagenerkennungsoperation, während die Musterbereichsdaten jeweils bitweise verschoben werden, so daß für die Lagenerkennung eine lange Zeitspanne benötigt wird. Wenn die Musterbereichsdaten z. B. aus 64 × 64 Bits und die gespeicherten Musterdaten aus 128 × 128 Bits zusammengesetzt sind, beträgt die Zahl der Unterbrechungen zwischen den Musterbereichsdaten und den betreffenden Bezugsmusterdaten 64 × 64 × 65 × 65 = 17 305 600. Ersichtlicherweise nimmt somit diese Lagenerkennung oder -erfassung eine beträchtlich lange Zeit in Anspruch.

Aus der DE-OS 30 13 833 ist eine Musterlagen-Erkennungsvorrichtung bekannt, die eine Bildaufnahmeeinheit enthält, mit der eine Speichereinheit zur Speicherung des Bildsignals als Prüfmusterinformation verbunden ist. Eine an die Speichereinheit angeschlossene Adressiereinheit dient für die Adressenbezeichnung der Speichereinheit, und eine Bezugsmusterdaten-Ausgabeeinheit liefert Bezugsmusterdaten entsprechend einem zu erfassenden Muster. Schließlich vergleicht eine Komparatoreinheit die Musterdaten mit den Bezugsmusterdaten.

Weiterhin ist aus der DE-OS 30 14 629 ein Bildabtastsystem bekannt, bei dem nacheinander mehrere lokale Muster einer Bildoberfläche ausgeschnitten und die Lagekoordinaten dieser lokalen Muster erfaßt werden. Die jeweiligen lokalen Muster werden dann mit einem Standardmuster mit den gleichen Merkmalen wie das Objektmuster verglichen, und der Grad an Übereinstimmung zwischen diesen beiden Mustern wird erfaßt. Die verschiedenen Grade an Übereinstimmung der lokalen Muster in der Nähe eines bestimmten lokalen Musters werden sodann verglichen, um so nacheinander das Muster abzutasten, bis ein Höchstwert des Übereinstimmungsgrades erhalten wird. Wenn bei diesem bekannten Bildabtastsystem mehrere ähnliche Muster innerhalb der erfaßten Muster enthalten sind, dann wird die Lagebeziehung zwischen dem Objektmuster und den erfaßten Mustern ermittelt, um die Lage des Objektmusters festzustellen.

Aufgabe der Erfindung ist die Schaffung einer Musterlagen-Erkennungsvorrichtung, mit welcher der Zeitaufwand für den Vergleich der betreffenden Muster verkürzt und damit die Geschwindigkeit der Ausführung der Mustererkennung erhöht werden kann.

Diese Aufgabe wird bei einer Musterlagen-Erkennungsvorrichtung nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst.

Vorteilhafte Weiterbildung der Erfindung ergeben sich aus den Patentansprüchen 2 bis 4.

Eine Bildaufnahmeeinheit dient also zum Aufnehmen eines Bilds eines zu untersuchenden Musters, eine Speichereinheit speichert eine Musterinformation entsprechend dem zu erfassenden, von der Bildaufnahmeeinheit aufgenommenen Muster, und eine Adressiereinheit bezeichnet die Adresse der Speichereinheit, um aus dieser eine in einem bestimmten Abschnitt, der kleiner ist als der durch das zu untersuchende Muster gebildete Bereich, enthaltene Musterbereichsdaten auszulesen. Die Adressenbezeichnung der Adressiereinheit wird so ausgeführt, daß - während der Musterabschnitt für zumindest jede zweite Bildelementspalte und -zeile in waagerechter bzw. lotrechter Richtung verschoben wird - die in den so verschobenen Musterabschnitten enthaltenen Musterdaten sequentiell ausgelesen werden können. Die ausgelesenen Musterabschnittsdaten und die betreffenden Bezugsmusterdaten werden sodann miteinander verglichen, und der Koinzidenzgrad zwischen jedem Musterabschnitt und dem Bezugsmuster wird berechnet. Auf diese Weise wird der dem Bezugsmuster am nächsten kommende Musterabschnitt anhand der für alle Musterabschnitte berechneten Koinzidenzgrade bestimmt. Die Musterlage oder -position wird anhand der dem so bestimmten Musterabschnitt entsprechenden Adressen erfaßt.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild einer Musterlagen-Erkennungsvorrichtung gemäß einer Ausführungsform der Erfindung,

Fig. 2 eine schematische Darstellung einer Reihe von Bildelementen entsprechend dem im Musterspeicher gemäß Fig. 1 gespeicherte Musterdatenbits,

Fig. 3 eine schematische Darstellung eines Musters einer Bildelementenanordnung zur Erläuterung des Auslesens eines Musterabschnitts oder -bereichs A aus Bits für ungeradzahlige Spalten und Zeilen,

Fig. 4 eine schematische Darstellung einer Bitanordnung des ausgelesenen Bitmusterbereichs A ungeradzahliger Spalten und Zeilen,

Fig. 5 die Bitanordnung eines Bezugsbitmusters R,

Fig. 6 eine Fig. 3 ähnelnde Darstellung zur Erläuterung des Auslesens eines Musterbereichs B aus Bits für geradzahlige Spalten und Zeilen,

Fig. 7 eine schematische Darstellung der Musterformation als Ergebnis der Durchführung der Verschiebe-Ausleseoperation gemäß Fig. 3 und 6,

Fig. 8 und 9 schematische Dastellungen eines Musterbereichs C von ungeradzahligen Spalten- und Zeilenbits bzw. eines Musterbereiches D geradzahliger Spalten- und Zeilenbits,

Fig. 10 eine schematische Darstellung der Musterformation anhand der Durchführung der Verschiebe-Ausleseoperation gemäß Fig. 8 und 9,

Fig. 11 und 12 schematische Darstellungen eines Musterbereichs E ungeradzahliger Spalten- und Zeilenbits bzw. eines Musterbereichs F geradzahliger Spalten- und Zeilenbits,

Fig. 13 eine schematische Darstellung der Musterformation anhand der Durchführung der Verschiebe-Ausleseoperation gemäß Fig. 11 und 12,

Fig. 14 eine schematische Darstellung von Bitmusterbereichen H, I und J, und

Fig. 15 eine schematische Darstellung der Musterformation anhand der Verschiebe-Ausleseoperation gemäß Fig. 14.

Gemäß Fig. 1 ist eine Bildaufnahmeeinheit, z. B. eine Industriefernsehkamera (ITV) 11, so angeordnet, daß sie einen vorbestimmten Musterbereich eines ein zu erfassendes Muster aufweisenden Gegenstands, z. B. eines IC-Plättchens oder -Chips 12 mit dem z. B. den Anschlußstreifen oder gedruckten Leiterzügen entsprechenden Muster, aufnimmt. Der Ausgangsteil der Fernsehkamera 11 ist über eine Binärkodiererschaltung (A/D-Wandler) 13 mit dem Einschreibanschluß eines Musterspeichers 14 verbunden, der eine Kapazität von z. B. 256 × 256 Bits besitzt. Der Ausgangsteil eines Adressenrechners 15 ist mit dem Adressieranschluß dieses Musterspeichers 14 verbunden, dessen Ausgangsteil an die eine Eingangsklemme eines Komparators 16 angeschlossen ist, an dessen anderer Eingangsklemme wiederum der Ausgangsteil eines Bezugsmusterspeichers 17 liegt. An den Adressieranschluß des Bezugmusterspeichers 17 ist ein Adressenrechner 18 angeschlossen. Der Ausgangsteil des Komparators 16 ist mit einer Zentraleinheit (CPU) 19 verbunden, die ihrerseits an die Adressenrechner 15 und 18 angeschlossen ist.

Wenn bei der Musterlagen-Erkennungsvorrichtung nach Fig. 1 mittels der Fernsehkamera 11 eine photographische Aufnahme des vorbestimmten Musterbereichs des IC-Chips 12 angefertigt wird, liefert die Fernsehkamera 11 ein Bildsignal entsprechend dem Muster des vorbestimmten Musterbereichs. Dieses Bildsignal wird durch einen Analog/Digital- bzw. A/D Wandler 13 in digitale Musterdaten umgesetzt und dann zur Speicherung in den Bildspeicher 14 eingegeben. In Fig. 2 sind die im Bildspeicher 14 abgespeicherten Bildelemente a 11, a 12, a 13, . . .amn in Matrixform dargestellt. Die diesen Bildelementen entsprechenden Musterdatenbits werden nach Maßgabe der Adressendaten des Adressenrechners 15 ausgelesen. Im vorliegenden Fall werden gemäß Fig. 3 die Musterdatenbits aus dem Musterspeicher 14 in der Weise ausgelesen, daß ein aus 5 × 5 Bits bestehender Musterbereich A in waagerechter Richtung X und in lotrechter Richtung Y verschoben wird. Zur Ausführung dieser Ausleseoperation führt der Adressenrechner 15 die Adressenberechnung nach den beiden folgenden Formeln durch:

a {(1 + 2 i), (1 + 2 j)} (1)
a {(2 + 2 i), (2 + 2 j)} (2)

Darin bedeuten: i (= 0, 1, 2, 3, ...): den eine Verschiebung des Musterbereichs A in waagerechter Richtung X herbeiführenden Faktor, und j (=0, 1, 2, 3, ...): den eine Verschiebung des Musterbereichs A in lotrechter Richtung Y herbeiführenden Faktor. Diese Faktoren i und j werden von der Zentraleinheit 19 zum Adressenrechner 15 geliefert. Wenn dem Adressenrechner 15 die Faktoren i=0, 1, 2 und j=0, 1, 2 zugeliefert werden, führt er eine Berechnung nach Formel (1) durch, mit dem Ergebnis, daß die Musterdatenbits entsprechend den Bildelementen a 11, a 13, a 15, a 31, a 33, a 35, a 51, a 53 und a 55 ausgelesen und dann zum Komparator 16 übertragen werden. Da die Bezugsmusterdatenbits vom Bezugsmusterspeicher 17 dem Komparator 16 zugeführt werden, werden die Musterdatenbits vom Musterspeicher 14 mit diesen Bezugsmusterdatenbits verglichen. Im Bezugsmusterspeicher 17 sind Bezugsmusterdaten entsprechend einer großen Zahl von Bezugsmustern gespeichert, wobei der Bezugsmusterspeicher 17 nach Maßgabe der vom Adressenrechner 18 gelieferten Adressendaten die Bezugsmusterdaten zum Komparator 16 liefert. Letzterer vergleicht das Muster des ausgelesenen Musterbereichs A mit dem Bezugsmuster R. In beiden Mustern A und R bezeichnen jeweils 6 Bits von den 9 Bits jedes Musters eine Koinzidenz. Das Ergebnis dieses Vergleichs wird der Zentraleinheit (CPU) 19 eingegeben, welche die Daten dieses Vergleichsergebnisses als Koinzidenzgrad 6 speichert. Wenn sodann die Zentraleinheit 19 die Faktoren i=o, 1, 2 und j=1, 2, 3 zum Adressenrechner 15 liefert, werden die Musterdatenbits entsprechend den Bildelementen a 13, a 15, a 17, a 33, a 35, a 37, a 53, a 55 und a 57 des um zwei Bits in waagerechter Richtung vom Musterbereich A gemäß Fig. 3 verschobenen Musterbereichs aus dem Musterspeicher 14 ausgelesen, dem Komparator 16 eingegeben und sodann mit den Bezugsmusterdatenbits verglichen. Die Daten dieses Vergleichsergebnisses werden in der Zentraleinheit 19 abgespeichert. Auf diese Weise wird der Musterbereich sequentiell in waagerechter Richtung verschoben, und das Muster des verschobenen Musterbereichs wird mit dem Bezugsmuster verglichen, wobei der Koinzidenzgrad berechnet wird. Wenn das rechte Ende des Musterbereichs am 256. Bit der horizontalen Bitanordnung oder -reihe ankommt, liefert die Zentraleinheit 19 die Faktoren i=1, 2, 3 und j=0, 1, 2 zum Adressenrechner 15. In diesem Fall werden die Musterdaten entsprechend dem Musterbereich B, der durch Verschiebung des Musterbereichs A um zwei Bitzeilen in lotrechter Richtung Y erhalten wurde, aus dem Musterspeicher 14 ausgelesen, wobei eine ähnliche Vergleichsoperation ausgeführt wird. Das Muster des auf diese Weise um zwei Bitzeilen verschobenen Musterbereichs B wird sequentiell um zwei Bitzeilen in waagerechter Richtung verschoben, wobei eine ähnliche Vergleichsoperation ausgeführt wird.

Wie erwähnt, wird das Muster des Musterbereichs mit dem Bezugsmuster verglichen, während dieser Musterbereich sequentiell in waagerechter und lotrechter Richtung X bzw. Y verschoben wird, bis der Mustervergleich für alle bei 256 × 256 Bits möglichen Musterbereiche abgeschlossen ist. Nach Abschluß dieses Vergleichs wird der Adressenrechner 15 so gesetzt, daß er die Adressenberechnungen nach Maßgabe von Formel (2) durchführt, die zum Adressieren der geradzahligen Spalten- und Zeilendatenbits angeordnet ist. In diesem Fall werden aus dem Musterspeicher 14 die Musterdaten entsprechend dem Musterbereich B ausgelesen, der durch eine Verschiebung des Musterbereichs A um ein Bitspalte und eine Bitzeile in waagerechter und lotrechter Richung X bzw. Y erhalten wurde. Wie im Fall des Musterbereichs A aus den ungeradzahligen Spalten- und Zeilendatenbits wird dieser Musterbereich B mit dem Bezugsmuster in der Weise verglichen, daß der Musterbereich B in waagerechter und lotrechter Richtung X bzw. Y verschoben wird.

Nach Abschluß dieses Vergleichs zwischen dem ungeradzahligen Spalten- und Zeilen-Bitmusterbereich A und den geradzahligen Spalten- und Zeilen-Bitmusterbereichen B einerseits und dem Bezugsmuster R andererseits ermittelt die Zentraleinheit 19 aus den mittels dieses Vergleichs gewonnenen Koinzidenzgraddaten die Daten für den höchsten Koinzidenzgrad. Hierbei erfaßt die Zentraleinheit 19 den höchsten Koinzidenzgrad in den ungeradzahligen Spalten- und Zeilen-Bitmusterbereichen A sowie den höchsten Koinzidenzgrad in den geradzahligen Spalten- und Zeilen-Bitmusterbereichen B, und sie vergleicht beide Koinzidenzgrade auf den höchsten Koinzidenzgrad. Wenn der Unterschied zwischen beiden nicht unter einer vorbestimmten Größe liegt, wird einer der beiden Musterbereiche A oder B mit dem höchsten Koinzidenzgrad oder der eine, der größer ist als der andere, als der Musterbereich angesehen, welcher dem zu erfassenden oder erkennenden Muster entspricht. Die Lage des Musterbereichs A oder B mit diesem höchsten Koinzidenzgrad wird anhand der Adresse des Musterspeichers 14 bestimmt. Wenn die Differenz zwischen den beiden höchsten Koinzidenzgraden unterhalb der vorbestimmten Größe liegt, wird eine Mittellage zwischen den Musterbereichen A undB als die zu erfassende oder zu erkennende Lage betrachtet.

Wenn die Musterlage gesucht wird, während der Musterbereich A der ungeradzahligen Spalten- und Zeilenbits sowie der Musterbereich B der geradzahligen Spalten- und Zeilenbits verschoben werden (vgl. Fig. 7), werden die Bildelemente zum Vergleich an jedem zweiten Element erfaßt. Bei diesem Lagenerkennungsvorgang ist daher die Frequenz bzw. Häufigkeit der Verarbeitungsoperation für die Lagenerkennung auf die Hälfte der Frequenz oder Häufigkeit reduziert, mit denen diese Operationen bisher für alle Bildelemente ausgeführt wurden. Die Geschwindigkeit der Lagenerkennung kann somit entsprechend erhöht werden. Aus Vereinfachungsgründen erfolgt bei dieser Ausführungsform die Erläuterung unter der Voraussetzung, daß der Musterbereich aus 5 × 5 Bits besteht. In der Praxis erfolgt jedoch die Lagenerkennung auf der Grundlage eines Bitmusters von 32 × 32 Bits. Wenn das gewünschte Muster nach Maßgabe des Bitmusters von 32 × 32 Bits aus dem (Gesamt-)Muster von 256 × 256 erfaßt wird, entspricht die Frequenz bzw. Häufigkeit des Vergleichs der ausgelesenen Muster mit dem Bezugsmuster

(128 - 32) × (128 - 32) × 2 = 18 432.

Wenn dagegen die Lagenerkennung mit der bisherigen Vorrichtung erfolgt, bei der alle Bildelemente entsprechend dem Muster von 64 ×64 Bits abgegriffen werden, beträgt die Vergleichsfrequenz bzw. -häufigkeit

(256 - 64) × (256 - 64) = 36 864.

Dies bedeutet, daß bei der erfindungsgemäßen Vorrichtung nur die Hälfte der Erfassungs- oder Erkennungszeit nötig und die Erkennungsgeschwindigkeit doppelt so hoch ist.

Obgleich beim beschriebenen Lagenerkennungsverfahren die Dichte der abgegriffenen Bildelemente geringer ist, ist darauf hinzuweisen, daß hierdurch die Erfassungs- oder Erkennungsgenauigkeit nur wenig beeinflußt wird und sich keinerlei Probleme ergeben, weil die Erfassung oder Erkennung an einem Musterbereich erfolgt, der etwas größer ist als ein solcher entsprechend einer geringen Bildelementdichte.

Bei der beschriebenen Ausführungsform werden gemäß Fig. 7 die Bildelemente in bezug auf das Bildraster schräg bzw. diagonal abgegriffen. Wenn beispielsweise ein Muster in lotrechten und querverlaufenden Linien erfaßt wird, beispielsweise eine Anschlußelektrode eines IC-Chips, kann jede der beiden Richtungskomponenten erfaßt werden, so daß eine zuverlässige Lagenerkennung oder -erfassung gewährleistet wird.

Im folgenden ist anhand der Fig. 8 bis 10 eine andere Ausführungsform der Erfindung beschrieben. Dabei werden der ungeradzahlige Spalten- und Zeilen-Bitmusterbereich C und der geradzahlige Spalten- und Zeilen-Bitmusterbereich D gemäß folgenden Formeln (3) und (4) abgegriffen:

a{(1 + 2 i), (1 + 2 j)} (3)
a{(2 + 2 i), (1 + 2 j)} (4)

Dies bedeutet, daß das Abgreifen des ungeradzahligen Spalten- und Zeilen-Bitmusterbereichs C in der Weise erfolgt, daß dieser Musterbereich, wie im Fall des ungeradzahligen Spalten- und Zeilen-Bitmusterbereichs A gemäß Fig. 3, sequentiell in waagerechter Richtung X und lotrechter Richtung Y verschoben wird. Andererseits wird der geradzahlige Spalten- und Zeilen-Bitmusterbereich D aus der durch Verschiebung des genannten Musterbereichs C um eine Bitzeile in lotrechter Richtung Y erreichten Stellung sequentiell in waagerechter Richtung X und lotrechter Richtung Y verschoben. In diesem Fall werden die Faktoren i und j von der Zetraleinheit (CPU) 19 auch zum Adressenrechner 15 geliefert, und die Adressenbezeichnung des Musterspeichers 14 wird durchgeführt, um die Musterbereiche C und D aus dem Musterspeicher 14 auszulesen. Wenn alle für 256 × 256 Bits möglichen Musterbereiche entsprechend den Formeln (3) und (4) ausgelesen sind, ist die Anordnung des ausgelesenen Musters gemäß Fig. 10 derart, daß das Feld(Reihe) der Bildelemente in lotrechter Richtung y bzw. in den Bildelementspalten in jeder zweiten Spaltenposition oder -lage angeordnet ist. Da bei der Erfassung oder Erkennung der Musterlage in einer solchen Musterformation die Dichte der ausgelesenen Bildelemente in lotrechter Richtung Y vergleichmäßigt ist, kann das lineare Muster insbesondere in lotrechter Richtung Y zuverlässig erfaßt werden. Diese Musterlagen- Erkennung ist daher insbesondere für die Erfassung oder Erkennung der Trennlinien eines IC-Plättchens vorteilhaft.

Bei einer dritten, in den Fig. 11 bis 13 veranschaulichten Ausführungsform erfolgt die Adressenberechnung nach Maßgabe der nachstehenden Formeln (5) und (6), wobei der ungeradzahlige Spalten- und Zeilen-Bitmusterbereich E und der geradzahlige Spalten- und Zeilen-Bitmusterbereich F abgegriffen werden:

a{(1 + 2 i), (1 + 2 j)} (5)
a{(1 + 2 i), (2 + 2 i)} (6)

Wie im Fall der Musterbereiche A und C wird der Bitmusterbereich E für ungeradzahlige Spalten und Zeilen sequentiell erfaßt, während er sequentiell in waagerechter und lotrechter Richtung X bzw. Y verschoben wird. Dagegen wird der Bitmusterbereich F für geradzahlige Spalten- und Zeilen aus der durch Verschiebung des genannten Bitmusterbereichs E um eine Bitspalte in waagerechter Richtung X erreichten Stellung sequentiell in waagerechter Richtung X sowie in lotrechter Richtung Y verschoben. In diesem Fall liefert die Zentraleinheit 19 die Faktoren i und j zum Adressenrechner 15, welcher die Adressenbezeichnung des Musterspeichers 13 durchführt, um die Bitmusterbereiche E und F aus dem Musterspeicher 14 herauszugreifen. Wenn alle für 256 × 256 Bits möglichen Musterbereiche gemäß den Formeln (5) und (6) ausgelesen sind, besitzt das so ausgelesene Muster die Formation gemäß Fig. 13, in welcher das Feld der Bildelemente in waagerechter Richtung X bzw. die Bildelementezeilen in jeder zweiten Zeilenlage der Formation bzw. Anordnung liegen. Da die Erfassung oder Erkennung der Musterlage in einer solchen Musterformation eine wechselweise gleichmäßige Bildelementverteilung in lotrechter Richtung ergibt, können in waagerechter Richtung vorliegende Musterkomponenten zuverlässig erfaßt werden.

Bei den beschriebenen Ausführungsformen erfolgt das Abgreifen der Bildelemente in jeweils jeder zweiten Bildelementspalte oder Zeile. Das Abgreifen kann auch an jeder zweiten Einheit aus zwei oder mehr Bildelementspalten oder -zeilen erfolgen. Wenn beispielsweise das Abgreifen der Bildelemente in jeder dritten Bildelementspalte oder -zeile vorgenommen wird, wird die Adressenberechnung gemäß den folgenden Formeln (7) bis (9) durchgeführt:

a{(1 + 3i), (1 + 3j)} (7)
a{(2 + 3i), (2 + 3j)} (8)
a{(3 + 3i), (3 + 3j)} (9)

Wenn angenommen wird, daß ein aus 7 × 7 Bits bestehender Musterbereich geformt wird, so sind gemäß Fig. 14 der erste Musterbereich H für ungeradzahlige Spalten und Zeilen, der erste Musterbereich I für geradzahlige Spalten und Zeilen sowie der zweite Musterbereich J für ungeradzahlige Spalten und Zeilen jeweils sowohl in waagerechter als auch in lotrechter Richtung verschoben bzw. gegeneinander versetzt.

Fig. 15 veranschaulicht ein Muster, das durch Abgreifen von Bildelementen in jeder dritten Bildelementspalte und -zeile gewonnen wurde. Bei der vorliegenden Musterlagenerkennung beträgt die für die Lagenerkennung oder -erfassung erforderliche Zeit nur ein Drittel der bisher benötigten Zeit, wodurch eine weitere Erhöhung der Lagenerkennungsgeschwindigkeit geboten wird.

Wie erwähnt, ist die Einheit zum Adressieren des Musterspeichers zum Zwecke des Auslesens von Musterdaten entsprechend der Bildelementmatrix aus dem Musterspeicher in der Weise vorgesehen, daß in der dem zu untersuchenden Muster entsprechenden Bildelementmatrix ein Musterbereich eines bestimmten Abschnitts sequentiell sowohl in waagerechter als auch in lotrechter Richtung verschoben wird. Diese Adressiereinheit adressiert den Musterspeicher derart, daß der Musterbereich in zumindest jedem zweiten Bildelementfeld bzw. jeder zweiten Bitelementreihe verschoben werden kann und in diesem Musterbereich die darin enthaltenen Bildelemente an zumindest jedem zweiten Bildelement abgegriffen werden können.

Das Adressieren des Musterspeichers erfolgt mittels der Adressen, die durch Adressenberechnung nach folgenden Formeln erhalten werden. Hierbei ist zu beachten, daß diese Formeln jeweils zur Bestimmung der Adresse a in der Bildelementmatrix vorgesehen sind und daß sich die einzelnen Formelgruppen je nach der Bewegungs- bzw. Verschiebungsrichtung der Anfangsadresse voneinander unterscheiden.

• 1) Erste Formelgruppe:
  a = (1 + zi), (1 + zj)
  a = (2 + zi), (2 + zj)
  a = (3 + zi), (3 + zj)
  ·
  ·
  ·
  a = (z + zi), (z + zj)
• 2) Zweite Formelgruppe:
  a = (1 + zi), (1 + zj)
  a = (2 + zi), (1 + zj)
  a = (3 + zi), (1 + zj)
  ·
  ·
  ·
  a = (z + zi), (1 + zj)
• 3) Dritte Formelgruppe:
  a = (1 + zi), (1 + zj)
  a = (1 + zi), (2 + zj)
  a = (1 + zi), (1 + zj)
  ·
  ·
  ·
  a = (1 + zi), (z + zj)

In obigen Formeln bedeuten: z = R + 1; R = Zahl der übersprungenden Spalten oder Zeilen.

Mit der erfindungsgemäßen Musterlagen-Erkennungsvorrichtung kann somit die Erfassungs-oder Erkennungsgeschwindigkeit für die Musterlagen erhöht und damit die für diese Operation benötigte Zeit beträchtlich verkürzt werden.

Bei der vorstehend beschriebenen Ausführungsform werden die Bildelemente im Musterbereich an zumindest jedem zweiten Bildelement in waagerechter Richtung abgegriffen. Diese Bildelemente können jedoch auch in lotrechter Richtung abgegriffen werden.

Wenn bei der beschriebenen Ausführungsform vom Auslesen des Bitmusters für ungeradzahlige Spalten und Zeilen auch das Bitmuster für geradzahlige Spalte und Zeile gewechselt wird, ändert sich die Formel für die Adressenberechnung. Dieses Umwechseln kann jedoch auch durch Änderung der niedrigstwertigen Stelle der Adresse auf den hohen Pegel H oder den niedrigen Pegel L erfolgen. Wahlweise kann das Auslesen des Bitmusters durch Unterteilung des Musterspeichers in zwei Speicherabschnitte, von denen der eine dem Bitmuster für ungeradzahlige Spalte und Zeile und der andere dem Bitmuster für geradzahlige Spalte und Zeile zugeordnet ist, und durch Umschalten von einem dieser Speicherabschnitte auf den anderen geschehen.

Claims (5)

1. Musterlagen-Erkennungsvorrichtung für eine Positioniereinrichtung zur korrekten Positionierung eines ein vorgegebenes Muster aufweisenden Gegenstandes, mit

• - einer Bildaufnahmeeinheit zum Aufnehmen eines Bildes des zu untersuchenden Musters und zur Abgabe eines Bildsignals entsprechend dem Muster,
• - einer Speichereinheit (14) zum Speichern des Bildsignals als Musterinformation,
• - einer Adressiereinheit (15) zum Bezeichnen der Adresse der Speichereinheit (14),
• - einem Bezugsmusterspeicher (17) zum Erzeugen von Bezugsmusterdaten entsprechend einem zu erfassenden Muster (Objektmuster),
• - einer Vergleichseinheit (16) zum Vergleichen der Musterdaten der Musterinformation mit den Bezugsmusterdaten und
• - einer Detektoreinheit zum Erfassen der Lage des Objektmusters aus dem Grad der Übereinstimmung zwischen Musterdaten und Bezugsmusterdaten,

dadurch gekennzeichnet, daß

• - die Adressiereinheit (15) die Adresse in der Speichereinheit (14) bezeichnet, um die Musterinformation der Speichereinheit (14) wenigstens zweimal an verschiedenen Bit-Positionen auszulesen, so daß ein Musterabschnitt einschließlich der Bits einer bestimmten Zahl, die kleiner ist als die Zahl der die Musterinformation bildenden Bits, zumindest für jede zwei Bits in horizontaler und vertikaler Richtung verschoben wird, wobei bei jeder Schiebeoperation die Musterdatenbits entsprechend dem Musterabschnitt aus der Speichereinheit (14) ausgelesen werden, und
• - eine Objektmusterlage-Entscheidungseinheit (19) die Differenz zwischen dem höchsten Grad an Übereinstimmung, der aus einem Vergleich bezüglich der bei der ersten Leseoperation ausgelesenen Musterdaten erhalten ist, und dem höchsten Grad an Übereinstimmung, der aus einem Vergleich bezüglich der bei der zweiten Leseoperation ausgelesenen Daten erhalten ist, erfaßt und feststellt, daß die Musterdaten den größeren der höchsten Übereinstimmungsgrade als das Objektmuster haben, wenn die Differenz größer als ein vorbestimmter Wert ist, und daß die Musterdaten einer Zwischenlage zwischen wenigstens zwei Musterdaten mit den höchsten Übereinstimmungsgraden entsprechen, wenn die Differenz kleiner als ein vorbestimmter Wert ist.

2. Musterlagen-Erkennungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Adressiereinheit (15) die Adressen in der Speichereinheit (14) bezeichnet, die den ungeradzahligen Spalten und Zeilen und den geradzahligen Spalten und Zeilen entsprechen.

3. Musterdaten-Erkennungsvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Adressiereinheit (15) die Adressen in der Speichereinheit (14) bezeichnet, um den Musterabschnitt wenigstens zwei Bits in horizontaler oder vertikaler Richtung und wenigstens ein Bit in der anderen Richtung zu verschieben.

4. Musterdaten-Erkennungsvorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Bezugsmusterspeicher (17) aus mehreren Speicherabschnitten besteht, die jeweils Bezugsmusterdaten speichern, welche in mehrere Gruppen entsprechend der Anzahl der Speicherabschnitte unterteilt sind.