-
Die Erfindung betrifft einen Differenzverstärker mit zwei
-
Eingängen, die an zwei Eingangsspannungsquellen anschließbar sind,
und mit zwei Ausgängen, die an einen Abnehmer anschließbar sind.
-
Ideale Differenzverstärker sollten dann, wenn ihre beiden Eingangsanschlüsse
auf gleichem Potential liegen, am Ausgang die Spannung 0 aufweisen. Bei praktischen
Ausführungsformen von Differenzverstärkern tritt jedoch auch unter diesen Bedingungen
am Ausgang eine Spannung auf. Eine Ausgangsspannung 0 kann man bei einem solchen
Differenzverstärker nur dadurch erreichen, daß man einem seiner Eingangsanschlüsse
eine Korrekturspannung zuführt. Diese Korrekturspannung bezeichnet man als Offsetspannung.
-
Differenzverstärker,die in MOS- oder in CMOS-Technik aufgebaut sind,
weisen bekanntlich eine Eingangsoffsetspannung auf, die etwa eine Größenordnung
über derjenigen von Differenzverstärkern mit einem vergleichbaren Aufbau in bipolarer
Technologie liegt. Diese Offsetspannung beruht hauptsächlich darauf, daß die beiden
Transistoren der Differenzeingangsstufe eine verschiedene Schwellenwertspannung
aufweisen. Eine Asymmetrie zwischen den Lastelementen, die den Transistoren der
Differenzeingangsstufe zugeordnet sind, hat ebenfalls großen Einfluß auf die Eingangsoffsetspannung.
Bei einem Differenzverstärker, der in einer CMOS-Technologie mit einer mit polykristallinem
Silicium aufgebauten Gatestruktur hergestellt ist, muß man mit einer Eingangsoffsetspannung
im Bereich von 10 bis 20 mV rechnen. Damit wird der Einsatz dieser Art von Differenzverstärkern
auf Anwendungen beschränkt, bei denen die Eingangsoffsetspannung
unkritisch
ist, wie bei Pufferverstärkern mit der Verstärkung 1, oder auf Anwendungen, bei
denen man eine externe Offsetkompensation vorsehen kann.
-
Eine bekannte Lösung zur Verringerung der Eingangsoffsetspannung
eines solchen Differenzverstärkers besteht in der sogenannten CAZ-(Commutating Auto
Zero)Methode, bei der die effektive Offsetspannung gemessen, in einem Kondensator
gespeichert und zur Kompensation verwendet wird. Ein Beispiel hierfür ist der Operationsverstärker
ICL 7650 von Intersil, mit dem man ein sehr niedriges Offsetverhalten und niedrige
Drifftwerte erreicht, bei dem jedoch zwei externe Kondensatoren im Kapazitätsbereich
von 0,01 bis 0,1 AF zur Speicherung der Korrekturspannung erforderlich sind.
-
Ein Versuch, diese Lösung in vollständig integrierte Form zu bringen
, bei der auch diese Speicherkondensatoren in der in,tegrierten SchaltungPmit untergebracht
werden, führt zu unübersehbaren Driftproblemen. Denn die Leckströme,die zu einer
Entladung dieser Kondensatoren führen, hängen von der Temperatur ab und ändern sich
auch von einer zur nächsten Herstellungscharge der integrierten Schaltung wenigstens
um eine Größenordnung. Im Hinblick auf den beschränkten Platz auf der Halbleiteroberfläche
einer integrierten Schaltung kann man diese Kondensatoren nicht größer machen als
wenige 10 pF. Und deshalb führt auch schon ein kleiner Leckstrom zu einem großen
Ladungsverlust und damit zu einer Eingangsoffsetspannung.
-
Der Erfindung liegt die Aufgabe zugrunde, einen Differenzverstärker
verfügbar zu machen, der bei vollständiger und problemloser Integrationsmöglichkeit
ein wesentlich besseres Offsetverhalten aufweist.
-
Die Lösung dieser Aufgabe besteht in einem Differenzverstärker der
eingangs angegebenen Art, der dadurch gekennzeichnet ist, daß jede der beiden Eingangsspannungsquellen
mittels einer ersten steuerbaren Schaltereinrichtung mit jedem der beiden Eingänge
und der Abnehmer mittels einer zweiten steuerbaren Schaltereinrichtung mit jedem
der beiden Ausgänge verbindbar ist, daß die steuerbaren Schaltereinrichtungen mittels
eines Schalttaktgebers derartschaltbar sind, daß alternierend und mit jeweils gleicher
Zeitdauer entweder der erste Eingang mit der ersten Eingangsspannungsquelle, der
zweite Eingang mit der zweiten Eingangsspannungsquelle und der Abnehmer mit dem
ersten Ausgang oder der erste Eingang mit der zweiten Eingangsspannungsquelle, der
zweite Eingang mit der ersten Eingangsspannungsquelle und der Abnehmer mit dem zweiten.
Ausgang verbunden ist, und daß zwischen einen AusgangsanschluB der zweiten steuerbaren
Schaltereinrichtung und den'Abnehmer ein Tiefpassfilter zur Unterdrückung der Sc'halttaktfrequenz
geschaltet ist.
-
Der Erfindung liegt folgende Erkenntnis zugrunde: Wenn innerhalb eines-
Differenzverstärkers Unsymmetrien bestehen, beispielsweise weil bei einem mit MOS-Transistoren
aufgebauten Differenzverstärker der dem einen Eingangsanschluß zugeordnete Transistor
einen anderen Schwellenwert aufweist als der dem anderen Eingangsanschluß zugeordnete
Transistor, tritt eine bestimmte Offsetspannung auf. Wenn man nun die die Unsymmetrie
hervorrufenden Bauelemente gegeneinander austauscht, bei dem angenommenen Beispiel
also die den beiden Eingangsanschlüssen des Differenzverstärkers zugeordneten MOS-Transistoren
gegeneinander austauscht, kommt man zu dem gleichen unsymmetrischen Verhalten dem
Betrage nach, jedoch mit entgegengesetzter Polarität. D.h., nach
dieser
Vertauschung tritt eine Offsetspannung mit dem gleichen Betrag, jedoch mit entgegengesetzter
Polarität auf.
-
Erfindungsgemäß wird nun durch periodisches Umschalten der Eingangsanschlußzuordnung
einerseits und der Ausgangsanschluß zuordnung andererseits die Offsetspannung mit
wechselnder Polarität erhalten und durch ein Tiefpassfilter geschickt, an dessen
Ausgang eine Gleichspannung 0 auftritt, wenn den Eingangsanschlüssen des Differenzverstärkers
die gleiche Eingangsspannung zugeführt wird.
-
Man kann nun entweder zu einem bestehenden Differenzverstärker die
beiden steuerbaren Schaltereinrichtungen und das Tiefpassfilter hinzufügen oder
aber einen Differenzverstärker aufbauen, dessen eine Unsymmetrie verursachende Schaltungskomponenten
im erfindungsgemäßen Sinn umschaltbar sind.
-
Bei einer bevorzugten Ausführungsform der ersten Art enthält die erste
Schaltereinrichtung einen ersten steuerbaren Schalter, der den ersten Eingang des
Differenzverstärkers mit der ersten Eingangsspannungsquelle verbindet, einen zweiten
steuerbaren Schalter, der den ersten Eingang des Differenzverstärkers mit der zweiten
Eingangsspannungsquelle verbindet, einen dritten steuerbaren Schalter, der den zweiten
Eingang des Differenzverstärkersmit der zweiten Eingangsspannungsquelle verbindet,
einen vierten steuerbaren Schalter, der den zweiten Eingang des Differenzverstärkers
mit der ersten Eingangsspannungsquelle verbindet, und enthält die zweite Schaltereinrichtung
einen fünften steuerbaren Schalter, der den Ausgangsanschluß mit dem ersten Ausgang
des Differenzverstärkers verbindet, und einen sechsten steuerbaren Schalter, der
den Ausgangsanschluß mit
dem zweiten Ausgang des Differenzverstärkers
verbindet.
-
Dabei gibt der Schalttaktgeber periodisch Schaltimpulse mit einem
Tastverhältnis von 50 % ab, die den Steuereingängen des ersten, des dritten und
des fünften Schalters direkt und den Steuereingängen des zweiten, des vierten und
des sechsten Schalters über einen Inverter zugeführt werden. Dabei kann es sich
bei dem Differenzverstärker um eine integrierte Schaltung herkömmlichen Aufbaus
handeln, der die Schaltereinrichtungen und das Tiefpassfilter als externe Schaltungskomponenten
zugefügt werden.
-
Bei einer bevorzugten Ausführungsform der zweiten Art, die vorteilhafterweise
insgesamt monolithisch integriert ist und die zwei Transistoren umfaßt, deren Steueranschlüsse
je mit einem der Eingänge des Differenzverstärkers verbunden sind, wobei die Hauptstrecke
eines jeden Transistors mit einer Last in Reihe geschaltet ist und die Verbindungspunkte
zwischen den Transistoren und den Lasten die beiden Ausgänge bilden, ist der Steueranschluß
des ersten Transistors über die Hauptstrecke eines ersten Schalttransistors mit
dem ersten Eingangsanschluß und über die Hauptstrecke eines zweiten Schalttransistors
mit dem zweiten Eingangsanschluß des Differenzverstärkers verbunden, ist der Steueranschluß
des zweiten Transistors über die Hauptstrecke eines dritten Schalttransistors mit
dem zweiten Eingangsanschluß und über die Hauptstrecke eines vierten Schalttransistors
mit dem ersten Eingangsanschluß des Differenzverstärkers verbunden und ist der Ausgangsanschluß
über die Haupt strecke eines fünften Schalttransistors mit dem einen Ausgang und
über die Hauptstrecke eines sechsten Haupttransistors mit einem zweiten Ausgang
des Differenzverstärkers verbunden. Dabei ist der Steueranschluß des ersten, des
dritten und des
fünften Schalttransistors mit dem Ausgang des Schalttaktgebers
direkt und der Steueranschluß des zweiten, des vierten und des sechsten Schalttransistors
mit dem Ausgang des Schalttaktgebers über den Inverter verbunden.
-
Bei einer besonders bevorzugten Ausführungsform sind den beiden Differenzverstärkertransistoren
Lasten in Form eines ersten bzw. eines zweiten Lasttransistors zugeordnet. Dabei
bildet der Verbindungspunkt zwischen dem zweiten Transistor und dem zweiten Lasttransistor
den ersten Ausgang und der Verbindungspunkt zwischen dem ersten Transistor und dem
ersten Lasttransistor den zweiten Ausgang des Differenzverstärkers. Die Steueranschlüsse
von erstem und zweitem Lasttransistor sind mit einem gemeinsamen Schaltungspunkt
verbunden, der an einen der Ausgänge des Differenzverstärkers angeschlossen ist.
Dieser Schaltungspunkt ist über die Hauptstrecke eines siebten Schalttransistors
mit dem ersten Ausgang und über die Hauptstrecke eines achten Schalttransistors
mit dem zweiten Ausgang des Differenzverstärkers verbunden. Der Steueranschluß des
siebten Schalttransistors ist mit dem Ausgang des Schalttaktgebers über einen Inverter
verbunden und der Steueranschluß des achten Schalttransistors ist direkt an den
Ausgang des Schalttaktgebers angeschlossen.
-
Der erfindungsgemäße Differenzverstärker kann ganz oder zum Teil mit
Bipolartransistoren aufgebaut sein. Vorzugsweise sind sämtliche Transistoren als
MOS-Transistoren ausgebildet. Dabei können der erste und der zweite Transistor P-Kanal-MOS-Transistoren
und die restlichen Transistoren N-Kanal-MOS-Transistoren sein oder umgekehrt. Die
Schalttransistoren können je durch ein paar komplementärer MOS-
Transistoren
ersetzt sein; ferner können der erste und der zweite Transistor je durch eine Darlington-Schaltung
oder durch eine Transistorkaskodenschaltung ersetzt sein.
-
Allgemein gilt, daß die Erfindung für jede Art von Differenzverstärker
mit beliebiger innen schaltung anwendbar ist, solange der Differenzverstärker einen
invertierenden und einen nicht-invertierenden Eingang sowie einen invertierten und
einen nicht-invertierten Ausgang aufweist.
-
Die Erfindung sowie Weiterbildungen und Vorteile der Erfindung werden
nun anhand von Ausführungsformen näher erläutert. In der Zeichnung zeigen: Fig.
1 ein Beispiel eines herkömmlichen Differenzverstärkers mit zwei Verstärkertransistoren
und zwei Lasttransistoren; Fig. 2 den Differenzverstärker nach Fig. 1, wobei jedoch
die beiden Verstärkertransistoren eine entgegengesetzte Zuordnung zu den Eingangs
- und Ausgangsanschlüssen des Differenzverstärkers aufweisen; Fig. 3 eine Ausführungsform
der Erfindung, bei der das Offsetverhalten eines herkömmlichen Differenzverstärkers
durch eine erfindungsgemäße Zusatzbeschaltung beseitigt wird; Fig. 4 ein Ersatzschaltbild
für die kompensierte Differenzverstärkerschaltung gemäB-Fig. 3; Fig. 5 eine monolithisch
integrierbare Ausführungsform eines Differenzverstärkers mit erfindungsgemäßer Kompensation;
und
Fig. 6 eine herkömmliche Anwendung eines Differenzverstärkers,
anhand welcher mit den erfindungsgemäßen Maßnahmen erreichbare Vorteile erläutert
werden.
-
Hinsichtlich des speziellen, erfindungswesentlichen Aufbaus und der
speziellen, erfindungswesentlichen Verschaltung der nachfolgend betrachteten Schaltungen
wird hiermit ausdrücklich auf die Schaltungsdetails in den Zeichnungen verwiesen
und hiermit auf diese Bezug genommen.
-
Zur Erläuterung der grundlegenden Idee, die zum Erfindungsgegenstand
geführt hat,- wird zunächst ein herkömmlicher Differenzverstärker betrachtet, wie
er in Fig. 1 dargestellt ist. Dieser Differenzverstärker weist einen invertierenden
Eingang El, einen nicht-invertierenden Eingang E2 und einen Ausgang A auf. Zwischen
dem nicht-invertierenden Eingang El und einer Versorgungsspannungsleitung Vss ist
eine erste Eingangs spannung VIN anlegbar. Zwischen dem-nicht-inver-.tierenden Eingangsanschluß
E2 und derVersorgungsspannungsleitung V55 ist eine zweite Eingangsspannung VIN+
anlegbar.
-
Zwischen dem Ausgangsanschluß A und der Versorgungsspannungsleitung
Vss ist eine Ausgangsspannung VOUT abnehmbar.
-
Der Differenzverstärker weist zwei MOS-Verstärkertransistoren M1 und
M2 auf, deren Gateelektroden mit E2 bzw. El verbunden sind. Zu jedem der Verstärkertransistoren
M1 und M2 ist als Last ein weiterer MOS-Transistor M3 bzw. M4 in Reihe geschaltet.
Dabei sind die Lasttransistoren mit der Versorgungsspannungsleitung Vss verbunden,
während die Verstärkertransistoren M1 und M2 über eine Stromquelle I mit einer Versorgungsspannungsleitung
VDD verbunden sind.
-
Die Gate-Elektroden der beiden Lasttransistoren sind miteinander und
mit dem Verbindungspunkt zwischen den Transistoren Ml und M3 verbunden.
-
Es sei nun zunächst angenommen, daß die Transistoren M1 und M2 einerseits
und die Transistoren M3 und M4 andererseits exakt identisch sind. In diesem Fall
ergibt sich eine Ausgangsspannung von VOUT0 = VGS (M3, M4) wenn keine Differenzeingangsspannung
anliegt (VIN+ = VIN-).
-
Dabei ist VGS (M3, M4) die Spannung zwischen den Gateanschlüssen der
Lasttransistoren M3 und M4 und der Versorgungsspannungsleitung Vss.
-
Wenn die Verstärker- bzw. Eingangstransistoren M1 und M2.
-
einen geringfügigen Unterschied hinsichtlich ihrer Schwellenwertspannung
aufweisen, wobei angenommen wird, daß die Transistoren M3 und M4 identisch bleiben,
erhält man folgende Ausgangsspannung: VOUT = VOUT0 + Ao # (VTM1 - VTM2) (1) Dabei
ist VOUT0 die Ausgangsspannung, die man erhält, wenn alle Transistoren identisch
sind. Ao ist die Verstärkung bei offener Schleife und (VTM1 - VTM2) ist die Differenz
der Schwellenwertspannungen zwischen den Transistoren M1 und M2.
-
Nimmt man Ao = 100 und (VTM1 - VTM2 = 5 mV) an, erhält man eine Ausgangs
spannung VOUT von VOUT0 + 500 mV.
-
Ist dagegen VTM2 = VTM1 + 5 mV, ist also (VTM1 - VTM2) = - 5 mV, ist
die Ausgangsspannung VOUT0 - 500 mV.
-
Das selbe Ergebnis erhält man, wenn man in Fig. 1 die Drain-Anschlüsse
und die Gate-Anschlüsse der Transistoren Ml und M2 miteinander vertauscht, wie es
in Fig. 2 gezeigt ist.
-
D.h., der Gate-Anschluß des Transistors M1 wird mit El verbunden,
der Gate-Anschluß des Transistors M2 wird mit E2 verbunden, der Drain-Anschluß des
Transistors Ml wird mit A verbunden und der Drain-Anschluß des Transistors M2 wird
mit dem gemeinsamen Gate-Anschluß der Lasttransistoren M3 und M4 verbunden.
-
Für diese Schaltung erhält man folgende Ausgangsspannung: VOUT OUTo
° A0 TM1 VTM2) (2) Die Gleichungen (1) und (2) zeigen, daß sich die Ausgangsspannung
bei einem gegebenen Betrag der Asymmetrie zwischen den Transistoren M1 und M2 in
den Fig. 1 und 2 um exakt den gleichen Betrag ändert, jedoch mit unterschiedlicher
Polarität. Dies gilt nicht nur für jeglichen Unterschied zwischen der Schwellenwertspannung
des Transistors Ml und der Schwellenwertspannung des Transistors M2 sqndern dies
gilt auch für alle anderen Arten von Asymmetrie, die einen Offsetfehler hervorrufen,
beispielsweise unterschiedliche Geometrie der Transistorstrukturen oder unterschiedliche
Verstärkung.
-
Unter Ausnutzung dieser Erkenntnis wird nun erfindungsgemäß durch
periodisches Umschalten zwischen den beiden Ausgängen des Differenzverstärkers die
Offsetspannung am Ausgang periodisch umgepolt. In dem anschließenden Tiefpassfilter
entsteht eine Mittlung dieses periodisch seine Polarität wechselnden Ausgangssignals.
Bei fehlendem Eingangssignal
oder bei identischem Eingangssignal
an den beiden Eingängen des Differenzverstärkers erscheint daher am Ausgang des
Tiefpassfilters die Spannung 0. Der Offsetfehler ist somit beseitigt.
-
Damit nun ein über den Eingängen des Differenzverstärkers liegendes
Eingangssignal durch das periodische Umschalten des Differenzverstärkerausgangs
nicht zu einem Ausgangssignal mit ebenfalls periodisch wechselnder Polarität führt,
wird auch auf der Eingangsseite eine periodische Umschaltung vorgenommen, und zwar
synchron mit der Umschaltung am Ausgang. Beeinträchtigungen des zu verstärkenden
Signals durch die Umschaltungen werden durch das Tiefpassfilter beseitigt.
-
Anhand von Fig. 3 wird nun eine Ausführungsform betrachtet, bei welcher
der Offsetfehler eines. herkömmlichen Differenzverstärkers DV durch die erfindungsgemäßen
Maßnahmen unterdrückt wird. Der herkömmliche Differenzverstärker DV weist einen
invertierenden Eingangsanschluß El, einen nichtinvertierenden Eingang E2, einen
nicht-invertierten Ausgang Al und einen invertierten.Ausgang A2 auf. Zwischen die
beiden Eingänge El und E2 des Differenzverstärkers DV und die Eingangsspannungsanschlüsse
U1 und U2 ist eine erste steuerbare Schaltereinrichtung mit vier steuerbaren Schaltern
S1, S2, S3 und S4 geschaltet Dabei ist der invertierende Eingang El mit dem ersten
Eingangsspannungsanschluß U1 über den Schalter S1 und mit dem zweiten Eingangsspannungsanschluß
U2 über den Schalter S2 verbunden. Der nicht-invertierende Eingang E2 des Differenzverstärkers
DV ist mit dem zweiten Eingangsspannungsanschluß U2 über den Schalter S3 und mit
dem ersten Eingangsspannungsanschluß U1 über den Schalter S4 verbunden.
-
Zwischen die beiden Ausgänge des Differenzverstärkers und einen Abnahmeranschluß
Z ist eine Reihenschaltung aus einer zweiten steuerbaren Schaltereinrichtung -mit
steuerbaren Schaltern S5 und 56 und ein Tiefpassfilter TP geschaltet. Dabei ist
der nicht-invertierte Ausgang Al des Differenzverstärkers DV mit einem Ausgangsanschluß
O der zweiten Schaltereinrichtung über den Schalter S5 und der invertierte Ausgang
A2 des- Differenzverstärkers DV mit dem Ausgangsanschluß O über den Schalter S6
verbunden. Zwischen den Ausgangsanschluß 0 der zweiten Schaltereinrichtung und den
Abnehmeranschluß Z ist das Tiefpassfilter TP geschaltet.
-
Die Steueranschlüsse G1, G3 und G5 der steuerbaren Schalter S1, 53
bzw. S5 sind mit dem Ausgang eines Taktgebers C direkt verbunden. Die Steueranschlüsse
G2, G4 und G6 der steuerbaren Schalter S2, S4 und S6 sind. mit dem Ausgang des Taktgebers
C über einen Inverter I verbunden.
-
Der Taktgeber C gibt periodisch Schaltimpulse mit einem Tastverhältnis
von 50 % ab,.so daß abwechselnd die Schalter S1, S3 und S5 oder die Schalter S2,
S4 und S6 leitend geschaltet sind. Die Taktfolgefrequenz liegt in genügendem Abstand
über der Frequenz des vom Differenzverstärker zu verstärkenden Eingangssignals.
Geht man von einem Eingangssignal aus, das von Gleichspannung bis in den Audiofrequenzbereich
reicht, kann man vorzugsweise eine Taktfrequenz im Bereich von einigen 100 KHz verwenden.
Ist das zu verstärkende Eingangssignal 0, erhält man am Abnehmeranschluß Z eine
Ausgangsgleichspannung Vout = 0. D.h., jegliche Unsymmetrien des Differenzverstärkers
DV, die an sich zu einem Offsetfehler führen würden, werden durch die erfindungsgemäße
Beschaltung unwirksam gemacht.
-
Fig. 4 zeigt ein Ersatzschaltbild des in Fig. 3 gestrichelt umrandeten
Schaltungsteils. Der mit Offsetfehler behaftete Differenzverstärker DV wirkt zusammen
mit den erfindungsgemäßen Schaltereinrichtungen S1 bis S6 und dem Tiefpassfilter
TP wie ein Differenzverstärker D ohne Offsetfehler, dessen invertierender Eingang
durch den Eingangsspannungsanschluß U1, dessen nicht-invertierender Eingang durch
den Spannungsanschluß U2 und dessen Ausgang durch den Abnehmeranschluß Z gebildet
wird. Die am Ausgang Z dieser Ersatz schaltung auftretende Ausgangsspannung ist
nicht mehr durch einen Offsetfehler verfälscht.
-
Anhand der Fig. 5 wird nun eine zweite erfindungsgemäße Ausführungsform
betrachtet, die vorzugsweise für eine monolithische Integration gedacht ist und
bei der die erfindungsgemäßen Schaltereinrichtungen in den Differenzverstärker integriert
sind. Diese Ausführungsform weist eine Parallelschaltung aus zwei Reihenschaltungen
auf, die je einen Verstärkertransistor T1 bzw. T2 und einen Lasttransistor LT1 bzw.
LT2 besitzen. Diese Parallelschaltung ist auf seiten der Verstärkertransistoren
T1 und T2 über eine Stromquelle I mit einer ersten Spannungsversorgungsleitung VDD
und auf Seiten der Lasttransistoren LT und LT2 mit einer zweiten Spannungsversorgungsleitung
Vss verbunden. Jeder Verstärkertransistor T1 und T2 ist mit seinem- Drain-Anschluß
an den Drain-Anschluß des zugehörigen Lasttransistors LT1 bzw. LT2 angeschlossen.
Die Gate-Anschlüsse der Lasttransistoren LT1 und LT1 sind in einem Verbindungspunkt
X miteinander verbunden.
-
Die Schaltung weist einen ersten Eingangsspannungsanschluß U1 auf,
dem die zu invertierende Eingangsspannung VIN zugeführt wird, und einen zweiten
Eingangsspannungsanschluß U2,
dem die nicht zu invertierende Eingangsspannung
VIN+ zugeführt wird. Der Differenzverstärker weist einen Ausgangsanschluß 0 auf,
an dem die Differenzverstärker-Ausgangsspannung VOUT abnehmbar ist.
-
Die Gate-Anschlüsse der Verstärkertransistoren T1 und T2 bilden einen
ersten Eingang El bzw. einen zweiten Eingang E2 des eigentlichen Differenzverstärkers,
der durch die Verstärkertransistoren T1, T2 und durch die Lasttransistoren LT1 und
LT2 gebildet wird. Der Verbindungspunkt zwischen den Transistoren T2 und LT2 bildet
einen ersten Ausgang Al und der Verbindungspunkt zwischen denTransistoren T1 und
LT1 bildet einen zweiten Ausgang A2 des eigentlichen Differenzverstärkers.
-
Der Gate-Anschluß des Verstärkertransistors Tl ist über die Hauptstrecke
eines ersten Schalttransistors ST1 mit dem Eingangsspannungsanschluß U1 und über
die Hauptstrecke eines zweiten Schalttransistors ST2 mit dem Eingangsspannungsanschluß
U2 verbunden. Der Gate-Anschiuß des Verstärkertransistors T2 ist über die Hauptstrecke
eines dritten Schalttransistors ST3 mit dem Eingangsspannungsanschluß U2 und über
die Hauptstrecke einesvierten-Schalttransistors ST4 mit'dem Eingangsspannungsanschluß
U1 verbunden. Der Ausganganschluß O ist über die Hauptstrecke eines fünften Schalttransistors
ST5 mit dem gemeinsamen Drain-Anschluß der Transistoren T2 und LT2 und über die
Hauptstrecke eines sechsten Schalttransistors ST6 mit dem gemeinsamen Drain-Anschluß
der Transistoren T1 und LT1 verbunden. Der gemeinsame Gate-Anschluß X der beiden
Lasttransistoren LT1 und LT2 ist über die Haupt strecke eines siebten Schalttransistors
ST7 mit dem gemeinsamen Drain-Anschluß der Transistoren T2 und LT2 und über die
Hauptstrecke eines achten Schalttransistors ST8 mit'dem gemeinsamen Drainanschluß
der Transistoren T1 und LT1 verbunden.
-
Bei der dargestellten Ausführungsform sind die beiden Verstärkertransistoren
T1 und T2 je durch einen P-Kanal-MOS-Transistor gebildet, während es sich bei den
Lasttransistoren LT1, LT2 und den Schalttransistoren ST1 bis ST8 um N-Kanal-MOS-Transistoren
handelt.
-
Die Gate-Anschlüsse der Schalttransistoren ST1, ST3, ST5-und ST8 sind
direkt mit einer Taktleitung CLK verbunden, während die Gate-Anschlüsse der Schalttransistoren
ST2, ST4, ST6 und ST7 über einen Inverter I mit der Taktleitung CLK verbunden sind.
Über die Taktleitung CLK werden den Schalttransistoren periodische Schalttaktimpulse
mit einem Tastverhältnis von 50 % zugeführt. Es wird davon ausgegangen, daß bei
der dargestellten Ausführungsform und bei dem dargestellten Taktsignal während der
Taktzeit tl die Schalttransistoren ST2, ST4, ST6, ST7 und während der Taktzeit t2
die Schalttransistoren ST1, ST3, ST5, ST8 leiten.
-
Die Schalttransistoren ST1 bis ST4 bewirken eine wechselweise Umschaltung
der Gate-Anschlüsse der Verstärkertransistoren T1 und T2 zwischen dem invertierenden
Eingangsspannungsanschluß U1 und dem nicht-invertierenden Eingangsspannungsanschluß
U2. Die Schalttransistoren ST5 und ST6 bewirken eine wechselweise Umschaltung der
gemeinsamen Drain-Anschlüsse der Transistoren Tal1 und LT1 einerseits und der beiden
Transistoren T2 und LT21andererseits auf den Ausgangsanschluß O.
-
Die Schalttransistoren ST7 und ST8 bewirken eine wechselweise Umschaltung
des gemeinsamen Gate-Anschlusses X der beiden Lasttransistoren LT1 und LT2 auf den
Drain-Anschluß entweder des Lasttransistors LT1 oder des Lasttransistors LT2.
-
Mit Hilfe der Schalttransistoren wird die in Fig. 5 dargestellte Schaltung
abwechselnd zwischen den Schaltungskonfigurationen, wie sie in den Figuren 1 und
2 dargestellt sind, umgeschaltet. Zu der Umschaltung gemäß den Figuren 1 und 2 kommt
noch eine Umschaltung der Lasttransistoren LT1 und LT2 hinsichtlich der Verbindung
des gemeinsamen Gate-Anschlusses X mit dem Drain-Anschluß des einen oder des anderen
dieser beiden Lasttransistoren LT1 und LT2 hinzu.
-
Denn die im Zusammenhang mit den Erläuterungen der Figuren 1 und 2
gemachte ..Annahme, daß Unsymmetrien nur hinsichtlich der beiden Verstärkertransistoren
auftreten, die beiden Lasttransistoren jedoch zueinander identisch sind, ist unrealistisch
In der Praxis treten auch zwischen den beiden Lasttransistoren Unsymmetrien auf.
Und deren Unsymmetrie wird durch die periodische Umschaltung dieser Lasttransistoren
kompensiert, genauso, wie die Unsymmetrie der Verstärkertransistoren durch deren
periodische Umschaltunci komPensiert-wird.
-
Bei der in Fig. 5 dargestellten Ausführungsform der Erfindung können
die einzelnen Transistoren von entgegengesetztem Leitungstyp als beschrieben sein.
Es können auch Bipolartransistoren verwendet werden. Die Verstärkertransistoren
T1 und T2 können außerdem je durch eine Darlington-Schaltung oder durch eine'Transistorkaskodenschaltung
ersetzt sein.
-
Will man mit einer niedrigen Versorgungsspannung und geringen Verlustleistungen
auskommen und/oder einen großen Gleichtaktsignal-Eingangsspannungsbereich erzielen,
kann man die Schalttransistoren ST1 bis ST8 vorteilhafterweise durch komplementäre
Schalttransistorpaare ersetzen.
-
Die Taktfrequenz CLK sollte möglichst, ein Tastverhältnis von genau
50 % aufweisen. Eine Abweichung von diesem Idealwert führt zu einer - wenn auch
kleinen - Offsetspannung t1 VOS = VOS0 # (1- t2 ). (3) Dabei ist VOS0 die Offsetspannung
ohne Kompensation.
-
tl ist die "L"-Taktzeit und t2 ist die "H"-Takzeit, wobei "L" einen
niedrigen-und H" einen hohen Spannungswert.be-'-deuten. Mittels einer Frequenzteilerstufe
läßt sich leicht ein Taktsignal erreichen, dessen Tastverhältnis eine Unsymmetrie
von i 0,1 % aufweist.
-
Der kompensierte Differenzverstärker sollte eine möglichst große Spannungsverstärkung
aufweisen, um einen merklichen Eingangsoffsetfehler zu vermeiden, der durch die
Schwellen -spannung einer nachfolgenden (unkompensierten) Verstärkerstufe verursacht
werden könnte. Je höher nämlich die Verstärkung des Differenzverstärkers'ist', umso
kleiner ist die Eingangskompensationsspannung, die man dem Differenzverstärker zuführen
muß, um die durch den Schwellenwert der nachfolgenden Verstärker stufe verursachte
Offsetwirkung zu kompensieren.
-
Unter Beachtung dieser Empfehlungen kann man einen zweistufigen Differenzverstärker
mit einer Offset-kompensierten Differenzeingangsstufe und einer unkompensierten
Verstärkerstufe mit nur einem einzigen Eingang verwirklichen, deren Offsetwerte
um wenigstens zwei Größenordnungen kleiner sind als die einer herkömmlichen Schaltungohnefsetkoepensation.
-
Dies führt zu Offsetspannungswerten von t100 ßV. Und da
sich
die temperaturbedingte Drift in der gleichen Größenordnung verringert, erreicht
man temperaturbedingte Driftwerte, die höchstens einige V/°C betragen.
-
Ein Beispiel für die Anwendung eines erfindungsgemäßen Offset-kompensierten
Differenzverstärkers ist eine sogenannte band gap voltage reference", also eine
Bandabstandspannung-Referenzspannungsquelle,wie sie in Fig. 6 gezeigt ist. Derartige
Referenzspannungsquellen werden als hochkonstante Spannungsquellen verwendet, die
eine Ausgangsbezugsspannung VGO von 1,25 V abgeben. Solche Referenzspannungsquellen
sind bekannt, so daß deren Aufbau und Funktion nicht im einzelnen erläutern zu werden
brauchen. Solche Bandabstandspannung-Referenzspannungsquellen enthalten einen Differenzverstärker
der in Fig.l gezeigten Art, mit den Verstärkertransistoren M1, M2 und den Lasttransistoren
M3, M4. Bei dieser Schaltung wird eine Abweichung der Ausgangsspannung VGO vom Nennwert
hauptsächlich durch die Eingangsoffsetspannung des Differenzverstärkers verursacht.
Da die Differenz der.Basis-Emitter-Spannung zwischen den Transistoren Q1 und Q2,
nämlich VtE, nur 55 mV beträgt, bewirkt eine Offsetspannung von 10 mV eine beträchtliche
Abweichung der Ausgangsspannung VGO Im allgemeinen kann man bei einer solchen Bandabstandspannung-Referenzspannungsquelle
eine Ausgangsspannung VGo von 1,2 V+ 10 % und einen Temperaturkoeffizienten von
+ 500 ppm/OC erreichen.
-
Verwendet man nun anstelle des Differenzverstärkers mit den'beiden
Transistoren M1 bis M4 einen erfindungsgemäß kompensierten Differenzverstärker,
beispielsweise der in Fig. 5 gezeigten Ausführungsform, kann man einen Temperaturkoeffizienten
von ~ + 100 ppm/OC erreichen, und zwar bei viel niedrigeren Toleranzwerten des Absolutwerts
der Referenzspannung.
-
- Leerseite -