DE3205026A1 - Halbleiterspeicher und verfahren zu dessen herstellung - Google Patents
Halbleiterspeicher und verfahren zu dessen herstellungInfo
- Publication number
- DE3205026A1 DE3205026A1 DE19823205026 DE3205026A DE3205026A1 DE 3205026 A1 DE3205026 A1 DE 3205026A1 DE 19823205026 DE19823205026 DE 19823205026 DE 3205026 A DE3205026 A DE 3205026A DE 3205026 A1 DE3205026 A1 DE 3205026A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor region
- layer
- polysilicon
- conductivity type
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Halbleiterspeicher und Verfahren zu dessen Herstellung
Die Erfindung betrifft einen Halbleiterspeicher nach dem Oberbegriff des Patentanspruchs 1 bzw. ein Verfahren
zu dessen Herstellung nach dem Oberbegriff des Patentanspruchs'4
oder 7 und insbesondere den Aufbau eines programmierbaren .Festwertspeichers (PROM) mit einer
Polysiliciumsicherung des Emitterfolgertyps sowie ein
Verfahren zu dessen Herstellung.
Mit steigender Vielfachfunktion und höherer Betriebsgeschwindigkeit
der jüngsten Mikroprozessoren bestehen wachsende Anforderungen an größere Leistungsfähigkeit
und höhere Geschwindigkeit des PROM. Ein Bipolar-PROM ist einem MOS-PROM insoweit unterlegen, als die einmal
in den Bipolar-PROM geschriebenen Daten nicht korrigiert werden können. Dennoch ist er letzterem überlegen, da
die Zugriffzeit viel kürzer als bei letzterem ist und er eine höhere Zuverlässigkeit aufweist.
Das Schreiben des Bipolar-PROM wird abhängig von der
Zellenstruktur in eine Sicherungsschmelzmethode (ein Diodenübergangstyp oder ein Emitterfolgertyp) und in
eine lawineninduzierte Wanderungsmethode (AIM) eingeteilt. Die SicherungsSchmelzmethode ist beispielsweise
in der japanischen Patentanm. 48-97457 beschrieben. In
einer derartigen Vorrichtung müssen dae Baslskontakt-
loch und daa Emitterkontaktloch in einen auereichenden
Abstand vorgesehen werden. Entsprechend nimmt das Basiskontaktloch eine größere Fläche in der Zellenfläche
ein, so daß eine Steigerung der Integrationsdichte der Vorrichtung behindert wird. Weiterhin wächst eine
zwischen einer Wortleitung und Kollektor-Basis-Übergängen
gebildete parasitäre Kapazität in einem Ausmaß an, daß diese nicht vernachläßigbar ist, wodurch eine
Erhöhung der Betriebsgeschwindigkeit der Vorrichtung verhindert wird.
Es ist daher Aufgabe der Erfindung, einen Halbleiterspeicher des Polysilicium-Sicherungstyps anzugeben,
bei dem eine hohe Integration durch Verringern der Fläehe
der mit einer Verdrahtungsleitung verbundenen Halbleiterfläche und eine hohe Betriebsgeschwindigkeit
durch Herabsetzen der parasitären Kapazität der Verdrahtungsleitung verwirklicht sind; außerdem soll ein
Verfahren zur Herstellung eines solchen Halbleiterspeichers geschaffen werden.
Die Lösung dieser Aufgabe ist durch die im Patentanspruch T bzw. in den Patentansprüchen 4 und 7 angegebenen
Merkmale verwirklicht.
Die Erfindung sieht also einen Halbleiterspeicher vor, der aufweist: einen ersten Halbleiterbereich eines
ersten Leitungstyps, eine erste Isolierschicht zum Trennen von Elementen, die im ersten Halbleiterbereich
gebildet sind, einen zweiten Halbleiterbereich eines zweiten Leitungstyps, der den ersten Halbleiterbereich
berührt und inselmäßig durch die erste Isolierschicht gebildet ist, einen dritten Halbleiterbereich
des ersten Leitungstyps, der im zweiten Halbleiterbereich
vorgesehen ist, eine Polysilicium-Verdrahtungsschicht, die mit dem dritten Halbleiterbereich verbunden
ist und sich über die erste Isolierschicht erstreckt, wobei die Polysilicium-Verdrahtungsschicht
einen Fremdstoff des ersten Leitungstyps in hoher Konzentration enthält und als eine Sicherung dient,
einen ersten Isolierfilm, der auf der Oberfläche der Polysilicium-Verdrahtungsschlcht ausgeführt ist, einen
zweiten Isolierfilm, der auf der Seite der Polysilicium-Verdrahtungsschicht
vorgesehen ist, und eine Elektrode, die mit dem zweiten Halbleiterbereich über
ein Kontaktloch verbunden ist, das selbstjustiert mit
dem zweiten Isolierfilm gebildet ist.
Wenn - wie oben erläutert wurde - ein Kontaktloch selbstjustiert mit dem zweiten Isolierfilm erzeugt
wird, kann der Abstand zwischen der Polysilicium-Verdrahtungsschicht
und einer im Kontaktloch vorgesehenen Elektrode wirksam verringert werden, so daß die Integratiohsdichte
verbessert werden kann. Da weiterhin die PN-Übergangsfläche herabgesetzt ist, kann die parasitäre
Kapazität vermindert werden.
Wenn eine zweite Isolierschicht, die von der Oberfläche des dritten Halbleiterbereiches bis zur Oberfläche
des zweiten Halbleiterbereiches reicht, zwischen der Elektrode und der Polysilicium-Verdrahtungsschicht erzeugt
wird, so wird verhindert, daß ein Spannungsdurchbruch
zwischen dem dritten Halblelterbsreich und der Elektrode eintritt.
Das erfindungsgemäße Verfahren zum Herstellen eines
·····:·· ·····»· "-3-2-Ö5026
-ιοί Halbleiterspeichers zeichnet sich durch die folgenden
Verfahrensschritte aus: Bilden eines ersten Halbleiterbereiches eines ersten Leitungstyps, der inselmäßig
durch eine Isolierschicht von einem Halbleitersubstrat des ersten Leitungstyps getrennt ist, Bilden eines
zweiten Halbleiterbereiches eines zweiten Leitungstyps durch Dotieren eines Fremdstoffes des zweiten
Leitungstype in die gesamte Oberfläche des ersten Halbleiterbereiches, Auftragen bzw. Abscheiden eines
Polysillciumfllmes, der einen Fremdstoff des ersten Leitungstyps in hoher Konzentration enthält, auf den
freiliegenden zweiten Halbleiterbereich und die Isolierschicht, Bilden einer Polysilicium-Verdrahtungsschicht durch selektives Ätzen des Polysiliciumfilmes,
wobei die Polysilicium-Verdrahtungsschicht an einem Endteil mit dem zweiten Halbleiterbereich verbunden
ist und sich am anderen Ende über die Isolierschicht erstreckt, während ein Teil der Polysilicium-Verdrahtungaschicht
fein ausgeführt ist, um eine Sicherungsfunktion zu erfüllen, selektives Bilden eines dritten
Halbleiterbereiches durch Diffundieren des Fremdstoffes des ersten Leitungstyps in der Polysilicium-Verdrahtungsschlcht
in den zweiten Halbleiterbereich hinein durch eine Wärmebehandlung, Bilden eines ersten
Isolierfilmes auf der Oberfläche der Polysilicium-Verdrahtungsschicht,
eines zweiten Isolierfilmes auf der Seite der Polysilicium-Verdrahtungsschicht und
eines dritten Isolierfilmes auf dem freiliegenden zweiten Halbleiterbereich, wobei der dritte Isolierfilm
dünner als der erste und der zweite Isolierfilm ist, Bilden eines Kontaktloches in Selbstjustierung
mit dem zweiten Isolierfilm auf der Seite der PoIysllicium-Verdrahtungeschicht
durch Entfernen des dritten Isolierfilmes auf dem zweiten Halbleiterbereich und Bilden einer mit dem zweiten Halbleiterbe-
• ei ·* «a · c
- 11 reich durch das Kontaktloch verbundenen Elektrode.
In einer anderen Ausführungsform weist das erfindungsgemäße
Verfahren die folgenden Verfahrensschritte auf: Bilden eines ersten Halbleiterbereiches eines ersten
Leitungstyps, der inselmäßig durch eine erste Isolierschicht von einem Halbleitersubstrat des ersten Leitungstyps
getrennt ist, Bilden eines zweiten Hälbleiterbereiches
eines zweiten Leitungstyps durch Dotieren eines Fremdstoffes des zweiten Leitungstyps in die
gesamte Oberfläche des ersten Halbleiterbereiches, Bilden einer zweiten Isolierschicht auf dem freiliegenden
zweiten Halbleiterbereich, Bilden eines Fremdstoffdiffueionsfensters
durch selektives Ätzen der zweiten Isolierschicht, Auftragen bzw. Abscheiden eines PoIysiliclumfllmes,
der einen Fremdstoff des ersten Leitungstyps in hoher Konzentration enthält, auf dem
freiliegenden zweiten Halbleiterbereich und der ersten und der zweiten Isolierschicht, Bilden einer PoIysilicium-Verdrahtungsschicht
durch selektives Ätzen des Polysiliciumfilmes, wobei die Polysilicium-Verdrahtungsschicht
an einem Endteil mit dem zweiten Halbleiterbereich über das Fremdstoffdiffusionsfenster verbunden
ist und sich am anderen Endteil über die erste Isolierschicht erstreckt, während ein Teil der PoIysilicium-Verdrahtungsschicht
fein ausgeführt ist und so eine Sicherungsfunktion erfüllt, selektives Bilden
eines dritten Halbleiterbereiches durch Diffundieren des in der Polysilicium-Verdrahtungsschlcht enthaltenen
Fremdstoffes des ersten Leitungstyps in den zweiten Halbleiterbereich durch eine Wärmebehandlung, Bilden
eines ersten Isolierfilmes auf der Oberfläche der Polysilicium-Verdrahtungsschicht und eines zweiten
- 12 -
Isolierfilmes auf der Seite der Polysilieium-Verdrahtungsschicht,
Bilden eines Kontaktloches in Selbstjustierung mit dem zweiten Isolierfilm auf der Seite
der Polysilicium-Verdrahtungsschicht durch Ätzen der zweiten Isolierschicht auf dem zweiten Halbleiterbereich
und Bilden einer mit dem zweiten Halbleiterbereich durch das Kontaktloch verbundenen Elektrode.
Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1A bis 1E Schnitte eines Halbleitersubstrates .
zur Erläuterung eines ersten Ausführungsbeispiels für die Herstellung einer Halbleitervorrichtung
nach der Erfindung,
Fig. 2 eine Draufsicht eines in Fig. 1E gezeigten
Halbleiterspeichers,
Fig. 3 einen Teilschnitt eines Halbleiterspeichers zur Erläuterung eines Basis-Emitter-Kurzschlusses
,
Fig. 4 einen Schnitt einer Abwandlung des ersten Aus« führungsbeispiels des erfindungsgemäßen Halbleiterspeichers
,
Fig. 5A bis 5E Schnitte eines Halbleitersubstrates zur Erläuterung eines zweiten Ausführungsbeispiels
eines Verfahrens zur Herstellung des Halbleiterspeichers nach der Erfindung,
Ö «
- 13 - "
Fig. 6 eine Draufsicht des in Fig. 5E gezeigten Halbleiterspeichers und
Fig. 7A bis TE Schnitte eines Halbleitersubstrates . zur Erläuterung eines dritten AusfUhrungsbei-
spiels eines Verfahrens zur Herstellung des Halbleiterspeichers nach der Erfindung.
Der erfindungsgemäße Halbleiterspeicher und ein Verfahren zu dessen Herstellung werden im folgenden an
hand der Fig. 1A bis 1E sowie der Fig. 2 näher erläutert.
Eine n+-Vergrabungsschicht (buried laver) wird in einem ρ -Siliciuni-
substrat 10 gebildet, wie dies in Fig. 1A gezeigt ist.
Eine n-Silicium-Epitaxieschicht 14 wird auf der Ver
grabungsschicht 12 erzeugt. Dann wird durch einen selektiven Oxidationsprozeß ein Feldoxidationsfilm
als eine bis zur n+-Vergrabungsschicht 12 reichende
erste Isolierschicht gebildet. Durch diesen Verfah rensschritt wird die Epitaxieschicht 14 inselmäßig ge
trennt. Die Insel-Siliclum-Epitaxieschicht 14 wird mit
einem p-Fremdstoff, beispielsweise Bor, durch einen Diffusionsprozeß oder Ionenimplantation dotiert. Dann
wird die Unterstruktur einer Wärmebehandlung ausgesetzt, um einen p-Basisbereich 18 mit 0,5 μιη als vertikalem
Diffusionsabstand Xj und 600 Ω/Q als Schichtwiderstand zu bilden.
Ein auf dem Basisbereich 18 durch den Wärmeprozeß
(nicht gezeigter) Oxidfilm wird abgeätzt, um den Basis
bereich 18 freizulegen. Wie in Fig. 1B gezeigt ist,
wird ein mit Arsen in hoher Konzentration dotierter
- 14 -
Polysiliciumfilm 20 mit 0,3 μώ (3 000 Ä") auf der Unterstruktur abgeschieden oder aufgetragen.
Wie in Flg. 1C dargestellt ist, wird der Polysiliciumfilm
20 durch einen Photogravierprozeß strukturiert, um zwei Polysilicium-Verdrahtungsschichten 22a und 22b
zu erzeugen, die im wesentlichen symmetrisch bezüglich des Basisbereiches 18 angeordnet sind. Die Polysilicium-Verdrahtungsschichten
22a und 22b berühren jewells an einem Ende einen Teil des Basisbereiches und
erstrecken sich am anderen Endteil über den Feldoxidfilm 16., Die Polysilicium-Verdrahtungsschichten 22a
und 22b haben jeweils Sicherungen 24a und 24b von schmaler Breite auf dem Feldoxidfilm 16. Dann wird die
Unterstruktur einer Wärmebehandlung in einer Sauerstoff-Stickstoff-Mischatmosphäre
bei 1000eC ausgesetzt. Durch die Wärmebehandlung diffundiert Arsen aus den
Polysilicium-Verdrahtungsschichten 22a und 22b in den Basisbereich 18, um dadurch n+-Emitterbereiche 26a und
26b zu erzeugen. Dann wird die Unterstruktur einer
Wärmebehandlung in einer nassen Atmosphäre bei 9000C ausgesetzt, so daß ein erster Siliciumoxidfilm 28 auf
den Oberflächen der Polysilicium-Verdrahtungsschichten 22a und 22b entsteht, während ein zweiter Siliciumoxidfilm
30 auf den Seiten der Polysillcium-Verdrahtungsschichten 22a und 22b gebildet und ein dritter Siliciumoxidfilm
32 auf dem freiliegenden Basisbereich 18 erzeugt wird. Da die Polysiliciumschichten 22a und 22b
eine hohe Fremdstoffkonzentration aufweisen und der freiliegende Basisbereich 18 aus einer Silicium-Epitaxieschicht
gebildet ist, besteht dazwischen ein geringer Unterschied in der Oxidationsrate oder -geschwindigkeit.
Daher werden der erste Siliciumoxidfilm
·· em
β · ■· β *
* β β* · W 6* β
O · * · β β O
- 15 -
28 und der zweite Siliciumoxidfilm 30 merklich dicker
als der dritte Sillciumoxidfilm 32 gebildet. Wenn beispielsweise
die Unterstruktur einer Wärmebehandlung in einer nassen Atmosphäre bei 9000C fUr 20 Minuten ausgesetzt
wird» werden die ersten SiliciumoxidfUrne 28a
und 28b mit 0,26 μα (2600 1), die zweiten Siliciumoxidf ilme 30a und 30b mit 0,26 μιη (2600 X) und der
dritte Siliciumoxidf ilm 32 mit 0,06 pm (600 JL) gebildet.
Wie in Fig. 1D gezeigt ist, wird durch eine Fluorwasserstoffbehandlung
der dünne dritte Siliciumfilm 32 vom Basisbereich 18 entfernt. Ein Basiskontaktloch
ist selbstjustiert mit den zweiten Siliciumoxidfilmen
30a und 30b, die auf den Seitenwänden der Polysilicium-Verdrahtungsschichten 22a und 22b ausgeführt sind.
Dann wird ein Al-Film auf der gesamten Oberfläche der Unterstruktur aufgetragen oder abgeschieden, und der
Al-Film wird strukturiert, um einen Basis-Al-Verdrahtungsschicht
36 zu bilden, die als Wortleitung dient. Die Basis-Al-Verdrahtungsschicht 36 1st von den Emitterbereichen
26a und 26b durch die zweiten Siliciumoxidf ilme 30a und 30b isoliert.
Im nächsten Verfahrensschritt wird eine Phosphorsilikatglasschicht
(PSG-Schicht) auf der gesamten Oberfläche der Unterstruktur abgeschieden oder aufgetragen,
wie dies in Fig. 1E gezeigt ist. Im Anschluß daran werden die PSG-Schicht 38 und die ersten SiIiciumoxidschichten
28a und 28b selektiv geätzt, um Durchgangslöcher 40a und 40b zu bilden. Dann wird ein
Aluminiumfilm über der gesamten Oberfläche der Unter-
• ··»··■ I
- 16 -
Struktur erzeugt und strukturiert, um Al-Verdrahtungsschichten
42a und 42b zu bilden, die als Bitleitungen dienen, welche mit den Polysilicium-Verdrahtungsschicht en 22a und 22b über die Durchgangslächer 40a
und 40b verbunden sind. Durch die oben aufgezeigten Verfahrensschritte werden zwei Speicherzellen in der
n-Epitaxieschicht 14 in inselmäßig getrennter Weise erzeugt. Fig. 2 ist eine Draufsicht der Speicherzellen,
und Fig. 1E zeigt einen Schnitt 1E-1E von Fig. 2.
10
Im so hergestellten Halbleiterspeicher ist das zwischen den Emitterbereichen 26a und 26b vorgesehene
Basiskontaktloch 34 mit diesen Schichten 26a und 26b selbstjustiert, wobei die zweiten Siliciumoxidfilme
30a und 30b als Maske dienen. Daher ist die Fläche des Basiskontaktloches 34 auf 1/3 gegenüber der Fläche
des herkömmlichen Halbleiterspeichers verringert. Weiterhin ist die Fläche der Speicherzellen auf 80 %
der Fläche einer herkömmlichen Speicherzelle herabgesetzt. Außerdem bedeytet die Verringerung der Fläche
des Basisbereiches 13 eine merkliche Minderung der parasitären Kapazität der Basis-Al-Verdrahtungsschicht
23 (Wortleitung). Dies zeigt an, daß eine Verbesserung in der Betriebsgeschwindigkeit erreicht ist.
Im oben erläuterten Verfahren werden die mit Arsen in hoher Konzentration dotierten Verdrahtungsschichten
22a und 22b als Diffusionsquellen zur Herstellung der Emitterbereiche 26a und 26b verwendet. Die Polysilicium-Verdrahtungsschichten
22a und 22b haben eine höhere Oxidationsrate oder -geschwindigkeit als der
durch die Epitaxieschicht gebildete Basisbereich 13. Daher sind die auf den Seiten der Polysilicium-Ver-
1β d· ·*
ft β Θ a
- 17 -
drahtungsschichten 22a und 22b erzeugten Oxidfilm©
dicker als derjenige auf dem Basisbereich. Mittels des Unterschiedes zwischen den Dicken der Oxidfilme
kann das Basiskontaktloch 34 mit den Emitterbereichen
26a und 26b selbstjustiertwerden, wobei di® zweiten
Siliciumoxidfilme 30a und 30b auf den Seiten der PoIy-
silicium-Verdrahtungsschichten 22a und 22b jeweils als
Maske dienen.
Wenn - wie in Fig. 3 gezeigt ist - die seitliche oder
laterale Diffusionslänge Yj des n+-Emitterbereiches 26b
größer als die Dicke tQX des zweiten Oxidfilmes 30b
auf der Seite der Polysilicium-Verdrahtungsschicht 22b ist, dann werden die Basis-Al-Verdrahtungsschicht 36 und der Emitterbereich 26b kurzgeschlossen. Um diesen Kurzschluß zu vermeiden, wird nach der Herstellung des
Basiskontaktloches 34 eine 0,1 μη (1000 1) dicke PoIysiliciumschicht, die mit Fremdstoff des gleichen Leitungstype wie derjenige des Basisbereiches 18, bei-
spielsweise Bor, dotiert ist, auf dem Basiskontaktloch 34 erzeugt. Danach wird Bor aus der Polysiliciumschicht
44 in den Basisbereich 18 durch die Wärmebehandlung diffundiert, um so einen p+-Fremdstoffbereich 46 zu
bilden. Sodann wird eine Al-Verdrahtungsschicht 36 auf der Polysiliciumschicht 44 hergestellt. Gemäß dieser
Fertigungsmethode kann der p+-Fremdstoffbereich 46 gebildet werden, der seitlich oder lateral aus der Grenze
zwischen den zweiten Siliciumoxidfilmen 30a und 30b auf den Seiten der Polysilicium-Verdrahtungsschichten
22a und 22b und der Polysiliciumschicht 44 diffundiert ist. Demgemäß wird ein PN-Übergang zwischen den n+-
Emitterbereichen 2Sa und 26b und dem Fremdstoffbereich 46 vom p+-Typ gegen die Emitterbereiche 26a und 26b
- 18 -
bezüglich der Grenze zwischen den zweiten Oxidfilmen 30a und 30b und der Polyslliciumschicht 44 gebildet, um
so einen Kurzschluß zwischen Emitter und Basis zu verhindern.
5
5
Ein zweites Ausführungsbeispiel des erfindungsgemäßen Halbleiterspeichers wird anhand der Fig. 5A bis 5E
und 6 näher erläutert. Wie in Fig. 5A gezeigt ist, wird eine n+-Vergrabungsschicht 12 auf einem p"-Siliciumsubstrat
10 gebildet. Eine Silicium-Epitaxieschicht 14 wächst auf der n+-Vergrabungsschicht 12
auf. Dann wird die Unterstruktur der selektiven Oxidationsbehandlung unterworfen, um einen Feldoxidfilm
16 als eine erste Isolationsschicht zu bilden, die die n+-Vergrabungsschicht 12 erreicht, so daß dadurch ·
die Silicium-Epitaxieschicht 14 inselmäßig getrennt wird. Die Unterstruktur wird mit Bor als p-Fremdstoff
von der Oberfläche der Insel-Silicium-Epitaxieschicht
14 durch Diffusion oder Ionenimplantation dotiert. Im nächsten Verfahrensschritt wird die Unterstruktur
einer Wärmebehandlung unterworfen, um einen p-Basisbereich 18 zu bilden, in dem der Längsdiffusionsabstand
Xj den Wert 0,5 ^ und der Schichtwiderstand ς den
Wert 600 Π/D haben. Eine 0,1 μχα (1000 I) dicke
Siliciumnitridschicht 48 wird als zweite Isolierschicht auf einer (nicht gezeigten) Pufferoxidschicht von etwa
0,01 |im (100 X) erzeugt, die durch die Wärmebehandlung
auf dem Basisbereich 18 gebildet wird.
Wie in Fig. 5B dargestellt ist, werden die Siliciumnitridschicht 48 und das Pufferoxid selektiv abgeätzt,
so daß Emitterdiffusionsfenster 50a und 50b entstehen. Ein 0,3 μΐη (3000 X) dicker und mit Arsen
* · · # ο ft c t
* β · β ö * O O Λ 4
·· β β * ·«·
- 19 -
in hoher Konzentration dotierter Polysillciumfilm 20
wird auf der gesamten Oberfläche der Unterstruktur abgeschieden bzw. aufgetragen.
Wie in Fig. 5C gezeigt ist, wird der Polysiliciumfilm 20 durch Photogravieren strukturiert, um zwei PoIysilicium-Verdrahtungsschichten
22a und 22b zu bilden, die im wesentlichen symmetrisch zum Basisbereich 18
vorgesehen sind. Die Silicium-Verdrahtungsschichten 22a und 22b berühren an einen Endteilen Teile des
Basisbereiches 18 über die Emitterdiffusionsfenster 50a
und 50b und erstrecken sich an den anderen Endteilen
jeweils Über den Feldoxidfilm 16. Die Polysiliclum-Verdrahtungsachichten
22a und 22b haben schmale Sicherungen 24a und 24b auf dem Feldoxidfilm 16 wie im ersten AusfUhrungsbeispiel. Dann wird die Unterstruktur
einer Wärmebehandlung bei 10000C in einer
Atmosphäre von Sauerstoff und Stickstoff ausgesetzt, um Arsen in den Basisbereich 18 aus den Polysilicium-Verdrahtungsschichten
22a und 22b zu diffundieren, wodurch n+-Emitterbereiche 26a und 26b entstehen. Sodann
wird die Unterstruktur einem thermischen Oxidationsprozeß
in einer nassen Sauerstoffatmosphäre bei 9000C
unterworfen, wodurch erste Oxidfilme 28a und 28b mit einer Dicke von 0,26 μχα (2600 1) auf den Polysilicium-Verdrahtungsschichten
22a und 22b sowie zweite Oxidfilme 30a und 30b mit einer Dicke von 0,26 pm (2600 A)
auf deren Seiten entstehen.
Die freiliegende Siliciumnitrldschicht 48 wird selektiv
durch heiße Phosphorsäure oder ein trockenes Ätzmittel der CF^-Familie aügeätzt, wie dies in Fig. 5D
dargestellt ist. Das Ätzmittel ätzt nicht den ersten und den zweiten Oxidfilm 28a, 28b, 30a und 30b. Sodann
wird das freiliegende (nicht gezeigte) Pufferoxid mit Fluorwasserstoff (HF) gespült. Als Ergebnis ist das
Basiskontaktloch 36 mit dem zweiten Oxidfilm 3Oa und 30b und den Feldoxidfilmen 16 selbstjustiert. Die
Siliciunmitridschichten 48a und 48b und das (nicht gezeigte) Pufferoxid verbleiben zwischen dem Kontaktloch
34 und jedem Emitterdiffusionsfenster 50a und 50b. Ein Al-Film wird auf der gesamten Oberfläche der
Unterstruktur gebildet, und der Al-Film wird strukturiert* damit eine Basis-Al-Verdrahtungsschicht 36
entsteht. Die Basis-Al-Verdrahtungsschicht 36 wird mit dem Basisbereich 18 durch das Kontaktloch 34 verbunden
und dient als eine Wortleitung.
Wie in Fig. 5E dargestellt ist, wird eine Phosphorsilikatglasschicht
(PSG-Schicht) 38 als ein Zwischenschicht-Isolierfilm über der gesamten Oberfläche der
Unterstruktur abgeschieden bzw. aufgetragen. Die PSG-Schicht 38 und die ersten Oxidfilme 28a und 28b werden
selektiv abgeätzt, damit die Sicherungen 24a und 24b (vgl. Fig. 6) freiliegen und die Durchgangslöcher 40a
und 40b entstehen. Ein Al-Film wird über der gesamten Oberfläche der Unterstruktur abgeschieden bzw. aufgetragen,
und der Al-Film wird strukturiert, um Al-Verdrahtungs schichten 42a und 42b zu bilden, die als
Bit-Leitungen dienen. Die Al-Verdrahtungsschichten 42a und 42b sind mit den Polysilicium-Verdrahtungsschichten
22a und 22b jeweils über die Durchgangslöcher 40a und 40b verbunden. Auf diese Weise entsteht ein Bipolar-PROM
mit zwei Speicherzellen im Basisbereich 18.
f !
Fig. 6 zeigt eine Draufsicht des PROM. Fig. 5E ist ein Schnitt YE-VE von Fig. 6.
Im zweiten Ausführungsbeispiel können die Polysilicium-Verdrahtungsschichten
22a und 22b von der Basis-Al-Verdrahtungsschicht
36 durch Jeweils die Breiten der Siliciumnitridschichten 48a und 48b getrennt
sein. Wenn demgemäß die lateralen oder seitlichen Diffusionsabstände der Emitterbereiche 26a und 26b,
die durch Diffusion von Fremdstoff aus den PoIysilicium-Verdrahtungsschichten
22a und 22b gebildet sind, jeweils kleiner als die Breiten der Siliciumnitridschichten
48a und 48b sind, dann werden Basis und Emitter nicht kurzgeschlossen. Daher ist beim
Halbleiterspeicher nach dem zweiten Ausführungsbeispiel
die Wahrscheinlichkeit, daß ein Basis-Emitter-Kurzschluß auftritt, kleiner als beim Halbleiterspeicher
gemäß dem ersten Ausführungsbeispiel,
Wenn eine Siliciumnitrldschicht gebildet wird, können
die ersten Oxidfilme 28a und 28b und die zweiten Oxidfilme 30a und 30b dick ausgeführt werden, wodurch die
Festigkeit gegenüber einem Spannungsdurchbruch verbessert wird.
Beim Entfernen des dritten Oxidfilmes 32 oder des Pufferoxides
auf dem Basisbereich 18 liegt ein Fall vor, daß feinste Löcher bzw. Poren in den ersten Oxidfilmen
28a und 28b gebildet werden oder ein abnormales Ätzen lokal eintritt. In diesem Fall dringt Al in die Poren
oder den abnormal geätzten Teil ein, was möglicherweise zu einer schwachen Isolierung führt. Dieses Problem
x kann mittels des CVD-Prozesses (CVD » chemische Abscheidung aus
η · λ
- 22 -
Dampfphase) überwvinden werden, damit die ersten Oxidfilme
28a und 28b sowie die zweiten Oxidfilme 30a und 30b wie im dritten Ausfuhrungsbeispiel weiter
unten entstehen.
Ein drittes Ausführungsbeispiel der erfindungsgemäßen Halbleitervorrichtung wird im folgenden anhand der
Fig. 7A bis 7E näher erläutert. Eine n+-Vergrabungsschicht
12 wird auf einem p~-Siliciumsubstrat 10 gebildet, wie dies in Fig. 7A gezeigt ist. Eine n-Silicium-Epitaxieschicht
14 wird auf der Schicht 12 hergestellt. Dann wird ein Feldoxidfilm 16, der als erste Isolierschicht dient und die Vergrabungsschicht
12 erreicht, durch den selektiven Oxidationsprozeß erzeugt. Durch diesen Verfahrensschritt wird die
Silicium-Epltaxieschicht 14 Inselmäßig getrennt.
Beispielsweise Bor wird in die Insel-Silicium-Epitaxieschicht
14 durch Diffusion oder Ionenimplantation dotiert. Dann wird die Unterstruktur einer Wärmebe-
handlung unterworfen, um einen p-Basisbereich 18 zu bilden, dessen Längsdiffusionsabstand Xj den Wert
0,5 um hat und der einen Schichtwiderstand ^3 von
600 U/G aufweist.
Der auf dem Basisbereich 18 durch den Wärmeprozeß gebildete (nicht gezeigte) Oxidfilm wird abgeätzt, um
den Basisbereich 18 freizulegen. Dann wird - wie in Fig. 7B gezeigt ist - ein 0,3 μιη (3000 A) dicker PoIysiliciumfilm
20, der mit Arsen in hoher Konzentration dotiert ist, durch Abscheiden oder Auftragen
gebildet, und ein CVD-SiOp-FiIm 52 wird außerdem auf
dem Film 20 erzeugt. Um ein Basiskontaktloch herzustellen, wird selektiv eine Abdeckung 54 aufgetragen.
Dann werden - wie in Fig. 7C dargestellt ist - der
CVD-SiO2-FiIm 52 und der Polysiliciumfilm 20 einem
Ätzprozeß mit der Abdeckung 54 als Maske unterworfen,
so daß zwei Polysilicium-Verdrahtungsschichten 22a und 22b, die im wesentlichen symmetrisch bezüglich des
Basisbereiches 18 angeordnet sind, und CVD-SiQg-Filme
52a und 52b entstehen. Die beiden Polysilicium-Verdrahtungsschichten
22a und 22b berühren an einem Endteil jeweils einen Teil des Basisbereiches und erstrecken
sich am anderen Endteil über den Feldoxidfilm 16. Die Polysilicium-Verdrahtungsschichten 22a
und 22b haben jeweils Sicherungen 24a und 24b von schmaler Breite auf den Feldoxidfilmen 16« Sodann wird
die Unterstruktur einer Wärmebehandlung in einer Atmosphäre von Sauerstoff und Stickstoff bei 1000"C
ausgesetzt, um Arsen aus den Polysilicium-Verdrahtungsschichten
22a und 22b in den Basisbereich 18 zu diffundieren und um n+-Emitterbereiche 26a und 26b zu
erzeugen. Die Unterstruktur wird einer Wärmebehandlung in einer nassen Atmosphäre bei 9000C ausgesetzt, um
zweite Oxidfilme 30a und 30b auf Seitenflächen der Polyailicium-Verdrahtungsschichten 22a und 22b zu erzeugen
und einen dritten Oxidfilm 32 auf dem freiliegenden Basisbereich 18 herzustellen. Wie weiter oben
erläutert wurde, sind die zweiten Oxidfilme 30a und 30b dicker als der dritte Oxidfilm 32.
Wie in Fig. 7D dargestellt ist, wird der dünne dritte Oxidfilm 32 auf dem Basisbereich 18 durch den Fluorwasserstoff
(HF)-Prozeß entfernt, so daß ein Basiskontaktloch 34 in Selbstjustierung mit den zweiten
Oxidfilmen 30a und 30b gebildet wird, die auf den Seitenwänden der Polysilicium-Verdrahtungsschichten
- 24 -
22a land 22b vorgesehen sind. Ein Al-Film wird durch
Auftragen oder Abscheiden auf der gesamten Oberfläche·
der Unterstruktur gebildet, und der Al-Film wird strukturiert, damit eine Basis-Al-Verdrahtungsschicht
36 entsteht, die mit dem Basisbereich 18 verbunden 1st und als Wortleitung dient. Die Basis-Al-Verdrahtungsschicht
36 ist von den Emitterbereichen 26a und 26b durch die zweiten Oxidfilme 30a und 30b isoliert.
wie in Fig. 7E dargestellt ist, wird eine Phosphorsilikatglasschicht
(PSG-Schicht) auf der gesamten Oberfläche aufgetragen bzw. abgeschieden. Dann werden
die PSG-Schicht 33 und die CVD-SiO2-Filme 52a und 52b
selektiv abgeätzt, um Durchgangslöcher 40a und 40b zu erzeugen. Ein Al-Film wird auf der gesamten Oberfläche
der Unterstruktur aufgetragen, und der Al-Film wird strukturiert, um Al-Verdrahtungsschichten
42a und 42b herzustellen, die als Bit-Leitungen dienen und mit den Polysilicium-Verdrahtungsschichten 22a und
22b über die Durchgangslöcher 40a und 40b verbunden sind. Durch diese Prozeßschritte werden zwei Speicherzellen
in der n-Epitaxieschicht 14 erzeugt, die inselmäßig isoliert sind.
Im CVD-SiO2-FiIm 52 mit keinem Fremdstoff ist die Filmqualität
besser als im thermischen Oxidfilm, der durch Oxidieren von Polysilicium hergestellt ist, das eine
große Menge an Fremdstoff enthält. Aus diesem Grund werden kaum Poren im CVD-SiO2-FiIm 52 gebildet. Die
Spannungsfestigkeit der Vorrichtung ist bedeutend erhöht. Der CVD-SiO2-FiIm 52 kann dicker als der thermische
Oxidfilm ausgeführt werden. Diese Tatsache erleichtert weiter die Verhinderung der Porenbildung.
- 25 -
Der erfindungsgemäße Halbleiterspeicher ist nicht auf
die obigen Ausführungsbeispiele beschränkt. Eine oder drei Speicherzellen können für den Basisbereich 18 vorgesehen
werden, der inselmäßig ausgeführt ist. Wenn eine Speicherzelle für den Basisbereich 18 verwendet
wird, d.h. , wenn ein Emitterbereich vorgesehen wird, dann ist das Basiskontaktloch mit dem zweiten Oxidfilm
auf der Seitenfläche der Polysilicium-Verdrahtungsschicht
und der Seitenfläche des Feldoxidfilmes selbstjustiert.
Leerseite
Claims (9)
- PATENTANSPRÜCHEHalbleiterspeicher mit
einem ersten Halbleiterbereich (14) eines ersten Leitungstyps undeiner ersten Isolierschicht (16) zum Trennen von Elementen, die im ersten Halbleiterbereich (14) ausgeführt sind,gekennzeichnet durcheinen zweiten Halbleiterbereich (18) eines zweiten Leitungstyps, der den ersten Halbleiterbereich (14) berührt und inselmäßig durch die erste Isolierschicht (16) ausgeführt ist, einen im zweiten Halbleiterbereich (18) vorgesehenen dritten Halbleiterbereich (26a, 26b) des ersten Leitungstyps,eine Polysilicium-Verdrahtungsschicht (22a, 22b), die mit dem dritten Halbleiterbereich (26a, 26b) verbunden ist und sich über die erste Isolierschicht (16) erstreckt, wobei die Polysilicium-Verdrahtungsschicht (22a, 22b) Fremdstoff des ersten Leitungstyps in hoher Konzentration enthält und als Sicherung dient,einen ersten Isolierfilm (28a, 28b9 52a, 52b-)," der auf der Oberfläche der Polysillcium-Verdrahtungsschicht (22a, 22b) ausgeführt ist, einen zweiten Isolierfilm (30a, 30b), d®r auf der Seitenfläche der Polysilicium-Verdrahtungsschicht (22a, 22b) angeordnet ist, und eine Elektrode (36), die mit dem zweiten Halbleiterbereich (18) über ©in Kontaktloch (34) verbundenist, das in Selbst Justierung mit dem zweiten Isolierfilm (30a, 3Ob) gebildet ist. - 2. Halbleiterspeicher nach Anspruch 1, gekennzeichnet durcheine zweite Isolierschicht (48a, 48b), die über den Oberflächen des zweiten und des dritten Halbleiterbereiches (18; 26a, 26b) gebildet ist, um an einem Ende die Elektrode (36) und am anderen Ende die Polysilicium-Verdrahtungsschicht (22a, 22b) zu berühren, wobei der zweite Isolierfilm (30a, 30b) auf der zweiten Isolierschicht (48a, 48b) vorgesehen ist.
- 3. Halbleiterspeicher nach Anspruch 1 oder 2, gekennzeichnet durcheine Polysiliciumschicht (44), die Fremdstoff des zweiten Leitungstyps enthält und zwischen der Elektrode (36) und dem zweiten Halbleiterbereich (ia) vorgesehen ist, undeinen vierten Halbleiterbereich (46), der mit der Polysiliciumschicht (44) und dem dritten Halbleiterbereich (26a, 26b) verbunden ist.
- 4. Verfahren zum Herstellen eines Haibleiterspeichers, gekennzeichnet durch die folgenden Verfahrensschritte :Bilden eines ersten Halbleiterbereichs (14) eines ersten Leitungstyps, der inselmäßig von einem Halbleitersubstrat (14) des ersten Leitungstyps durch eine Isolierschicht (16) getrennt ist, Bilden eines zweiten Halbleiterbereichs (18) eines zweiten Leitungstyps durch Dotierenvon Fremdstoffednee zweiten Leitungstyps in die g©- samte Oberfläch· des ersten Halbleit®rb®reichesAuftragen einea Polysiliciumfilmes (20), der Fremdstoff des ersten Leitungstyps in hoher Konzentration enthält, auf dem freiliegenden zweiten Halbleiterbereich (18) und der Isolierschicht (16), Bilden einer Polysilicium-Verdrahtungsschicht (22a, 22b) durch selektives Ätzen des Polysiliciumfilmes (20), wobei die Polysilicium-Verdrahtungsschicht (22a, 22b) an einem Ende mit dem zweiten Halbleiterbereich (18) verbunden ist und sich am anderen Ende über die Isolierschicht (16) erstreckt, während ein Teil der Polysilicium-Verdrahtungsschicht (22a, 22b) fein ausgeführt ist und eine Sicherungsfunktion erfüllt,selektives Bilden eines dritten Halbleiterbereiches (26a, 26b) durch Diffundieren von Fremdstoff des ersten Leitungstype in der Polysilicium-Verdrahtungsschicht (22a, 22b) in den zweiten Halbleiterbereich (18) durch eine Wärmebehandlung, Bilden eines ersten Isolierfilmes (28a, 28b} 52a, 52b) auf der Oberfläche der Polysilicium-Verdrahtungsschicht (22a, 22b), eines zweiten Isolierfilmes (30a, 30b) auf der Seitenfläche der PoIysilicium-Verdrahtungsschicht (22a, 22b) und eines dritten Isolierfilmes (32) auf dem freiliegenden zweiten Halbleiterbereich (18), wobei der dritte Isolierfilm (32) dünner als der erst© und der zweite Isolierfilm (28a, 28b, 52a, 52b; 30a, 30b) ist,Bilden eines mit dem zweiten Isolierfilm (30a, 30b) selbstJustierten Kontaktloches (34) auf der Seiten-fläch· der Polysilicium-Verdrahtungsschicht (22a, 22b) durch Entfernen dee dritten Isolierfilmes (32) auf dem zweiten Halbleiterbereich (18) und Bilden einer mit dem zweiten Halbleiterbereich(18) durch das Kontaktloch (34) verbundenen Elektrode (36).
- 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der erste Isolierfilm (52a, 52b) durch chemische Dampfabscheidung hergestellt wird, und daß der zweite und der dritte Isolierfilm (30a, 30bj 32) durch den thermischen Oxidationsprozeß gebildet werden.
- 6. Verfahren nach Anspruch 4,gekennzeichnet durch die folgenden Verfahrensschritte:Auftragen einer Fremdstoff des zweiten Leitungstyps enthaltenden Polysiliciumschicht (44) auf den freiliegenden zweiten Halbleiterbereich (18) nach der Herstellung des Kontaktloches (34), und Diffundieren eines Fremdstoffes des zweiten Leitungstyps aus der Polysiliciumschicht (44) in den zweiten Halbleiterbereich (18) durch die Wärmebe handlung.
- 7. Verfahren zum Herstellen eines Halbleiterspeichers, gekennzeichnet durch die folgenden Verfahrensschritte tBilden eines ersten Halbleiterbereiches (14) eines ersten Leitungstyps, der inselmäßig von einem Halbleitersubstrat (12) des ersten Leitungstyps durch eine erste Isolierschicht (16) getrennt ist,* · » ο ο e• · · ο ο „°Bilden eines zweiten Halbleiterbereiche (18) eines zweiten Leitungstyps durch Dotieren von Fremdstoff des zweiten Leitungstyps in die gesamte Oberfläche des ersten HalbleiterbereichesBilden einer zweiten Isolierschicht (48) auf dem freiliegenden zweiten Halbleiterbereich (13), Bilden eines Fremdstoffdiffusionsfensters (50a, 5Ob) durch selektives Ätzen der zweiten Isolieröl 0 schicht (48),Auftragen eines Fremdstoff des ersten Leitungstyps in hoher Konzentration enthaltenden PoIysiliciumfilmes (20) auf den freiliegenden zweiten Halbleiterbereich (18) und die erste und zweite Isolierschicht (16; 48),Bilden einer Polysilicium-Verdrahtungsschicht (22a, 22b) durch selektives Ätzen des Polysiliciumfilmes (20), wobei die Polysilicium-Verdrahtungsschicht (22a, 22b) an einem Endteil mit dem zweiten HaIbleiterbereich (18) durch das Fremdstoffdiffusionsfenster (50a, 50b) verbunden 1st und sich am anderen Endteil über die erste Isolierschicht (16) erstreckt, während ein Teil der Polysilicium-Verdrahtungsschicht (22a, 22b) fein ausgeführt ist, um eine Sicherungsfunktion zu erfüllen, selektives Bilden eines dritten Halbleiterbereichs (26a, 26b) durch Diffundieren des in der PoIysilicium-Verdrahtungsschicht (22a, 22b) enthaltenen Fremdstoffes des ersten Leitungstyps in den zweiten Halbleiterbereich (18) durch eine Wärmebehandlung,Bilden eines ersten Isolierfilmes (28a, 28b, 52a, 52b) auf der Oberfläche der Polysilicium-Verdrah-tungsschicht (22a, 22b) und eines zweiten Isolierfilmes (30a, 3Ob) auf der Seitenfläche der Polysilicium-Verdrahtungsschicht (22a, 22b), Bilden eines Kontaktloches (34), das mit dem zweiten Isolierfilm (30a, 30b) auf der Seitenfläche der Polysilicium-Verdrahtungsschicht (22a, 22b) durch Ätzen der zweiten Isolierschicht (48) auf dem zweiten Halbleiterbereich (18) selbstjustiert ist, undBilden einer Elektrode (36), die mit dem zweiten Halbleiterbereich (18) durch das Kontaktloch (34) verbunden ist.
- 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der erste Isolierfilm (52a, 52b) durch chemische Oampfabscheidung hergestellt ist und daß der zweite Isolierfilm (30a, 30b) durch die thermische Oxidation erzeugt ist.
- 9. Verfahren nach Anspruch 7,gekennzeichnet durch die folgenden Verfahrensschritte jAuftragen einer Fremdstoff des zweiten Leitungstyps enthaltenden Polysiliciumschicht (44) auf dem freiliegenden zweiten Halbleiterbereich (18) nach der Herstellung des Kontaktloches (34) und Diffundieren des in der Polysiliciumschicht (44) enthaltenen Fremdstoffee des zweiten Leitungstyps in den zweiten Halbleiterbereich (18) durch die Wärmebehandlung.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1992681A JPS57134962A (en) | 1981-02-13 | 1981-02-13 | Semiconductor memory and manufacture of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3205026A1 true DE3205026A1 (de) | 1982-08-26 |
DE3205026C2 DE3205026C2 (de) | 1987-04-23 |
Family
ID=12012824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823205026 Granted DE3205026A1 (de) | 1981-02-13 | 1982-02-12 | Halbleiterspeicher und verfahren zu dessen herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4453233A (de) |
JP (1) | JPS57134962A (de) |
DE (1) | DE3205026A1 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2300847B2 (de) * | 1972-01-19 | 1975-01-30 | Intel Corp., Santa Clara, Calif. (V.St.A.) | Halbleiterfestwertspeicher |
DE2730202A1 (de) * | 1976-07-05 | 1978-01-12 | Hitachi Ltd | Halbleiterspeicher |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3653005A (en) * | 1969-08-25 | 1972-03-28 | North Electric Co | Mechanical storage means for repertory dialer |
US3835457A (en) * | 1972-12-07 | 1974-09-10 | Motorola Inc | Dynamic mos ttl compatible |
JPS5154789A (de) * | 1974-11-09 | 1976-05-14 | Nippon Electric Co |
-
1981
- 1981-02-13 JP JP1992681A patent/JPS57134962A/ja active Pending
-
1982
- 1982-01-29 US US06/344,048 patent/US4453233A/en not_active Expired - Lifetime
- 1982-02-12 DE DE19823205026 patent/DE3205026A1/de active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2300847B2 (de) * | 1972-01-19 | 1975-01-30 | Intel Corp., Santa Clara, Calif. (V.St.A.) | Halbleiterfestwertspeicher |
DE2730202A1 (de) * | 1976-07-05 | 1978-01-12 | Hitachi Ltd | Halbleiterspeicher |
Also Published As
Publication number | Publication date |
---|---|
US4453233A (en) | 1984-06-05 |
DE3205026C2 (de) | 1987-04-23 |
JPS57134962A (en) | 1982-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69133316T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE3834241C2 (de) | Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE3245064C2 (de) | ||
DE2729171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE3202608C2 (de) | ||
DE2916364C2 (de) | ||
DE3334333A1 (de) | Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten | |
DE3525396A1 (de) | Vertical mosfet und verfahren zu seiner herstellung | |
DE2928923C2 (de) | ||
DE3841588A1 (de) | Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung | |
DE2933849A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE3437512A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE4007582C2 (de) | Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement | |
DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
DE3016749A1 (de) | Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung | |
DE2510593C3 (de) | Integrierte Halbleiter-Schaltungsanordnung | |
DE2133976C3 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE3931127C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE3223230A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
WO2000019528A9 (de) | Dram-zellenanordnung und verfahren zu deren herstellung | |
DE3133548C2 (de) | ||
DE4130890A1 (de) | Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur | |
DE4019967A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE4228679A1 (de) | Kontaktstruktur und verfahren zu deren herstellung sowie halbleiterspeichereinrichtung und verfahren zu deren herstellung | |
DE4120592A1 (de) | Halbleitereinrichtung und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |