DE3111384C2

DE3111384C2 - Codier/Decodiersystem mit Null-Disparität

Info

Publication number: DE3111384C2
Application number: DE3111384A
Authority: DE
Inventors: Paul Shala Holmdel N.J. Henry
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1980-03-27
Filing date: 1981-03-23
Publication date: 1984-10-25
Also published as: SE8101689L; DE3111384A1; JPS56149854A; GB2072998B; CA1146672A; GB2072998A; US4309694A; SE447774B

Abstract

In einer digitalen Übertragungsanlage ist die Disparität definiert als die Differenz zwischen der Anzahl von Binärziffern jedes Codezustandes. Die Erzeugung eines Blocks von Binärziffern mit der Disparität Null bietet viele Vorteile. Die vorliegende Erfindung offenbart eine Codiereinrichtung zur Umwandlung eines Blocks von Binärziffern mit beliebiger Disparität in einem Block mit der Disparität Null und umgekehrt. Der Codierer führt diese Umsetzung durch, indem die Disparität des Blocks mit beliebiger Disparität bestimmt und dann eine Bitposition gewählt wird, die den Block in zwei Ziffernabschnitte mit je der Hälfte dieser Disparität unterteilt. Eine Invertierung eines der Ziffernabschnitte erzeugt einen Block mit Null-Disparität. Zum Decodieren werden Daten, die die gewählte Bitposition darstellen, zusammen mit dem Block mit Null-Disparität übertragen. die vorher vom Codierer invertierten Binärziffern werden dann erneut invertiert. Dieses Codier/Decodierverfahren läßt sich an jede Blockgröße mit einer geraden Anzahl von Binärziffern anpassen.

Description

Die Erfindung betrifft eine Codiervorrichtung zur Umwandlung eines ersten Blocks von η Binärziffern mit beliebiger Disparität in einen /weiten Block mit der Disparität Null, wobei π eine gerade Zahl ist sowie eine entsprechende Decodiervorrichtung und eine Nachrichtcnanlage unter Verwendung solcher Codier- und Decodiervorrichtungen.

Die Disparität ist definiert als die Differenz zwischen der Anzahl von Binärziffern jedes Codezustandes. Bei einer Codierung mit Null-Disparität, d. h. der Erzeugung einer gleichen Anzahl von Binärziffern mit jedem Codezustand, wird die Mittellinie des Bitstroms in die Mitte zwischen den Codezuständen gebracht. Diese Lage bringt die aufgrund einer Mittelliniendrift auftretenden Fehler bei der Feststellung des Codezustandes auf ein Minimum. Eine solche Codierung stellt außerdem Bitübergänge für die Wiedergewinnung der Zeitinformation aus dem Bitstrom sicher. Bei Drahtübertragungsanlagen mit komplementären Binärcodierungen, beispielsweise ±1, kann die Null-Disparitätscödierung benutzt werden, um das Verschwinden einer Gleichstrom-Signalenergic sicherzustellen. Dieses Nichtvorhandensein einer Gleichstromkomponente ermöglich; die Übertragung eines Gleichstroms zusammen mit dem Digilalsignal auf einen gemeinsamen Drahtweg. Die Vorteile einer Null-Disparitätscodierung gelten auch für drahtlose Systeme. Bei phasenmodulierten Funkanlagen ermöglicht beispielsweise die Null-Disparitäiscodicrun^ die Verwendung eines Trägersignals

«§ kleinerer Leistung.

|: Bekannte Verfahren zur Null-Disparitätscodierung Jv haben sich auf die Umwandlung eines Binärcodes in '.- einen Ternärcode konzentriert. Beispielsweise wird gef H maß US-PS 29 96 578 jede binäre 1 als Impuls übcrtrar^: gen, dessen Polarität der des vorhergehenden 1-Impulses entgegengesetzt ist. Bei einer Abwandlung dieses Verfahrens wird gemäß US-PS 31 49 323 die Polarität abwechselnder Gruppen von η aufeinander folgenden : 1-Impulsen invertiert, wobei π eine ganze Zahl größer

als 1 ist Neuere Verfahren zur Null-Disparitätscodie-,'■" rung haben entweder ein direktes Nachschlagen in einer Code-Umsetztabelle oder die Ausführung eines Umwandlungsalgorithmus verwendet Die Benutzung einer :v Code-Umsetztabelle erfordert einen extrem großen ι Speicher zur Verarbeitung von Blöcken, die mehr als einige zehn Binärziffern aufweisen. Der Umwandlungsalgorithmus macht andererseits umfangreiche Berechnungen erforderlich und läßt sich daher nicht auf einfache Weise verwirklichen. Es wird dazu verwiesen au' einen Aufsatz »Two-Level Block Encoding for Digital Transmission«, IEEE Trans. Comm, COM-21, Dezember 1973, Seiten 1438 bis 1441.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine leicht zu verwirklichende Null-Disparitätscodier- und -decodiervorrichtung anzugeben, mit denen große Blöcke von Binärziffern verarbeitet werden können sowie eine Nachrichtenanlage unter Verwendung solcher Vorrichtungen.

Die Lösung der Aufgabe ist in den Ansprüchen 1,5 und 9 angegeben. Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Ein Vorteil der Erfindung ist die Anwendbarkeit auf Blöcke beliebiger Größe mit gerader Numerierung. Ein weiterer Vorteil besteht darin, daß die Bitposition ebenfalls im Null-Disparitätsformat codiert und übertragen werden kann.

Nachfolgend wird die Erfindung anhand der Zeichnungen beschrieben. Es zeigt

F i g. t das Schaltbild einer Codierschaltung nach einem Ausführungsbeispiel der Erfindung;

F i g. 2 ein Beispiel für einen Block mit beliebiger Disparität zusammen mit dem Block mit Null-Disparität, der sich unter Anwendung der Erfindung ergibt;

F i g. 3 das Schaltbild einer Decodierschaltung nach 4S einem Ausführungsbeispiel der Erfindung.

Der Codierer 100 gemäß Fig. 1 wandelt einen Daten block von Binärziffern mii beliebiger Disparität auf einer Eingangsleitung 101 in einen Block mit Null-Dispyrität um. Am Ausgang 102 wird der Block mit Null-Disparität auf eine Übertragungseinrichtung gegeben.

F i g. 2 zeigt einen typischen Datenblock 200 mit beliebiger Disparität und 8 Binärziffern sowie den Block 203 mit Null-Disparität, der sich daraus ergibt. Die Umwandlung beruht auf der Feststellung, daß es in jedem Block mit gerader Anzahl von Binärziffern immer möglich ist, eine Stelle zu finden, die zwei Ziffernabschnitte mit gleicher Disparität definiert. Es kann dann ein Block mit Null-Disparität dadurch erzeugt werden, daß alle Ziffern in einem der Abschnitte invertiert werden. e>o

Die Gültigkeit dieser Behauptung soll jetzt unter Bezugnahme auf F i g. 2 dargestellt werden. Die Disparität des Blocks 200 mit beliebiger Disparität beträgt 2. Diese Zahl wird durch Subtrahieren der Zahl von 0-Werten von der Zahl von 1 -Werten bestimmt. Für den Block miii b5 einer Disparität Zwei kann man zwei Ziffcrnabschnitte mit der Hälfte der Gesamtdisparilät definieren. Die Bkposition 4 definiert zwei / 'Schnitte 201, 202, die je die Disparität Kins besitzen. Nachdem diese Bitposition bestimmt ist, wird ein Block mit Null-Disparität durch invertieren eines der Abschnitte erzeugt. In F i g. 2 können die fünf Binärziffern im Abschnitt 201 vonO, 1,0.1,1 in 1. 0, I. 0, 0 invertiert werden, um den Block 203 mit Nulldisparität zu erzeugen. Alternativ kann ein Block 204 mit Null-Disparität durch Invertieren der drei Binärziffern im Abschnitt 202 von 0, 1, 1 in 1, 0, 0 erzeugt werden. Zur Decodierung werden die Bitposition 4 darstellende Daten zusammen mit dem Block 203 oder 204 mit Null-Disparität zum Empfänger übertragen. Der Decodierer muß natürlich die gleichen Binärziffern invertieren, die vorher im Codierer invertiert worden sind. Die Übertragung der die Bitposition darstellenden Daten erfoigt vorzugsweise im Null-Disparitätsformat. Ein Verfahren zum Codieren der Bitposition in Daten mit Null-Disparitätsformat besteht in der Verwendung einer Umsct/.tabelle. Die Anzahl von Bits, die zum Codieren der Bitposition erforderlich ist. nächst mit der Biockgröße. Wenn die Darstellung mit rvu'i-Disparität für die Bitposilion L Bits benötigt, dann errechnet sich die Maximalzahl θ von Bits je Block wie folgt:

Die Bitposition hängt vom Inhalt des Blocks ab und kann sich daher an jeder von B Positionen befinden. Demgemäß beträgt die Kapazität der Umsetztabelle in Bits gleich BL Man beachte, daß diese Kapazität wesentlich kleiner ist als die Kapazität 2⁸S, die nach dem Stand der Technik bei der Benutzung einer Code-Umsetztabelle zur Umwandlung eines vollständigen Datenblocks mit B Bits in ein Format mit Null-Disparität erforderlich ist.

Gemäß Fig. 1 werden die Binärziffern am Eingang 101 in ein Datenregister 104 gegeben, dessen Kapazität gleich der Anzahl von Binärziffern je Datenblock ist. Das Datenregister 104 ist ein serielles Schieberegister, bei dem das Einschreiben von Binärziffern unter Steuerung des Takts der Anlage erfolgt. Der Lesezyklus, der ebenfalls durch den Takt der Anlage gesteuert wird, beginnt mit dem ersten Taktimpuls nach deTi Füllen des Registers.

An den Eingang 101 ist außerdem ein erster Disparitätszähler 103 angeschlossen, der die Disparität des vollständigen Datcnblocks bestimmt. Diese Disparität, die mit dbezeichnet wird, wird dann mittels einer Arithmetikeinheit 106 halbiert und an einen Komparator 107 gegeben. F.ine Sammelleitung 105 verbindet den ersten Disparität.szählcr 103 mit d>jr Arithmetikeinheit 106, und eine Sai.:n;elleitung 108 verbindet den Komparator 107 mit der Arithmetikeinheit 106. Da die Datenblockgröße immer gerade ist, ist d ebenfalls gerade, da es die Differenz zwischen zwei geraden oder zwei ungeraden Zahlen darstellt. Diese Einschränkung für die Blockgröße stellt sicher, daß dl'2 '»Ine ganze Zahl ist. Da außerdem d gerade ist, erfordert eine Division durch 2 mittels einer binären Operation lediglich, daß die niedrigststellige Null in c/weggelassen wird.

Nach Bestimmung von d/2 werden die Binärziffern im Register 104 seriell auf die Leitung 109 ausgelesen. Ein zweiter Disparitätszähler 110 und ein Bitzähler 111, die an die Leitung 109 angeschaltet sind, halten laufend den Gesamtbetrag der Disparitäi bzw. die Anzahl der ausgelesenen Binärziffern fest. Der zweite Disparitätszählcr HO sowie der erste Disparitätszähler 103 können Vor/Riiekwartszähler sein, die für jeden Codezustand in

entgegengesetzter Richtung zählen. Der Bitzähler IM zählt dagegen nur in einer Richtung und besitzt einen Zählbereich, der gleich der Anzahl von Binärxiffern je Datenblock ist. Eine Sammelleitung 112 führt jeden Zählwert des Bitzählers 111 in einen Zwischenspeicher 113. Der Inhalt des Zwischenspeichers 113 stellt die Anzahl von Binärziffern dar, die aus dem Datenregister 104 gelesen worden sind. Vorzugsweise ist der Bitzähler 111 ein Binärzähler, der eine übliche Binärfolge mit unbegrenzter Disparität erzeugt. Im Interesse größerer Klarheit soll für die folgende Beschreibung dieses bevorzugte Ausführungsbeispiel angenommen werden.

Wenn der durch den zweiten Disparitätszähler 110 bestimmte Wert den Wert d/2 erreicht, erzeugt der Komparator 107 ein Signal auf der Leitung 114, das einen Inverter 115 aktiviert. Nach seiner Aktivierung invertiert der inverter ί !5 a!!e restlichen Binär/iffem im Datenblock. Die Binärziffern, die den Inverter 115 vor dem Auftreten des Signals auf der Leitung 114 durchlaufen, werden nicht invertiert. Demgemäß hat der auf der Leitung 117 erscheinende Bitstrom Null-Disparität. Der Bitstrom gelangt über einen Multiplexer 121 /.um Ausgang 102. Der Multiplexer 121 ist symbolisch als Schalter dargestellt, der entweder die Leitung 117 oder die Leitung 120 mit dem Ausgang 102 verbinden kann. Für die obenbeschriebene Operation verbindet der Multiplexer 121 die Leitung 117 mit dem Ausgang 102.

Das Signal auf der Leitung 114 veranlaßt außerdem den Zwischenspeicher 113, die gespeicherte Binärzahl auf die Sammelleitung 116 zu geben. Diese Binärzahl stellt die Bitposition dar, die zwei Blockabschnitte mit der Disparität d/2 definiert. Vorzugsweise wird diese Binärzahl ebenfalls als Null-Disparitätsformat codiert. Diese Codierung erfolgt durch eine Null-Disparitäts-Umsetztabelle 119. Die Tabelle 119 speichert eine vorgewählte Folge von Binärziffern mit Null-Disparität für jede mögliche Bitposition. Beim Eintreffen einer Binärzahl auf der Sammelleitung 116 wird eine bestimmte Folge von Binärziffern mit Null-Disparität über die Sammelleitung 118 an ein Positionsregister 122 geliefert.

Wenn der Bitzähler 111 seinen maximalen Zählwert erreicht, wird ein Signal auf der Leitung 123 erzeugt, das das Auslesen des Inhalts des Registers 122 beim nächsten Taktimpuls aktiviert. Das Auslesen des Registers 122 auf die Leitung 120 erfolgt dann mit der Taktratc der Anlage. Das Signal auf der Leitung 123 steuert außerdem den Multiplexer 121, um den Registerinhalt auf der Leitung 12C an den Ausgang 102 zu geben.

Das Decodieren des Blocks mit Null-Disparität ist im wesentlichen die Umkehrung der Codierung. Wie noch beschrieben werden soll, wird zunächst die Bitposition im Null-Disparitätsformat in die Binärzahl umgewandelt, die der Zwischenspeicher 113 liefert. Die Binärziffern im Block mit Null-Disparität, die nach dieser Position erscheinen, werden dann invertiert, um den ursprünglichen Datenblock mit beliebiger Disparität zu erzeugen.

Es sei jetzt auf F i g. 3 Bezug genommen. Der ankommende Binärziffernblock mit Null-Disparität wird dem Decoder 300 über die Leitung 301 zugeführt Zur Vereinfachung wird angenommen, daß die Binärziffern über einen geeigneten elastischen Speicher (nicht gezeigt) geführt worden sind, so daß sie synchron zum Systemtakt im Codierer und Decodierer sind. Eine Rahmensteuereinheit 303, die über die Leitung 306 mit dem Systemtakt versorgt wird, führt die Binärziffern auf der Leitung 301 entweder zum Machrichtenregister 304 oder zum Positionsregister 305. Diese Aufteilung erfolgt durch Zählen der Binärziffern auf der Leitung 301. Wenn der Zählwert gleich der Anzahl von Binärziffern je Block mit Null-Disparität ist, trennt ein Demultiple xer 302 die Leitung 301 vom Nachrichtenregister 304 und verbindet statt dessen die Leitung 301 mit dem Positionsregister 305. Lediglich zur Erläuterung ist der Demultiplexer 302 in F i g. 3 als Schalter dargestellt. Die Steuerung des Demultiplexers 302 zum richtigen Zeit punkt erfolgt durch die Rahmensteuereinheit 303 über die Leitung 307.

Das Nachrichtenregister 304 und das Positionsregister 305 sind Schieberegister mit einer Maximalkapazität gleich der Anzahl von Binärziffern je Block mit NuII- Kapazität bzw. gleich der Anzahl von Binärziffern in der Folge, die die Bitposition darstellt. Das Einschreiben beider Register erfolgt seriell und wird durch den Systemtakt gesteuert. Das Auslesen des Nachrichtenregisters 304 erfolgt ebenfalls seriell mit dem Systemtakt und beginnt mit dem ersten Taktimpuls nach dem Füllen. Der Inhalt des Positionsregisters 305 wird dagegen parallel ausgelesen und über eine Sammelleitung 308 zur Umsetztabellc 309 geführt. Dieses parallele Auslesen erfolgt unmittelbar nach dem Auffüllen des Posi- tionsregisters 305 und wird nicht durch den Systemtakt gesteuert.

Die Umsctztabelle 309 nimmt die die Bitposition darstellende Folge mit Null-Disparität auf und wandelt sie unmittelbar in die ursprüngliche Binärzahl um. die vom Zwischenspeicher 113 zur Nuü-Disparitätstabelle 119 gegeben worden ist. Diese Zahl wird dann über die Sammelleitung 310 zum Komparator 311 geführt.

Zur Vermeidung von Fehlern beim Decodieren sperrt die Rahmensteuereinheit 303 das Auslesen von Binärzif fern aus dem Nachrichtenregister 304 bis zur Auffüllung des Positionsregisters 305. Ohne diese Verzögerung könnten Binärziffern, die im Codierer invertiert worden sind, ohne erneute Invertierung über den Decodierer laufen. Das Auslesen des Nachrichtenregisters 304 wird gesperrt, indem eine logische 0 an den Eingang 320 eines UND-Gatters 319 angelegt wird. Der andere Eingang des UND-Gatters 319 empfängt Systemtaktimpulse auf der Leitung 306. Die logische 0 am Eingang 320 hält den Ausgang 321, der die Taktsteuerung für die Schreib- und Leseoperationen des Registers 304 bewirkt, auf 0. Die Rahmensteuercinheit 303 erzeugt eine 0 am Eingang 320, nachdem die Zahl von Binärziffern je Null-Disparitätsblock gezählt ist. Diese 0 bleibt bestehen, bis die Anzahl von Binärziffern, die die Bitposition : igeben,

so gezählt worden ist. Zu diesem Zeitpunkt wird eine logische 1 auf die Leitung 320 gegeben, um das Auslesen des Nachrichtenregisters 304 in Tätigkeit zu setzen.

Gleichzeitig mit dem Auslesen des Nachrichtenregisters 304 betätigt die Rahmensteuereinheit 303 den Komparator311 über die Leitung 318. Der Komparator 311 speichert dann die Information auf der Sammelleitung 310. Ein Bitzähler 31Z der an den Ausgang 315 des Nachrichtenregisters 304 angeschaltet ist, zählt die Anzahl der ausgelesenen Binärziffern. Dieser Zählwert ge-

bo langt über eine Sammelleitung 313 zum Komparatoi 311. Dieser vergleicht die über die Sammelleitung 313 gelieferte Zahl mit der die Bitposition auf der Sammel leitung 310 darstellenden Binärzahl. Wenn die beider Eingangssignale des Komparators gleich sind, aktivier der Komparator 311 durch ein Signal auf der Leituni 314 einen Inverter316. Dieser invertiert dann alle restli chen Binärziffern, die aus dem Nachrichtenregister 30> gelesen werden. Die Binärziffern, die den Inverter 31(

vor Auftreten des Signals auf der Leitung 314 durchlaufen, werden nicht invertiert. Als Ergebnis sind die Binärziffern am Dccodierausgang 317 identisch mit den Binärziffern, die ursprünglich an den Codicreingiing 101 geliefert worden sind. ι

Bei dem oben beschriebenen Cotlierer und Decodierer beginnt die Invertierung der Binärziffern, nachdem die Disparität der aus dem Daienregister 104 bzw. aus dem Nachrichtenregister 304 gelesenen Binärziffern gleich d/2 ist. Die Invertier-Operation könnte natürlich ι ο ebenfalls umgekehrt werden. Beispielsweise können die Inverter 115 und 315 so aktiviert werden, daß sie alle aus den Registern 104 und 304 gelesenen Binär/iffern invertieren, bis die Disparität der gelesenen Binärziffern gleich d/2 ist. Anschließend werden sie deaktiviert. Die- ι·> se Alternative erfolgt lediglich die Invertierung des an die beiden Inverter 115 und 315 gegebenen Steuersignals.

Die obige Beschreibung bezieht sich zwar auf die Codierung/Decodierung jedes Blocks von Binär/iffern mit gerader Anzahl, für den Fachmann dürfte aber klur sein, daß sich die erläuterten Grundgedanken in gleicher Weise unter Anwendung bekannter Steuerverfahren auf aufeinanderfolgende Blöcke von Binärziffern anwenden lassen.

Der hier verwendete Ausdruck »Datenblock« soll PCM-codierte Signale, beispielsweise Sprach-, Video-, Faksimile-Signale usw. sowie die Datenausgangssignalc einer typischen Datenmaschine umfassen.

Hierzu 2 Blatt Zeichnungen

40

4',

50

60

Claims

Patentansprüche:

1. Codiervorrichtung zur Umwandlung eines ersten Blocks von η Binärziffern mit beliebiger Disparität in einen, zweiten Block mit der Disparität Null, wobei .1 eine gerade Zahl ist, gekennzeichnet durch

eine Einrichtung (103) zur Bestimmung der Disparität des ersten Blocks (200), ι η eine Einrichtung (103, 104, 106, 107, UO, Ul) zur Auswahl einer Bitposition innerhalb des ersten Blocks (200), die zwei Ziffernabschnitte (201, 202) mit je der halben Disparität des ersten Blocks (200) definiert, und eine Einrichtung (115), die alle Ziffern in einem der beiden Abschnitte (201,202) invertiert.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Bitposition durch eine Folge von Binärziffern dargestellt wird.

3. Codiervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß ein Umsetzer (119) vorgesehen ist, der die Folge von Binärziffern in ein Format mit Null-Disparität umwandelt.

4. Codiervorrichtung nacrt Anspruch 3, dadurch gekennzeichnet, daß eine Einrichtung (121,122) vorgesehen ist, die den Block (203 oder 204) mit Null-Disparität und die umgesetzte Folge von Binärziffern multiplexiert.

5. Decodiervorrichtung zur Erzeugung eines jo Blocks vcn η Binän.iffern fe.it beliebiger Disparität aus einem Block von i. Binärziffern mit der Disparität Null, wobei η eine gerade Zahl ist, gekennzeichnet durch Daten, die eine Bitposition im Block (203 oder 204) mit Null-Disparität darstellen und die Bit- π position zwei Ziffernabschnilte (201, 202) definiert, die je die halbe Disparität des Blocks (200) mit beliebiger Disparität besitzen, durch eine Einrichtung (312) zum Zählen der Binärziffern in dem Biock (203 oder 204) mit Null-Disparität und zur Erzeugung eines Steuersignals, wenn die Bitposition gezählt ist, und durch eine Einrichtung (316), die unter Ansprechen auf das Steuersignal alle Ziffern in einem der beiden Abschnitte (201,202) invertiert.

6. Decodiervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß eine Einrichtung (303) zum Demultiplexieren eines seriellen Bitstroms vorgesehen ist, der den Block (203 oder 204) mit Null-Disparität und die Bitpositionsdaten enthält.

7. Decodiervorrichtung nach Anspruch 6, dadurch ',0 gekennzeichnet, daß die Bitpositionsdaten eine Folge von Binärziffern mit Null-Disparität enthalten.

8. Decodiervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß eine Umsetzvorrichtung (319) vorgesehen ist, die die Bitpositionsdaten aus einer v, Folge von Binärziffern mit Null-Disparität in eine normale Folge von Binärziffern mit unbegrenzter Disparität umwandelt.

9. Digitale Nachrichtenanlage mit einem Codierer, der einen ersten Block von η Binärziffern mit bclic- t>o biger Disparität in einen zweiten Block mit η Binärziffern und der Disparität Null umwandelt, wobei η eine gerade Zahl ist, und mit einem Decodierer, der den zweiten Block in den ersten Block umwandelt, wobei der Codierer gekennzeichnet ist durch t>5 eine Einrichtung (103) zur Bestimmung der Disparität des ersten Blocks (200),

eine Einrichtung (103, 104, 106, 107, 110, 111) zur Auswahl einer Bitposition innerhalb des ersten Blocks (200). die zwei Ziffernabschnitte (20t, 202) mit je der halben Disparität des ersten Blocks (200) definiert, und

eine Datendarstellung daraus erzeugt,
eine Einrichtung (115) zur Invertierung aller Ziffern in einem vorgewählten Abschnitt der be^;den Abschnitte, und durch eine Einrichtung (121, 122), die den Block mit Null-Disparität und die Datendarstellung zu einem seriellen Bitstrom multiplexiert.

10. Digitale Nachrichtenanlage nach Anspruch 9, bei der der Decodierer gekennzeichnet ist durch
eine Einrichtung (103) zum Demultiplexieren der Datendarstellung aus dem seriellen Bitstrom,

eine Einrichtung (311,312) zum Zählen der Binärziffern in dem Block mit Null-Disparität und Erzeugen eines Steuersignals, wenn die Bitposition gezählt wird, und

eine Einrichtung (316), die unter Ansprechen auf das Steuersignal alle Ziffern im vorgewählten Abschnitt der beiden Abschnitte invertiert

11. Digitale Nachrichtenanlage nach Anspruch 10, dadurch gekennzeichnet, daß die Datendarstellung der Bitposition eine Folge von Binärziffern mit unbegrenzter Diioarität ist und die Zahleinrichtung ein Binärzähler ist.

12. Digitale Nachrichtcnanlage nach Anspruch 11, gekennzeichnet durch eine Umsetztabelleneinrichtung (119) im Codierer zum Umwandeln der Datendarstellung aus der Folge von Binärziffern mit unbegrenzter Disparität in eine Folge mit einem Null-Disparitätsformat und durch eine reziproke Umsetztabellencinrichtung (309) im Decodierer zum Umwandeln der Folge mit Null-Disparität in die Folge mit unbegrenzter Disparität.