CN1305220C - 用于抑制数字数据内低频含量的方法和装置 - Google Patents

Abstract

一种为了抑制直流而对数字信息编码的方法，包括以下步骤：接收消息字(701)的m个消息比特的序列(605)、以及把所述消息字的m个消息比特的序列映射为长度为n比特的码字(709)，该码字是用代数运算从m个消息比特中产生的。用代数运算从m个消息比特中产生多个候选码字，从而把m个消息比特与不同的周期扰频序列(606-609)组合。为了根据最佳准则的映射而选择一个码字候选者。二阶数字和序列(630-633)对应于多个候选码字的每一个，该序列可以被用作选择码字的最佳标准。

Description

用于抑制数字数据内低频含量的方法和装置

                       相关申请的相互引用

本申请要求以下申请的优先权：美国临时申请号为60/303831、2001年7月9日公开，并且题为“用于抑制数字数据内低频含量的方法和装置”(METHOD ANDAPPARATUS FOR SUPPRESSING LOW FREQUENCY CONTENT IN DIGITAL DATA)。

                       发明领域

本发明一般涉及数字系统的编码领域，尤其，但不限于，本发明涉及数字数据的高速率编码和有效解码的改进了的方法和装置，其方式是：已编码数据是无直流的，并且适用于在记录媒介上记录信息，并且从磁盘这样的记录媒介中读回数据。

                       发明背景

用于记录数据的记录媒介包括：例如，磁盘、光盘、磁光盘、以及磁带。当数据被数字地记录在记录媒介上或者从记录媒介读回时，最好以高密度记录数据。为此通常使用部分响应系统。通过采用一种组合部分响应均衡和维特比检测的PRML(具有最大似然性的部分响应)方法，于是高密度记录是可行的。

在读回期间，希望信号没有dc(直流)分量，或者至少直流分量尽可能小。这意味着记录的序列的功率谱密度函数在直流处等于零。这种序列被称为是无直流的。由于需要确保不会发生由于读回信号量化期间参考电平的变化而产生的误差，因此希望序列尽可能是无直流的。还希望序列大致无直流以确保在误差信号内不会发生波动，譬如跟踪误差信号，它发生在伺服控制中。

如果把所记录的符号取为+1和-1，使+1对应于二进制1、-1对应于二进制0，所谓连续数字和(RDS)是用于评估直流分量的标准测度。RDS是从开始序列的时刻起所记录符号的总和。小的RDS绝对值，即+1和-1间的低非一致性，意味着直流分量的含量为低。具有相等数目的+1和-1的序列被称为是“平衡的”。平衡序列一般没有直流分量。抑制信号低频的进一步量度是所谓的“较高阶的RDS”。较高阶的RDS可以递归计算，使i阶的RDS是较低阶i-1的RDS值的算术和。

部分响应系统、或具有受控码间串扰的系统，通常用所谓“目标部分响应多项式”来描述，其形式为h(D)＝h₀+h₁D+h₂D²+...+h_lD^l，其中D是时延运算符。多项式系数的值h₁、h₂、...h_l表示对单独脉冲的已采样信道响应的值。采用纵向记录的磁盘设备中所使用的部分响应多项式的一般形式为h(D)＝(1-D)^m(1+D)ⁿ，其中m和n是正整数。在光学记录系统以及在垂直磁记录系统中，部分响应多项式的一般形式为h(D)＝(1+D)^m。如果部分响应多项式包含项(1-D)，那么这种信道的频率响应不会通过直流分量，因此仍然不需要RDS控制来使调制编码序列的RDS的最大绝对值很小。然而，对于没有因子(1-D)的部分响应多项式而言，信道的频率响应确实具有直流分量，并且需要实行RDS控制。

可以使用调制编码来获得无直流的序列。例如，可以通过解析要被记录成比特串(称为消息字)内的数字信息来实现调制编码。然后，用每个消息字从码本(codebook)中选择一个码字。码本中的码字长度为n比特，其中码字比特定义了所记录的序列。换言之，码字比特定义了要被记录在媒介上的码元序列。然而，如下所讨论的，有效或高速率无直流的调制编码一般要求较大尺寸的码字和码本，这种调制编码可以确保RDS的有限值，而不向要被记录的信息添加过量的冗余比特。

编码效率的量度是称为“码率”的参数，该参数表示消息字长度m和码字长度n之比。而且，在记录系统中，希望调制编码的码率高于8/9，使得可以在记录媒介上写入更多信息。对于高于8/9的码率要求具有相对长的码字长度的编码。同样，在码本内的码字是无直流的时要求大的码本。例如，速率为16/17的编码要求码字长度为17、码本尺寸为65536。然而，这种大的码本一般要求实现复杂电路，并且要求相对高的功耗和集成电路上的大区域。同样，码本越大，访问码本内码字的时间越长。根据现有技术，即使可行，设计一码本，使其具有长度为17的65536个字也是及其昂贵的。因此，需要一种方法和装置来产生无直流的高速率编码，并且赋予它们低复杂度的实现。

一般而言，纠错码与调制编码结合使用。纠错码向信号内引入附加比特来形成已编码的信号。附加比特改进了系统能力，从而在已编码信号被记录信道引入的噪声所破坏时能恢复该信号。

调制编码的示例有：数字音频磁带记录器(DAT)中采用的8-10编码、激光唱盘(CD)播放器内采用的EFM(18到14调制)编码、以及数字化视频光盘(DVD)播放器内采用的EFMPlus编码。各种用于消除直流自由分量的编码是已知的。纠错码的示例包括磁性和光学记录系统中所采用的Reed-Solomon编码。

一般而言，首先用纠错码对数据进行编码，其次用调制码对数据进行编码。这称作传统的纠错-调制编码级联方案。当传统的纠错-调制编码级联方案与高速率无直流编码结合使用时，误差倍增是不可避免的。误差倍增意味着一个所记录比特内的误差在已解码数据内的多个比特上产生误差。这个效应是调制解码器非线性结构的结果。另一称为反转级联的方案在差错控制编码前进行调制编码，并且在控错解码后进行调制解码。这样，差错首先被纠错码所纠正，并且防止了误差倍增。然而，纠错编码器不必要产生平衡的码字，也不必要产生小差异的码字，因此取消了调制编码器所引入的差异控制。因此，需要一种方法和装置，来产生无直流的、同时拥有误差控制能力的高速率编码。

发明概述

本发明的实施例涉及数字数据的高速率编码和有效解码的方法和装置。这些方法提供了大致无直流的已编码数据，这些数据适用于在记录媒介上记录信息，从记录媒介读回数据。所述装置包括实现该方法的数据存储设备和系统。

本发明通过提供对要被记录在记录媒介上的数字信息进行编码的方法和装置而解决了上述问题。所述方法包括以下步骤：接收m个消息比特的序列，以及把m个消息比特的序列映射为一个不多于K个码字的列表，码字长度为n。所述方法最好包括从一K个码字的列表中选择一个码字并且把它记录在记录媒介上。如本领域相反，所述方法不要求使用码本。码字只是通过使用像加法和比较这样的算术运算而获得。

在一特定实施例中，方法包括把四个周期序列的集合相加成一消息字，从而创建四个候选码字的集合。对于每个候选码字，计算一RDS和，并且确定该码字内位置的集合，使得反转从预定位置集合一位置开始的候选码字内的比特会使码字结尾处的RDS等于零。于是，对于四个候选码字的每一个而言，并且对于相应位置集内的相应位置而言，二阶数字和序列被计算为从编码过程开始的RDS值的累加和，并且选择产生二阶RDS的最小绝对值的序列，并且向其添加一周期序列，以及比特反转开始处的位置。尽管这里描述了四个候选码字的集合，然而也可以使用较多或较少的候选码字。

在某些实施例中，比特反转开始处的位置首先被典型的小差异码(如现有技术所述，使用示例码本)所编码，然后被附着在所选码字后。周期性序列在两比特信息上已经在反转前被添加到消息字，该两比特信息也被附着在消息后，从而形成一调制码字。然后，调制码字被纠错码所编码，纠错码例如线性分组码，然后被记录到媒介上。纠错码的一致校验比特可能引入码元+1和-1的不平衡，然而当RDS的计算和下一消息字的二阶RDS开始时，考虑到该不平衡，而且调制编码方法对其补偿。在下一调制编码周期内，对在纠错编码器内添加一致校验比特之后正负比特方面的任何不平衡进行补偿。

本发明还提供了对存储在记录媒介上的信息进行解码的方法和装置。参照下面的详细描述和附图可以获得对本发明、以及本发明的其它特征和优点更完全的理解。

在阅读以下详细描述和相关附图说明后，表征本发明实施例的这些和各种其它特征以及优点将变得更为明显。

附图简述

图1是按照本发明实施例的盘驱动的平面图。

图2和3是说明其中可实现本发明的方法的第一和第二读信道结构的框图。

图4和5是说明本发明各方面的连续数字和(RDS)的曲线。

图6是说明拥有实现本发明编码方法的装置的框图。

图7和8分别是本发明编码和解码操作的图解说明。

说明性实施例的详细描述

图1是盘驱动100的平面图，它包括具有基座102和顶盖104(为了简洁而移去顶盖104的部分)的外壳。盘驱动100还包括一磁盘组106，磁盘组106安装在主轴电动机(未示出)上。磁盘组106包括多个单独磁盘107，它们被按照绕中轴108一起转动。每个磁盘107都有一相关的成品头(product head)112，成品头112载有用于与磁盘表面109通信的一个或多个读写换能器(读写头)。每个成品头112都由一悬架118所支持，后者又连上致动器部件122的磁道访问臂120。致动器部件122绕着音圈电动机124的轴126旋转，音圈电动机124由伺服控制电路所控制，从而使头112在磁盘内径132和磁盘外径134间的弧形路径130上移动。

图1还示出电路128，这里图解地表示出与处理在磁盘或媒介表面上要读写的信号所使用的信道结构相关的电路。电路128所处的位置无须如图1中所示，然而图1所示的电路128的位置作为讨论目的的示例被提供。而且，盘驱动100意图代表其中可实现本发明的方法和装置的多种数据存储设备的任一种。例如，在一实施例中，盘驱动100是使用垂直记录技术和组件的磁盘驱动。然而在其它实施例中，磁盘驱动100可以是其它类型的磁盘驱动，或者可以是诸如光盘驱动、磁光盘驱动等等的其它类型的盘驱动。这里所公开的方法和装置也可以用于其它数据存储设备，例如用于磁带存储设备中。

图2和3说明了第一和第二信道结构128-1和128-2，其中可实现本发明的编码和解码方法。图2和3的方框中所示的各种电路可以用集成电路、离散组件或适当编程的处理电路来实现。为了讨论目的，图2和3所示的各个方框被总称为电路。

如图2所示，要被记录在记录媒介109上的消息字的数据比特被提供给纠错码电路205。纠错码(ECC)电路把附加比特引入消息数据比特以形成已编码的信号206。附加比特改进了系统性能，从而在已编码信号被记录信道所引入的噪声破坏时能恢复该信号。

编码器电路210接收ECC编码的信号206并且按照本发明实现调制编码来获得无直流的序列。如下面更详细讨论的，编码器电路210使用的方法允许产生高速率编码，该编码同时也是无直流的、并具有差错控制能力。所产生的码字(图1中表示为信号211)表示被提供给信道的消息字的原始数据比特。通过使用本领域公知的头一媒介交互类型，可以把编码器电路210所产生的高速率且无直流的码字记录在媒介上。

头一媒介交互也可以用于稍后读取媒介上记录的码字，以便检取消息字的内容。以常规方式使用前端定时功能或电路215、均衡器功能或电路220、以及信道检测器225，以产生读回信号226，该信号被提供给解码器电路230。解码器电路230实现本发明的解码方法以产生仍旧是ECC编码的信号231。然后，ECC解码器电路235对信号231提供ECC解码以产生所估计的比特，其中所估计的比特应该接近对应于原始消息字的数据比特。图3说明了与图2相同的电路，但示出可以根据需要在ECC编码功能前实现电路210所提供的本发明的调制编码功能。在这些实施例中，ECC解码功能同样也会在解码电路230所提供的调制解码前对读回信号实行ECC解码功能。

1.方法的理论基础

为了理解本发明的方法，提供了对产生平衡码字的方法的说明。假定长度为m(m是偶数)的消息字a＝(a^(k))_1≤k≤m，可以把连续数字和序列s₁＝(s₁ ^(k))_1≤k≤m计算为s₁ ^(k)＝s₁ ^(k-1)+a^(k)，假定s₁ ⁽⁰⁾＝0，可以找到使s₁ ⁽⁰⁾＝s₁ ^(m)/2的最小指数p。接着，反转消息字的最后m-p个比特，并且用平衡码对位置p编码。对应于p的平衡码字表示为b_p，且长度为n-m。然后，通过把b_p附着在部分反转的输入字后面可以创建一码字。该码字的形式为c＝(au_p，b(p))，其中u_p是在k＝p上升的离散单位阶跃向量，即，形式为(0^p，1^m-p)的向量，而x^y是长度为y的全x序列(x∈{0，1}，y≥0)。au_p和u_p都是平衡的，因此码字c也是平衡的。长度为n-m的平衡码字的数目是

$\left|B_{n-m}\right|=\left(\begin{array}{c}n-m\\ \frac{n-m}{2}\end{array}\right)$

这意味着消息长度的上界：2^m≤|B_n-m|。最后一个不等式要求平衡码字的数目必需足够以对所有可能的位置p进行编码。

为了说明这种结构，考虑长度为m＝16的码字a＝(0，0，1，1，1，1，1，1，1，1，1，0，0，0，0，0)。该序列的连续数字和是图4所示的虚线。如图所见，总的消息差异是 $s_1^{\left(16\right)}=2,$ 使 $s_1^{\left(p\right)}=s_1^{\left(16\right)}/2=1$ 的位置p满足p＝5。可以反转消息的最后11个比特，得出经修改的消息(0，0，1，1，1，0，0，0，0，0，0，1，1，1，1，1)。反转后11个比特之后所产生的差异为零，且经修改的消息的连续数字和在图4中用实线示出。

2.本发明方法和装置的描述

通常，码字内可以有不止一个位置p使 $s_1^{\left(p\right)}=s_1^{\left(m\right)}/2,$ 尽管反转最后m-p个比特产生了平衡码字，然而反转从不同位置处开始的比特所获得的码字根据它们的最大数字和变差而大大不同。本发明的方法利用了这种观察资料。发明的方法或算法持续记录所有可能的位置并选择最佳的一个。作为最佳准则(度量)，使用最大第二或较高阶的数字和。下面给出二阶数字和的描述。

对于序列a＝(a^(k))_1≤k≤m以及定义初始条件的连续数字和向量 $s^{\left(0\right)}={\left(s_i^{\left(0\right)}\right)}_{1\≤i\≤m},$ 阶次M的连续数字和数组被定义为

$S_M\left(\mathrm{\α}\right)={\left[s_i^{\left(k\right)}\right]}_{\begin{array}{c}0\≤i\≤M\\ 1\≤k\≤m\end{array}}$

其中数组项可以计算为

$s_i^{\left(k\right)}=s_i^{(k-1)}+s_{i-1}^{\left(k\right)}$ 公式1

假定 $s_0^{\left(k\right)}=2\×a^{\left(k\right)}-1.$ 根据以下形式的数组S_M(a)考虑度量

$m_M\left(\mathrm{\α}\right)=\underset{i=1}{\overset{M}{\mathrm{\Σ}}}{w}_i\×\mathrm{ma}{x}_k\left(\right|s_i^{\left(k\right)}|$ 公式2

其中w_i是权重系数。注意公式1内计算的递归特性。度量计算仅要求简单累加的加法器(见公式1)和M个比较器(见图2)来保持跟踪阶次1到M的最大连续数字和。阶次M＝2的连续数字和给出了令人满意的性能。上面段落描述了应用于消息序列a的一组修改规则。该组规则在下文中被称为“第一类修改”。

此外，回过头看图4，可以从实线看出，反转消息字的最后部分(即，从位置6开始)不会打断连续类似符号的长游程，因此不考虑码字是平衡的，连续数字和的最大值很高。现在考虑通过每隔一个地反转消息比特而获得经修改的消息字(0，1，1，0，1，0，1，0，1，0，1，1，0，1，0，1)，从而获得的经修改的序列。相应的连续数字和在图5中示出(虚线)。差异为 $s_1^{\left(16\right)}=2,$ 使得 $s_1^{\left(p\right)}=s_1^{\left(16\right)}/2=1$ 的位置p为p＝11。反转最后5比特后产生的差异为零，经修改的消息(即，每隔一比特反转、然后使最后5比特反转的消息字)的连续数字和在图5中用实线示出。长期运转被打破，连续数字和变差现在大大变小。

现在描述第二种类型的修改，这里称作消息字的“第二类修改”。同样假定″a″是正在处理的消息字，且 $s^{\left(0\right)}={\left(s_i^{\left(0\right)}\right)}_{1\≤i\≤m}$ 是阶次i，1≤i≤M，在前一码字结尾处的连续数字和的向量。而且，令S＝{s_i：1≤i≤2^b}为一向量集合，称为“基”或“扰码”向量，长度都是m。形成一组码字as_j，为每个码字as_j计算一度量数组S₁(as_j)。然后，找到码字as_j内所有位置p的集合，使 $s_1^{\left(p\right)}=s_1^{\left(m\right)}/2.$ 通过模2相加形式为(0^p，1^m-p)的序列u_p，而反转码字as_j的最后m-p个比特，其中x^y是长度为y的全x序列，并且找到数组和相应的度量m_M(as_ju_p)。所有序列(as_ju_p)都是平衡的，但连续数字和有不同的最大绝对值。假定组合(j，p)具有最小度量，则码字被创建为(as_ju_p)，b_(j，p)，其中b_(j，p)是对应于输入字(j，p)的平衡码字。

按照本发明的实施例，下面结合图6的描述中提供执行上述第一类和第二类修改的装置。为了描述该装置，考虑速率为R＝256/268的码，记得通过采用本发明的方法还可以产生不同长度的码。位置p(1≤p≤m，m＝256)被速率为8/10的小差异分组码所编码，并且用最后2比特对修改用户数据所用的四个Walsh基向量之一进行编码。该例中所使用的基向量为：0^m，1^m，(10)^m/2和(01)^m/2。注意到有长度为10的B₁₀＝252个平衡码字，这不足以对m＝256个可能的反转位置进行编码。因此，向编码加入差异为-2的2个码字以及差异为+2的2个码字。码字内的不平衡效应由算法反馈来补偿，即，通过根据整个序列的连续数字和所选择的反转位置、而不是仅根据当前码字的算法属性来补偿。

图6示出装置更详细的框图。在图6所示的实施例中，所示编码电路或装置包括四个相同的并行处理支路601、602、603和604，每条支路都对相同的输入未编码序列605、以及不同的扰码序列606、607、608和609进行运算。这些运算的结果是四个整数610、611、612和613，每个整数都对应于特定支路内的二阶数字和。用比较器614比较连续数字和610、611、612和613以选择具有最小二阶数字和的支路。这在下面更详细地描述。

由于所有四条处理支路601-604都是相同的，因此提供了对支路601内执行的运算的描述，该描述也一般地应用于其它支路。在处理支路601的比特异或电路615内，扰码序列606按模2被加到序列605，一次一比特，以产生序列619。在处理电路或块616和617内，它们分别是乘法器和加法器，来自处理支路601的二进制序列被转化成双极性序列，后者被送入处理电路或块618。二进制序列的元素从集合{0，1}内取值，而双极性序列的元素从集合{-1，+1}内取值。乘法器616取出序列619的一比特与2相乘以产生输出620。在加法器617内，从产生双极性序列的所产生的数内减去值1。

块618用于计算加法器617输出处序列的累加和。累加序列是上述的RDS。在加法器622内，在延时元件621输出处的RDS经延时的值与加法器617输出处的双极性序列相加。连续数字和序列的值(在长度为256的分组内每个位置处连续数字和的值)被存储在寄存器623内。逻辑块624发现可以开始比特反转的分组内的位置。这个运算按照上面“方法的理论基础”一节中所讨论的算法来完成。找到位置P的集合，使得通过反转等于或大于位置P的位置处的所有比特，可以产生平衡的码字。框624还规定了反转位置并且把它们存储到一系列寄存器625、626和627中。应该理解，这类寄存器的数目不限于4，而可以是任何数L。如果可以开始反转的位置P少于寄存器的数目，则反转位置探测器624用由全+1组成的序列填充所有剩余的寄存器625、626和627。

寄存器623后面是加法器628和延时元件629。加法器628和延时元件629的目的与框618的加法器622和延时元件621的目的类似，是为了找到引入加法器输入的序列的累加和。加法器628把来自寄存器623的连续数字和的值以及延时元件629输出处的二阶数字和的经延时的值相加。2RDS的值被存储在移位寄存器630中。也对寄存器625、626和627输出处的连续数字和的每个流执行相同的一组运算。通过使用这些运算，产生长度为256的二阶连续数字和序列并将其存储在寄存器631、632和633中。二阶数字和序列的值从寄存器630、631、632和633一一被读取，并且找到长度为256的分组内的最大值。

最大二阶数字和的查找是由跟在寄存器630、631、632和633后的相同电路组所执行的。运算将通过使用支路601内的注解来说明。2RDS的当前最大值被保持在寄存器634内。用比较器635把它与寄存器630的输出相比较，比较器635的输出被送入二进制多路复用器636的控制输入。多路复用器636把较大的2RDS值传递至寄存器634。通过对256个2RDS值的每一个执行这些运算，在最后一次比较结束时寄存器634内会有总体最大值。

如讨论算法的理论基础时所说明的，具有2RDS的最小偏差的流会有最受抑制的低频分量。为了从一组4乘L个序列中找到这样的一个序列，用比较器635、636、637和638(它们提供相应的整数610、611、612和613，各对应于特定支路内的二阶数字和)以及比较器614来进行一系列比较。比较器614的输出639被送入逻辑电路640，后者用于产生具有2RDS的最小偏差的序列641。这个逻辑电路640也给出开始反转的8比特位置的输出642，以及关于使用哪个扰码序列的2比特信息。然后，8比特位置信息被编码在8-10平衡分组码内，并且被附着在已编码的序列后面。指定使用哪个扰码序列的2个比特也被附着在码字后面。为了执行8-10编码可以使用查找表。该表包括长度为10的252个平衡码字以及差异为2的2个字和差异为-2的两个字。

图7总结了编码方法的运算。256比特长的数据字701(例如图6所示的序列605)在扰码器702内被四个扰码序列(例如，图6所示的扰码序列606、607、608和609)之一所扰码，以产生经扰码的部分704(可以被描述为第一和第二经扰码部分704-1和704-2的经扰码的比特)。经扰码的部分704-1是被编码字的第一部分。接着，第二部分704-2在比特反转逻辑703内被反转，从已经由图6内电路所确定的位置信息705给出的位置开始。流的经扰码部分704-1、流的经扰码并反转的部分706、以及关于反转开始位置的10比特信息707、以及关于所使用扰码序列上的2比特信息708组合而创建268比特的码字709。10比特的序列707携带与反转开始处位置有关的信息，该序列707是通过用8-10分组编码器711对比特反转逻辑703输出处的序列706进行编码而获得的。

图8说明了解码操作。268比特的码字709的10比特部分707用解码器811来解码，并且确定与开始反转的位置有关的8比特信息806。在比特反转逻辑805内使用该信息来反转经扰码的和反转的比特706的部分。扰码序列选择器807使用与扰码序列有关的信息708来选择扰码序列812。通过加入与编码器内使用的扰码序列相同的扰码序列812，解扰码器813产生或恢复原始的256比特长用户字701。

可以理解，即使已经在上述描述中提出了本发明各个实施例的许多特征和优点、以及本发明各个实施例的结构和功能细节，然而所公开的内容仅仅是说明性的，可以详细地作出变化，尤其是本发明原理内的结构和排列完全由所附权利要求强调的最宽泛含义所指明。例如，特定的元件可以根据编码方法和装置的特定应用而改变，同时保持大致相同的功能，而不背离本发明的范围和精神。此外，尽管这里描述的实施例解决了盘驱动数据存储系统的编码方法和装置，然而本领域的技术人员可以理解，本发明的原理可以应用于其它系统，像磁带数据存储系统，而不背离本

发明的范围和精神。

Claims (14)

1.为了抑制直流(dc)分量而对数字信息编码的方法，所述方法包括：

接收消息字(701)的m个消息比特的序列(605)；

通过把多个扰码序列中不同的一个添加到消息字的m个消息比特，从而产生多个候选码字；

从所述多个候选码字中选择一个和所述多个扰码序列中的一个扰码序列相对应的候选码字；

用所述一个扰码序列对所述序列进行扰码以产生消息字的第一和第二经扰码的部分(704)；

反转所述第二经扰码的部分并且记录与反转开始有关的位置信息；以及

通过将所述第一经扰码的部分、第二经扰码的部分、所述位置信息以及与所述一个扰码序列有关的信息相组合，从而创建一个长度为n比特的码字。

2.如权利要求1所述的方法，其特征在于，所述产生多个候选码字还包括：使用算术运算。

3.如权利要求1所述的方法，其特征在于，所述选择多个候选码字的每一个还包括：产生与多个候选码字的每一个对应的二阶数字和序列，以及根据该二阶数字和序列选择多个候选码字之一。

4.如权利要求3所述的方法，其特征在于，所述多个候选码字的每一个是一二进制序列，且所述选择多个候选码字之一还包括：把每个候选码字的二进制序列转化成一双极性序列。

5.如权利要求4所述的方法，其特征在于，对应于与多个候选码字的每一个对应的双极性序列而言，所述选择多个候选码字之一还包括：

产生候选码字的一阶连续数字和(623，625，626，627)；

确定候选码字内的一组位置(624)，使得通过反转候选码字内的比特，其中比特从来自该组位置的一位置处开始，而修改候选码字会导致候选码字的连续数字和等于零；以及

为候选码字以及候选码字内开始比特反转的相应位置组内的每个相应位置计算分开的二阶连续数字和序列(630-633)。

6.如权利要求5所述的方法，其特征在于，所述为候选码字以及候选码字内相应位置组内的每个相应位置计算分开的二阶连续数字和序列还包括：为多个候选码字的每一个以及为候选码字内开始比特反转的相应位置组内的每个相应位置计算二阶连续数字和序列，作为一阶连续数字和值的累加和。

7.如权利要求6所述的方法，其特征在于，所述选择多个候选码字之一还包括：选择多个候选码字之一以及相应位置组内的位置，该位置能产生二阶连续数字和的最小绝对值，并且选择添加到它的周期性扰码序列。

8.如权利要求7所述的方法，其特征在于，在接收消息字的m个比特的序列之前，方法还包括用纠错码(205)调制消息字以提供m个消息比特的序列。

9.如权利要求7所述的方法，其特征在于，在创建码字后，方法还包括用纠错码(205)来调制该码字。

10.为了抑制直流(dc)含量而对数字信息编码的编码装置(210)，所述编码装置包括：

一输入端(605)，用于接收消息字的m个消息比特的序列；

用于通过把多个扰码序列中不同的一个添加到消息字的m个消息比特从而产生多个候选码字的装置；

用于从所述多个候选码字中选择一个与所述多个扰码序列中的一个扰码序列对应地候选码字的装置；

用于对所述序列进行扰码以产生消息字的第一和第二经扰码的部分的装置；

用于反转所述第二经扰码的部分并且记录与反转开始有关的位置信息的装置；以及

用于通过把第一经扰码的部分、经反转的第二经扰码的部分、所述位置信息以及与所述一个扰码序列有关的信息相组合、从而创建长度为n比特的码字的装置。

11.如权利要求10所述的编码装置，其特征在于还包括与扰码装置耦合的转换装置，所述转换装置把所述一个候选码字从二进制序列转化成双极性序列。

12.如权利要求11所述的编码装置，其特征在于还包括：

一阶连续数字和计算装置，与转换装置耦合以产生具有双极性序列的各个候选码字的一阶连续数字和；

与一阶连续数字和电路耦合的反转位置确定装置，用于确定所述一个候选码字内的一组位置，使得通过反转从来自位置组的一位置开始的所述一个候选码字内的比特而修改候选码字，导致所述一个候选码字的连续数字和等于零；以及

多个连续数字和寄存器，用于存储所述一个候选码字的连续数字和序列，以及在比特反转开始处所述一个候选码字内相应位置组中的每个相应位置。

13.如权利要求12所述的编码装置，其特征在于还包括二阶连续数字和计算装置，所述装置与多个连续数字和寄存器耦合，用于为所述一个候选码字及所述一个候选码字开始比特反转的相应位置组内的每个相应位置计算分开的二阶连续数字和序列。

14.如权利要求13所述的编码装置，其特征在于，所述用于选择的装置还选择多个候选码字之一以及相应位置组内的位置，该位置能产生二阶连续数字和的最小绝对值，还选择了相应的扰码序列。

Images