SE447774B - Kodnings- och avkodningsanordning med noll-disparitet samt digitalt kommunikationssystem innefattande nemnda kodnings- och avkodningsanordningar - Google Patents
Kodnings- och avkodningsanordning med noll-disparitet samt digitalt kommunikationssystem innefattande nemnda kodnings- och avkodningsanordningarInfo
- Publication number
- SE447774B SE447774B SE8101689A SE8101689A SE447774B SE 447774 B SE447774 B SE 447774B SE 8101689 A SE8101689 A SE 8101689A SE 8101689 A SE8101689 A SE 8101689A SE 447774 B SE447774 B SE 447774B
- Authority
- SE
- Sweden
- Prior art keywords
- disparity
- block
- zero
- binary digits
- series
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4915—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using pattern inversion or substitution
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
t n 19 ~ UI 20 PJ UW 30 HO 447 774 i N oärvâgssignal med lägre effekt.
Tidigare använd teknik för noll-disparitet-kodning har koncentrerats på omvandling av en binär kod till en ternär kod.
Vid arranmemanmet enligt US-PS 2,996,575 sänds varje binär "l" som en puls av motsatt polaritet i förhållande till den närmast föregående "1"-pulsen. Vid en variant av denna teknik, som är beskriven i US-PS 3,1U9,323, inverteras polariteten för alterne- rande grupper med n konsekutiva "1"-pulscr, där n är ett helt tal större än ett.
Nyare metoder för kodning med noll-disparitet har baserats på antingen en direkt "uppslagning" i en kodomvandlingstabell eller pä genomförandet av en omvandlingsalgoritm. Användning av en kodomvandlingstabell kräver ett extremt stort minne för att hantera block som innehåller mera än nâgra tiotal binära siff- ror. De kända omvandlingsalgoritmerna medför å andra sidan omfattande beräkningsarbete och är därför ej lätta att tillämpa.
Se exempelvis en artikel rubricerad “Two-Level Block Encoding for Digital Transmission", IEEE Trans. Comm., COM-21, december 1973, sid 1438-lhül. Det är därför önskvärt att åstadkomma en lätt- tíllëmpbar metod för noll-disparitet-kodning medelst vilken man kan hantera stora block av binära siffror.
I enlighet med en utföringsform av uppfinningen alstras ett block av binära siffror med noll-disparitet ur ett datablook med binära siffror som har slumpmässig disparitet. Denna omvandling åstadkommas genom att man inom blocket med slumpmässig disparitet väljer en bitposition vilken definierar två sifforsegment, av vilka vardtera uppvisar hälften av den totala blook-disparite- ten. Ett noll-disparitet-block alstras sedan genom invertering av samtliga bitar inom det ena segmentet. felfri avkodning av noll-disparitet-blocket åstadkommes genom att man tillsammans med noll-disparitet-blocket sänder data som representerar den bit- position vilken definierar de båda síffersegmenten.
En fördel med uppfinningen ir att den är tíllëmpbar på godtycklíga block som innehåller ett jämnt antal siffror? En ytterligare fördel med uppfinningen är att även bit-posi- tionen ifråga kan kodas och sändas i noll-disparitet-struktur.
Uppfinningcn skall i det följande närmare beskrivas i an- slutning till på bifogade ritning med fig. 1 - 3 visade utfö- ringsexempel. Fig. 1 visar ett förenklat blockschema över kod- ningskretsar i enlighet med en utföringsform av uppfinningen.
Jr 10 __: 01 30 35 40 447 774 3 Fin. 2 visar ett som belysande exempel valt, slumpmässig dispari~ tet uppvisande block tillsammans med det noll-disparitet-block som blir resultatet av uppfinninqens tillämpning, och fig. 3 visar ett förenklat blookschema över avkodninqskretsar i enlighet med en utförinasform av uppfinningen.
I anordningen enligt fig. 1 omvandlar kodaren 100 ett slump- mässiz disparitet uppvisande databloek av bínära siffror på ingång ledningen 101 till en block vars disparitet är noll. w ma CP CV' s utgången 102 kopplas detta block med dispariteten noll till e transmissionsmedium.
Fig. 2 visar dels ett typiskt datablock 200 som innehåller åtta binära siffror och har slumpmässig disparitet och dels det ur detta erhållna blocket 203 med dispariteten noll. omvandling är grundad på iakttagelsen att det i ett godtyckligt block med ett jämnt antal binära siffror alltid är möjligt att finna ett ställe som definierar två siffersegment vilka uppvisar Ett block med dispariteten noll kan sedan Denna lika stor disparitet. åstadkommas genom ínvertering av samtliga siffror i ettdera av seqmenten.
Giltigheten av detta påstående kommer att åskàdliggöras med hänvisning till fig. 2. Dispariteten för det slumpmässig dis- paritet uppvisande blocket 200 är tva. Detta antal bestämmes genom att subtrahera antalet nollor från antalet ettor. För detta block, som har en disparitet lika med två, är det möjligt att bestämma två siffersegment av vilka vart och Bítpositionen fyra definierar två ett uppvisar halva den totala dispariteten. segment 231, 202, av vilka vart och ett uppvisar en disparitet lika med ett. Så snart denna bitpositíon har bestämts, alstras ett noll-disparitet-block genom invertering av ettdera av dessa eenment. I fíg. 2 kan de fem binära siffrorna i segmentet 201 inverteras från 0,1,0,1,1 till 1,0,1,0 resp. 0 för àstadkommande av noll-disparitet-blocket 203. Alternativt kan man alstra noll-disparitet-blocket 204 genom att invertera de tre binära siffrorna i segmentet 202 från O,1,1 till 1,0 resp. 0. För avkodning sänds data representerande bitpositionen fyra till mottagaren tillsammans med noll-cisparitet-blocket 204 eller 204. ror som de vilka förut hade inverterats av kodaren.
Avkodaren måste givetvis åter invertera samma binära siff- Överföring av data som representerar bitpositionen sker företrädesvis i noll-disparitet-struktur. Ett sätt att koda U! 10 ...s 'J1 FO Ul L AJ 01 447 774 _ " bitpositionen till data med noll-disparitet-struktur är att använda en omvandlingstabell. Det antal bitar som erfordras för kodning av bitpositioncn ökar med blockstorleken. Om representa- tionen av noll-disparitet-data för bitpositíonen är L bitar, så bestämmes maximala antalet bitar per block, B, av likheten: 3 = L:/(L/2:)2 (1) Bitpositionen beror på blockets innehåll och kan därför placeras i vilken som helst av B positioner. Följaktligen är omvandlings- tabell-kapaciteten i bitar räknat lika med BL. Det bör observe- ras att denna kapacitet är mycket mindre än den kapacitet 233 som erfordras för den tidigare kända användningen av en kodad omvandlingstabell för omvandling av ett helt catablock om B bitar till noll-dišparitet-struktur.
För att nu återgå till fig. 1 laddas de binära siffrorna på ängen 101 i dataregistret 103, som Har en kapacitet lika med antalet ninära siffror per datablock. Dataregistret 10U är ett serie-skiftregister i vilket inskrivninnen av binära siffror tidsstyres av systemklockan. Utläsningscykeln, som likaledes styras av systemklockan, börjar i och med den första klockpulsen efter det att registret har fyllts. _ Första dispariteträknaren 103 är :ven kopplad till ingången 101 för bestämning av hela datablockets disparitet. Denna dis- paritet, som är hetecknad med d, nalveras sedan i aritmetiska enheten 106 och kopplas till jämföraren 107. Bussen 106 förbin- der den första disparitetsräknaren 103 med den aritmetíska enhe- ten 106, under det att bussen 108 kopplar jämföraren 107 till den aritmetiska enheten 106. Eftersom datablocket alltid innehåller ett jïmnt antal bitar, är d likaledes jämnt, eftersom d utgör skillnaden mellan två udda tal. Denna äegränsning ifråga om tlockstorleken säkerställer att d/2 är ett helt tal. Eftersom dessutom d är ett jämnt tal, kommer division med två i binär:.7 operation endast att kräva att man eliminerar den minst signifi- kanta positionens nolla i d.
Zfter bestämningen av d/2 utläses de binära siffrorna i registret 1Dü i serie till ledningen 100. Éen andra dispanitet- rfiknaren 110 och biträknaren 111, som-har anslutning till led- ningen 109, håller aktuell en löpande totalsumma av dispariteten resp. antalet utlësta binära siffror. Den andra dispariteträkna- ren 110 och den första dispariteträknaren 103 kan utgöras av upp/ned-räknare som räknar i motsatta riktningar för de båda LT) 4,, 4:! 10 15 30 I: CJ 447 774 1 kod-tillstånden. Biträknaren 111 å andra sidan räknar endast í en riktning och har on räknekapacitet lika med antalet binära siffror per datablock. Bussen 112 kopplar varje räkneställninq i biträknaren 111 till minnesorganet 113. net 113 representerar antalet från dataregistret 10% utlästa Företrädesvis utgöres biträknaren 111 av en innehållet i mínnesorga- binära siffror. binär räknare som alstrar en konventionell binär serie som vars disparitet ej är underkastad några begränsningar. För att göra framställningen àskådligare kommer den följande diskussionen att avse denna föredragna utföringsform.
Här den andra dispariteträknarens 110 räkneställning när värdet d/2 alstrar jämföraren 107 en signal på ledningen 11% som aktiverar inverteraren 115. När denna inverterare väl har akti- äterstående hindra siffror i som passerar igenom inverteraren verats, inverterar den samtliga datablocket. 115 innan signalen på ledningen Följaktligen får den bitserie som uppträder på ledningen 117 De binära siffror 114 uppträder inverteras ej.
Denna bitserie kopplas via multiplexern 121 Multiplexern 121 är symboliskt återgiven som dispariteten noll. till utgången 102. en omkopplare som kan koppla antingen ledningen 117 eller led- ningen 120 till utgången 102. För den ovan beskrivna operationen kopplar multiplexern 121 ledningen 117 till utgången 102. adningen 113 stronar även minnesorganet 113 så Detta Signalen på att det däri lagrade binära talet kopplas till bussen 116. hindra tal representerar den bitposition som definierar två Företrädesvis Noll- -disparitet-omvandlingstabellen 119 ger denna kodning. Tabellen förhand vald, noll-disparitet uppvisande Efter infö- tal på bussen 116 kommer en speciell serie blocksegment vilka har en disparitet lika med d/2. kodas även detta binära tal i noll-disparitet-struktur. 119 innehåller en på serie binära siffror för varje möjlig bitposition. randet av ett binärt binära siffror med noll-disparitet att via bussen 115 tillföras till positionsregístret 122. när biträknaren 111 när sin maximala räkneställning, alstras en signal på ledningen 123 för att aktivera utläsning av regist- rets 122 innehåll vid nästa aystemklockpuls. Utläsningen av registret 122 till ledningen 120 påbörjas sedan i systemklooktak- ten. Signalen på ledningen 123 styr även multiplexern 121 så att denna kopplar innehållet på ledningen 120 till utgången 102.
Avkodningen av noll-disparitet-blocket utgöres väsentligen kf! 10 15 Û) U! h.) Ö M0 4473774 6 av kodningens omvändníng. Som kommer att framgå av det följande kommer den i noll-disparietet strukturerade bitpositionen att först omvandlas till det binära tal som strobats från minnesorga- net 113. uppträder efter denna position inverteras därefter i De binära siffror i noll-disparitet-blocket vilka 1 och för regenerering av det ursprungliga, slumpmässig disparitet uppvi- sande datablocket.
Hänvisning göres nu till fig. 3. paritet-blocket av binära siffror tillföres till avkodaren 300 på Får enkelhets skull kommer att antas att dessa Det inkommande noll-dis- ledningen 301. binära siffror har matats via ett ändamålsenligt elastiskt minne (ej visat) så att de är synkrona med systemklockan i kodaren och avkodaren. fiamstyrenheten 303, som taktstyres av systemklockan via ledningen 306, styr de binära siffrorna på ledningen 301 till ettdera meddelanderegistret 30% eller posítíonsregistret 305.
Denna styrning åstadkommas genom att man räknar antalet binära siffror på ledningen 301. Så snart denna räkneställníng är lika med antalet binära siffror per noll-disparitet-block, kopplar demnltiplexerna 302 bort ledningen 301 från meddelanderegistret 30ü och ansluter ledningen 301 istället till positionsregistret 305. För åskådlighets skull är multiplexern 302 i fig. 3 repre- senterad av en omkopplare. vederbörlig tidpunkt sker från ramstyrenheten 303 via ledningen 307.
Styrningen av demultiplexern 302 vid Veddelandcreristret 30ü och ositionsregistret 305 är skift- IJ register vilkas maximikapacitet är lika med antalet binära siff- ror per noll-dispariet-block resp. antalet binära siffror i den serie som representerar bitpositionen. Inskrivningsoperationen i båda registren är i serie och styrs av systemklockan. Operatio- nen utläsning från meddelanderegistret 30ü är likaledes i serie och påbörjas i systemklocktakten i och med den första system- klockpulsen efter det att registret fyllts. Innehållet i posi- tionsregistret 305 utläses däremot parallellt och tillföres via bussen 308 till omvandlingstabellen 309. Denna parallell-utlas- ning sker omedelbart efter det att positionsregistret 305 nar fyllts och styrs ej av systemklockan.
Omvandlingstabellen 309 tar emot den noll-disparitet-serie som representerar bitpositionen och omvandlar omedelbart denna serie till det ursprungliga äinära tal som strobades från minnes- organet 113 till noll-disparítet-tabellen 119. Detta tal tillfö- 1Ü FJ \.,"l ÄO 447 774 7 res sedan via bussen 310 till jämföraren 311.
Till förhindrande av avkodningsfel spärrar ramstyrenheten 303 utläsningen av oinära siffror från meddelanderegistret 304 till dess att en viss tid förflutit efter det att positlonsre- gistret 305 har fyllts. Om denna fördröjning ej fnnnes, skulle det vara möjligt att binüra siffror som inverterndes i kodaren kunde passera igenom avkodaren utan om-inversion. Spärrning av utläsningen från meddelanderegistret 303 âstadkommes genom att man tillför en logisk "O" på OCH-grindens 319 ingång 320. Till OCH-grindens 319 andra ingång tillföres systemklookpulser på ledningen 306. Den logiska nollan på ingången 320 håller utgång- en 321, som takt-styr registrets 3ON skrivnings- och läsningsope- rationer, pà""O". Ramstyrenneten 303 alstrar en "O" på ingången 320 efter räkning av antalet binära siffror per noll-disparitet- Denna "O" kvarstår till dess att det antal binära siff- ror som representerar bitpostionen har räknats. Vid denna tid- punkt tillföres en logisk "1" pà ledningen 320 för att aktivera -blOCk. utläsningen från meddelanderegistret 30ü.
Samtidigt med aktiveringen av utläsningen från meddelande- registret 304 aktiverar ramstyrenheten 303 jämföraren 311 via När jämföraren 311 väl har aktiverats, lagrar den informationen på bussen 310. Biträknaren 312, som är kopplad till meddelanderegistrets 305 utgång 315, räknar antalet utlösta Denna räknares räkneställning tillföres via bussen 313 till jämföraren 311. Jämföraren 311 jämför det via bussen 313 tillförda antalet med det binära tal som som represen- När jämförarens båda ingångs- ledningen 318. binära siffror. terar bitpositionen på bussen 310. storheter är lika, aktiverar jämföraren 311 ínverteraren 316 medelst en signal på ledningen 31U. När inverteraren 316 väl nar aktiverats, inverterar den samtliga återstående binära siffror som utläses från neddelanderegistret 30H. De binära siffror som 'passerar igenom inverteraren 316 innan signalen på ledningen 31ü uppträder inverteras ej. Som resultat härav kommer de binära siffrorna på avkodare-utgången 317 att vara identiska med de till kodarens ingång 101 ursprungligen tillförda binära siffrorna.
I ovan beskrivna konare och avkodare påbörjas inversionen av de binära siffrorna efter det att dispariteten för de från data- registret 1OH resp. meddelanderegistret 30N utlästa binära siff- rorna nar nått värdet d/2. Det bör observeras att inversionspro- cessens ordningsföljd självfallet kan omkastas. Inverterarna 10 L b) U' I h -x 447 774 8 1l5, 315 kan sålunda aktiveras för att invertera samtliga binära siffror som utläses från registren 10& och BOU till dess att dispariteten för de utlästa binära siffrorna är lika med d/2 och därefter passiveras så att invertering ej sker. Detta alternativ kräver endast inversion av den till de båda invertcrarna 115 ocn 315 ti lförda styrsignalen.
Under det att den ovan lämnade beskrivningen hänför sig till kodning/avkodning av ett godtyckligt block av binära siffror vilket innehåller ett jämnt antal bínära siffror, inses lätt av en fackman att de åskådliggjorda principerna är lika tillämpbara för på varandra följande block av binära siffror med tillämpning av välkänd styrkretsteknik.
Eenämninfien "datablock" avses i detta sammanhang innefatta faksimil- PCM-kodade signaler, såsom talsignaler, videosignaler, signaler etc., liksom även från en typisk dator avgivna data- signaler.
Claims (12)
1. Kodningsanordning för att omvandla ett första block om n binära siffror med slumpmässig disparitet till ett andra block som har dispariteten noll, där n är ett jämnt tal, k ä n n e t e c k - n a d av att den innefattar dels organ (103) för att bestämma det första blockets disparitet;' ' dels organ (103, 1OU, 106, 107, 110, 111) för att välja en bitposition inom det första blocket vilken definierar två siffersegment (201, 202) av vilka vart och ett har hälften så stor disparitet som det första blocket; och dels_organ (115) för att invertera samtliga siffror inom ettdera de båda segmenten (201, 202).
2. Anordning enligt kravet 1, k ä n n e t e c k n a d av att bitpositionen representeras av en serie binära siffror.
3. Anordning enligt kravet 2, k ä n n e t e c k n a d av att den dessutom innefattar omvandlingsorgan (119) för att omvandla 'serien binära siffror till noll-disparitet-struktur.
4. U. Anordning enligt kravet 3, k ä n n e t e c k n a d av att den dessutom innefattar organ (121, 122) för att multiplexera det noll-disparitet uppvisande blocket (200 eller ZOH) och den omvandla- de serien binära siffror. 4
5. Avkodningsanordning för alstring av ett block om n binära siffror med slumpmässig disparitet av ett block om n binära siffror som har dispariteten noll, där n är ett jämnt tal, k ä n n e - t e c k n a d av att data representerande en bitposition inom det noll-disparitet uppvisande blocket (200 eller ZOH) vilken definierar två siffersegment (201, 202) av vilka vart och ett har hälften så stor disparitet som det slumpmässig disparitet uppvisande blocket' samt att den innefattar dels organ (312) som är anordnat att räkna de binära siffrorna inom det dispariteten noll uppvisande blocket (200 eller 20H) och att alstra en stvrsignal när räkneställningen överensstämmer med bitpcsitionen; ' och dels organ (316) som är anordnat att som svar på styrsigna- g len invertera samtliga siffror inom ettdera av de båda segmenten I (201, 202).
6. Anordninš enligt kravet 5, k ä_n n e t e c k n a d av att den dessutom innehåller organ (303) för att demultiplexera en serie-bitföljd innehållande det noll-disparítet uppvisande blocket ......_.,.,._. ...H-___ 447 7~74 10 (200 eller ZOÄ) och nämnda bitpositionsdata.
7. 1. Anordning enligt kravet 6, k ä n n e t e c k n a d av att bitpositíonsdata utgöres av en serie binära siffror vilken har dispariteten noll.
8. Anordning enligt kravet 7, k ä n n e t e c k n a d av att den innefattar omvandlingsorgan (319) för att omvandla nämnda bit- positionsdata från en serie binära siffror som har dispariteten noll till en konventionell serie binära siffror som en disparitet vilken ej är underkastad några begränsningar.
9. Digitalt kommunikationssystem innefattande en kodare och en avkodare, varvid kodaren är anordnad att omvandla ett första block om n binära siffror som har slumpmässig disparitet till ett andra block om n bínära siffror som har dispariteten noll, där n är ett jämnt tal, och varvid avkodaren är anordnad att omvandla det andra blocket till det första blocket, varvid kodaren är k ä n n e - t e c k n a d av att den innefattar dels organ (103) för att bestämma det första blockets ldisparitet; dels organ (103, 10U, 106, 107, 110, 111) som är anordnat att välja en bitposition inom det första blocket vilken definierar två siffersegment (201, 202) och är anordnat att ur dessa alstra en datarepresentation; dels organ (115) för att invertera samtliga siffror inom ett på förhand valt segment av de båda segmenten; samt dels organ (121, 122) för att multiplexera det dispariteten noll uppvisande blocket och nämnda datarepresentation till en serie- bitföljd. i
10. Digitalt kommunikationssystem enligt kravet 9, i vilket avkodaren är k ä n n e t e c k n a d av att den innefattar dels organ (303) för att demultiplexera_datarepresentationen från seriebitföljden; .}í“° ' dels OPEHH (311, 312) för att räkna de binära siffrorna inom det dispariteten noll uppvisande blocket och att alstra en styrsignal_ när räkneställningen överensstämmer med bitposítionen; Samt dels organ (316) som är anordnat att som svar på styrsigna- len invertera samtliga siffror inom det på förhand valda segmentet av nämnda segment.
11. Digitalt kommunikationssystem enligt kravet 10, k ä n n e - t e c k n a t av att datareprescntationen av bitpositionen är en serie av binära siffror vilken har en restriktioner ej underkastad 447 774 ' 11 disparitet och att räkneorganet är en oínñr räknare.
12. Digitalt kommunikationssystem enligt kravet 11, k ä n n e - t e c k n a t av att äet dessutom innehåller omvandlingstabellorgan (119) i kodaren för cmvandlinx av nämnda datarepresentation från serien bínära siffror med disparitet som ej är underkastad några begränsningar till en serie vars struktur uppvisar dispariteten noll, och reciproka omvandlingstaoellorgan (309) i avkodaren för omvandling av den dispariteten noll uppvisande serien till serien med en díspariteb som ej är underkastad några begränsningar.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/134,485 US4309694A (en) | 1980-03-27 | 1980-03-27 | Zero disparity coding system |
Publications (2)
Publication Number | Publication Date |
---|---|
SE8101689L SE8101689L (sv) | 1981-09-28 |
SE447774B true SE447774B (sv) | 1986-12-08 |
Family
ID=22463605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8101689A SE447774B (sv) | 1980-03-27 | 1981-03-17 | Kodnings- och avkodningsanordning med noll-disparitet samt digitalt kommunikationssystem innefattande nemnda kodnings- och avkodningsanordningar |
Country Status (6)
Country | Link |
---|---|
US (1) | US4309694A (sv) |
JP (1) | JPS56149854A (sv) |
CA (1) | CA1146672A (sv) |
DE (1) | DE3111384C2 (sv) |
GB (1) | GB2072998B (sv) |
SE (1) | SE447774B (sv) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2089177B (en) * | 1980-11-18 | 1985-04-03 | Sony Coep | Signal error detecting |
JPS57147116A (en) * | 1981-03-06 | 1982-09-10 | Matsushita Electric Ind Co Ltd | Binary information modulating system |
US4501000A (en) * | 1981-07-27 | 1985-02-19 | Sony Corporation | Method of coding binary data |
US4723246A (en) * | 1982-05-11 | 1988-02-02 | Tandem Computers Incorporated | Integrated scrambler-encoder using PN sequence generator |
US4486739A (en) * | 1982-06-30 | 1984-12-04 | International Business Machines Corporation | Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code |
US4502142A (en) * | 1982-09-07 | 1985-02-26 | Lockheed Electronics Company, Inc. | Apparatus for detecting errors in a digital data stream encoded in a double density code |
US4536741A (en) * | 1983-11-16 | 1985-08-20 | At&T Bell Laboratories | Digital quantizer |
FR2570905B1 (fr) * | 1984-05-23 | 1987-01-09 | Cit Alcatel | Procede de transmission synchrone de donnees et dispositif pour sa mise en oeuvre |
US4656633A (en) * | 1985-03-15 | 1987-04-07 | Dolby Laboratories Licensing Corporation | Error concealment system |
US4617553A (en) * | 1985-08-12 | 1986-10-14 | Harris Corporation | Enhanced Miller code |
JPS62235851A (ja) * | 1986-04-07 | 1987-10-16 | Tamura Electric Works Ltd | ボタン電話装置のデ−タ伝送方式 |
JPH0244583A (ja) * | 1988-08-05 | 1990-02-14 | Toshiba Corp | データ伝送装置 |
CA2044051A1 (en) * | 1990-06-29 | 1991-12-30 | Paul C. Wade | System and method for error detection and reducing simultaneous switching noise |
US5200979A (en) * | 1991-06-06 | 1993-04-06 | Northern Telecom Limited | High speed telecommunication system using a novel line code |
US5510912A (en) * | 1993-08-09 | 1996-04-23 | International Business Machines Corporation | Method and apparatus for modulation of multi-dimensional data in holographic storage |
US5450443A (en) * | 1993-09-01 | 1995-09-12 | International Business Machines Corporation | Method and apparatus for constructing asymptotically optimal second order DC-free channel codes |
JPH09501788A (ja) * | 1994-03-09 | 1997-02-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 送受信装置、送受信方法、この送受信方法または送信装置により得られる記録担体 |
US5606317A (en) * | 1994-12-09 | 1997-02-25 | Lucent Technologies Inc. | Bandwidth efficiency MBNB coding and decoding method and apparatus |
US5687176A (en) * | 1995-06-09 | 1997-11-11 | Hubbell Incorporated | Zero byte substitution method and apparatus for telecommunications equipment |
US6195764B1 (en) | 1997-01-30 | 2001-02-27 | Fujitsu Network Communications, Inc. | Data encoder/decoder for a high speed serial link |
KR100279752B1 (ko) | 1998-11-11 | 2001-02-01 | 정선종 | 고속 광 전송 시스템을 위한 비트 삽입/조작 선로 부호의 부/복호화 장치 |
US20020075969A1 (en) * | 2000-12-20 | 2002-06-20 | Warren Sande | Apparatus and method for bit disparity detection |
CN1305220C (zh) * | 2001-07-09 | 2007-03-14 | 希捷科技有限公司 | 用于抑制数字数据内低频含量的方法和装置 |
US7558326B1 (en) * | 2001-09-12 | 2009-07-07 | Silicon Image, Inc. | Method and apparatus for sending auxiliary data on a TMDS-like link |
KR20070007339A (ko) * | 2004-04-22 | 2007-01-15 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 임계 레벨이 선택되기 위한 메모리를 구비한 전자 회로 |
JP2008508649A (ja) * | 2004-07-27 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 3つ以上の信号レベルを使用するデータワードのエンコーディング |
DE602005014567D1 (de) * | 2004-10-21 | 2009-07-02 | Nxp Bv | Speicherbaustein und verfahren zur bereitstellung eines auf einer mittleren schwelle basierenden auffrischmechanismus |
US8201071B2 (en) * | 2006-11-15 | 2012-06-12 | Qimonda Ag | Information transmission and reception |
US8000161B2 (en) * | 2007-06-28 | 2011-08-16 | University Of Virginia Patent Foundation | Method and system for encoding to eliminate parasitics in crossbar array memories |
US11146430B1 (en) * | 2020-05-14 | 2021-10-12 | Seoul National University R&Db Foundation | DC-balanced, transition-controlled, scalable encoding method and apparatus for multi-level signaling |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL245607A (sv) * | 1959-01-19 | |||
US3149323A (en) * | 1962-07-25 | 1964-09-15 | Bell Telephone Labor Inc | Three-level binary code transmission |
NL302292A (sv) * | 1962-12-28 | |||
GB973787A (en) * | 1963-05-24 | 1964-10-28 | Standard Telephones Cables Ltd | Pulse code modulation system |
DE1287629B (sv) * | 1966-03-15 | 1969-01-23 | ||
US3502810A (en) * | 1966-08-15 | 1970-03-24 | Bell Telephone Labor Inc | Bipolar pulse transmission system with self-derived timing and drift compensation |
GB1250908A (sv) * | 1968-12-13 | 1971-10-27 | ||
JPS5036322B2 (sv) * | 1971-09-14 | 1975-11-22 |
-
1980
- 1980-03-27 US US06/134,485 patent/US4309694A/en not_active Expired - Lifetime
-
1981
- 1981-02-24 CA CA000371611A patent/CA1146672A/en not_active Expired
- 1981-03-17 SE SE8101689A patent/SE447774B/sv not_active IP Right Cessation
- 1981-03-23 DE DE3111384A patent/DE3111384C2/de not_active Expired
- 1981-03-24 JP JP4183481A patent/JPS56149854A/ja active Pending
- 1981-03-25 GB GB8109374A patent/GB2072998B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3111384C2 (de) | 1984-10-25 |
CA1146672A (en) | 1983-05-17 |
US4309694A (en) | 1982-01-05 |
SE8101689L (sv) | 1981-09-28 |
DE3111384A1 (de) | 1982-02-25 |
GB2072998B (en) | 1984-02-29 |
GB2072998A (en) | 1981-10-07 |
JPS56149854A (en) | 1981-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE447774B (sv) | Kodnings- och avkodningsanordning med noll-disparitet samt digitalt kommunikationssystem innefattande nemnda kodnings- och avkodningsanordningar | |
US4376933A (en) | Circuit for compacting data | |
US5396239A (en) | Data and forward error control coding techniques for digital signals | |
CA1056506A (en) | Decoding circuit for variable length codes | |
TWI490880B (zh) | 資料匯流排反轉裝置、系統及方法 | |
US3369229A (en) | Multilevel pulse transmission system | |
US3701108A (en) | Code processor for variable-length dependent codes | |
US3405235A (en) | Systems for transmitting code pulses having low cumulative displarity | |
KR910016155A (ko) | 다수의 심볼값을 갖는 입력 신호를 인코딩하는 장치 및 방법 | |
US3824467A (en) | Privacy transmission system | |
SE438584B (sv) | Anleggning for overforing av en faksimilsignal | |
US4691319A (en) | Method and system for detecting a predetermined number of unidirectional errors | |
TW391116B (en) | High-speed serial data communication system | |
JPS60140981A (ja) | 符号語システムのデジタル符号語を復号する方法および装置 | |
US3372376A (en) | Error control apparatus | |
US3833900A (en) | Image compaction system | |
EP0629068A1 (en) | 4B6B coding scheme | |
JPS60140982A (ja) | デジタル符号語を検出する方法および装置 | |
JPS5854695B2 (ja) | 信号制御方式 | |
IE902591A1 (en) | Data and forward error control coding techniques for digital¹signals | |
JPS59183559A (ja) | デイジタル伝送装置 | |
US3560924A (en) | Digital data error detection apparatus | |
EP0340633B1 (en) | Encoding and decoding method and apparatus | |
US3729590A (en) | Apparatus for transmitting a data flow by means of a pcm-flow | |
KR850000727B1 (ko) | 디지탈 데이타 전송장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |
Ref document number: 8101689-1 Effective date: 19931008 Format of ref document f/p: F |