DE3036960A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE3036960A1
DE3036960A1 DE19803036960 DE3036960A DE3036960A1 DE 3036960 A1 DE3036960 A1 DE 3036960A1 DE 19803036960 DE19803036960 DE 19803036960 DE 3036960 A DE3036960 A DE 3036960A DE 3036960 A1 DE3036960 A1 DE 3036960A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
film
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19803036960
Other languages
English (en)
Inventor
Yasunobu Kodaira Tokyo Kosa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3036960A1 publication Critical patent/DE3036960A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

BESCHREIBUNG
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung und richtet sich insbesondere auf ein Verfahren zur Herstellung einer MIS-(Metallisolator-Halbleiter-) Halbleitervorrichtung, die eine polykristalline Siliziumschicht als Gate-Elektrode verwendet.
Beim herkömmlichen Verfahren zur Herstellung von Halbleitervorrichtungen unter Verwendung eines Si-Gate-Prozesses ist es aus der US-Patentschrift 3 79 8 752 bekannt, eine aus polykristallinem Silizium bestehende Gate-Elektrode thermisch zu oxidieren und im Hinblick auf eine Steigerung der Integrationsdichte den sich ergebenden thermischen Oxidationsfilm als Zwischenschicht-Isolationsfilm zu verwenden.
Diese US-Patentschrift 3 79 8 752 beschreibt ein Verfahren, nach welchem ein Siliziumnitridfilm auf einem Halbleitersubstrat vor oder nach der Gate-Elektrode ausgebildet, die Oberfläche der Gate-Elektrode unter Verwendung des Siliziumnitridfilms als Maske oxidiert und der so erhaltene thermische Oxidationsfilm als Zwischenschicht-Isolationsfilm verwendet wird.
Wenn jedoch der Siliziumnitridfilm vor der Gate-Elektrode ausgebildet wird, verbleibt der Siliziumnitridfilm unter der Gate-Elektrode. Dadurch wird die Schwellenspannung einer MIS-Halbleitervorrichtung bzw. eines MISFET schwer steuerbar. Da ferner im Siliziumnitridfilm Ladungen gefangen werden, ist ein solcher Aufbau für eine MIS-Halbleitervorrichtung nicht wünschenswert, wenn diese für eine Halbleiterspeicherschaltung, wie etwa für eine CCD (Charge Coupled Device = Ladungsverschiebevorrichtung) oder einen dynamischen RAM (Random Access Memory = Direktzugriffsspeicher), verwendet wird.
Wenn andererseits der Siliziumnitridfilm nach der Gate-Elektrode ausgebildet wird, erhält man einen Aufbau eines
1300 U/ 13 80
MIS-Halbleiterelements, das für eine Halbleiterspeicherschal— tung geeignet ist, weil ein Problem wie das oben beschriebene nicht auftritt. Es wurde jedoch bislang kein eindeutiges Verfahren zur Ausbildung des Siliziumnitridfilms beschrieben. Dementsprechend ist die Erfindung darauf gerichtet, letzteres Verfahren zu verbessern.
Es ist daher Ziel der Erfindung, ein Verfahren zur Herstellung einer neuartigen Halbleitervorrichtung zu schaffen, die durch einen Isolationsfilm geschützt ist, der gegenüber einer Leiterschicht elektrisch stabil ist und hohe Zuverlässigkeit aufweist.
Ferner ist es Ziel der Erfindung,ein Verfahren zur Herstellung einer Halbleitervorrichtung mit hoher Integrationsdichte zu schaffen.
Das Wesentliche der Erfindung zur Erreichung dieser Ziele besteht darin, daß eine Leiterschicht, etwa eine Gate-Elektrode, eine Verdrahtungsschicht und dergleichen, selektiv auf einem Halbleitersubstrat ausgebildet wird, daß dann eine gewünschte Ionenart in einen Oberflächenabschnitt des Halbleitersubstrats, an dem die Leiterschicht nicht ausgebildet ist, zur Umwandlung des Oberflächenabschnitts in eine sauerstoffundurchlässige Schicht implantiert wird und daß danach die Oberfläche der Leiterschicht unter Verwendung der sauerstoffundurchlässigen Schicht als Maske oxidiert wird.
Ausführungsformen der Erfindung werden im folgenden in Verbindung mit der beigefügten Zeichnung beschrieben. Auf dieser ist bzw. sind
Figuren 1 bis 5 Schnittansichten, die schrittweise die Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung zeigen,
Figuren 6 bis 8 Schnittansichten, die gemäß dem erfindungsgemäßen Verfahren gewonnene Halbleitervorrichtungen zeigen,
Figuren 9 bis 30 Schnittansichten, die schrittweise die HaIbleitervorrichtung gemäß einer weiteren Ausführungs
form der Erfindung zeigen,
1300U/1380
3038960
Figur 31 eine Draufsicht der nach dem erfindungsgemäßen Verfahren gewonnenen Halbleitervorrichtung, und
Figuren 32 bis 34 Schnittansichten, die schrittweise die Halbleitervorrichtung gemäß einer wiederum weiteren Ausführungsform der Erfindung zeigen.
Ausfuhrungsform 1
Wie in Figur 1 gezeigt, wird ein Gate-Isolationsfilm 2, etwa ein SiO2-FiIm, in einer Dicke von 50 nm auf einem Halbleitersubstrat 1, etwa einem P-Siliziumeinkristallsubstrat (im folgenden "Si-Substrat" genannt) mit (100)-Kristallfläche, und auf der Oberfläche des SiO2-FiIms 2 eine Leiterschicht, etwa eine Schicht aus polykristallinem Silizium (im folgenden "PoIy-Si" genannt) oder eine phosphordotierte Poly-Si-Schicht 4 in einer Dicke von 400 nm ausgebildet. Ferner wird ein Maskierungsfilm für die später zu beschreibende Ionenimplantation, etwa ein SiO2-FiIm oder ein PpO1- enthaltender Si0„-(PSG-)Film 6, in einer Dicke von 300 nm ausgebildet. Der erwähnte SiO2-FiIm 6, die Poly-Si-Schicht 4 und der SiO2-FiIm 2 werden mittels einer Ätztechnik kontinuierlich geätzt. Als Ergebnis erhält man das Si-Substrat 1 mit der aus der Poly-Si-Schicht bestehenden Gate-Elektrode.
Als nächstes wird eine Stickstoffionenimplantation, wie in Figur 2 dargestellt, über die gesamte Oberfläche senkrecht zur Oberfläche des Si-Substrats 1 durchgeführt. Die Ionen-
17 2
dosis kann beispielsweise 10 Atome/cm betragen. Die Ionenimplantationsenergie wird zu beispielsweise ungefähr 40 keV gewählt, so daß die implantierten Stickstoffionen 10 nicht die Poly-Si-Schicht 4 erreichen. 9 bezeichnet Stickstoff, der in die Oberfläche Si-Substrats 1 implantiert ist Als nächstes wird, wie in Figur 3 gezeigt, der SiO2-FiIm 6 unter Verwendung einer Ätzlösung mit verdünnter Flußsäure entfernt und eine Wärmebehandlung bei ungefähr 1000 0C durchgeführt, um den in die Oberfläche des Si-Substrats implantierten Stickstoff mit dem Si des Substrats zur Peaktion zu- bringen.
Dabei ergibt sich auf der Oberfläche des Si-Substrats 1 ein ungefähr 10 nm dicker Siliziumnitridfilm (Si3N4-FiIm) , der als
1300U/1380
3038960
sauerstoffundurchlässige Schicht verwendet werden kann.
Wie in Figur 4 dargestellt, wird die Poly-Si-Schicht 4 in Dampf von 9OO°C beispielsweise unter Verwendung dieses Si-,Ν,-Films 11 als Maske oxidiert, wobei sich auf der Poly-Si-Schicht 4 ein 300 nm dicker thermischer Oxidationsfilm ausbildet. In Figur 4 gibt die gestrichelte Linie L die Form der Poly-Si-Schicht 4 in dem in Figur 3 gezeigten Zustand wieder.
Es ist auch möglich, den in Figur 1 gezeigten SiO2-FiIm ungeätzt zu lassen, dann die Stickstoffionen in der in Figur 2 gezeigten Weise in diesen SiO2 -FiIm zu implantieren und diesen mit Stickstoffionen implantierten.SiO2-FiIm 2 in einen Nitridfilm 11 umzuwandeln. Dieses Verfahren hat den Effekt, daß die Oberfläche des Si-Substrats keiner Beschädigung durch Ionen unterworfen ist.
Nach der Stickstoffionenimplantation, wie sie in Figur 3 gezeigt ist, kann die thermische Oxidation direkt ohne Ätzung des SiO2-FiImS 10 bewirkt werden. Dieses Verfahren schafft auch einen Aufbau ähnlich dem in Figur 4 gezeigten. Die Dicke des auf der Poly-Si-Schicht 4 ausgebildeten thermisehen Oxidationsfilms wird dabei groß-. Es ist auch möglich, die Temperatur, die bei der Ionenimplantation in hoher Konzentration erhöht ist, oder die bei der thermischen Oxidation des PoIy-Si erzeugte Wärmeenergie auszunützen, anstatt eine besondere Wärmebehandlung zur Erzeugung einer Reaktion zwischen dem in das Si-Substrat 1 implantierten Stickstoff und dem
Silizium (Si) des Substrats zu dem SI-JSI ,-Film durchzuführen. Nach Beendigung obiger Verfahrensschritte wird der auf der Oberfläche des Si-,Ν.-Films ausgebildete (nicht gezeigte) SiO2-FiIm einer Dicke von 10 nm oder weniger mit einer"Ätzlösung auf der Basis verdünnter Flußsäure und nachfolgend der Nitridfilm mit auf ungefähr 180 0C erwärmter Phosphorsäure entfernt, womit sich der in Figur 5 gezeigte Querschnittsaufbau ergibt.
Ausführungsform 2
Es wird nun eine Ausführungsform zur Gewinnung einer Speicherzelle eines dynamischen RAM aus dem Aufbau des in Figur 5 gezeigten Halbleitersubstrats erläutert.
1300U/1380
Der freiliegende Teil der Oberfläche des Si-Subst.rats 1 mit dem in Figur 5 gezeigten Aufbau wird zur Ausbildung eines Gate-Oxidfilms 13 oxidiert.Auf diesem Gate-Oxidfilm 13 wird eine zweite Poly-Si-Schicht 14 ausgebildet, und die PoIy-Si-Schicht 14 und der Gate-Oxidfilm 13 werden durch Photoätzung kontinuierlich bearbeitet. Danach wird, wie in Figur 6 gezeigt, ein Fremdstoff, etwa Arsen (As) oder Phosphor (P)/durch Ionenimplantation oder Wärmediffusion unter Verwendung der Poly-Si-Schicht 14 als Maske in das Si-Substrat eingeführt und damit ein N -Halbleiterbereich 15 ausgebildet.
Obwohl nicht gezeigt, wird dann wenigstens ein als Zwischenschicht-Isolationsfilm dienender PSG-FiIm aisgebildet und in diesen PSG-FiIm ein Anschlußloch für den Anschluß einer Elektrode eingebracht. Durch dieses Anschlußloch gehend wird eine an den N -Halbleiterbereich 15 anzuschließende Aluminiumelektrode ausgebildet.
Damit erhält man eine Speicherzelle, die aus einem MISFET, der die Poly-Si-Schicht 14 als Gate-Elektrode verwendet, und einem Kondensator, der die Poly-Si-Schicht 4 als die eine Elektrode verwendet, besteht.
Ausführungsform 3
Ein Verfahren zur Gewinnung einer CCD aus dem in Ausführungsform 1 beschriebenen Herstellungsverfahren für die Halbleitervorrichtung wird nun erläutert.
Ein Gate-Oxidationsfilm 13 wird, wie in Figur 7 gezeigt, zwischen den Poly-Si-Schichten 4 und 4' in der gleichen Weise wie bei der Speicherzelle der Ausführungsform 2 ausgebildet und ebenso wird die Poly-Si-Schicht 14 auf dem Gate-Oxidationsfilm 13 ausgebildet. Im Falle der CCD wirken die Poly-Si-Schicht 4, 4', 14 als reversible Gate-Elektrode. Die Si02-Filme 2 und 13 werden mit untereinander im wesentlichen gleicher Dicke ausgebildet.
Ausführungsform 4
Das erfindungsgemäße Verfahren liefert eine Halbleitervorrichtung, die folgendermaßen erläutert wird. Es läßt sich eine Halbleitervorrichtung mit einem Aufbau, bei welchem
1 300U/1380
sich eine Elektrodenleitung 17 von einem an eine PoIy-Si-Gate-Elektrode 4 angrenzenden N -Halbleiterbereich 15, wie in Figur 8 gezeigt, wegerstreckt, ohne elektrischen Kurzschluß selbst dann gewinnen, wenn sie in Maskierungskontakt mit dem Poly-Si-Abschnitt gebracht wird.
Zur Gewinnung dieser Halbleitervorrichtung wird nach Erreichung des in Figur 5 gezeigten Halbleitersubstrats zur Ausbildung einer Source-Drain-Schicht SD durch Wärmediffusion oder Ionenimplantation ein Fremdstoff, wie etwa As oder P, eingeführt. Die Fremdstoffdotierung zur Ausbildung der Source-Drain-Schicht SD kann nach der in Figur 2 gezeigten Stickstof fionenimplantation durchgeführt werden. Nach Entfernen des durch thermische Oxidation bei der Ausbildung der Source-Drain-Schicht erzeugten Films wird ein P2^s ^-n no^ier Konzentration (ungefähr 10 Mol-%) enthaltender PSG-FiIm 16 in einer Dicke von 0,8 μια durch CVD (chemische Gasphasenabscheidung) erzeugt und ein Loch H für die elektrische Verbindung zwischen der Drain-Schicht D und einer Aluminiumelektrodenleitung in den PSG-FiIm gebohrt. Bei der Ausbildung dieses Anschlußloches H wird eine Mischlösung aus verdünnter Flußsäure und wässeriger gesättigter Ammoniumfluoridlösung verwendet. Diese Ätzlösung liefert ein Ätzgeschwindigkeitsverhältnis von ungefähr 10 zwischen dem thermischen Oxidationsfilm und dem PSG-FiIm unmittelbar nach seiner Ausbildung durch chemische Gasphasenabscheidung. Selbst wenn sich das Anschlußloch H über die mit dem thermischen Oxidationsfilm 12 beschichtete Poly-Si-Schicht 4 erstreckt, wird der thermische Oxidationsfilm 12 kaum geätzt. Mit anderen Worten, die Poly-Si-Schicht 4 wird zumindest durch den thermischen Oxidationsfilm 12 geschützt. Im übrigen wird an der gleichen Stelle, wo der Anschluß zwischen der Poly-Si-Schicht 4 und der Aluminiumelektrodenleitung durch Photoätzung des thermischen Oxidationsfilms vorweg gebohrt wird, der PSG-FiIm 16 danach gebohrt.
Nach Ausbildung des Anschlußloches H wird der PSG-FiIm 16 zur Einebnung der Oberfläche einer Wärmebehandlung bei. 1000 0C bis 1050 0C unterworfen. Nachfolgend wird die Elek-
1300U/1380
trodenverdrahtung, die aus Aluminium als der Hauptkomponente besteht, ausgebildet, womit die in Figur 8 gezeigte Halbleitervorrichtung verwirklicht ist. Ausführungsform 5
Das Verfahren zur Ausbildung der in Ausführungsform 2 erläuterten Speicherzelle wird nun unter Bezugnahme auf die Figuren 9 bis 30 in weiteren Einzelheiten beschrieben.
(1) Als Halbleitersubstrat 101 wird ein Si-Substrat eines P-Einkristalls mit einer (100)-Kristallfläche und einem spezifischen Widerstand von 8 bis 10 0hm-cm verwendet. Die als selektive Oxidationsmaske zu Verwendende sauerstoffundurchlässige Schicht wird in der Oberfläche des Si-Substrats ausgebildet.
Als sauerstoffundurchlässige Schicht wird ein Siliziumnitridfilm verwendet. Es ist bekannt, daß Kristalldefekte auf der Oberfläche des Si-Substrats 101 auftreten, wenn der Siliziumnitridfilm direkt auf der Oberfläche dieses Si-Substrats 101 ausgebildet wird. Dementsprechend wird zunächst ein ungefähr 50 nm dicker Siliziumoxid-(SiOj)FiIm 102 durch thermische
0 Oxidation der Oberfläche des Si-Substrats 101 ausgebildet, wie dies in Figur 9 gezeigt ist. Danach wird der Siliziumnitrid- (Si-,N)Film 103 einer Dicke von 140 nm durch CVD (chemische Gasphasenabscheidung) ausgebildet.
(2) Um die Oberfläche des Substrats an anderen Stellen als
dem Bereich, in dem die Speicherzelle ausgebildet werden soll, freizulegen, wird auf dem Si-JSI,-Film 103 selektiv ein Photoresist-Film 104 ausgebildet. In diesem Zustand wird der SioN,-FiIm 103 an dem freiliegenden Abschnitt durch Plasmaätzung entfernt, wodurch der SiO2-FiIm 102, wie dies in Figur 10 gezeigt ist, freigelegt wird. Danach werden P-Fremdstoffionen durch den freigelegten SiO2-FiIm 102 in die Oberfläche des Si-Substrats 1O1 implantiert, um die Ausbildung einer Inversionsschicht (N-Schicht) auf der Oberfläche des Si-Substrats 101 zu verhindern. Dies heißt genauer, daß Bor-Ionen (B-Ionen)
12 2
in einer Dosis von 3-10 Atomen/cm bei einer Energie von 75 keV in das Si-Substrat 101 in demjenigen Abschnitt, der
1 300H/1380
den Photoresist-Film 104 nicht aufweist, durch den freigelegten SiO2-FiIm 102 unter Verwendung des genannten Photoresist-Films 104 als Maske implantiert werden.
(3) Nach Entfernung des Photoresist-Films 104 wird das Si-
Substrat in nasser 0,,-Atmosphäre zur Durchführung einer selektiven Oxidation des Si-Substrats erwärmt. Dabei wird die unmittelbar unter dem Si^N4-FiIm. 103 liegende Oberfläche des Si-Substrats 101 nicht oxidiert, weil der Si^N,-FiIm 103 keinen Sauerstoff auf die Oberfläche des Si-Substrats durchläßt. Andererseits kommt es zu einer Oxidation der unmittelbar unter dem freigelegten Si0„-Film 102 liegenden Oberfläche des Si-Substrats 101, weil der SiO3-FiIm Sauerstoff durchläßt. Auf diese Weise wird eine selektive Oxidation des Si-Substrats 101 bewirkt. Als Ergebnis erhält man einen verhältnismäßig dicken SiO3-FiIm (FeId-SiO2-FiIm) 105 einer Dicke von ungefähr 950 nm eingebettet im Si-Substrat 101, wie dies in Figur 11 dargestellt ist. Bei der Ausbildung des FeId-SiO3-Films 105 wird das in obiger Weise implantierte Bor einer Ausdehnungsdiffusion unterworfen, so daß der Inversionsschicht-Blockierbereich mit höherer Fremdstoffkonzentration als derjenigen der Oberfläche des Si-Substrats 101 ausgebildet wird. Dieser Inversionsschicht-Blockierbereich ist in der Zeichnung nicht gezeigt.
(4) Zur Freilegung der Oberfläche des Si-Substrats in dem Abschnitt, wo der FeId-SiO3-FiIm 105 nicht ausgebildet ist, wird zunächst der Si^N^-Film 103 durch Ätzung unter Verwendung beispielsweise einer heißen Phosphorsäure- (H^PO4-)Lösung entfernt und dann der SiO3-FiIm 102 unter Verwendung beispielsweise von Flußsäure (HF) vollständig entfernt, womit die Oberfläche des Si-Substrats in einem solchen Abschnitt, wo der SiO3-FiIm 105 nicht ausgebildet ist, freigelegt wird.
(5) Wie in Figur 13 gezeigt, wird die freigelegte Oberfläche des Si-Substrats 101 zu einem ungefähr 43 nm dicken SiO3-FiIm 106 oxidiert, der als dielektrische Schicht eines die Speicherzelle bildenden Kondensators dienen soll. Dieser SiO3-FiIm 106 wird durch Erwärmen des Si-Substrats bei einer
1300 U/1380
_ 13 —
Temperatur von 1100 0C über 20 min in oxidierender Atmosphäre ausgebildet. Nachfolgend wird eine erste Poly-Siliziumschicht 107 einer Dicke von ungefähr 400 nm auf dem FeId-SiO2-FiIm 105 und dem SiO^-FiIm 106 durch chemische Gasphasenabscheidung ausgebildet. Danach wird diese PoIy-Si-Schicht 107 durch Diffusion mit Phosphor dotiert.
(6) Zur Ausbildung einer Elektrode des die Speicherzelle bildenden Kondensators wird die erwähnte Poly-Si-Schicht 107, wie in Figur 14 gezeigt, in eine gewünschte Form gemustert.
Es wird also ein Photoresist-Film 108 in der gewünschten Form durch Photoätzung stehengelassen und die Poly-Si-Schicht durch Ätzung unter Verwendung dieses Photoresist-Films als Maske entfernt. Ferner wird der SiO2-FiIm 106 durch Ätzung unter Verwendung der Poly-Si-Schicht 107 als Maske zur Freilegung der Oberfläche des Si-Substrats 1 entfernt.
(7) Als nächstes wird zur Ausbildung einer sauerstoffundurchlässigen Schicht bzw. eines Si-JSJ.-Films auf der Oberfläche des Si-Substrats 101 dort, wo die Poly-Si-Schicht 107 nicht ausgebildet ist, die freigelegte Oberfläche des Si-Substrats 101 zunächst durch Ionenimplantation mit Stickstoffionen dotiert, wie dies in Figur 15 gezeigt ist. Die Ionendosis
17 2 beträgt beispielsweise 10 Atome/cm . Die Implantationsenergie wird niedrig, beispielsweise 30 keV gewählt, so daß der Photoresist-Film 108 die Poly-Si-Schicht 107 nicht erreicht.
Als nächstes wird nach Entfernung des Photoresist-Films eine Wärmebehandlung in der gleichen Weise wie in Ausführungsform 1 durchgeführt, wodurch die in die Oberfläche des Si-Substrats 101 implantierten Stickstoffionen mit dem Silizium des Substrats reagieren können. Dabei ergibt sich ein 50 nm dicker Si3N4-FiIm 120 auf der freigelegten Oberfläche des Si-Substrats 1, wie dies in Figur 16 gezeigt ist.
(8) Zur Ausbildung eines Zwischenschicht-Isolationsfilms auf der Oberfläche der Poly-Si-Schicht 107 wird die Oberfläche der Poly-Si-Schicht 107 in nasser 02~Atmosphäre einer Temperatur von beispielsweise 900 C thermisch oxidiert und dabei ein 300 nm dicker SiO3-FiIm 121 auf der Poly-Si-Schicht
130014/1380
107 ausgebildet. Während der Oberflächenoxidation dieser Poly-Si-Schicht 107 wird die unmittelbar unter dem Si-JKf4-FiIm 120 liegende Oberfläche des Si-Substrats 101 wegen des Vorhandenseins dieser Si3N.-Schicht 120 nicht oxidiert. (9) Zur Ausbildung eines Gate-Isolationsfilms (SiO3-FiImS) auf der Oberfläche des Si-Substrats 101 wird zunächst der Si3N4-FiIm durch Ätzung unter Verwendung einer heißen Phosphorsäure-(H3PO4-)Lösung zur Freilegung der Oberfläche des Si-Substrats 1 entfernt, wie dies in Figur 18 gezeigt ist. Danach wird die freigelegte Oberfläche des Si-Substrats 1 zur Ausbildung eines 53 nm dicken SiO2-FiImS 122 wie in Figur 19 gezeigt, oxidiert.
(10) Als nächstes wird zur Ausbildung einer Gate-Elektrode eines MISFET oder einer Verdrahtungsschicht eine zweite PoIy-Si-Schicht 123 einer Dicke von ungefähr 350 nm auf den SiO2-Filmen 121, 122 durch chemische Gasphasenabscheidung ausgebildet, wie dies in Figur 20 gezeigt ist. Die Poly-Si-r>chicht 123 wird dann in die gewünschte Form gemustert. Das heißt, es wird ein Photoresist-Film 124 gewünschter Größe und Form durch Photoätzung stehen gelassen und die erwähnte Poly-Si-Schicht 123 durch Ätzung unter Verwendung dieses Photoresist-Films 124 als Maske entfernt, wooei sich die Gate-Elektrode bzw. Verdrahtungsschichten 125 bis 128 ergeben. Ferner wird zur Freilegung der Oberfläche des Si-Substrats 101 der SiO„-Film 122 durch Ätzung unter Verwendung der Poly-Si-Schichten 125 bis 128 als Maske entfernt, wie dies in Figur 21 gezeigt ist.
(11) Zur Ausbildung einer sauerstoffundurchlässigen Schicht bzw. eines Si3N4-FiImS auf der Oberfläche des Si-Substrats 101 an einem Abschnitt, wo die Poly-Si-Schichten 125 bis nicht ausgebildet sind, wird die freigelegte Oberfläche des Si-Substrats 101 zunächst durch Ionenimplantation mit Stickstoff ionen in dem Zustand, wo der Photoresist-Film 124 noch besteht, dotiert, wie dies in Figur 22 gezeigt ist. Die Ionen-17 2
dosis beträgt 10 Atome/cm . Die Implantationsenergie wird niedrig gewählt, beispielsweise ungefähr 30 keV, so daß der
1300U/1380
Photoresist-Film 124 die Poly-Si-Schicht 123 nicht erreicht. Nach der darauffolgenden Entfernung des Photoresist-Films wird das Si-Substrat 101 einer Wärmebehandlung unterworfen, um den in die Oberfläche des Si-Substrats 101 implantierten Stickstoff mit dem Si des Substrats zur Reaktion zu bringen. Dabei ergibt sich ein 50 nm dicker Si3N4-FiIm 129 auf der freigelegten Oberfläche des Si-Substrats 101, wie dies in Figur 23 gezeigt ist. ...
(12) Zur Ausbildung eines stabilen Zwischenschicht-Isolationsfilms auf den Oberflächen der Poly-Si-Schichten 125 bis 128 werden die Oberflächen der Poly-Si-Schichten 125 bis 128 in nasser Sauerstoffatmosphäre ■ 900 0C beispielsweise oxidiert, wobei ein 300 nm dicker SiO«-Film 130 auf den Poly-Si-Schichten 125 bis 128 ausgebildet wird, wie dies in Figur 24 gezeigt ist. Bei der Oberflächenoxidation der Poly-Si-Schichten 125 bis 128 wird die unmittelbar unter dem Si3N4-FiIm 129 liegende Oberfläche des Si-Substrats 101 wegen des Vorhandenseins dieser Si^N.-Schicht 129 nicht oxidiert.
(13) Um die Oberfläche des Si-Substrats 101 in einem Abschnitt, wo der Source-Drain-Bereich ausgebildet werden soll, d.h., die Oberfläche des Si-Substrats 101 unmittelbar unter dem Si3N4-FiIm 129, zu reinigen, wird der Si3N4-FiIm 129 durch Ätzung unter Verwendung einer heißen Phosphorsäure-(H3PO4-)Lösung, wie in Figur 25 gezeigt, entfernt, wobei die Oberfläche des Si-Substrats 101 dort, wo der Source-Drain-Bereich ausgebildet werden soll, freigelegt wird.
(14) Um eine Ionenbeschädigung der freigelegten Oberfläche des Si-Substrats bei der Fremdstoffionenimplantation in die Oberfläche zur Ausbildung des Source-Drain-Bereichs zu verhindern, wird die freigelegte Oberfläche des Si-Substrats zuerst zur Ausbildung eines SiO2-FiIm 131 auf ihrer Oberfläche oxidiert, wie dies in Figur 26 gezeigt ist. Danach werden zur P-Leitung des Si-Substrats 101 entgegengesetzten Leitungstyp, d.h. N-Leitung, zeigende Fremdstoffionen, etwa Arsenionen (As-Ionen) durch Ionenimplantation in das Si-Substrat 1O1 eingeführt. Für die Ionenimplantatxonsenergie wird
1300U/1380
- 16 - - - ■
dabei ein niedriger Wert von beispielsweise ungefähr 80 keV gewählt, so daß die Arsenionen nicht die Poly-Si-Schichten 107, 123 und die unmittelbar unter dem FeId-SiO3-FiIm 105 liegende Oberfläche des Si-Substrats 101 erreichen. Wie in Figur 26 gezeigt, werden daher N -Leitungsbereiche 132 bis 135 selektiv innerhalb des Si-Substrats 101 ausgebildet, die als Source-Drain-Bereich wirken können.
(15) Zur leichten Ausbildung eines Kontaktloches wird der SiO2-FiIm 131 nach der Photoätztechnik wie in Figur 27 ge-
zeigt, geätzt, um so die Oberfläche der N -Leitungsbereiche 132, 155 selektiv freizulegen.
(16) Für ein Adsorption von Fremdstoffionen wie etwa Na-Ionen und um eine Zwischenschichtisolation zu schaffen, wird ein 800 nm dicker PSG-FiIm 136 durch chemische Gasphasenabscheidung ausgebildet, wie dies in Figur 28 gezeigt ist.
(17) Der PSG-FiIm 136 wird zur Verbindung einer später zu beschreibenden Aluminium-Verdrahtungsschicht mit den N -Leitungsbereichen 132, 135 wie in Figur 29 gezeigt durch Photoätzung geätzt, mit welcher Kontaktlöcher C-, C2 ausgebildet werden. Nachfolgend wird zur Austattung der N -Halbleiterbereiche 132 bis 135 mit einer bestimmten Tiefe und zur Minimalisierung der Stufen des PSG-Films 136 das Si-Substrat bei 1000 0C 15 min lang thermisch behandelt. Durch diese Wärmebehandlung können Kristallspannungen in den N+-HaIbleiterbereichen 132 bis 135 beseitigt werden.
(18) Zur Ausbildung von Bit-Leitungen der Speicherzelle wird zunächst ein Aluminiumfilm auf die gesamte Oberfläche des Si-Substrats 101 aufgedampft und dieser Aluminiumfilm dann durch Photoätzung geätzt, wobei eine Verdrahtungsschicht (Bit-Leitungen) 137, wie sie in Figur 30 gezeigt ist, ausgebildet wird.
Figur 31 zeigt die nach dem Verfahren gemäß der beschriebenen Ausfuhrungsform 5 ausgebildete Speicherzelle in der Draufsicht. Figur 30, die eine Schnitteilansicht der Speicherzelle ist, entspricht dabei dem längs Linie X-X in Figur 31 geschnittenen Abschnitt. Ein FeId-SiO2-FiIm 1O5
1300U/1380
3036980
ist selektiv auf dem Si-Substrat 101 ausgebildet und die in einer gewünschten Form ausgeschnittene erste PoIy-Si-Schicht 107 ist auf dem FeId-SiO2-FiIm 105 ausgebildet.
Die zweiten Poly-Si-Schichten 125 bis 128, die als Wortleitungen wirken und sich in Längsrichtung erstrecken, werden auf der Poly-Si-Schicht 107 ausgebildet. In dem Abschnitt innerhalb des Si-Substrats 101, der durch die erste und die zweiten Poly-Si-Schichten und durch den FeId-SiO2-FiIm umschlossen ist, ist ein N -Halbleiterbereich ausgebildet.
Aluminium-Verdrahtungsschichten 137, 138, 139, die als Bit-Leitungen dienen und sich die zweiten Poly-Si-Schichten 125, 128 kreuzend in Querrichtung erstrecken, sind auf diesen zweiten Poly-Si-Schichten 125, 128 ausgebildet. Die Al-Verdrahtungsschicht 137 ist mit dem im Si-Substrat ausgebildeten N -Halbleiterbereich an den Kontaktabschnitten C1 ' ^2 verkunc^en. °ie Al-Verdrahtungsschicht 138 ist dem im Si-Substrat ausgebildeten N -Halbleiterbereich im Kontaktabschnitt C3 verbunden. Ferner ist die Al-Verdrahtungsschicht 139 mit dem im Si-Substrat ausgebildeten N Halbleiterbereich im Kontaktabschnitt C. verbunden. Ausführungsform 6
Nach Beendigung des Verfahrensschritts (12) obiger Ausführungsform 5 bzw. nach Ausbildung des Si02-Films 130 unter Verwendung des Si-.N ,-Films als Maske, wie in Figur 24 gezeigt, kann die Speicherzelle mit einem Kontaktaufbau zwischen den Al-Verdrahtungsschichten und den N+-Halbleiterbereichen in der folgenden Weise ausgebildet werden. Das heißt, es wird, wie in Figur 32 gezeigt, bei stehengelassenem Si JSi ,-Film 129 der als Source-Drain-Bereich bestimmte ISI Halbleiterbereich durch Ionenimplantation unter Verwendung des FeId-SiO2-FiImS 105 und des SiO2-FiImS 130 als Maske ausgebildet. Als nächstes wird dieser N -Halbleiterbereich 132 durch Wärmediffusion mit einer bestimmten Länge versehen. Wie in Figur 33 gezeigt, wird der Si3N4-FiIm 129 dann durch Ätzung unter Verwendung einer heißen Phosphorsäure-(H3PO4-) Lösung zur Freilegung der Oberfläche des N -
1 3 0 0 1 U 11 3 8 0
Halbleiterbereichs 132 entfernt. Die SiO2-Filme 105 und werden dabei durch die erwähnte Ätzlösung kaum geätzt. Danach wird, wie in Figur 34 gezeigt, der PSG-FiIm 136 selektiv auf dem FeId-SiO3-FiIm 105 und die mit dem N -Halbleiterbereich 132 zu verbindende Al-Verdrahtungsschicht 137 auf diesen PSG-FiIm ausgebildet.
Mit der Erfindung, die vorstehend unter Bezugnahme auf bestimmte Ausführungsformen derselben beschrieben worden ist, wird folgendes erreicht.
-]0 (a) Da der Aufbau des Gate-Abschnitts exakt der gleiche wie bei einem herkömmlichen Poly-Si-Gate-MISFET ist, läßt sich eine stabile Schwellenspannung erzielen.
(b) Die Poly-Si-Gate-Elektrode ist auf der Oberseite und an den Seiten mit einem verhältnismäßig dicken, kompakten thermischen Oxidationsfilm bedeckt. Wenn er bei einer die PοIy-Si-Zweischichtentechnikverwendenden CCD und bei dem Erstschicht-Poly-Si eines dynamischen RAM angewandt wird, ist es möglich, eine Halbleiterspeicherschaltung mit geringer Streukapazität zwischen der ersten und der zweiten 0 Poly-Si-Schicht und hoher Zwischenschicht-Stehspannung auszubilden.
(c) Das Kontaktloch zwischen dem N+-Halbleiterbereich und der Al-Verdrahtung kann in der Nähe der PoIy-Si-Elektrode gebohrt werden, womit sich eine Halbleitervorrichtung mit 5 hoher Integrationsdichte erzielen läßt.
(d) Die Maskenschicht zur Ausbildung des oben erwähnten thermischen Oxidationsfilms, d.h. die sauerstoffundurchlässige Schicht, kann in selbstausrichtender Weise unter Verwendung der Poly-Si-Gate-Elektrode als Maske ausgebildet werden. Daher, ist es nicht notwendig, die sauerstoffundurchlässige Schicht über die gesamte Oberfläche des Halbleitersubstrats hinweg auszubilden und sie dann selektiv durch Ätzung zu entfernen.
(e) Nach Ausführungsform 6 dient, da die SiO2-Filme T05, 130 bei der Entfernung des Si3N4-FiImS 129 durch Ätzung nicht geätzt v/erden, der gebildete Abschnitt des Si3N4-
1300U/1380
303696Q
Films als solcher als Kontaktbereich. Bei Ausbildung des Köntaktloches (selektive Ätzung des PSG-Films) ist es daher nicht notwendig, die Anordnungsgenauigkeit der Maske speziell zu erhöhen. Dementsprechend wird es möglich, die Fläche des Kontaktabschnitts zu minimalisieren und eine Halbleitervorrichtung mit hoher Integrationsdichte zu erzielen.
Vorstehende Beschreibung bezog sich als Beispiel auf N-Kanal-MOS-Vorrichtungen. Die Erfindung beschränkt sich jedoch nicht speziell auf den N-Kanaltyp und kann in ähnlicher Weise bei einem P-Kanal-MOSIC, CMOSIC und dergleichen angewandt werden. Ferner kann neben dem Si3N4-FiIm auch ein oder dergleichen verwendet werden.
Dr.Ki/Ug
1 300U/1380

Claims (12)

  1. PATENTANWALT E
    SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK'
    MARIAHILFPLATZ 2 & 3, MÖNCHEN 9O -j U S t) U Ö U
    POSTADRESSE: POSTFACH 95 01 6O, D-8O0O MÖNCHEN 95
    HITACHI, LTD. 30. September 19 80
    DEA-25 2 35
    Verfahren zur Herstellung einer Halbleitervorrichtung
    PATENTANSPRÜCHE
    (W Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch das selektive Ausbilden einer Leiterschicht auf einem Halbleitersubstrat, das Umwandeln der Oberfläche des Halbleitersubstrats dort, wo die Leiterschicht nicht ausgebildet ist, in eine sauerstoffundurchlässige Schicht und das nachfolgende Oxidieren der Oberfläche der Leiterschicht zur Ausbildung eines Oxidationsfilms auf der Leiterschicht.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die sauerstoffundurchlässige Schicht durch Stickstoffionenimplantatxon in die Oberfläche des Halbleitersubstrats ausgebildet wird»
    130014/1380
    ORIGINAL INSPECTED
    - 2 U 3 b 3 δ U
  3. 3. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch das selektive Ausbilden einer ersten polykristallinen Halbleiterschicht auf einem auf einem Halbleitersubstrat ausgebildeten HaIbleiteroxiaationsfilm, das Umwandeln der Oberfläche des Halbleitersubstrats dort, wo die erste polykristalline Halbleiterschicht nicht ausgebildet ist, in einen Nitridfilm, das nachfolgende Oxidieren der ersten polykristallinen Halbleiterschicht zur Ausbildung eines ersten Oxidationsfilms auf der ersten polykristallinen Halbleiterschicht, das Entfernen des Nitridfilms zur Preilegung der Oberfläche des Halbleitersubstrats, das Oxidieren der freigelegten Oberfläche des Halbleitersubstrats zur Ausbildung eines zweiten Oxidationsfilms auf dem Halbleitersubstrat, und das selektive Ausbilden einer zweiten polykristallinen Halbleiterschicht in einer solchen Weise, daß sie sich von dem zweiten Oxidatiosfilm auf den ersten Oxidationsfilm erstreckt.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Stickstoffilm durch Stickstoffionenimplantation in die Oberfläche des Halbleitersubstrats ausgebildet wird.
  5. 5. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch das selektive Ausbilden einer polykristallinen Halbleiterschicht auf einem auf einem Halbleitersubstrat eines ersten Leitungstyps ausgebil-
    130014/1380
    3038960 deten Halbleiteroxidationsfilm, das Einführen eines einen zweiten zum ersten Leitungstyp entgegengesetzten Leitungstyp bestimmenden Fremdstoffes in das Halbleitersubstrat dort, wo die polykristalline Halbleiterschicht nicht ausgebildet ist zur Ausbildung eines Halbleiterbereichs, das Umwandeln der Oberfläche des Halbleitersubstrats dort, wo die polykristalline Halbleiterschicht nicht ausgebildet ist, in einem Nitridfilm, das Oxidieren der Oberfläche der polykristallinen Halbleiterschicht, während der Nitridfilm vorhanden ist, zur Ausbildung eines Oxidationsfilms auf der polykristallinen Halbleiterschicht, das Entfernen des Nitridfilms zur Freilegung der Oberfläche des Halbleiterbereichs, und das Ausbilden einer mit der Oberfläche des Halbleiterbereichs in Berührung kommenden und sich auf den Oxidationsfilm erstreckenden Verdrahtungsschicht.
  6. 6. Verfahren nach Anspruch 5, dadurch g e k e α η zeichnet, daß der Nitridfilm durch Stickstoffionen— implantation in die Oberfläche des den ersten Leitungstyp aufweisenden Halbleitersubstrats ausgebildet wird.
  7. 7. Verfahren nach Anspruch 5, dadurch gekennzeichnet , daß die Ausbildung des Halbleiterbereichs vor der Ausbildung des Nitridfilms erfolgt.
  8. 8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Ausbildung des Halbleiterbereichs
    1300U/1380
    -A-
    nach Ausbildung des Nitridfilms aber vor Entfernung des Nitridfilms erfolgt.
  9. 9. Verfahren nach Anspruch 5, dadurch gekennzeichnet , daß die Ausbildung des Halbleiterbereichs nach Entfernung des Nitridfilms erfolgt.
  10. 10. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch das selektive Ausbilden einer Leiterschicht auf einem auf einem Halbleitersubstrat ausgebildeten Halbleiteroxidationsfilm, das Umwandeln des Abschnitts des Halbleiteroxidationsfilms, auf dem die Leiterschicht nicht ausgebildet ist, in einen Nitridfilm und das nachfolgende Oxidieren der Oberfläche der Leiterschicht zur Ausbildung eines Oxidationsfilms auf der Leiterschicht.
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Leiterschicht aus einem polykristallinen Halbleiter besteht.
  12. 12. Verfahren nach Anspruch 10, dadurch gekennzeichnet , daß der Nitridfilm durch Stickstoffionenimplantation in den Halbleiteroxidationsfilm ausgebildet wird.
    1300U/1380
DE19803036960 1979-10-01 1980-09-30 Verfahren zur herstellung einer halbleitervorrichtung Ceased DE3036960A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12541179A JPS5650532A (en) 1979-10-01 1979-10-01 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
DE3036960A1 true DE3036960A1 (de) 1981-04-02

Family

ID=14909437

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803036960 Ceased DE3036960A1 (de) 1979-10-01 1980-09-30 Verfahren zur herstellung einer halbleitervorrichtung

Country Status (3)

Country Link
US (1) US4356041A (de)
JP (1) JPS5650532A (de)
DE (1) DE3036960A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409722A (en) * 1980-08-29 1983-10-18 International Business Machines Corporation Borderless diffusion contact process and structure
US4476622A (en) * 1981-12-24 1984-10-16 Gte Laboratories Inc. Recessed gate static induction transistor fabrication
DE3329074A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen
US5200802A (en) * 1991-05-24 1993-04-06 National Semiconductor Corporation Semiconductor ROM cell programmed using source mask
JPH0634657A (ja) * 1992-04-01 1994-02-10 Sony Tektronix Corp 電気供給装置
US5432103A (en) * 1992-06-22 1995-07-11 National Semiconductor Corporation Method of making semiconductor ROM cell programmed using source mask
US5330920A (en) * 1993-06-15 1994-07-19 Digital Equipment Corporation Method of controlling gate oxide thickness in the fabrication of semiconductor devices
US6156603A (en) * 1998-12-01 2000-12-05 United Mircroelectronics Corp. Manufacturing method for reducing the thickness of a dielectric layer
US6153538A (en) * 1999-05-03 2000-11-28 Advanced Micro Devices, Inc. Method of making MOSFET with ultra-thin gate oxide
JP2009537980A (ja) * 2006-05-18 2009-10-29 エヌエックスピー ビー ヴィ 半導体装置におけるインダクタの品質係数を向上する方法
US7960243B2 (en) * 2007-05-31 2011-06-14 Freescale Semiconductor, Inc. Method of forming a semiconductor device featuring a gate stressor and semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798752A (en) * 1971-03-11 1974-03-26 Nippon Electric Co Method of producing a silicon gate insulated-gate field effect transistor
DE2250129B2 (de) * 1972-10-13 1976-03-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 8000 München Verfahren zur herstellung von bereichsweise unterschiedlich dicken deckschichten auf festkoerpern, vorzugsweise silizium-halbleiterkoerpern

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4060827A (en) * 1967-02-03 1977-11-29 Hitachi, Ltd. Semiconductor device and a method of making the same
JPS5197385A (en) * 1975-02-21 1976-08-26 Handotaisochino seizohoho
NL7506594A (nl) * 1975-06-04 1976-12-07 Philips Nv Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze.
US4105805A (en) * 1976-12-29 1978-08-08 The United States Of America As Represented By The Secretary Of The Army Formation of metal nitride oxide semiconductor (MNOS) by ion implantation of oxygen through a silicon nitride layer
US4098618A (en) * 1977-06-03 1978-07-04 International Business Machines Corporation Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation
US4170492A (en) * 1978-04-18 1979-10-09 Texas Instruments Incorporated Method of selective oxidation in manufacture of semiconductor devices
DE2832388C2 (de) * 1978-07-24 1986-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
US4170500A (en) * 1979-01-15 1979-10-09 Fairchild Camera And Instrument Corporation Process for forming field dielectric regions in semiconductor structures without encroaching on device regions
US4266985A (en) * 1979-05-18 1981-05-12 Fujitsu Limited Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798752A (en) * 1971-03-11 1974-03-26 Nippon Electric Co Method of producing a silicon gate insulated-gate field effect transistor
DE2250129B2 (de) * 1972-10-13 1976-03-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 8000 München Verfahren zur herstellung von bereichsweise unterschiedlich dicken deckschichten auf festkoerpern, vorzugsweise silizium-halbleiterkoerpern

Also Published As

Publication number Publication date
JPS6235268B2 (de) 1987-07-31
US4356041A (en) 1982-10-26
JPS5650532A (en) 1981-05-07

Similar Documents

Publication Publication Date Title
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE4028488C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69628704T2 (de) Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats
DE19633914C1 (de) Halbleitereinrichtung mit einem Dünnfilmtransistor und Herstellungsverfahren derselben
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE2809233A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE19516339A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit niederohmiger Gateelektrode
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE4016686A1 (de) Halbleiterspeicher und verfahren zu seiner herstellung
DE2916098A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE19642746A1 (de) Halbleitereinrichtung und ihr Herstellungsverfahren
DE3036960A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
EP0090161B1 (de) Verfahren zum Herstellen von dynamischen Halbleiter-Speicherzellen mit wahlfreiem Zugriff (RAM) nach der Doppel-Polysilizium-Gate-Technologie
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE19507816A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4415955A1 (de) Verfahren zur Herstellung eines Halbleiter-MOS-Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8131 Rejection