DE3031080A1

DE3031080A1 - Sprechwegschaltsystem bei einem zeitaufgeteilten elektronischen telefonvermittlungssystem

Info

Publication number: DE3031080A1
Application number: DE19803031080
Authority: DE
Inventors: Masanobu Tokio/Tokyo Fujioka; Jun Tama Tokio/Tokyo Matsumoto; Hiromichi Kawasaki Kanagawa Mori
Original assignee: Kokusai Denshin Denwa KK
Current assignee: KDDI Corp
Priority date: 1979-08-21
Filing date: 1980-08-16
Publication date: 1981-03-26
Also published as: DE3031080C2; US4392224A; GB2056819A; GB2056819B; JPS5630385A; JPS5917596B2

Description

Patentanwalt

Rehlingenstraße 8 · Postfach 260

D-8900 Augsburg 31

Telefon 0821/36015+3 6016

Telex 53 3 275

Postscheckkonto- München Nr. 1547 89-801

öi49/04/Ch/¥s Augsburg, den 11. August 1930

KOKUSAI DENSHIN DENWA CO., LTD. 3-2, Nishishinjuku 2-chome

Shinjuku-ku, Tokyo, Japan

Sprechwegschaltsystem bei einem zeitaufgeteilten elektronischen Telefonvermittlungssystem

Die Erfindung betrifft ein Sprechwegschaltsystem bei einem zeitaufgeteilten elektronischen Telefonvermittlungssystem zur unbegrenzten Vermittlung zwischen einem eingehenden Kanal in einer Mehrzahl von Vielfachleitungen und einem abgehenden Kanal in einer Mehrzahl von Vielfachleitungen mit einem zwischen den eingehenden und abgehenden Vielfachleitungen geschalteten Sprechwegspeicher und mit einem Haltespeicher.

Ein bekanntes Sprechwegschaltsystem ist in Fig. 1 gezeigt. Die darin verwendeten Bauteile sind ein Sprechwegspeicher 1,

- 4 130013/1 165

Üi49/O4/Ch/Ws , - 4 - 11. August I9o0

ein Sprechhaltespeicher 2 mit nk Worten für nk Sprechwege, ein Zähler 3, dessen Inhalt sich zyklisch von O bis nk-1 ändert, wobei der Zähler 3 getaktet wird durch einen Eingangstaktimpuls mit einer Periode i/(nk), wobei die Zeiteinheit die zeitaufgeteilte Multiplexperiode ist. Weiterhin ist vorhanden ein Multiplexschaltkreis 4 zum Multiplexen der ankommenden Vielfachleitungen 6-1, 6-2, ... 6-k in eine einzige sekundäre Vielfachleitung 6, ein demultiplexer Schaltkreis zum Demultiplexen einer einzigen sekundären Vielfachausgangsleitung 9 in k abgehende Vielfachleitungen 7-1, 7-2, ... 7-k. Die Arbeitsweise des Zählers 3 verläuft synchron mit den multipiexen Rahmen der sekundären ankommenden Vielfachleitung 5. Liegen auf der sekundären Vielfachleitung 3 i Verbindungen, dann beträgt der Inhalt des Zählers 3 gleich i. Die Information des Sprechwegs i auf der sekundären Vielfachleitung ο wird gespeichert in der Adresse i des Sprechwertspeichers 1. Diese Adresse i im Speicher 1 wird vom Zähler 3 bestimmt. Gleichzeitig wird diese Adresse i vom Zähler 3 dem Sprechhaltespeicher 2 zugeführt. Hierdurch wird die Information j in der Adresse i des Sprechhaltespeichers 2 ausgegeben. Diese Information j wird dem Sprechwegspeicher 1 als Adresseninformation zugeführt, zum Auslesen der Adresse j. Deren Inhalt wird einem externen Schaltkreis als Sprechweginformation für den Sprechweg i an der abgehenden sekundären Vielfachleitung 9 übermittelt.

Der Haltespeicher 2 weist in der Adresse j den Inhalt i auf. Wenn der Inhalt des Zählers 3 gleich j ist, dann wird

- 5 130013/1165

- 5 - 11. August 19^0

die j Information der sekundären ankommenden Vielfachleitung ο eingegeben in die Adresse j des Sprechwegspeichers 1. Gleichzeitig wird der Inhalt der Adresse i des Speichers 1 ausgegeben als Information über den Sprechweg j, welche durch die zweite abgehende Vielfachleitung 9 einem externen Schaltkreis zugeführt wird. Auf diese Weise wird die Verbindung zwischen dem Sprechweg i und dem Sprechweg j ausgeführt. Jeder der Sprechwege der sekundären ankommenden Vielfachleitung 3 entspricht jeweils einem der Vielfachleitungen 6-1, 6-2, ... 6-k und jeder der Sprechwege der sekundären abgehenden Vielfachleitung 9 entspricht jedem der abgehenden Vielfachleitungen 7-1» 7-2, ... 7-k. Demgemäß kann eine Verbindung zwischen jedem Sprechweg der sekundären ankommenden Vielfachleitung ö und jedem Sprechweg der sekundären abgehenden Vielfachleitung 9 hergestellt werden. Dies bedeutet, daß eine Verbindung zwischen jedem Sprechweg der Vielfachleitungen 6-1 bis 6-k und jedem abgehenden Sprechweg der Vielfachleitungen 7-1 bis 7-k ausgeführt werden kann.

Der Schaltungsaufbau nach Fig. 1 weist jedoch Nachteile auf. Der erste Nachteil besteht darin, daß der Sprechwegspeicher 1 und der Haltespeicher 2 mit sehr hoher Geschwindigkeit arbeiten müssen. Der Sprechwegspeicher 1 muß zwei nk mal während jeder zeitaufgeteilten Multiplexdauer (= 125 uS bei einem typischen PCM Telefonkanal) zugänglich sein (zum Eingeben und zum Ablesen) während der Haltespeicher 2 während dieser Zeitdauer nk mal zugänglich sein muß.

Der zweite Nachteil betrifft die Zeitrahmenphasen der mul-

- 6 130013/1 165

BAD ORIGINAL

0149/04/Ch/Ws - 6 - 11. August 19ÜO

Bei dem bekannten Schaltsystem nach Fig. 1 liegt eine tiplexen Vielfachleitungen. Die Zeitrahmenphasen aller eingehenden Vielfachleitungen müssen zueinander gleich sein. Die Zeitrahmenphasen der abgehenden Vielfachleitungen werden bestimmt durch die Zeitrahmenphasen des Zählers 3· Die Phase jeder Vielfachleitung kann demnach nicht unabhängig bestimmt werden. Sind gemäß Fig. 2 C-Verbindungen in einer Anzahl von m vorhanden (20-1, 20-2, ... 20-m) und sind weiterhin S-Verbindungen in einer Anzahl von k vorhanden (21-1, 21-2, ... 21-k), welche an den Ausgängen der C-Verbindungen angeordnet sind, dann müssen an allen Schnittstellen 22-1 bis 22-m der ankommenden Vielfachleitungen Rahmenabgleieher vorgesehen sein, damit bei den ankommenden Vielfachleitungen Phasengleichheit herrscht. Um die Phasengleichheitsbedingung von den Ausgängen der C-Verbindungen zu den Eingängen der S-Verbindungen übermitteln zu können, muß die Übermittlungszeit zwischen der Anzahl m der C-Verbindungen und der Anzahl k der S-Verbindungen jeweils gleich sein. Dementsprechend ist die Länge der Verbindungsdrähte und/oder der Ort jedes Geräts ziemlich begrenzt.

Eine teilweise Lösung des erstgenannten Nachteils ist beschrieben in "Studies on data switch accommodating various data speeds" SE76-46 des Institute of Electronics and Communication Engineers of Japan, September 1976, Seite 6. Hierbei wird der Sprechwegspeicher unterteilt in eine Anzahl von k Unterspeichern, von denen jeweils einer einer ankommenden Vielfachleitung zugeordnet ist. Demgemäß wird die Anzahl der Verfügbarkeiten eines Speichers reduziert auf (k + i)/2k, verglichen mit den Verfügbarkeiten gemäß Fig. 1. Die Anzahl der Verfügbarkeiten beträgt im wesent-

- 7 130013/1165

Qi49/04/Ch/Ws - 7 - 11. August 1900

lichen die Hälfte derjenigen nach Fig. 1, wenn der Wert von k groß ist.

Es besteht die Aufgabe, das Sprechwegschaltsystem so auszubilden, daß ein Sprechwegspeicher und ein Sprechhaltespeicher verwendet werden kann, der mit geringer Geschwindigkeit arbeitet. Außerdem soll jede ankommende Zeitrahmenphase verarbeitbar sein, wobei die abgehenden Zeitrahmenphasen unabhängig untereinander und ebenso unabhängig von den ankommenden Phasen sein sollen.

Gelöst wird diese Aufgabe mit den Merkmalen des Anspruches 1. Vorteilhafte Ausgestaltungen sind den Unteransprüchen entnehmbar.

Ausführungsbeispiele werden nachfolgend anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 3 ein Blockdiagramm eines Sprechwegschaltsystems;

Fig. 4 ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Systems nach Fig. 3 ;

Fig. 5 ein Beispiel der Anordnung eines

Wortinhalts des HalteSpeichers bei einem System nach Fig. 3 uncl

Pig. 6 ein Schaltbild der Eingabe- und Anfangssteuerung.

130013/1 165
BAD ORIGINAL

.-149/04/Ch/Ws - 3 - 11. August 1960

Kombination einer Vielfachleitung Intervallschaltung und einer Speicherschaltung vor. Die Schaltung v/ird ausgeführt zwischen einer Anzahl nk von Eingangsschaltkreisen, wobei jede Anzahl k von ankommenden Vielfachleitungen eine Anzahl η von zeitaufgeteilten Schaltkreisen aufweist, und eine Anzahl nk von entsprechenden abgehenden Schaltkreisen. Ein derartiges kombiniertes System v/ird als C-Schaltsystem bezeichnet. Die Fig. 2 zeigt ein Schaltsystem mit C und S-Schaltern, wobei die S-Schalter einer Intervallschaltermatrix entsprechen.

Gemäß den Blockdiagramm nach Fig. 3 entsprechen die ankommenden Vielfachleitungen 30-1, 30-2, ... 3O-k den ankommenden Vielfachleitungen 6-1, 6-2, ... 6-k der Fig. 1 und die abgehenden Vielfachleitungen 31-1» 31-2, ... 31-k den abgehenden Vielfachleitungen 7-1, 7-2, ... 7-k der · Fig. 1. Die Anschlüsse W, R^, Rp, ... R^ empfangen Eingangsimpulse gemäß dem Zeitdiagramm der Fig. 4 vom Steuerfolgegenerator 52.

Die Periode des Eingangsimpulses am Anschluß ¥ wird als Eingangsphase bezeichnet, während welcher ein Eingangssignal in einem Sprechwegspeicher gespeichert wird. Die Bezugszahlen 32-1, 32-2, ... 32-k sind Sprechwegspeicher, von denen jeweils einer einer ankommenden Vielfachleitung zugeordnet ist. Jeder Sprechwegspeicher 32-1 bis 32-k weist η Wortspeicher auf, von denen jeder einer Anzahl von η Sprechkanälen entspricht, welche in jeder ankommenden Vielfachleitung zeitaufgeteilt sind, wobei η eine ganze Zahl ist. Die Bezugsziffern 33-t, 33-2, ... 33-k sind

- 9 130013/1165

oi49/04/Ch/Ws - 9 - 11. August 19^0

Eingangszähler, von denen jeder weitergeschaltet wird durch Taktiinpulse mit einer Periode von 1/n, die erzeugt werden durch einen 1/n Taktgenerator 53- Der Inhalt jedes Zählers verändert sich zyklisch von 0 bis n-1 synchron mit der Zeitrahmenphase der entsprechenden eingehenden Vielfachleitung. Wenn das Steuerimpulssignal dem Eingangsanschluß W zugeführt wird, dann öffnen die Gatterschaltkreise 34-1, 34-2, ... 34-k gleichzeitig und die Inhalte der Zähler 33-1 bis 33-k werden den jeweiligen Sprechwegspeichern 32-1 bis 32-k zugeführt, und zwar als Adresseninfornation für den jeweiligen Sprechwegspeicher. Sodann werden die Eingangssignale in den ankommenden Vielfachleitungen 33-1 bis 33-k gespeichert in den zugeordneten Sprechwegspeichern. Die Eingangsphase endet, wenn diese Signale in den entsprechenden Sprechwegspeichern eingegeben und gespeichert sind.

Die jeweilige Periode des Steuerimpulses an den Anschlüssen FL, Rp, · ·' -^k ^wird als Ausgangsphase bezeichnet, während welcher der Inhalt der Sprechwegspeicher ausgegeben wird an die zugeordnete abgehende Vielfachleitung 31-1, 31-2, ... 31-k. Da die Steuerimpulse FL bis R^ abwechselnd auftreten und jeweils nur einer zu einem Zeitpunkt auftritt, wird jede Ausgangsoperation für jede Vielfachleitung getrennt ausgeführt. In Fig. 3 bezeichnen die 3ezugszahlen 35-1, 35-2, ... 35-k Haltespeicher, die Bezugszahlen 36-1, 36-2, ... 36-k Ausgangszähler, die Bezugszahlen 50-1, 50-2, ... 50-k Gatter und die Bezugszahlen 51-1, 51-2, 51-k Pufferspeicher. Jeder abgehenden Vielfachleitung ist somit deren eigener Haltespeicher und Ausgangszähler züge-

- 10 130013/1165

BAD ORIGINAL

oi49/04/Ch/Ws - 10 - 11. August 1930

ordnet, während bei dem Ausführungsbeispiel nach Fig. 1 lediglich ein Satz von Haltespeicher und Zähler gemeinsam allen abgehenden Vielfachleitungen zugeordnet ist. Jedem Ausgangszähler werden Taktimpulse mit einer Periode von 1/n vom Taktgenerator 53 zugeführt. Der Inhalt jedes Zählers ändert sich zyklisch von O bis n-1. Jeder Ausgangszähler wird eingeleitet durch den zugeordneten Einleitungsschaltkreis 55-1 bis 55-k, so daß die Ausgangszähler zu verschiedenen Zeitpunkten auf 0 zurückgestellt v/erden. Demgemäß ist der Inhalt jedes Ausgangszählers unabhängig von demjenigen der anderen Ausgangszähler. Der augenblickliche Inhalt jedes AusgangsZählers zeigt den Ausgangskanal der abgehenden Vielfachleitung an. Die Inhalte der Haltespeicher 55-1, 35-2, ... 35-k entsprechen den Eingangskanälen der eingehenden Vielfachleitungen, wobei bei jedem Wort der Haltespeicher die erste Information A die ankommende Vielfachleitung und die zweite Information B den Sprechweg bei dieser ankommenden Vielfachleitung anzeigt, wie in Fig. 5 wiedergegeben. Die Informationen A und B werden von einem Zentralprozessor 57 zur Verfügung gestellt.

Der Steuerimpuls wird dem Anschluß R. während der Ausgangsphase der abgehenden Vielfachleitung 31-1 zugeführt. Es sei vorausgesetzt, daß der Inhalt des AusgangsZählers 36-1 jeweils um 1 erhöht wird, während einer 1/n Periode der Fig. 4 oder während R-i-R-i Zykluses. Der Inhalt des Ausgangszählers 36-1 wird dem Haltespeicher 35-1 als Adresseninformation für den Haltespeicher 35-1 zugeführt. Der so adressierte Inhalt des Haltespeichers 35-1 wird ausgegeben an den schnellen Pufferspeicher 51-1· Wenn der Steuerimpuls dem Anschluß R^ zugeführt wird, dann öffnet das Gatter 50-1

130013/1 165 - 11 -

6i4g/04/Ch/Vs - 11 - 11. August 19oO

und der Inhalt des Pufferspeichers 51-1 wird einem Verteilerschaltkreis 39 über das Gatter 50-1 zugeführt und zwar über die gemeinsame Steuerleitung 3u. Der Verteilerschal tkreis 39 schaltet die empfangene Information auf jedes der Sprechwegspeicher entsprechend der ersten Information A im Inhalt des Haltespeichers, d.h., ist beispielsweise der Inhalt von A gleich 2, dann wird die zweite Information B dem zweiten Sprechwegspeicher 32-2 über den Verteilerschaltkreis 39 zugeführt. Der Inhalt dieses Sprechwegspeichers 32-2,der adressiert wurde durch die zweite Information B, wird sodann ausgegeben und übermittelt an die gemeinsame Informationsleitung 40. Die Schaltoperation zwischen den ankommenden Vielfachleitungen und den abgehenden Vielfachleitungen wird in entsprechender Weise ausgeführt, wie anhand der Fig. 1 erläutert, d.h. das Signal in der eingehenden Vielfachleitung wird gespeichert im Sprechwertspeicher in der durch den Eingangszähler angezeigten Adresse und der Sprechwegspeicher wird abgelesen an der Adresse, welche durch den Haltespeicher angezeigt wird.

Die Steuerimpulse am Anschluß R₁ öffnen auch das Gatter 41-1. Demgemäß wird die an die gemeinsame Leitung 40 ausgelesene Information über das Gatter 41-1 der abgehenden Vielfachleitung 31-1 zugeführt.

\Iemn das Steuersignal dem Anschluß R₁ zugeführt wird, dann findet eine Vermittlung zwischen einem Sprechweg einer ankommenden Vielfachleitung, bestimmt durch den Inhalt des Haltespeichers, und einem Sprechweg der abgehenden Vielfachleitung 31-1 statt, letzterer bestimmt durch den Aus-

130013/1165

BAD ORIGINAL

3031Q80

3149/O4/Ch/Ws

- 12 -

11. August 19Ö0

gangszähler ^6-1. Entsprechende Operationen werden ausgeführt, wenn der Steuerimpuls den anderen Anschlüssen R₂, ... R, zugeführt wird.

Nachfolgend wird anhand der Fig. 6 die Eingabesteuerung beim Haltespeicher und die Anfangssteuerung bei einem Ausgangszähler beschrieben. Dort sind im Detail gezeigt der Anfangssteuerungsschaltkreis 55-1 und der Steuerkreis 56-1 für die Eingabe beim Haltespeicher. Der Aufbau dieser Schaltkreise für die anderen Vielfachleitungen ist genau der gleiche wie in Fig. 6 gezeigt. Die Ausgangsimpulse des 1/n Taktgenerators 53 werden dem Zähler 54 zugeführt, der die Eingangsimpulse zyklisch zählt, wobei jedes Bit des Inhalts des Zählers 54 den Eingängen des Exklusiv-OR-Schaltkreises c,. bis c des Anfangssteüerschaltkreises 55-1 zugeführt werden. Der Schaltkreis 55-1 weist eine Reihe von Flip-Flops b.. bis b auf, welche über eine Datenleitung 53 und einen Schnittschaltkreis a mit dem Zentralprozessor 57 verbunden sind. Jeder Ausgang dieser Flip-Flops b^ bis b wird einem Eingang des Exklusiv-OR-Schaltkreises c. bis c zugeführt. Die Inhalte der Flip-Flops b., bis b werden bestimmt durch den Zentralprozessor 57, so daß diese Inhalte unterschiedlich sind von denjenigen der abgehenden Vielfachleitungen. Wenn alle Werte der Bitstellungen des Zählers 54 übereinstimmen

),j bis b , dann geben alle

mit den Inhalten der Flip-Flops

Exklusiv-OR-Schaltkreise c. bis c ihre Ausgänge frei, so daß der AND-Schaltkreis d ein Ausgangssignal erzeugt, welches den Aus gangs zähl er 3"6-1 auf Null zurückstellt. Der Zeitpunkt, bei welchem der Ausgangszähler 36-1 auf Null

- 13 -

130013/1165

BAD ORIGINAL

ai49/04/Ch/¥s - 13 - 11. August 1980

zurückgestellt wird und damit von neuem zu Zählen bereit ist, wird bestimmt durch die Inhalte der Flip-Flops b«. bis b , welche gesteuert werden durch den Zentralprozessor 57, so daß ein Satz von Flip-Flops einen unterschiedlichen Inhalt aufweist im Vergleich zum Inhalt der anderen abgehenden Vielfachleitungen. Wenn ein Ausgangszähler für eine neue Zählung bereit ist, dann wird der Zähler anschließend weitergeschaltet durch die Eingangsimpulse vom Generator 53. Damit ist der Inhalt eines AusgangsZählers unterschiedlich von denjenigen de.r anderen Ausgangszähler.

Der Steuerschaltkreis 56-1 zur Eingabensteuerung beim Haltespeicher weist einen Schnittstellenschaltkreis a, einen Satz von Flip-Flops b^ bis b und einen Satz von Exklusiv-OR-Schaltkreisen C₁ bis c , einen AND-Schaltkreis d und ein Register e auf. Wenn der Zentralprozessor 57 beabsichtigt, den Inhalt von M Zeitschlitzen des Haltespeichers 35-1 zu ändern, dann speichert der Zentralprozessor 57 den neuen Inhalt (A und B in Fig. 5) im Register e und gibt den Wert M über die Datenleitung 5d und den Schnittschaltkreis a in die Flip-Flops b^ bis b ein. Wenn der Inhalt des Ausgangszählers 36-1 den Wert M erreicht, dann erzeugen alle Exklusiv-OR-Schaltkreise c. bis c Ausgangssignale, welche bewirken, daß der AND-Schaltkreis d ein Ausgangssignal abgibt. Der Ausgang des AND-Schaltkreises d wird dem Haltespeicher 35-1 als Eingabesteuerimpuls zugeführt, so daß der Haltespeicher so geschaltet wird, daß eine Eingabe während dieses Eingabeimpulses möglich ist. Damit wird der Inhalt des Registers e eingegeben in den Kältespeicher 35-1, womit der Inhalt

- 14 -

>149/O4/Ch/Ws - 14 - 11. August 19oO

der Adresse, die dem Zeitschlitz M des HalteSpeichers 35-1 entspricht, unter der Steuerung des Zentralprozessors 57 geändert.

Wie schon vorstehend erwähnt, werden eine Vielzahl von EingangsZählern für jede ankommende Vieliachleitung vorgesehen. Der Inhalt jedes EingangsZählers ändert sich zyklisch synchron mit der Zeitrahmenphase der ankommenden Vielfachleitung. Demgemäß müssen die Zeitrahmenphasen der ankommenden Vielfachleitungen notwendigerweise in Phase zueinander sein. Weiterhin können die ankommenden Signale gespeichert werden in einem Sprechwegspeicher in der Form, daß die Anzahl der Sprechwegkanäle in dem Rahmen übereinstimmt mit der Adresse des Sprechwegspeichers durch die einfache Logik, daß der Inhalt des Zählers direkt der Adresse des Sprechwegspeichers entspricht. Gemäß der vorliegenden Erfindung wird eine Vielzahl von Ausgangszählern für jede abgehende Vielfachleitung vorgesehen, so daß die Ausgangsphase jedes Zählers unabhängig ist von derjenigen der anderen Zähler, wobei die Ausgangsphase definiert ist durch den Anfangswert des Zählers. Die Rahmenphase jeder abgehenden Vielfachleitung kann willkürlich bestimmt werden durch Bestimmung des Anfangswerts des Zählers. Hierbei ist anzumerken, daß diese willkürliche Rahmenphase erhalten wird durch einfaches Anlegen des Inhalts des Ausgangszählers als Adresseninformation an den Haltespeicher.

Beim obigen Ausführungsbeispiel muß jeder Sprechwegspeicher 32-1 bis 31-k, der Verteilerschaltkreis 59 und die Puffer 51-1 bis 51-k während jeder Rahmenperiode η (k -r 1) arbeiten. Diese Schaltkreise müssen arbeiten (k + 1) mal in jedem

- 15 130013/1165

3149/O4/Ch/Ws - 15 - 11. August 1930

Zeitschlitz, wobei (k + 1) die Anzahl der Steuerimpulse (W, FL, ... R^.) ist, so daß während jeder Rahmenperiode diese Schaltkreise η (k + 1) mal arbeiten. Andererseits haben die anderen Schaltkreise,einschließlich der Haltespeicher 35-1 bis 35-k die Eingangszähler 33-1 bis 33-k und die Ausgangszähler 36-1 bis 36-k lediglich η mal während jeder Rahmenperiode zu arbeiten. Diese Schaltkreise sind vorgesehen für jede ankommende und abgehende Vielfachleitung, so daß jeder dieser Schaltkreise lediglich η mal zu arbeiten hat, wobei η die Anzahl der zeitaufgeteilten Kanäle in jedem Rahmen ist. Daher kann die Arbeitsgeschwindigkeit der Schaltkreise mit Ausnahme der Sprechwegspeicher, des Verteilerschaltkreises und der Puffer gering sein. Gemäß einem bevorzugten Ausführungsbeispiel ist der Wert k = 3, der Wert η = 512 und die Zeitschlitzfrequenz beträgt 4 HHz, so daß die Zeitschlitzperiode 0,25 uS beträgt. Damit beträgt die Frequenz des Sprechwegsjeichers 36 MHz (= (k + 1) χ 4) und diejenige des Haltespeichers 4 MHz (= OkHz χ 512) wobei die Schaltfrequenz für jeden Telefonkanal ο kHz beträgt. Ein Hochgeschwindigkeitsschaltkreis, wie ein CML-Schaltkreis ist teuer und verbraucht relativ viel Energie. Da bei der vorliegenden Ausgestaltung nur wenige mit hoher Geschwindigkeit arbeitende Bauteile verwendet werden, führt dies zu geringeren Herstellkosten und zu einer weit freieren Gestaltung der Anordnung der Bauteile, da die Wärmeabfuhr der Bauteile weit günstiger ist. Weiterhin handelt es sich UH C-Schaltverbindungen, die zu einer weitaus geringeren Begrenzung der Rahmenphase der ankommenden Verbindungsleitungen führen. Die Rahmenphase der abgehenden Vielfachleitungen kann entsprechend den Anforderungen der nach-

- 16 130013/1165

ORIGINAL

-■149/O4/Ch/Ws - 16 - ■ 11. August 19_Ό

folgenden Stufe gewählt werden. Bei einem großen Wählsystem führt das vorliegende Sprechwegsehaltsystem weiter zu dem Vorteil, daß der Ort des Schaltsystems und/oder die Länge der Verbindungsdrähte zwischen den einzelnen Systemen nicht begrenzt ist.

130013/1 1 6 5, ORIGINAL INSPECTED

Claims

Rolf Chamer Pjtentanwali Rehlingenstraße 8 ■ Postfach 260 D-8900 Augsburg 31 Telefon 0821/36015+36016 Telex533275 Anm.: K0KU3AI DENSHIN DENWA PobiM-heckkunio-München Nr !54789-80I CO. , LTD. oi49/04/Ch/Ws Augsburg, den 11. August 19öO AnsTorüche

1./Sprechwegschaltsystem bei einem zeitaufgeteilten elektronischen Telefonvermittlungssystem zur unbegrenzten Vermittlung zwischen einem eingehenden Kanal in einer Mehrzahl von Vielfachleitungen und einem abgehenden Kanal in einer Mehrzahl von Vielfachleitungen mit einem zwischen den eingehenden und abgehenden Vielfachleitungen geschalteten Sprechwegspeicher und mit einem Haltespeicher dadurch gekennzeichnet , daß der Sprechwegspeicher die zu vermittelnden Telefonsignale zeitweilig speichert, der Haltespeicher die Ausgabeadresse des Sprechwegspeichers zur Vermittlung des eingehenden Kanals mit einem gewählten abgehenden Kanal bestimmt und daß für jede abgehende Vielfachleitung ein Haltespeicher vorgesehen ist und jedem Haltespeicher ein Ausgangszähler zugeordnet ist, der die Ausgabeadresse des Haltespeichers bestimmt.

2. Sprechwegschaltsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Zirkulationsphase jedes AusgangsZählers unabhängig von denjenigen der anderen Ausgangszähler bestimmt wird und die Rahmenphase jeder abgehenden Vielfachleitung ebenfalls unabhängig ist von denjenigen der anderen Vielfachleitungen, in dem jeder Ausgangszähler unabhängig eingestellt wird.

- 2 130013/1165

Si49/04/Ch/Ws - 2 - 11. August 19-0

3. Sprechwegschaltsystem nach Anspruch 1, dadurch gekennzeichnet, daß eine Vielzahl von Sprechwegspeichern für jede eingehende Vielfachleitung vorgesehen ist, jedem Sprechwegspeicher ein Eingangszähler zur Bestimmung der Adresse des Sprechwegspeichers zugeordnet ist, jeder Eingangszähler synchron mit der Rahmenphase der entsprechenden ankommenden Vielfachleitung weitergesehaltet wird, und die von der ankommenden Vielfachleitung empfangene Information in derjenigen Adresse gespeichert wird, welche durch den augenblicklichen Inhalt des EingangsZählers des entsprechenden Sprechwegspeichers bestimmt ist.

-D- 130013Π165