DE3002992A1

DE3002992A1 - Analog/digital-umsetzer

Info

Publication number: DE3002992A1
Application number: DE19803002992
Authority: DE
Inventors: Jun Honjyo; Yukimitsu Watanabe
Original assignee: Takeda Riken Industries Co Ltd
Current assignee: Advantest Corp
Priority date: 1979-01-29
Filing date: 1980-01-29
Publication date: 1980-07-31
Also published as: JPS55100742A; US4315254A; JPS5948571B2; DE3002992C2

Description

Analog/Digital-Umsetzer

Die Erfindung betrifft einen Analog/Digital-Umsetzer nach dem Oberbegriff des Anspruchs 1.

■Bei diesem Umsetzer wird ein analoges Eingangssignal mit einer ersten Analog/Digital-Umsetzeinrichtung in ein digitales Signal umgesetzt, um. den Wert der Stelle oder Stellen hoher Ordnung zu erhalten,- wobei dieses digitale Signal dann von einer Digital/Analog-Umsetzeinrichtung in ein Signal analoger Form umgesetzt wird und die Differenz zwischen dem in analoge Form, zurück umgesetzten Signal und dem analogen Eingangssignal mittels einer Verstärkungseinheit gebildet wird. Das Ausgangssignal der Verstärkungseinheit wird mittels einer zweiten Analog/Digital-Umsetzeinrichtung in ein digitales Signal

030031/0873

umgesetzt, um den Wert der Stelle oder-Stellen niedriger Ordnung, das heißt ein Ausgangssignal mit niedrigem Stellenwert zu liefern.

Bei Analog/Digital-Umsetzern der eingangs genannten Art ist es zur Erzielung einer hohen Umsetzgenauigkeit erforderlich, daß die Digital/Analog-Umsetzeinrichtung zur Umsetzung des Ziffernoder Stellenausgangs hoher Ordnung mit hoher Genauigkeit und Stabilität ausgeführt wird. Eine derartige Digital/Analog-Umsetzeinrichtung erfordert Widerstände hoher Genauigkeit und Stabilität, die im Augenblick durch teure Widerstände und Widerstände mit sperrigen Wicklungen gebildet werden; diese Widerstände müssen in der gleichen Zahl vorgesehen werden, wie Ziffern bzw. Stellen hoher Ordnung umgesetzt werden sollen, was dazu führt, daß der Analog/Digital-Umsetzer insgesamt teuer wird. In einem Verstärker zur Verstärkung der Differenz zwischen dem Analogsignal, das aus den Ziffern hoher Ordnung wieder umgesetzt wird, und dem Eingangssignal, wird eine Versetzung (Offset) hervorgerufen, d.h. daß auch ein Ausgangssignal vorliegt, wenn kein Eingangssignal am Eingang des Verstärkers anliegt. Wenn der Offsetwert konstant ist, kann sein Einfluß leicht beseitigt werden; der Offsetwert ändert sich jedoch mit Änderungen der Umgebungstemperatur sowie im Laufe der Zeit, d.h. daß der Offsetwert (Offsetspannung) einer Änderung unterliegt, infolgedessen ein Fehler in den in Digitalfonm umgesetzten Ausgang eingeführt wird. Die Verstärkung des Verstärkers zur Verstärkung der Differenz zwischen dem analogen Eingangssignal und dem in Analogform umgesetzten Ausgangssignal aus der Ziffer mit hoher Ordnung (Ausgang mit hohem Stellenwert) ändert sich bei einer Umgebungstemperaturänderung sowie zeitabhängig, infolgedessen kein exaktes digitales Ausgangssignal erhalten werden kann.

030031/0873

Der Erfindung liegt daher die Aufgabe zugrunde, einen Analog/ Digital-Umsetzer zu schaffen, der eine exakte Analog/Digital-Umsetzung ermöglicht und mit geringem Aufwand bzw. niedrigen Kosten hergestellt werden kann.

Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des Patentanspruchs 1 gelöst.

Weitere Ausgestaltungen des Analog/Digital-Umsetzers gemäß der Erfindung ergeben sich aus den UnteransprUchen.

Die Erfindung schafft einen Analog/Digital-Umsetzer, bei dem die Umsetzung mit äußerst hoher Genauigkeit durchführbar ist.

Bei dem erfindungsgemäßen Analog/Digital-Umsetzer wird die Analog/ Digital-Umsetzung mit hoher Genauigkeit trotz der Verwendung eines billigen Digital/Analog-Umsetzers ausgeführt. Der Analog/ Digital-Umsetzer gewährleistet auch ein exakt umgesetztes Ausgangssignal, wenn sich die Offsetspannung ändert. Außerdem wird eine exakte Umsetzung mittels des Analog/Digital-Umsetzers auch dann sichergestellt, wenn sich die Verstärkung ändert.

Die Erfindung schafft einen Analog/Digital-Umsetzer, der bei der Umsetzung mittels einer Digital/Analog-Umsetzeinrichtung genau genommen keine hohe Genauigkeit erfordert, d.h. daß vorher keine genaue Eichung vorgenommen werden muß; jedoch ist der Umsetzer imstande, ein mit hoher Genauigkeit umgesetztes Ausgangssignal zu liefern, wobei dieses Ausgangssignal hoher Genauigkeit auch dann abgegeben wird, wenn die Stabilität der Digital/Analog-Umsetzeinrichtung relativ gering ist. Der Analog/Digital-Umsetzer

030031/0873

3QÖ2982

kann insgesamt mit niedrigen Kosten hergestellt werden.

Gemäß der Erfindung ist eine Bezugsspannungsquelle vorgesehen, die eine Bezugsspannung entsprechend einem idealen Ausgangssignal erzeugt, das von einer Digital/Analog-Umsetzeinrichtung zur Umsetzung von Ziffern bzw. Stellen hoher Ordnung des umgesetzten digitalen Ausgangssignals in analoge Signale gewonnen wird wenn die Bits zur Umsetzung der Digital/Analog-Umsetzung einzeln in diese Einrichtung eingegeben werden. Vor der Umsetzoperation werden die Bits der Digital/Analog-Umsetzeinrichtung nacheinander eingegeben und die Differenz zwischen dem Ausgang der Digital/Analog-Umsetzeinrichtung und der Bezugsspannung, welche dem eingegebenen Bit entspricht, wird in digitale Form unter der gleichen Bedingung umgesetzt, wie Ziffern bzw. Stellen niedriger Ordnung aus dem digitalen Ausgangssignal erhalten werden. Auf diese Weise wird als digitales Signal ein Fehler in der Digital/Analog-Umsetzeinrichtung erhalten, wenn jedes Bit in diese Umsetzeinrichtung eingegeben wird; dieses digitale Signal wird als Korrektursignal zu den Ziffern niedriger Ordnung des umgesetzten digitalen Signals hinzuaddiert.

Mit einer derartigen Anordnung läßt sich die Digital/Analog-Umsetzeinrichtung durch eine billige Einrichtung bilden, die keine hohe Umsetzgenauigkeit hat, d.h. daß auch bei nicht exakter Übereinstimmung des umgesetzten Ausgangssignals mit dem digitalen Eingangssignal eine Analog/Digital-Umsetzung hoher Genauigkeit gewährleistet ist, da ein Korrektursignal zuerst vorbereitet wird und dann benutzt wird, um den umgesetzten Ausgang der Digital/ Analog-Umsetzeinrichtung zu korrigieren. Um ein exaktes Korrektursignal zu erhalten, ist eine Quelle für eine hohe Bezugsspannung

030031/0873

und mit hoher Genauigkeit notwendig, jedoch die Zahl der Widerstände mit der erforderlichen hohen Genauigkeit und Stabilität für die Digital/Analog-Umsetzeinrichtung kann kleiner sein als im Falle der Verwendung einer Digital/Analog-Umsetzeinrichtung mit hoher Genauigkeit. Da der Analog/Digital-Umsetzer selbst eine Bezugsspannungsquelle für die Analog/Digital-Umsetzung enthält, können die erforderlichen Bezugsspannungen dadurch geliefert werden, daß einige wenige Widerstände an die Bezugsspannungsquelle geschaltet werden; daher läßt sich die Bezugsspannungsquelle im Vergleich zu dem Fall, in welchem eine äußerst genaue Digital/Analog-Umsetzeinrichtung verwendet wird, leicht und mit niedrigen Kosten erhalten.

Die Eichung der Digital/Analog-Umsetzeinrichtung kann vor der Umsetzoperation vorgenommen werden; um die Eichung für jedes Bit der Umsetzeinrichtung auszuführen, ist es auch möglich, ein Korrektursiganl für ein Bit jeder Analog/Digital-Umsetzoperation zu erhalten und sequentiell die Eichungsbits für jede Analog/ Digital-Umsetzung zu verschieben. Ferner ist es möglich, ein neues Korrektursignal in regelmäßigen Zeitintervallen zu erhalten, beispielsweise nach jeweils mehreren Sekunden, indem abwechselnd das Korrektursignal, die Verstärkung und der Offsetwert gemessen werden, was die Korrektur einer Drift jedes Verstärkers und die Umsetzoperation des Eingangssignals in digitale Form beinhaltet. Die Steuerung kann daher jeweils automatisch durch eine Programmsteuerung unter Verwendung eines Mikrocomputers erreicht werden; auch wenn billige Widerstände mit geringer Stabilität für die Widerstände der Digital/Analog-Umsetzeinrichtung verwendet werden, läßt sich ein stabiler, digital umgesetzter Ausgang mit hoher Genauigkeit zu jeder Zeit erreichen.

030031/0873

Die Erfindung schafft einen A/D-Umsetzer, in welchem ein analoges Eingangssignal durch eine erste A/D-Utnsetzeinrichtung in ein digitales Signal umgesetzt wird, um eine Ziffer bzw. Stelle hoher Ordnung zu liefern; die Ziffer bzw. Stelle mit hoher Ordnung wird durch eine D/A-Umsetzeinrichtung in ein Signal analoger Form umgesetzt und die Differenz zwischen diesem Signal in analoger Form und dem analogen Eingangssignal wird verstärkt und dann durch eine zweite A/D-Umsetzeinrichtung in ein digitales Signal umgesetzt. Eine ideale Spannung, die erzeugt würde, wenn der Eingang der D/A-Umsetzeinrichtung für jedes Bit der Umsetzeinrichtung angelegt würde, wird von einer Bezugsspannungsquelle erzeugt; die Differenz zwischen dem Ausgang, der von der D/A-Umsetzeinrichtung abhängig vom Anlegen eines Eingangs an diese Umsetzeinrichtung für jedes Bit abgegeben wird, und der Spannung der Bezugsspannungsquelle, welche dem Ausgang der D/A-Umsetzeinrichtung entspricht, wird durch eine zweite A/D-Umsetzeinrichtung in ein digitales Signal umgesetzt, wodurch ein Fehlersignal erhalten wird. Der Bit-Ausgang mit niedriger Ordnung, d.h.: mit niedrigem Stellenwert, wird unter Verwendung des Fehlersignals korrigiert.

Im folgenden v/erden bevorzugte Ausfuhrungsformen des erfindungsgemäßen Umsetzers anhand der Zeichnung zur Erläuterung v/eiterer Merkmale beschrieben. Es zeigen:

Fig. 1 ein Blockschaltbild eines bekannten A/D-Umsetzers,

Fig. 2 ein Blockschaltbild einer Ausführungsform des erfindungsgemäßen A/D-Umsetzers,

Fig. 3 eine Schaltung zur Veranschaulichung von Beispielen ent-

030031/0873

BAD ORIGINAL

sprechender Teile des in Fig. 2 gezeigten Umsetzers zur Verdeutlichung von Einzelheiten,

Fig.4 eine Schaltung eines Teils eines Steuerkreises, der in dem Umsetzer nach Fig. 2 verwendet wird, und

Fig.5 eine Schaltung eines Teils einer weiteren Ausführungsform der Erfindung, die einen A/D-Umsetzer vom Vergleichstyp verwendet, um einen Ausgang hoher Ordnung zu erhalten.

Im folgenden wird unter Bezugnahme auf Fig.! ein bisher verwendeter Analog/Digital-Umsetzer beschrieben. Ein analoges Eingangssignal E , das an einen Eingangsanschluß 11 angelegt wird, wird Über ein veränderliches Dämpfungsglied 12 an einen Summierverstärker 13 angelegt, dessen Ausgang über einen Kontakt α eines Umschalters 14 mit einem Integrator 15 verbunden ist. In dem Integrator 15 wird das analoge Eingangssignal über eine bestimmte Zeitperiode integriert. Danach wird der Umschalter 14 durch die Steuerung eines Steuerkreises bzw. einer Steuerschaltung 16 an einen Kontakt b umgeschaltet, der zu einer Bezugsspannungsquelle 17 führt und eine Bezugsspannung E , liefert, die integriert wird. Diese Integration wird mit entgegengesetzter Polarität zu derjenigen ausgeführt, mit welcher das analoge Eingangssignal, das über den Kontakt α zugeführt wird, integriert wurde_;und der Ausgang des Integrators 15 wird an einen Komparator 18 geleitet, um mit einem Oezugswert, beispielsweise einem Potential Null, verglichen zu werden. Wenn der integrierte Viert den Bezugswert erreicht hat, wird dies durch die Steuerschaltung Io erfasst und die Integrationsoperation des Integrators 15 wird durch die Steuerschaltung 16 beendet.

In dem Zeitabschnitt, in welchem die Spannung der Bezugsspannungs-

030031/0873

-y-

^1¥ 30029Θ2

quelle 17 integriert wird, d.h. in dem sogenannten zweiten Integrationszeitabschnitt, öffnet die Steuerschaltung 16 ein logisches Glied 19, um Taktimpulse eines Taktgenerators 22 zu einem Zähler 21 für Ziffern, d.h. Stellen hoher Ordnung durchzulassen. Beispielsweise werden drei Ziffern des gezählten Wertes im Zähler 21 als urngesetzte Ausgänge hoher Ordnung abgegeben. Eine D/A-Umsetzsteuerschaltung 23 wird von der Steuerschaltung 16 gesteuert, durch die die drei Ziffernausgänge, die gemäß vorstehender Beschreibung in Digitalform umgesetzt v/urden, in einer D/A-Umsetzeinrichtung 24 wieder in Analogforin umgesetzt werden. Eine Bezugsspannung E „ für diese Umsetzung wird von einer Bezugsspannungsquelle 25 an die Umsetzeinrichtung 24 angelegt. Das wieder umgesetzte analoge Ausgangssignal der Umsetzeinrichtung 24 wird an den Summierverstärker 13 angelegt, jn welchem es mit dem analogen Eingangssignal des veränderbaren Eingangsdämpfungsglieds 12 verglichen wird, um die Differenz zwischen diesen Signalen festzustellen. Das die Differenz zwischen dem analogen Eingangssignal und dem zurückumgesetzten Analogsignal darstellende Signal wird vom Summierverstärker 13 auf einen geeigneten Pegel verstärkt. Der Verstärkungsfaktor für diese Operation wird durch die Steuerschaltung 16 so gesteuert, daß er größer als der Verstärkungsfaktor für die Umsetzung zur Lieferung der erwähnten Ziffernausgänge hoher Ordnung ist. Das analoge Differenz-Ausgangssignal, das auf diese Weise verstärkt wurde, wird über den Kontakt α des Umschalters 14 dem Integrator 15 zugeführt, der es über eine bestimmte Zeitperiode integriert. Danach wird die Bezugsspannung der Spannungsquelle 17 in umgekehrter Richtung integriert und die Integration ausgeführt, bis das integrierte Ausgangssignal einen vorbestimmten Pegel erreicht. Während der Integration der Bezugsspannung wird das logische Glied 26 über die Steuerschaltung geöffnet und läßt Taktimpulse des Taktgenerators 22 zu einem Zähler

030031/0873

BAD ORIGINAL

3002S92

für Ziffern niedriger Ordnung durch, der diese Impulse zählt. Vier Ziffern des Zählerwertes des Zählers 27 werden als vier Ziffern bzw. Stellen niedriger Ordnung des umgesetzten digitalen Ausgangssignals abgegeben. Dieses vier Ziffern bzw. Stellen beinhaltende Ausgangssignal und das drei Ziffern bzw. Stellen beinhaltende Ausgangssignal werden zu einem digitalen Ausgangssignal mit sieben Ziffern bzw. Stellen kombiniert.

Wenn die A/D-Umsetzung zum Erhalt der digitalen Ausgangssignale mit Stellen hoher Ordnung gemäß vorstehender Beschreibung beispielsweise für den Fall ausgeführt ist, in dem die Dämpfung des Dämpfungsglieds 12 auf den Wert Null gewählt ist, um das analoge Eingangssignal in seiner Form an den Summierverstärker 13 vom Eingangsanschluß 11 anzulegen, wobei der Verstärkungsfaktor des Summierverstärkers 13 auf 1 gewählt ist, um als Ausgangssignal das analoge Eingangssignal in seiner Form zu liefern, werden als umgesetzte Ausgangssignale der Stellen hoher Ordnung 12,3000 V erhalten, wenn die Eingangsspannung E 12,34567 V beträgt. Dies bedeutet, daß der Zähler 21 für Stellen hoher Ordnung durch drei Stellen eines binär-kodierten Dezimalzählers gebildet wird und die Werte der drei Stellen jeweils in einer abfallenden Folge ihrer Wertigkeit durch 1,2 und 3 in Dezimaldarstellung abgegeben werden.

Der Zählerwert 12,3 des Stellenzählers 21 hoher Ordnung v/ird vom D/A-Umsetzer dann in ein Analogsignal umgesetzt und die Differenz zwischen diesem Signal und dem analogen Eingangssignal E wird vom SummierverstUrker 13 verstärkt. Der Verstärkungsgrad des Summierverstärkers 13 ist auf beispielsweise 100 gewählt, so daß der Surcrnierverstärker 13 4,567 V abgibt, die in ein digitales Signal

030031/0873

BAD ORIGINAL

3002892

entsprechend der vorstehenden Beschreibung umgesetzt werden. Der Zähler 27 für die Stellen niedriger Ordnung besteht aus einem vierstelligen binär-kodicrten Dezimalzähler und deren Werte sind in einer abnehmenden Folge der Wertigkeit 4,5, 6 und im Dezimalsystem; diese Werte sind die umgesetzten Ausgänge der Ziffern bzw. Stellen niedriger Ordnung. In der digitalen Umsetzung der Stellen niedriger Ordnung beträgt der Zählerwert des Zählers 27 für Stellen niedriger Ordnung 1/100, wobei 0,04567 sein korrekter Wert ist. Die Summe des vier Stellen beinhaltenden Ausgangs 0,4567 des Zählers 27 und der drei Stellen beinhaltende Ausgang 12,3 des Zählers 2t werden als ein digitaler Ausgangswert 12,34567 V für ein analoges Eingangssignal E erhalten.

In einem derartigen Analog/Digital-Umsetzer muß die Genauigkeit der Umsetzung der D/A-Umsetzeinrichtung 24 genauso sein, wie die Genauigkeit der Stelle geringster Wertigkeit bei der Analog/Digital-Umsetzung der Stellen niedriger Ordnung; zur Umsetzung von sieben Stellen gemäß vorstehender Beschreibung muß die Genauigkeit 1 ppm. betragen. Um diese Notwendigkeit zu erfüllen, ist es erforderlich, daß jeder der die Umsetzeinrichtung 24 bildenden Widerstände einen äußerst exakten Widerstandswert hat und daß die Stabilität des Widerstandswertes ebenfalls groß ist. Außerdem muß der Wert der Widerstände, die jeweils einem Bit im digitalen Eingangssignal der Umsetzeinrichtung 24 entsprechen, für jedes Bit kalibriert werden muß, um einen exakt umgesetzten Ausgang zu erhalten und diese Kalibrierung ist zeitraubend. Darüber hinaus ist die Gesamtgenauigkeit und Stabilität der Arbeitsweise des A/D-Umsetzers wesentlich durch die Stabilität jedes der Widerstände der Umsetzeinrichtung 24

030031/0873

BAD ORIGINAL

3002892

beeinflußt und ergeben sich aus der Gesamtsumme ihrer Stabilität; es ist jedoch schwierig, einen hohen Stabilitätsgrad über eine lange Zeit hinweg aufrecht zu erhalten.

^ig^ 2 zeigt in Blockschaltbildform eine Ausfuhrungsform des erfindungsgemäßen Analog/Digital-Umsetzers. Das analoge Eingangssignal wird an einen Eingangsanschluß Π angelegt und über ein veränderliches Dämpfungsglied 12 und einen Umschalter 31 an einen Verstärker 32 angelegt, in welchem es verstärkt wird. Das ver stärkte Ausgangssignal wird über einen Summierverstärker 13 und einen Umschalter 14 einem Integrator 15 zugeführt, in welchem das Signal über eine bestimmte Zeitperiode integriert wird. Danach wird der Umschalter 14 auf die Seite einer

Bezugsspannungsquelle 33 umgeschaltet und deren Bezugsspannung vom Integrator 15 in einer Richtung integriert, die entgegengesetzt zu der Integration der analogen Eingangsspannung ist. Wenn das integrierte Ausgangssignal einen vorbestimmten Wert erreicht hat, wird dies von einem Komparator 18 erfasst. Während der Integration der Bezugsspannung zählt ein Zähler 21 für Ziffern bzw. Stellen hoher Ordnung (im folgenden wird nur noch von "Stellen" gesprochen) die Zahl der Taktimpulse, die vom Taktgenerator 22 abgegeben werden, um Stellen hoher Ordnung des digitalen Ausgangssignals zu liefern, in welches das analoge Eingangssignal umgesetzt ist.

Das digitale Ausgangssignal mit hohen Stellen wird über einen Umschalter 34 einer D/A-Umsetzeinrichtung 24 zur Rückunsetzung in analoge Form zugeführt. Die Differenz zwischen dem rUckumgesetzten Ausgang und dem analogen Eingangssignal, das vom Anschluß 11 über den Verstärker 32 an den Summierverstärker 13 geführt wird,

030031/0873

BAD ORIGINAL

wird erfasst und der Differenzausgang wird über den Umschalter 14 dem Integrator 15 zugeführt, in dem er über eine bestimmte Zeitperiode integriert wird. Danach wird der Umschalter 14 an die Seite der Bezugsspannungsquelle 33 umgeschaltet,und die Bezugsspannung wird vorn Integrator 15 solange integriert, bis dessen Ausgang einen bestimmten Pegel erreicht. Während der Integration der Bezugsspannung v/erden die Taktimpulse des Taktgenerators 22 von dem Zähler 27 für Stellen niedriger Ordnung gezählt, um die Stellen niedriger Ordnung des digitalen Ausgangssignals zu liefern, in welches das analoge Signal umgesetzt ist.

Die Bezugsspannungsquelle 33 ist so aufgebaut, daß sie eine Bezugsspannung von exakt dem gleichen Wert wie eine ideal umgesetzte

analoge Ausgangsspannung liefert, die von der p/A-Umsetzeinrichtung 24 abgegeben wird/ wenn an diese Umsetzeinrichtung ein Bit eines "Eingangssignals angelegt wird. Die Differenz zwischen dem. umgesetzten Ausgang der ümsetzeinrichtung 24 - wenn das Eingangssignal nur ein Bit aufweist - und der Bezugsspannung der Spannungsquelle 33 die das analoge Äquivalent für dieses Bit des digitalen Signals ist, wird durch den Summierverstärker 13 erhalten. Diese Differenz wird durch die Umsetzoperation des Integrators 15 und des !Comparators 18 in ein digitales Signal umgesetzt. Dies bedeutet, daß eine Fehlerkomponente des umgesetzten Ausgangssignals für jedes Bit der Umsetzeinrichtung 24 in ein digitales Signal umgesetzt wird, das als Korrektursignal gehalten wird. Ein derartiges Korrektursignal wird für jedes Bit der Umsetzeinrichtung 24 erhalten und beispielsweise in einem Lese/Schreib-Speicher 35 gespeichert. Die auf diese Weise erhaltenen Korrektursignale werden den Stellen niedriger Ordnung in dem in Digital-

030031/0873

BAD ORIGINAL

form umgesetzten Ausgangssignal des aatJogen Eingar.gbsignals hinzugefügt, wodurch das der bzw. den niedrigen Stellen entsprechende Ausgangssignal korrigiert wird. 3002992

Die in Fig.2 dargestellte Ausführungsforrn' ist derart ausgelegt, daß die vorstehend erwähnte Steuerung durch Verwendung eines sogenannten Mikrocomputers ausführbar ist. Ein Festwertspeicher (ROH) 2i7, in welchem ein Programm für verschiedene Steuerungen gespeichert ist/ ist mit einer Sammelleitung 36 (Bus) verbunden. Das im Festwertspeicher 37 gespeicherte Programm wird von einem zentralen Prozessor 38 gelesen, dekodiert und ausgeführt, um die Schalter 31,14 und 34 zu steuern, ferner die Umkehrung des Ausgangssignals des !Comparators 18 zu erfassen und den Verstärkungsfaktor des Summierverstärkers 13 über die Steuerschaltung 16 zu steuern. Die Zähloperationen der Zähler 21 und 27 werden auf ähnliche V/eise gesteuert. Das geeichte Korrektursignal für die einzelnen Bits der Umsetzeinrichtung 24 ist beispielsweise in dem Lese-/Schreib-Speicher 35 vorab gespeichert und das Korrektursignal wird zur Korrektur der Stellen niedriger Ordnung in dem in Digitalform umgesetzten Ausgangssignal verwendet, das vom Zähler 27 abgegeben wird, so daß ein exakt umgesetztes Ausgangssignal erzeugt wird. Die Zähler 21 und 27 können auch auf solche Weise gebildet sein, daß ein Teil eines Lese-/Schreib-Speichers oder ein Register für allgemeine Verwendung in der zentralen Verarbeitungseinheit 38 verwendet wird. Auf diese Weise entfällt der Taktgenerator 22 und eine Verriegelungsschaltung ist mit der Sammelleitung 36 verbunden, um die Zählerinhalte auszugeben. Die zentrale Verarbeitungseinheit 38 arbeitet aufgrund eines Ausgangssignals des Bezugstaktgenerators 30.

Fig. 3 zeigt spezielle Beispiele entsprechender Teile der-in Fig.2 dargestellten Ausführungsform. In der Umsetzeinrichtung 24 kann die Bezugsspannung -E oder +E beispielsweise durch den Umschalter 34 abhängig von einem h'ullpotential und der Polarität

030031/0873

BAD ORIGINAL

_ 20 -

der Eingangsspannung gewählt werden und die auf diese Weise bestimmte Bezugsspannung wird über eine Pufferschaltung 41 an einenSchaltkreis 42 angelegt, der von einem umzusetzenden Digitalsignal gesteuert wird. Dies bedeutet, daß in der Schalteinrichtung 42 Umschalter S₁ bis S vorgesehen sind,die jeweils den betreffenden Bits des digitalen Eingangssignals entsprechen; diese Schalter S, bis S. sind derart geschaltet, daß sie jeweils an die Masseseite oder die Ausgangsseite der Pufferschaltung 41 abhängig davon geschaltet sind, ob das entsprechende Bit des digitalen Eingangssignals "0" oder "1" ist. Die beweglichen Glieder der Umschalter S. bis S, sind über je-

1 o

weils einen der Widerstände R₁ bis R, an ein Addierglied 43

1 6

angeschlossen.

Der Ausgang des Addierglieds 43 wird als Ausgang der D/A-Umsetzeinrichtung 24 über einen Widerstand 45 an die invertierte Eingangsseite eines Funktionsverstärkers 44 angelegt, welcher den Summierverstärker 13 bildet. An die invertierte Eingangsseite des Funktionsverstärkers 44 wird auch das Ausgangssignal eines Verstärkers 32 über einen Widerstand 4ό angelegt. Der invertierte Eingang und der Ausgang des Funktionsverstärkers 44 sind über eine Serienschaltung aus Widerständen 47 und 48 miteinander verbunden. Parallel zum Widerstand 48 liegt ein Schalter 49, dessen Schließen und Öffnen jeweils eine Abnahme bzw. eine Zunahme des Verstärkungsfaktors des Summierverstärkers 13 hervorruft; durch Steuerung des Schalters 49 auf solche Weise, daß er geöffnet und geschlossen wird, läßt sich der Verstärkungsgrad des Summierverstärkers 13, beispielsweise um das Hundertfache, ändern. Der Umschalter 14 wird selektiv an einen Massekontakt c, einen Kontakt a, b.. oder b₂ geschaltet; dem Kontakt a des Umschalters wird der Ausgang des Addierglieds 43 zugeführt, während dem Kontakt b.. des Umschalters 14

030031/0873

BAD ORIGINAL

die Bezügsspannung -Ξ und dem Kontakt b die Bezugsspannung

-f£ zugeführt werden. Der Schaltarm des Umschalters 14- ist r

über einen Widerstand 72 an den invertierten Eingang eines Funktionsverstärkers 71 im Integrator 15 geschaltet. Ein Integrationskondensator 73 ist zwischen den invertierten Eingang und den Ausgang des Funktionsverstärkers 71 geschaltet, dessen nicht invertierender Eingang über einen Kondensator 74 an Hasse geschaltet ist/ um eine Offsetspannung zu kompensieren. Der Funktionsverstärker 71, der Widerstand 72 und der Kondensator 73 bilden eine Integrationsstufe, deren Ausgang an eine invertierende Puffer-Verstärkungsstufe 76 angelegt wird, deren Ausgang wiederum dem Komparator 18 zugeführt wird. Die Ausgangsseite der Verstärkungsstufe 76 ist über einen normalerweise offenen Schalter an den nicht invertierenden Eingang des Funktionsverstärkers 71 geschaltet. Von dem Augenblick an, in welchem der Schalter 14 an den Kontakt b- oder b geschaltet wird, um die zweite Integrationsperiode zur Integration der Dezugsspannung zu vollenden bis zu dem Augenblick, an welchem der Schalter 14 an den Kontakt a geschaltet v/ird, um die erste Integrationsperiode zur Integration des analogen Eingangssignals über eine bestimmte Zeitperiode einzuleiten, ist der Schalter 14 mit dem Kontakt c verbunden und der Schalter 77 v/ird in einem Ein-Zustand (geschlossener Zustand) gehalten, um dadurch eine Offsetspannung des Funktionsverstärkers 71 im Kondensator 74 aufbauen zu lassen. Am Beginn der ersten Integrationsporiode wird der Schalter 77 geöffnet. Auf diese V/eise wird der Einfluss der Offsetspannung des Funktionsverstärkers 71 beseitigt.

Der Umschalter 31 ist zwischen dem Ausgang des variablen Eingangsdämpfungsglieds 12 und Hasse umschaltbar; darüber hinaus kann der

0 3 0031/0873

■:y\ BAD ORIGINAL

3002392

Umschalter 31 bei der vorliegenden Ausführungsform mit dem Anschluß verbunden werden, an welchem eine Dezugsspannung mit dem gleichen Spannungswert als idealer Ausgang anliegt, der geliefert wird, wenn an ein ausgewähltes Bit der Umsetzeinrichtung 24 ein Eingang angelegt wird. Jeder der Anschlüsse 73,79 und 80 des Umschalters 31, denen jeweils die Bezugsspannung E ,, E „ und

E _ zugeführt vird, kann über den Umschalter 31 an den Eingang ro

des Verstärkers 32 geschaltet werden. Der Verstärker 32 ist ein Puffer zur Erhöhung der Eingangsimpedanz.

Die Bezugsspannungsquelle 33 weist einen Speiseanschluß 51 auf, dem beispielsweise eine positive Spannung zugeführt wird und der über einen Widerstand 52 und eine Zenerdiode 53 an Masse geschaltet ist. Am Verbindungspunkt zwischen dem Widerstand 52 und der Zenerdiode 53 wird eine konstante Spannung abhängig von der Zenerspannung der Zenerdiode 53 erhalten. Die konstante Spannung wird dem nicht invertierten Eingang eines Funktionsverstärkers 54 zugeführt, dessen Ausgangsseite über eine Serienschaltung von Widerständen und 56 an Masse liegt und gleichzeitig ist deren Verbindungspunkt mit dem invertierten Eingang des Funktionsverstärkers 54 verbunden. Der Ausgang des Funktionsverstärkers 54 ist über einen Widerstand 57 an den invertierten Eingang eines Funktionsverstärkers 58 geschaltet. Zwischen dem invertierten Eingang und dem Ausgang des Funktionsverstärkers 58 liegt ein Widerstand 59; der nicht invertierte Eingang des Funktionsverstärkers 58 liegt an Masse. Die Ausgangsseite des Funktionsverstärkers 54 ist über eine Serienschaltung aus Widerständen 61,62 und 63 an Masse geschaltet. Am Ausgang des Funktionsverstärkers 54 liegt die Bezugsspannung E . = +E an, v/ährend an dem Ausgang des Funktionsverstärkers 58 die Bezugsspannung -E abgegeben wird. Die Dezugsspannungen E und

030D31/0873

BAD ORIGiNAL

30029Θ2

E _o werden am Verbindungspunkt der Widerstände 61 und 62 bzw. am Verbindungspunkt der Widerstände 62 und 03 erhalten. Die Bezugsspannungen ergeben sich beispielsweise wie folgt: E , = 10 V;

-E =-10 V; E _o = +2 V; E - = +1 V.
r r2 r3

Die Steuerschaltung 16 hat solchen Aufbau, wie er beispielsweise in Fig. 4 gezeigt ist. Eine EingangsVAusgangs-Adressenwahl wird durch eine Adressenleitung (Adressierleiturig) 36a geschaffen, die von der zentralen Verarbeitungseinheit 33 mit einem Eingangs-/ Ausgangs-Adressendekoder 31 verbunden ist. Entsprechend der Adresse, die an den Adressendekoder 81 angelegt wird, wird eine Eingabe-/ Ausgabe-Einheit aktiviert. Dies bedeutet, daß durch den Ausgang des Adressendekoders 81 beispielsweise eine oder mehrere Verriegelungsschaltungen* 82 bis 86 ausgewählt werden und daß in den ausgewählten Verriegelungsschaltungen Daten verriegelt werden, die über eine Datenleitung 36d von der zentralen Verarbeitungseinheit 38 zu diesem Zeitpunkt vorliegen. Von der Datenleitung 36d werden beispielsweise parallele Daten mit acht Bit in einer Verriegelungsschaltung verriegelt. Das erste bis vierte Bit der Verriegelungsschaltung 82 sind die Steuerdaten für den Schalter 14- und entsprechen jeweils den Kontakten b-, b., α und c des Schalters 14; wenn beispielsweise der Schalter 14 mit dem Kontakt b- verbunden ist, werden die ersten sechs Bits der Verriegelungsschaltung 82 den Wert 1,0,0,0,0,0 haben. In Fig. 3 werden die Schalter 14,31,34 und 42 jeweils üblicherweise durch einen elektronischen Schalter gebildet, der beispielsweise einen Feldeffekttransistor verwendet. Die ersten fünf Bits der Verriegelungsschaltung 83 entsprechen jeweils den Umschaltkontakten des Schalters 31; die ersten drei, das vierte und fünfte Bit der Verriegelungsschaltung entsprechen jeweils den drei Umschaltkontakten des Schalters 34 und den Schaltern 49 und 77; die ersten sechs Bitsder Verriegelungsschaltung 85 entsprechen jeweils den

* = auch als "Auffangschaltung" bezeichnet

D30031/08 7 3

^RAD ORlGfNAL

3002892

₁ bis S, der Schalteinrichtung 4-2. Die Verriegelungsschaltung 8ό ist für einen anderen Eingabe-/Ausgabeteil vorgesehen. Der Ausgang des Komparators 18 v/ird an eine Steuerschaltung 87 zur Unterbrechung angelegt und -wenn sich der Zustand dos Ausgangs des Komparators IS ändert- wird ein Unterbrechungssignal an die zentrale Verarbeitungseinheit 38 angelegt. Bei Erfassung dieser Unterbrechung erzeugt die zentrale Verarbeitungseinheit 33 eine Adresse, die dem Adressendekoder 81 zugeführt wird, dessen Ausgang einem logischen Pufferglied (Schaltpuffer) 88 zu seiner Steuerung zugeführt wird, so daß der Inhalt des Komparators 18 über die Datenleitung 3od an die zentrale Verarbeitungseinheit 38 übertragen wird.

Wenn gemäß Fig. 3 der Ausgang des Summierverstärkers 13 in ein digitales Signal umgesetzt wird, wobei sich der Umschalter 31 in dem Zustand befindet, daß er an die Nasseseite geschaltet ist, wobei die Eingangsschalter S, bis S der Umsetzeinrichtung 24 jeweils an Masseseite geschaltet sind und sich außerdem der Schalter 49 im Aus-Zustand befindet, wird eine Gesamtoffsetspannung der Verstärker 32 und 43 und des Summierverstärkers 13 bei der A/D-Umsetzung von Stellen niedriger Ordnung erhalten. Der umgesetzte Digitalwert der Offsetspannung V ,. wird in einem Speicher 35 gespeichert. In dem beschriebenen Zustand wird dann der Eingang des Verstärkers 32 mit einer vorbestimmten Dezugsspannung beaufschlagt Der Umschalter 31 wird beispielsweise mit einem Anschluß verbunden, dem die Bezugsspannung E _ zugeführt wird und der Ausgang des Summierverstärkers 13 v/ird in ein digitales Signal umgesetzt. Von dem auf diese Weise erhaltenen, umgesetzten Ausgangssignal wird die vorher gespeicherte Offsetspannung V r subtrahiert und die resultierende Differenz wird durch die Bezugsspannung E „ dividiert,

030031/0873 BAD ORIGINAL

*" 25 —

wodurch der Verstürkungsgrad des Summierverstürkers 13 erhalten wird. Der auf diese v/ei so erhaltene Verstorkungsgrad G. wird in dem Speicher 35 gespeichert. Die Umsetzung des Ausgangssignals des Summi erver stärker s 13 in Digitalform wird auf folgende 1,'eise ausgeführt: Zuerst wird der Schalter 14 an den Kontakt α über eine bestimmte Zeitperiocie geschaltet, während welcher dar Ausgang des Sumniierversstärkors 13 vom Integrator 15 integriert v.'ird. Der Ablauf der vorstehend erwähnten Zeitperiode wird durch das Zählen von Taktimpulsen in der zentralen Verarbeituncjseinheit 33 erfasst. In dieser ersten Integrationsperiode wird der Puffer (Gatterpuffer) 88 nach Fig.4 derart gesteuert, daß er den Ausgang des Komparators 18 in der zentralen Verarbeitungseinheit 33 empfängt, so daß in der Verarbeitungseinheit 38 entschieden wird, ob der Ausgang des Komparators auf hohem oder niedrigem Pegel liegt, wodurch die Polarität des Ausgangs des Summierverstärkers 13 erfasst wird. Bei Beendigung der ersten Integrationsperiode wird eine Bezugsspannung mit gegenüber dem Ausgang cles Sumxiiierverstärkers 13 umgekehrter Polarität integriert, wobei der Schalter 14 auf dem Kontakt b» oder b gehalten wird. Gleichzeitig wird die Zähloperation des Zählers 21 oder 27 eingeleitet. Die Zähler 21 und 27 können auch so aufgebaut sein, daß sie einen Teil des Lese-ZSchreib-Speichers 35 verwenden, wie dies vorstehend angegeben ist. Bei Umkehrung des Ausgangs des Komparators 18 v/ird eine Unterbrechung (Unterbrechungssignal) der zentralen Verarbeitungseinheit 38 zugeführt, um die Zähloperation des Zählers zu beenden und der Zählerwert des Zählers repräsentiert zu dieser Zeit den in Digitalform umgesetzten Wert des Ausgangs des Summierverstärkers 13.

Bei der dargestellten Ausführungsform hat die D/A-Umsetzeinrichtung 24 zwei Arten von Gewichten; beispielsweise hat der Schalter S, das Gewicht 1 und die Schalter S₀ bis S das Gewicht 2. Demzufolge

030031/0873

BAD ORIGINAL

30029B2

sind den Widerständen R₀ bis R die gleichen Widerstandsworte

Z. ο

gegeben und deren Widerstandswerte sind so gewühlt, daß sie gleich der Hälfte des Widerstandsverts des Widerstands R, sind.

Die Schalter S bis S werden selektiv entsprechend dem digitalen 1 ο

Eingang gesteuert, der umgesetzt v/erden soll, um ein Analogsignal am Ausgang des Funktionsverstärkers 43 zu liefern. Für jedes Bit des digitalen Eingangssignals der Umsetzeinrichtung 24 wird diese vorher geeicht, um festzustellen, ob das analoge Signal aufgrund des Eingangs nur eines der i3its korrekt ist oder nicht. Um dies auszuführen, v/ird in der Schalteinrichtung 42 nur der Schalter S-/ der dem ersten Bit des digitalen Eingangssignals entspricht, an die Seite des Verstärkers 41 geschaltet; der Schalter 34 ist an die Seite des Anschlusses der Bezugsspannung E geschaltet und der Umschalter 31 ist an die Seite eines Anschlusses 80 für die Bezugsspannung +E _ gelegt, wobei der Schalter 49 den Aus-Zu-

xo

stand annimmt. Der vom Summierverstärker 13 verfügbare Ausgang zu diesem Zeitpunkt v.ärd in Digitalform umgesetzt. Wenn die Umsetzeinrichtung 24 ^im Idealfall einen exakten Wert

abgibt und wenn keine Offsetspannung in irgendeinem der Teile auftritt, dann ist der Ausgang des Summierverstärkers 13 gleich Null; dies bedeutet, daß der Ausgang der Umsetzeinrichtung 24 gleich E _ ist. Wenn jedoch der umgesetzte Ausgang der D/A-Um-

TO

setzeinrichtung geringfügig vom exakten Viert E _ abweicht, wird ein Fehler des umgesetzten Ausgangssignals, welcher dem ersten Bit entspricht, in Digitalform umgesetzt, und im Speicher 35 als V. gespeichert · Von diesem Wert V- wird der vorstehend erwähnte Offsetwert V _ subtrahiert und die Differenz wird durch

of

den Verstärkungsfaktor G geteilt, der gemäß vorstehender Erläuterung erhalten wird. Das Ergebnis der Teilung,

V₁ _ V_of

^Gl

liefert einen Fehler im Hinblick auf einen Idealwert im Ausgangssignal der Umsetzeinrichtung 24, wenn der Eingang zur Schaltein-

030031/0873

BAD ORIGINAL

3002392

richtung 42 nur mit dem Schalter S verbunden ist. Dieser Fehler kann in dem Speicher 35 gespeichert werden. Ein Wert V , ? sich durch Subtraktion des Fehlers von der Bezugsspannuncj E _

ergibt, repräsentiert das analoge Ausgangssignal der Umsetzeinrichtung 24, wenn aujgrund des Eingangssignals nur der Schalter S₁ der Schalteinrichtung 4 2 eingeschaltet ist; dieser Wert kann auch in dem Speicher 35 gespeichert werden.

Auf ähnliche Weise wird die Fehlerermittlung in dem Zustand ausgeführt, daß nur der Schalter S„ der digitalen Eingangsschalteinrichtung 42, welcher dem zweiten Bit entspricht, an die Seite des Puffers 41 geschaltet ist, während durch den Schalter 31 der Anschluß 79 für die Bezugsspannung E „ an den Verstärker 32 geschaltet ist und daß der Schalter 49 im Aus-Zustand (geöffnet) gehalten wird. Durch diese Operation wird ein in digitale Form umgesetztes Ausgangssignal V„ für den Fehler in dem Ausgangssignal der

Umsetzeinrichtung 24 erhalten, wenn das Eingangssignal nur zur Einschaltung des Schalters S~ führt. Die gleiche Operation wird für alle übrigen Schalter S bis S_ß ausgeführt/ diese Schalter werden nämlich einzeln an die Seite des Puffers 4-1 gelegt und die Differenzen zwischen den entsprechenden Ausgängen der Umsetzeinrichtung 24 und der Bezugsspannung E _o werden in Digitalwerte umgesetzt und dann werden die in Digitalwerte umgesetzten V/er te V₀ bis V für deren Fehler

ο 6

erhalten und in dem Speicher 35 gespeichert. Auch in diesem Fall ist es möglich, die Werte V „ bis V zu berechnen, die die ent-

a3 ao

sprechenden Ausgänge der Um.setzeinrichtung 24 darstellen und diese V/erte im Speicher 35 zu speichern. Auf diese Weise werden Korrektursignale vorher erhalten und für das umgesetzte Ausgangssignal be-'nutzt, das durch die A/D-Umsetzung der Stellen niedriger Ordnung des analogen Eingangssignals E erzeugt wird und gleichzeitig

030031/0873

'■uv BAD ORIGINAL

3002882

werden diese Korrektursignale zur Korrektur der Offsetspannung verwendet. Somit kann ein exakt umgesetztes Ausgangssignal erhalten v/erden·

Der'Ausgang des Summierverstärkers 13 wird in einen Digitalv/ert V, umgesetzt, wobei der Schalter 31 auf der Seite zum variablen Dämpfungsglied 12 gehalten wird und die Schalter S, bis S an Masse liegen, während der Schalter 49 geschlossen ist. Der Wert

V entspricht den Stellen des digitalen Ausgangssignals mit hoher h

Ordnung, welches aus dem analogen Eingangssignal umgesetzt wurde. Dies bedeutet, OaB der Digitalwert V, mit dem analogen Eingangssignal übereinstimmt, wenn der Verstärkungsfaktor G~ des Summierverstärkers 13 zum Zeitpunkt des geschlossenen Zustands des Schalters 49 gleich 1 ist und wenn die Offsetspannung V. des Summierverstärkers 13 (einschließlich der Offsetspannung der vorgeschalteten Stufe) gleich Null ist. Dieser Digitalwert V_h wird durch die Umsetzeinrichtung 24 in ein Analogsignal umgesetzt. Wenn der Verstärkungsfaktor G₀ des Summierverstärkers 13 nicht gleich 1 ist und die Offsetspannung V_f schwankt,v/erden diese Werte für ihre Korrektur gemessen. Durch Umsetzen des Ausgangs des Summierverstärkers 13 in einen Digitalv/ert bei geerdetem Schalter 31, wobei auch die Schalter S₁ bis S geerdet sind und

ι o

der Schalter 49 geschlossen gehalten wird, wird der Offsetwert

V erhalten, der in dem Speicher 35 gespeichert ist. Der Ausgang

des Summierverstärkers 13 wird in einen Digitalwert in dem Zustand umgesetzt, in welchem der Schalter 31 mit dem Kontakt 7S verbunden ist, dem die Bezugsspannung E „ zugeführt wird; die

Schalter S₁ bis S sind jeweils an Hasse geschaltet und der 16

Schalter 49 ist geschlossen. Von diesem Digitalv/ert v/ird die Offsetspannung V- subtrahiert, die vorher erhalten wurde und die Differenz wird durch die Bezugsspannung E ₁ geteilt, so daß der Verstärkungsfaktor G₀ erhalten wird, der im Speicher 35 gespeichert

030031/0873

BAD ORIGINAL

.. 29 -

3002392

V_n- V_f
Durch Berechnung des Wertes "—Π3Τ°""~ aus den auf diese i.'eise erhaltenen Vierten V. ^{uncJ G} _? sowie dem ersten DicjiLa.lv/ert V. / der durch Umsetzung aus dem analogen Eingangssignal erhalten wird, ergibt sich ein Ausgangssignal E, mit einer Stelle hoher Ordnung des in Digitalform umgesetzten Ausgangs dos analogen Eingangssignals, so daß der Verstärkungsfaktor und die Offsetspannung des Summierverstärkers 13 korrigiert sind. Dieses Ausgangssignal E, wird von der Umsetzeinrichtung 24 in Analogform umgesetzt und außerdem v/ird die Differenz zwischen dem analogen Ausgang und dem analogen Eingangssignal in Digitalform umgesetzt. Dies bedeutet, daß bei an die Ausgangsseite des Dämpfungsglieds geschaltetem Schalter 31 der Schalter 34 an die Seite der Bezugsspannung mit gleicher Polarität wie das analoge Eingangssignal am Anschluß 11 geschaltet ist; die Schalter S. bis S werden jeweils durch das vorerwähnte Ausgangssignal mit hoher Stelle bezeichnet, um entweder mit der Pufferschaltung 41 oder mit Masse verbunden zu v/erden, wobei der Schalter 49 geöffnet wird/ der Ausgang des Summierverstärkers 13 wird in einen Digitalwert umgesetzt. Wird der Digitalwert durch V₁ dargestellt, dann wird V₁ _ V_of ^Χ

aus der Offsetspannung V - ^uncJ dem Verstärkungsfaktor G CTj ' "~ of

berechnet, die vorher erhalten wurden. Darüber hinaus v/ird die

V. - V r
Summe der Fehler , ^x_ ,°* (mit i = 1,2, ... 6) für jene der Schalter S- bis S · berechnet, die an die Seite der Pufferschaltung 41 geschaltet sind, wenn der Ausgang E der Stelle hoher Ordnung durch die Uiiisetzeinrichtung 24 umgesetzt wurde. Das

Vi - V r
berechnete Ergebnis wird zu . hinzuaddiert, um diesen

Gi
.Wert zu korrigieren und als trgebnis v/ird ein Ausgang E mit einer Stelle niedriger Ordnung des in Digitalform umgesetzten Ausgangssignals des analogen Eingangssignals erhalten. Wenn demzufolge der

030031/0873

BAD ORIGINAL

3002892

^Vi - ^Vof
Fehler als ^ im Speicher 35 gespeichert ist, ist die

folgende Berechnung einfach. Wie vorstehend beschrieben ist, werden in dem Fall, in dem die Werte V _] bis V^ in dem Speicher 35 vorab gespeichert werden, die Iverte V ^ bis V für diejenigen der Schalter S, bis S , die an eier Seite der Pufferschaltung 41

I 6
bei der Umsetzung des Ausgangs E, mit einer Stelle hoher Ordnung durch die

Unisetzeinrichtung 24 liegen, addiert,und der addierte Viert wird

V₁ _ V_nf

mit ^OT addiert, der durch den in Digitalform umgesetzten

Wert t. + E des analogen Eingangssignals erhalten wird, h 1

Gemäß der vorstehenden Beschreibung wird erfindungsgemäß eine Bezugsspannung für jedes Gewicht, d.h. Stellenwert der Umsetzeinrichtung 24 vorbereitet und vor der Umsetzoperation wird ein Fehler in der Umsetzeinrichtung 24 unter Verwendung des Bezugswert berechnet und dann wird der Fehler gespeichert und während der Operation als Korrektursignal verwendet,um das tatsächlich umgesetzte Ausgangssignal zu korrigieren, wodurch eine Umsetzung mit hoher Genauigkeit erreichbar ist. In einem derartigen Fall müssen die Werte der Widerstände R. bis R der Umsetzeinrichtung 24 und der Widerstandswert des Rückkopplungswiderstands R nicht auf bestimmte Werte mit hoher Genauigkeit vorgewählt werden und es besteht keine Notwendigkeit, Widerstände mit besonders hoher Stabilität vorzusehen. In der Bezugsspannungsquelle 33 müssen die Widerstände 55 bis 57_f59 und 61 bis 63 jeweils hohe Genauigkeit und stabile Widerstandswerte haben, während die Widerstände mit Ausnahme der Widerstände 61 bis 63 vorgesehen sind, um die Bezugsspannungen +E und -E zu liefern, die in der A/D-Umsetzung verwendet werden; demzufolge müssen nur die drei Widerstände 61 bis 63 Widerstandswerte mit hoher Genauigkeit und Stabilität haben. Im Vergleich zum Stand der Technik, bei dem die Widerstände der Umsetzeinrichtung sehr genau sein müssen, reduziert vorliegende Erfindung die Zahl der Widerstände, die Vierte

030031/0873

BAD ORIGINAL

mit hoher Genauigkeit und Stabilität haben sollen. Demzufolge ist die Zahl der Operationen zur Eichung auf solche Widerstandswerte mit hoher Genauigkeit klein und außerdem kann der A/D-Uinsetzer insgesamt mit niedrigen Kosten hergestellt werden.

Bei der dargestellten Ausführungsform sind die ßezugsspannungen

£ und E für die zugehörigen Stellenwerte der Umsetzeinrichtung r2 r3

24 notwendig, um das Korrektursignal zu erhalten, jedoch wird bevorzugt die Zahl der Bezugsspannungen reduziert. In Fig.3 wird die p/A-Umsetzung durch Verwendung von nur zwei Arten von Stellenwerten ausgeführt, d.h. mit 1 und 2. In dieser Hinsicht unterscheidet sich das digitale Eingangssignal der D/A-Umsetzeinrichtung vom digitalen Ausgangssignal der üblichen A/D-Umsetzung in Bitkonfiguration, d.h. in dem Stellenwert jedes Bits und der Zahl der Bits/ in diesem Fall wird jedoch eine Koordinaten-Indextabelle vorbereitet und durch das umgesetzte Digitalsignal V, oder E. mit einer Stelle hoher Ordnung überprüft; durch den Ausgang der Indextabelle werden

die Schalter S, bis S, der Umsetzeinrichtung 24 gesteuert. Diese ι ό

Operation kann auf einfache Weise erreicht werden. Die Umsetzeinrichtung 24 ist nicht auf die Art beschränkt, welche die in Fig.3 gezeigten Stellenwerte hat, sondern es kann auch jede andere Art von Umsetzeinrichtung verwendet werden, die Stellenwerte von beispielsweise 1,2,4,8 usw. hat.

Im Falle einer periodischen Abtastung des analogen Eingangssignals und der Umsetzung der abgetasteten Werte in Digitalsignale kann die Messung des Verstärkungsgrades und die Messung zum Erhalt des Korrektursignals für einen der Schalter der D/A-Umsetzeinrichtung für jede Umsetzung ausgeführt werden, wenn eine der vorerwähnten Offsetspannungsmessungen ausgeführt wird; falls die zu messenden Werte sequentiell für jede Umsetzung geändert v/erden, dann werden

030031/087 3

BAD ORIGINAL

sie jeweils nach mehreren Sekunden gemessen. VJenn eine Änderung des Widerstandswertes nach mehreren Sekunden sehr klein ist, findet eine A/D-Umsetzung mit hoher Genauigkeit statt. Die Änderung des Widerstandswerfe nach mehreren Sekunden ist vernachlässighar, auch wenn ein sehr billiger Widerstand verwendet wird, so daß ein A/D-umgesetzter Ausgang hoher Genauigkeit jederzeit erhalten werden kann. Es besteht keine Notwendigkeit/ Widerstände zu verwenden, die eine stabile Operation ermöglichen.

Wenn die Verstärkungsfaktoren G₁ und G nicht stark schwanken und vorbekannt sind, kann ihre Messung entfallen. Wenn die Offsetspannungswerte V r ^u"d V ausreichend klein sind, oder wenn diese Werte bekannt sind oder wenn ihre Drift ausreichend klein ist,kann auch die Messung dieser Vierte entfallen. Bei der in Fig.3 dargestellten Ausführungsforrn ist es möglich, den Addierer 43 wegzulassen und den Anschlußpunkt rait dem Verbindungspunkt zwischen den Widerständen 46 und 47 zu verbinden. Die Bezugsspannung, die vom Schalter 34 ausgewählt wird, hat in diesem Fall entgegengesetzte Polarität zum analogen Eingangssignal. Bei dieser Ausführungsforrn wird ein A/D-Umsetzer vom Integrationstyp verwendet, um den Ausgang an der Stelle mit hoher Ordnung in Digitalform zu erhalten,· da jedoch die Genauigkeit der Umsetzung nicht so groß sein muß und etwa drei Stellen ausreichen, ist es auch möglich, die Umsetzoperation insgesamt durch Verv/endung einer A/D-Umsetzeinrichtung zu reduzieren.

Fig. 5 zeigt eine Ausführungsform, bei der eine A/D-Umsetzeinrichtung 91 mit dem Ausgang des Summierverstärkers 13 verbunden ist. Der Ausgang des Summierverstärkers ist mit einem Eingang der

Komparatoren C- bis C verbunden. Ein Anschluß 92, dem eine ßezugsi η

030031/0873

BAD ORIGINAL

spannung E zugeführt wird, ist über eine Serienschaitung aus (n+1)-Widerständen 93 mit dem gleichen Widorstandsuert an Masse geschaltet. Signale in Form von geteilten Spannungen, die an den Verbindungspunkten der Widerstände 93 erzeugt werden, v/erden jeweils an den anderen Eingang der Komparatoren C bis C angelegt* Die Ausgänge der Komparatoren C₁ bis C werden einem Kodierer 94 zugeführt. Wenn ein Verriegelungsbefehl dem Kodierer 94 von der Steuerschaltung Io über einen . „ischluß 95 zugeführt wird, wird ein kodiertes Digitalsignal, das dem Eingangssignal zu diesen Zeitpunkt entspricht, im Kodierer 94 gesperrt und dieses Digitalsignal wird über den Ausgangsanschluß 9ό und die Steuerschaltung 16 der Verarbeitungseinheit 38 zugeführt/ in welcher es als V, verwendet wird. Da die A/D-Umsetzeinrichtung 91 eine Umsetzoperation mit hoher Geschwindigkeit zuläßt, kann die gesamte Operation zur Umsetzung des analogen Eingangssignals in Digitalform auch mit hoher Geschwindigkeit durchgeführt werden.

03 00 31/0873

BAD ORIGINAL

Leerseite

Claims

BLUWSACH - V-JESUK - BERGEN - KRAMER ZWIRNEP · HOr-ΊΜΆΗΝ PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN ** ft D2 Q 9 Poientconsuit RadeckeslraBe 43 8000 München 60 Telefon (039) 833603/833604 Telex 05-212313 Telegramme Palen'.coriSL'li Paleniconsult Sönnenbergor StreSo 43 62C0 Wiesbaden Telefon (06121) 562943/561993 Telex 04-186237 Telegramme Paienicontult TAKEDA RIKEN KOGYO KABUSHIKI KAISHA Sk 32-1, Asahi-cho, 1-chome., Nerima-kU/ Tokyo, Japan Patentansprüche

1. Analog/Digital-Umsetzer, umfassend eine erste A/D-Umsetzeinrichtung zur Umsetzung eines analogen Eingangssignals in ein erstes digitales Zwischensignal, das die Stelle bzw. Stellen hohen Stellenwerts des zu ermittelnden digitalen Signals enthält,- eine D/A-Umsetzeinrichtung zur Rückumsetzung des ersten Zwischensignals in ein analoges Zwischensignal·/ durch eine Differenzstufe zur Bildung der Differenz zwischen dem analogen Zwischensignal und dem analogen Eingangssignal und Erzeugung eines entsprechenden Differenzsignals, und eine zweite A/D-Umsetzeinrichtung zur Umsetzung des verstärkten Differenzsignals in ein zweites digitales Zwischensignal, das die Stellen niedrigen Stellenwerts des zu ermittelnden digitalen Signals enthält, gekennzeichnet

030031/0873

durch einen PrüfSignalgeber (16, 37, 38) zur Erzeugung eines Prüfsignals/ durch das die Stufen der D/A-Umsetzeinrichtung (24) _r von denen jede einem Bit eines umzusetzenden digitalen Signals zugeordnet ist, einzeln einschal tbar sind₇ durch eine Bezugsspannungsquelle (33) zur Lieferung wenigstens einer Bezugsspannung (Epp, E„~) die der bei Einschalten einer einzigen entsprechenden Stufe der D/A-Umsetzeinrichtung bei fehlerloser D/A-ümsetzung zu erwartenden Ausgangsspannung entspricht, durch eine Einrichtung (16_r 35, 37, 38) zum Umsetzen der für jede Stufe der D/A-Umsetzeinrichtung (24) ermittelten Differenz zwischen der jeweiligen tatsächlichen Ausgangsspannung der D/A-ümsetzeinrichtung (24) und der entsprechenden Bezugsspannung mittels der zweiten A/D-Umsetzeinrichtung (15, 16, 18, 37, 38, 21, 22) in ein digitales Fehlersignal, und durch eine Recheneinheit (38) zur Ausführung einer Korrekturrechung an dem zweiten digitalen Zwischensignal auf der Grundlage des Fehlersignals.

2. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß eine Speichereinrichtung (35) zur Speicherung des Ergebnisses der Teilung des Fehlersignals durch den Verstärkungsfaktor der Verstärkungseinheit (32, 13) vorgesehen ist, und daß die korrigierende Recheneinheit die Korrekturberechnungen für das zweite digitale Zwischensignal durch Addition des ge-

030031/0873

speicherten Fehlersignals entsprechend denjenigen Stufen der D/A-Umsetzeinrichtung (24)_; die an der D/A-Umsetzung

des ersten digitalen Zwischensignals beteiligt sind, ausführt.

3. Umsetzer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Einrichtung (31/ 33) vorgesehen ist zum Anlegen einer vorbekannten Spannung an die Verstarkungseinheit (13, 32), zum Umsetzen des Ausgangssignals der Verstarkungseinheit in einen Digitalwert durch die zweite A/D-Umsetzeinrichtung und zur Teilung des umgesetzten Ausgangssignals durch die vorbekannte Spannung um den Verstärkungsgrad (G₁) der Verstärkungseinheit 13, 32) zu bestimmen.

4. Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Einrichtung zur Teilung des Fehlersignals durch den Verstärkungsgrad der Verstärkungseinheit (13) und zur Speicherung der Differenz zwischen dem Divisionsergebnis und dem entsprechenden Bezugsspannungswert für jede Stufe der D/A-Umsetzeinrichtung (24) vorgesehen ist, und daß die Recheneinheit (38) zur Teilung des zweiten digitalen Zwischensignals durch den Verstärkungsgrad der Verstärkungseinheit (13) und Addition des Divisionsergebnisses zur Summe der gespeicherten Werte in der Speichereinheit (35) entsprechend den Stufen der D/A-Umsetzeinrichtung, die an der D/A-Umsetzung des ersten digitalen Zwischensig-

030031/0873

nals beteiligt sind, vorgesehen ist, um dadurch einen endgültigen,- umgesetzten Wert zu erhalten.

5. Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet/ daß eine Speichereinheit (35) zur Subtraktion einer Offsetspannung, welche die Offsetspannung der Verstärkungseinheit (13) enthält, vom Fehlersignal sowie zur Speicherung eines Wertes_r der durch Division des Subtraktionsergebnisses durch den Verstärkungsgrad der Verstärkungseinheit (13) erhalten wird, vorgesehen ist, und daß die Recheneinheit (38) derart angeordnet ist, daß sie den in der Speichereinheit (35) gespeicherten Wert benutzt.

6. Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Speichereinheit (35) zur Subtraktion der Offsetspannung, die die Offsetspannung der Verstärkungseinheit (13) beinhaltet, von dem Fehlersignal sowie zur Teilung des Subtraktionsergebnisses durch den Verstärkungsgrad der Verstärkungseinheit (13) und zur Speicherung eines durch die Subtraktion des Divisionsergebnisses von der entsprechenden Bezugsspannung erhaltenen Wertes vorgesehen ist, und daß die Recheneinheit (31) die Offsetspannung von dem zweiten digitalen Zwischensignal subtrahiert , das Subtraktionsergebnis durch den Verstärkungsgrad der Ver-

030031/0873

Stärkungseinheit (13) dividiert, und das Divisionsergebnis zu der Summe der gespeicherten Werte der Speichereinheit '(35) entsprechend den Stufen der D/A-Umsetzeinrichtung (24), die an der D/A-Umsetzung des ersten digitalen Zwischensignals beteiligt sind, addiert, um dadurch einen endgültigen, umgesetzten Wert zu erhalten.

7. Umsetzer nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erste und zweite A/D-Umsetzeinrichtung durch einen gemeinsamen A/D-Umsetzer vom Integrationstyp gebildet sind.

8. Umsetzer nach wenigstens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste A/D-Umsetzeinrichtung durch eine A/D-Umsetzeinrichtung vom Vergleichstyp gebildet wird, während die zweite A/D-Umsetzeinrichtung durch eine A/D-Umsetzeinrichtung vom Integrationstyp gebildet ist.

9. Umsetzer nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Steuereinrichtung (16) ein Mikrocomputer ist und die Berechnung der Recheneinheit (38) ausführt.

10. Analog/Digital-Umsetz-er, der ein analoges Eingangssignal

030031/0873

3002382

mit einer ersten A/D-Umsetzeinrichtung in ein digitales Signal umsetzt, um eine Stelle oder Stellen hoher Wertigkeit zu erhalten, bei dem das digitale Signal der Stellen hoher Wertigkeit von einer D/A-ümsetzeinrichtung in ein Signal analoger Form rückgewandelt wird, bei dem die Differenz zwischen dem in analoge Form rückgewandelten Signal und dem analogen Eingangssignal mittels einer Verstärkungseinheit gebildet wird, und bei dem das verstärkte Ausgangssignal mittels einer zweiten A/D-Umsetzeinrichtung in ein digitales Signal umgesetzt wird, das der Stelle oder den Stellen, niedriger Wertigkeit entspricht, gekennzeichnet durch eine Bezugsspannungsquelle (33) zur Lieferung einer Bezugs spannung (E „₇ E ,.) für das umgesetzte Ausgangssignal, das von der D/A-Umsetzeinrichtung (24) verfügbar ist₇ wenn nur eines von deren Bits mit einem Eingangssignal beaufschlagt wird_r durch eine Einrichtung (16, 35, 37, 38) zum Umsetzen der Differenz zwischen dem von der D/A-Umsetzeinrichtung (24) dann gelieferten Ausgangssignal, wenn diese für jedes Bit mit einem Eingangssignal beaufschlagt wird, und der entsprechenden Bezugsspannung der Bezugs-.Spannungsquelle (33) in ein digitales Signal mittels der zweiten A/D-Umsetzeinrichtung zur Lieferung eines Fehlersignals und durch eine Recheneinheit (38) zur Ausführung einer Korrekturrechnung für das den Stellen niedriger Wertigkeit entsprechende Ausgangssignal durch das Fehlersignal.

030031/0873