DE2737583C2 - - Google Patents

Description

Die Erfindung betrifft eine Anordnung zur automatischen Monotoniefehlererkennung bei der Analog/Digital-Umsetzung, wie sie aus Electronic Design 1974, Nr. 7, vom 1. April, S. 64-69, bekannt ist und weiter unten erläutert wird.

Eine der schwierigsten und wichtigsten Notwendigkeiten bei der Analog/Digital-Umsetzung ist die Prüfung und Überwachung der geforderten Kennwerte. Hierzu gibt es eine Fülle von mehr oder weniger umständlichen Meßverfahren, deren Schaltungen - in der Regel aus Aufwandsgründen - nicht geeignet sind, sie in ein Gerät "A/D-Umsetzer" zu integrieren.

Außer der Auflösung, Genauigkeit und Umsetzgeschwindigkeit sind für A/D-Umsetzung noch weitere statische als auch dynamische Kenngrößen von Bedeutung. Für die technisch leicht durchführbare bekannte Rampenführung eignen sich vor allem diejenigen statischen Kennwerte, die die gesamte Kennlinie über den Aussteuerbereich beschreiben. Damit ist es möglich, die Linearität zu erfassen, die sich in drei weitere Parameter, die absolute Linearität, die differentielle Linearität und die Monotonie aufgliedert.

Wohl die schwerwiegendste Abweichung bei der Linearitätsmessung stellt die Nichtmonotonie innerhalb bestimmter Kennlinienabschnitte dar. In Fig. 6 ist eine Original- Rampe mit Knick wiedergegeben, aus der die Monotonie bzw. Nichtmonotonie anhand einer geknickten, A/D-gewandelten Testrampe zu erkennen ist. Die Nichtmonotonie führt zu den sogenannten "Missing-Codes-Fehlern" der A/D-Umsetzung. Durch diese Fehler wird die gewandelte Information erheblich verfälscht, d. h., dem Nutzsignalspektrum wird ein starkes Klirrspektrum überlagert.

Erfahrungsgemäß kommen solche gravierenden Fehler bei komplexen ADU-Systemen häufig durch den Ausfall eines Kennlinienelementes, z. B. Komparators, oder durch weggedriftete Verstärkungs- und Offseteinstellungen einzelner Wandlungsteilbereiche zustande.

Aus der eingangs genannten Druckschrift ist es bekannt, A/D-Umsetzer mittels analoger Testrampen zu testen. Der Testrampengenerator besteht aus einem digitalen Zähler von höherer Bitauflösung als der zu testende Umsetzer und einem nachgeschalteten D/A-Umsetzer. Das über den zu testenden A/D-Umsetzer gelaufene Testrampensignal wird wieder D/A-gewandelt, mit dem direkt vom Generatorausgang abgenommenen Testrampensignal verglichen und auf einem Oszillographen dargestellt.

Aus Electronic Design 1975, Nr. 25, vom 6. Dezember, Seiten 86-88, ist es ferner bekannt, den Test von A/D- Umsetzern zu automatisieren und mit den Mitteln der Computertechnik auszuwerten, was eine geeignete Ablaufsteuerung bedingt.

Die Aufgabe der Erfindung besteht darin, eine Anordnung der eingangs genannten Art anzugeben, die mit geringem Schaltungsaufwand eine wiederholte Monotoniefehlererkennung während des Betriebs erlaubt. Die Aufgabe wird nach der Erfindung durch die in den Patentansprüchen angegebenen Maßnahmen gelöst.

In der Fig. 1 ist das Prinzipschaltbild der erfindungsgemäßen Monotoniefehlererkennung dargestellt. Ein Analog/ Digital-Umsetzer 1, der eine Ablaufsteuerung 2 enthält, auf welche die Betriebszustände gegeben werden, besitzt einen Eingang 3, über den das Betriebssignal eingegeben wird. Über ein Relais 4 gelangt entweder das Betriebssignal oder ein Testsignal von einem Präzisionsrampengenerator 5 in den Analog/Digital-Umsetzer 1. Von der Ablaufsteuerung werden in den Präzisionsrampengenerator Start- und Stopsignale gegeben. Außerdem wird von der Ablaufsteuerung eine Zeitbasis t _o auf einen Monotoniefehlerauswerteteil 6 gegeben. Dieser Monotoniefehlerauswerteteil 6 ist programmierbar. Vom Ausgang des Analog/ Digital-Umsetzers 1 wird das Parallel-Wort eines gewandelten Betriebssignals auf seinen Ausgang 7 bzw. das gewandelte Test-Wort auf den Monotoniefehlerauswerteteil gegeben. Vom Ausgang 8 des Monotoniefehlerauswerteteils 6 wird der ermittelte Monotoniefehler zu einer Anzeige bzw. zu einem Rechner geführt. Die erfindungswesentlichen Teile sind also der Präzisionsrampengenerator 5, die Ablaufsteuerung 2 und das Monotoniefehlerauswerteteil 6.

In Fig. 2 ist ein Ausführungsbeispiel des Präzisionsrampengenerators 5 dargestellt. Der Präzisionsrampengenerator 5 besteht aus einem löschbaren Synchronzähler 9, auf den ein Zähltakt T _z und ein Löschtakt T _cl gegeben werden. Mit dem Synchronzähler 9 ist ein Präzisions-Digital/ Analog-Umsetzer 10 verbunden, auf den die digitale Rampe gegeben wird. Von ihm wird die analoge Treppenfunktion auf einen speziellen Abtasthaltekreis 11 gegeben, der im weiteren als "Deglitcher" bezeichnet wird. Diesem wird ein Abtasttakt T _ab eingegeben. Der Begriff "Deglitcher" ist aus der angelsächsischen Literatur bekannt. Er bedeutet, daß Überschwinger ("Spikes") in der Testrampe am Ausgang des Digital/Analog-Umsetzers 10 herausgefiltert werden, indem mit dem Abtasttakt T _ab die Testrampe z. B. in der Mitte der Rampenstufen abgefragt wird. Über einen Tiefpaßfilter 12 wird die Testrampe dem zu prüfenden Analog/ Digital-Umsetzer 1 zugeleitet.

In Fig. 3 ist ein Ausführungsbeispiel des Monotoniefehlerauswerteteils 6 dargestellt. Es besteht aus einem Speicher- und Rechenteil 13 und einem statistischen Auswerteteil 14. Im Speicher- und Rechenteil 13 sind enthalten: ein Register 15, ein Summierer 16 und ein Dual-Gray-Codewandler 17. Auf das Register 15 wird ein Registertakt T _R gegeben. Das Wort X _n vom Analog/Digital- Umsetzer 1 wird einmal direkt auf den Summierer 16 und einmal über das Register 15 auf den Summierer 16 gegeben. Vom Register 15 gelangt es in der Form X _n-1 auf den Summierer 16, der es in der Form Y _n auf den Dual-Gray- Codewandler 17 gibt. Von diesem werden auswählbare, d. h. programmierbare Gray-Codestellen 18 abgenommen, von denen das Wort in der Form Y _n * auf den statistischen Auswerteteil 14 gegeben wird. Im statistischen Auswerteteil 14 ist ein digitaler Integrator 19 enthalten, auf den ein Zähltakt T _z geleitet wird. Mit dem Ausgang des digitalen Integrators 19 ist eine Schwelle 20 verbunden. Die Schwelle 20 ist frei programmierbar. Von ihr wird der Monotoniefehler der Anzeige bzw. einem Rechner zugeleitet.

In Fig. 4 ist der Dual-Gray-Codewandler 17 mit seinen Gattern 21 dargestellt.

In Fig. 5 ist ein Ausführungsbeispiel für den digitalen Integrator 19 angegeben. Als Beispiel ist eine 8-Bit- Integration dargestellt. Außerdem ist in dem Ausführungsbeispiel die programmierbare Schwelle 20 enthalten. Der digitale Integrator enthält frei programmierbare 4-Bit- Zähler 22 und 23. Die programmierbaren 4-Bit-Zähler 22 und 23 sind mit einem 16poligen Digitalschalter 24 verbunden. Von der ausgewählten Gray-Codestelle g _i wird der Zähltakt auf die programmierbaren 4-Bit-Zähler gegeben. Der Ausgang 25 des 4-Bit-Zählers 23 ist mit der Anzeige bzw. dem Rechner verbunden. Bei einem Überlauf erfolgt über ein Gatter 26, auf das auch die Zeitbasis t _o über den Eingang 27 gegeben wird, die Zurücksetzung des Integrators.

Die erfindungsgemäße Prüfanordnung arbeitet im einzelnen wie folgt:

Für die Monotonieprüfung, Fig. 1, werden nach Fig. 6 besondere Testsignale, eine oder mehrere lineare Rampen mit einer bestimmten Anstiegs- bzw. Abfallrate benötigt. Diese Anstiegsrate wird so gewählt, daß der Wert x _n des n-ten ADU-Ausgabewortes sich maximal zulässig nur um ein ADU-Inkrement q (LSB) bezüglich des vorangegangenen Wertes x _n-1 ändern darf. Mit q=Δ X _max · 2^-N , wobei X _max =/E _max -E _min /der volle Aussteuerbereich und N die Bitzahl (Auflösung) des ADUs darstellen, lautet damit die Bedingung für die Testrampen in Abhängigkeit der Umsetzrate f _Um :

Die Umsetzrate f _Um muß dabei keineswegs dem Kehrwert der A/D-Umsetzzeit T _Um entsprechen. Bei ADUs mit k-facher Zwischenspeicherung beträgt sie z. B.:

Außer dieser Zeitbedingung für die Testrampen unterliegen sie noch einer Amplitudenbedingung. Um den gesamten Kennlinienbereich auf Monotonie überwachen zu können, sollte die Amplitude der Rampe den vollen Aussteuerbereich des ADUs abdecken. Dieses im Präzisions-Rampen-Generator, Fig. 1 und 2, erzeugte Signal wird an den zu prüfenden A/D- Umsetzer 1 geliefert, dort gewandelt, um dann als digitale Information dem Monotoniefehlerauswerteteil 6, Fig. 3, zugeführt zu werden. Dabei übernimmt die Ablaufsteuerung 2 des ADUs die Synchronisation des Prüfablaufs.

Der Auswerteteil der automatischen Monotoniefehlererkennung hat nun die Aufgabe festzustellen, in welchem Umfang sich der Wert des Rampenwortes x _n vom Wert des vorangegangenen Rampenwortes x _n-1 unterscheidet. Dabei interessiert das Vorzeichen der Abweichung nicht, sondern nur der Betrag. Dazu wird im Register 15 das vorangegangene Signal x _n-1 einen Umsetztakt lang abgespeichert, um dann vom Signal x _n im Summierer 16 subtrahiert zu werden. Ist der Unterschied

Y _n = / x _n - x _n-1 / <q,

so bedeutet das, daß bereits ein Monotoniefehler mit der Größe Z _n =Y _n -q vorliegt.

Da nun in der Regel bei der Subtraktion das Ergebnis sowohl positive als auch negative Werte annehmen kann, ist ein direkter Vergleich mit einer nachfolgenden Schwelle 20 nicht möglich. Diese Schwierigkeit wird dadurch umgangen, indem das Substraktionsergebnis Y _n mittels eines Codeumsetzers, Fig. 4, vom Dualcode Y _n in den Gray-Code Y _n * übergeführt wird.

Durch die Darstellung der Dualinformation Y _n im Gray-Code mit seiner verschachtelten Betragsstruktur (der Gray-Code ist zum Zahlenwert "o" symmetrisch) wird die eigentlich notwendige und aufwendige Betragsbildung durch die wesentlich einfachere Gray-Code-Umsetzung ersetzt.

Für die Weitergabe des Mehrbit-Fehlers Y _n * in der Form einer Einbit-Fehlermeldung muß jetzt das Gray-Code-Wort Y _n * einer Prioritätsabfrage, Fig. 3, unterzogen werden. Das heißt, es wird die Gray-Codestelle oder werden die Gray- Codestellen g _i ausgewählt, die für die Monotoniefehlerauswertung relevant sind. Welche Stellen betrachtet werden, hängt von der gewählten Anstiegsrate der Testrampe und vor allem vom Toleranzbereich des zu prüfenden A/D- Wandlers 1 ab. Der Anwender kann die maximale Stellenwertigkeit des Monotoniefehlers durch Ausloten der entsprechenden Gray-Codestellen g _i selbst finden und die für sein System maximal zu erwartende Monotoniefehlergrenze frei programmieren.

Erfahrungsgemäß hat sich aber bei hochauflösenden ADU- Systemen gezeigt, daß so noch nicht das Optimum der Monotoniefehlererkennung erreicht werden kann. Das Eigenrauschen des ADUs sowie sporadische Systemstörungen hoher Intensität verfälschen die Monotonieprüfergebnisse.

Um dies zu vermeiden, wird eine einfache statistische Auswertung, d. h. eine arithmetische Mittelung des Fehlers g _i nach der Prioritätsabfrage, Fig. 3 und 4, auf der Basis einer digitalen Intergration über eine Zeit t _o und eines Vergleichs mit einer programmierbaren Schwelle S vorgenommen. Damit kann die Monotoniefehlererkennung mit der Fehlerdarstellung z _n , (j stellt also den Laufindex für zeitlich aufeinanderfolgende Werte eines g _i dar), der frei programmierbaren Schwelle 20 und der Integrationszeitbasis t _o optimal auf Einzelstörungen und auf das Systemrauschen eingestellt werden.

Da hohe Stabilität und Linearität vom Rampengenerator 5 gefordert wird, ist es zweckmäßig, ihn mit einem Präzisions- D/A-Umsetzer 10 in Verbindung mit einem Synchronzähler 9 entsprechender Bitzahl und einem Tiefpaßfilter 12 am Analogausgang aufzubauen. Außerdem kann zur Elimination der Übertragungsspikes im D/A-Ausgangssignal ein sogenannter "Deglitcher" 11 in bestimmten Fällen notwendig werden.

Obwohl der rein digitale Auswerteteil 6 wesentlich mehr Funktionen als die Testsignalerzeugung 5 ausführt, ist er in der technischen Realisierung unproblematischer und mit den gegenwärtig verfügbaren MSI- und LSI-Schaltkreisen klein und kompakt aufzubauen.

Um eine optimale Lösung mit minimalem technischen Aufwand zu erreichen, werden noch zwei Schaltungshinweise, die den Dual-Gray-Codewandler 17 und den Integrator 19 mit Schwelle 20 betreffen, gegeben.

Der Dual-Gray-Codewandler 17, Fig. 4, kann sehr einfach aus Exclusive-OR/NOR-Gattern aufgebaut werden. Unter Verwendung von programmierbaren 4-bit-Zählerschaltkreisen, z. B. der Type "193" bilden der Integrator 19 und die Schwelle 20, Fig. 5, eine Einheit. Die Integration- und Schwellenfunktionen werden dadurch erreicht, daß der Zähler ab einem eingestellten Anfangszustand alle einlaufenden Fehler g _i solange zählt, bis er an seinem Zählbereichsende angelangt ist. Hier setzt er sich automatisch durch seinen Bereichsüberlaufimpuls auf den programmierten Anfangszustand zurück. Sein Bereichsüberlaufimpuls stellt damit gleichzeitig die gewünschte Fehlermeldung Z _n dar. Durch den Integratorzurücksetzungsimpuls T _cl wird unabhängig vom Momentanzustand der Schaltung die Zeitbasis der Integration kontrolliert.

Claims (4)

1. Anordnung zur automatischen Monotoniefehlererkennung bei der Analog/Digital-Umsetzung, bei welcher der Eingang eines zu prüfenden Analog/Digital-Umsetzers mit einem analogen Testrampensignal aus einem Präzisionsrampengenerator beaufschlagbar ist und die Anstiegsrate des Testrampensignals derart gewählt ist, daß sich der Wert x _n des n-ten Ausgabewortes des Analog/Digital-Umsetzers (1) um maximal ein Inkrement q (LSB) gegenüber dem vorangegangenen Ausgabewort x _n-1 ändern darf, gekennzeichnet durch folgende Merkmale:

• - das vom Analog/Digital-Umsetzer (1) gewandelte Testrampensignal ist einem Monotoniefehlerauswerteteil (6) zugeführt, welches aus einem Speicher- und Rechenteil (13) und einem statistischen Auswerteteil (14) besteht;
• - eine Ablaufsteuerung (2) steuert die Beaufschlagung des Analog/Digital-Umsetzers (1) mit dem Testrampensignal und die Zuführung zum Monotoniefehlerauswerteteil (6) und liefert alle für die Prüfung erforderlichen Systemtakte;
• - der Speicher- und Rechenteil (13) enthält ein Register (15), in welchem jedes Ausgabewort x _n-1 einen Systemtakt lang gespeichert wird, einen Summierer (16), in welchem die Differenz Y _n =(x _n -x _n-1) gebildet wird und einen dem Summierer (16) nachgeschalteten Dual-Gray-Codewandler (17);
• - vom Ausgang des Dual-Gray-Codewandlers (17) sind frei programmierbar ausgewählte Gray-Codestellen g _i dem statistischen Auswerteteil (14) zugeführt; dieses enthält einen digitalen Integrator (19), in welchem die ausgewählten Gray-Codestellen g _i über eine Zeit t _o integriert werden und eine programmierbare Schwelle (20);
• - der Ausgang der Schwelle (20) gibt eine Monotoniefehlermeldung z _n an eine Anzeige oder einen Rechner ab, wenn das Integrationsergebnis den programmierten Schwellenwert überschreitet.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Präzisionsrampengenerator (5) aus der Hintereinanderschaltung eines löschbaren Synchronzählers (9), eines Präzisions-Digital/Analogumsetzers (10) und eines Tiefpaßfilters (12) besteht.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß zwischen den Präzisions-Digital/Analogumsetzer (10) und das Tiefpaßfilter (12) ein Abtasthaltekreis (11) zur Elimination von Übertragungsspikes geschaltet ist.

4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Integrator (19) aus einem oder mehreren Zählern (22, 23) aufgebaut ist, daß die Schwelle (20) durch die programmierbare Einstellung des Anfangszustands des/der Zähler (22, 23) realisiert ist, und daß ein Überlaufimpuls am Zählbereichsende die Monotoniefehlermeldung z _n darstellt.