DE2921295C2

DE2921295C2 - Faksimile-Empfangseinrichtung

Info

Publication number: DE2921295C2
Application number: DE2921295A
Authority: DE
Inventors: Eiichi Tokyo Adachi; Shingo Yamaguchi
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1978-05-25
Filing date: 1979-05-25
Publication date: 1982-02-18
Also published as: JPS54153516A; DE2921295A1; US4262309A

Description

Die Erfindung betrifft eine Faksimile-Empfangseinrichtung der im Oberbegriff des Anspruchs 1 angegebenen Gattung.

Faksimile-Übertragungssysteme werden in zunehmendem Umfang für die Übermittlung von Vorlagen in Industriebetrieben, Dienstleistungsunternehmen und Verwaltungen eingesetzt. Dabei wird eine zu übertragende Vorlage zeilenweise abgetastet, wodurch elektrische Signale erzeugt werden, die beispielsweise über eine Fernsprechleitung zu dem Empfänger übertragen werden. Der Empfänger bildet aus dem empfangenen Signalen eine Kopie der Vorlage. Zur Erhöhung der Übertragungsgeschwindigkeit werden die zu übertragenden Signale auf der Sendeseite verdichtet, beispielsweise durch eine Spurlängencodierung, so daß auf der

<to Empfangsseite ein entsprechender Dekoder zum Dehnen der verdichteten Daten vorgesehen sein muß.

Die Vorlage wird mit einem orthogonalen Raster von Abtastzeilen abgetastet, so daß die Signale Zeile für Zeile übertragen werden können. Dabei besteht jede Zeile von verdichteten Daten aus den eigentlichen Video-Informationsbits und Füllbits, um die Länge jeder Zeile von Daten auf einen vorgegebenen Wert zu bringen. Außerdem wird am Ende jeder Zeile ein Synchronisiercode hinzugefügt.

so Um die Anforderungen an den Pufferspeicher im Empfänger, insbesondere an seine Kapazität, zu verringern, hat jede Zeile von Daten eine vorgegebene Länge; die Aufzeichnungseinrichtung, beispielsweise ein Drucker in Empfänger, ist so ausgelegt, daß jede Zeile schneller ausgedruckt als verdichtet und übertragen werden kann. Dementsprechend hat jede Zeile von verdichteten Daten eine vorgegebene Zahl von Video-Informations-Bits. Oft ist jedoch der Spurlängencode ziemlich kurz, d. h., eine Zeile enthält nur relativ wenige Video-Informations-Bits, so daß Füllbits, die im allgemeinen aus Nullen bestehen, den Video-Informations-Bits hinzugefügt werden, um die Zeilenlänge auf den vorgegebenen Wert zu erhöhen. Das Vorliegen einer neuen Zeile wird an Hand des Synchronisiercodes festgestellt.

Bei einer solchen Faksimile-Empfangseinrichtung kann jedoch das folgende Problem auftreten: Die erwähnten Füllbits bestehen aus Nullen, während der

Synchronisiercode aus mehreren Nullen und Einsen am Ende der Füllbits bestehen; auf Grund von Übertragungsrauschen oder anderer Fehler können jedoch die Füllbits geändert werden, so daß sie untei Umständen die gleiche Form wie der Synchronisiercode haben: es kann also passieren, daß ein Füllbit fälschlich für einen Synchronisiercode gehalten wird.

Bei der Feststellung eines solchen »falschen« Synchronisiercodes wird jedoch die Aufzeichnungseinrichtung zur nächsten Zeile weitergeschaliet, bevor die laufende Zeile fertig aufgezeichnet ist. Da die Daten zwischen dem falschen Synchronisiercode und dem richtigen Synchronisiercode als Video-Informations-Bits angesehen werden, wird eine fehlerhafte Zeile von Daten ausgedruckt, so daß bei der Aufzeichnung die Gesamtzahl von Zeilen zu hoch ist.

Um dieses Problem zu vermeiden, können beispielsweise die Video-Informations-Bits zwischen aufeinanderfolgenden Synchronisiercodes nach einer Dehnung der dazwischenliegenden Zeile gezähl! werden. Eine andere Möglichkeit besteht darin, einen Zeitmesser zu verwenden, um die Zeitspanne zwischen aufeinanderfolgenden Synchronisiercodes festzustellen.

Diese Verfahren sind jedoch in der Praxis nicht anwendbar, da sie sehr kompliziert, aufwendig und damit kostspielig sind.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Faksimile-Empfangseinrichtung der angegebenen Gattung zu schaffen, die sicher und zuverlässig verhindert, daß durch »falsche« Synchronisiercodes die Funktionsweise der Faksimile-Empfangseinrichtung beeinflußt wird.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.

Zweckmäßige Ausführungsformen sind in den Unteransprüchen zusammengestellt.

Die mit der Erfindung erziehen Vorteile beruhen auf der Verwendung einer Sperreinrichtung, die die Synchronisier-Detektoreinrichtung für die Erkennung des Synehronisiercodes während einer genau vorgegebenen Zeitspanne sperrt, nämlich für den Zeitraum des Ausspeicherns der vorherigen Datenzeile aus dem Pufferspeicher. Während dieses Zeitraums erfolgt also keine Überprüfung der Datenzeile auf den Synchronisiercode, so daß selbst dann, wenn durch äußere Einflüsse mehrere Füllbits die Form des Synehronisiercodes haben, kein Synchronisiercode festgestellt und damit die Faksimile-Empfangseinrichtung nicht auf die nächste Zeile weitergeschaltet werden kann. Eine solche Sperreinrichtung hat einen relativ einfachen Aufbau, wie sich aus der folgenden Beschreibung noch ergeben wird, so daß sie keinen großen zusätzlichen Aufwand darstellt und sogar leicht noch in bereits bestehende Faksimile-Empfangseinrichtungen eingebaut werden kann.

Nachfolgend wird die Erfindung an Hand von bevorzugten Ausführungsformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigt

Fig. 1 eine schematische Darstellung eines (Dynamik-) Dehners und eines Pufferspeichers einer Faksimile-Empfangseinrichtung gemäß der Erfindung,

Fig. 2 eine schemaiischc Darstellung eines Druckers gemäß der Erfindung, t,5

Fig. 3 ein Diagramm, in welchem die normale Arbeitsweise der erfinduiigsgemäßen Einrichtung wiedergegeben ist,

Fig.4 ein Diagramm, in welchem die Arbeitsweise der erfindungsgemäßen Einrichtung bei einem fehlerhaften Synchronisiercode dargestellt ist,

F i g. 5 eine schematische Darstellung eines zusätzlichen Pufferspeichers der erfindungsgemäßen Einrichtung,

F i g. 6 eine schematische Darstellung eines Dekodierers des zusätzlichen Pufferspeichers,

Fi g. 7 eine schematische Darstellung eines einzelnen Speichers des zusätzlichen Pufferspeichers,

F i g. 8 eine schematische Darstellung eines Speicherfühlers des zusätzlichen Pufferspeichers, und

F i g. 9 eine schematische Darstellung eines abgewandelten Dehners und Pufferspeichers für den zusätzlichen Pufferspeicher.

Iti Fig. 1 ist eine Dehner- und Puffereinheit 12 einer Faksimile-Empfangseinrichtung 11 in schematischer Form dargestellt. Die Einheit 12 weist einen Dehner 13 zum Dehnen von Zeilen empfangener Daten auf. Verdichtete Daten A werden dem Eingang des Dehners 13 von einem (nicht dargestellten) Modem zugeführt, welches die Daten demoduliert, die von einem entfernten Sender übertragen worden sind. Die Daten A sind in Form von Abtastzeilen geordnet. Jede Datenzeile stellt eine Abtastzeile einer Vorlage dar, welche von dem Sender oder Geber abgetastet wurde. Üblicherweise werden die Ausgangsdaten, bei welchen ein dunkler Flächenbereich auf der Vorlage durch eine logische Eins und ein heller Flächenbereich auf der Vorlage durch eine logische Null dargestellt ist, vor einer Übertragung an die Einrichtung 11 verdichtet. Wenn eine Spurlängenverdichtung angewendet wird, besteht jede Abtastzeile A. die an den Dehner 13 angelegt wird, aus einer Anzahl Datenbits, die einen Spurlängencode darstellen, und aus einer Anzahl Füllbits, die auf die Datenbits folgen. Ein Synchronisiercode, der aus einer Anzahl logischer Null- und Eins-Bits in einer vorbestimmten Reihenfolge besteht, werden am Ende jeder Zeile hinzugefügt. Der Dehner 13 dehnt die Daten A. um die ursprünglichen Datenbits aus dem Spurlängencode zurückzugewinnen, und gibt die gedehnten Daten B in serieller Form (d. h. nacheinander) an Eingänge von Pufferspeichern 14 und 16 ab. Der Dehner 13 erzeugt auch Eingangstaktimpulsc C. welche an Eingänge von UND-Gliedern 17 und 18 angelegt werden. Die Ausgänge der UND-Glieder 17 und 18 sind mit Takteingängen der Speicher 14 bzw. 16 verbunden.

Die Daten A. welche den Synchronisiercode enthalten werden auch an einen Synchronisiercode-Detektor 19 angelegt, welcher ein Synchronisiersignal G bei Fühlen des Synehronisiercodes abgibt. Der Ausgang des Detektors 19 ist mit einem Eingang eines UND-Glieds 21 verbunden, dessen Ausgang mit Rücksetzeingängen von Adressenzählern 22 und 23 verbunden ist, welche die Adressen in den Speichern 14 bzw. 16 auswählen. Der Ausgang des UND-Glieds 21 ist auch mit einem Kippeingang eines Pufferwä'nler-Flip-Flops 24 und einem Setzeingang eines den Ausgang freigebenden Flip-Flops 26 verbunden. Die Q und (^-Ausgänge des Flip-Flops 24 sind mit Eingängen der UND-Glieder 17 bzw. 18 verbunden. Der (?-Ausgang des Flip-Flops 24 ist auch mit Eingängen von UND-Gliedern 27 bis 29 verbunden. Der (^-Ausgang des Flip-Flops 24 ist auch mit tlingängen von UND-Gliedern 31 bis 33 verbunden. Die Ausgänge der Speicher 14 und 16 sind mit Eingängen der UND-Glieder 33 bzw. 29 verbunden, deren Ausgänge wiederum mit Eingängen eines ODER-Gliedes 34 verbunden sind.

Die Ausgänge der UND-Glieder 17 und 31 sind mit Eingängen eines ODER-Glieds 36 verbunden, dessen Ausgang mit einem Zähleingang des Adressenzählers 22 verbunden ist. Die Ausgänge der UND-Glieder 18 und 27 sind mit Eingängen eines ODER-Glieds 37 verbunden, dessen Ausgang mit einem Zähleingang des Adressenzählers 23 verbunden ist.

Der Q-Ausgang eines Flip-Flops 26 ist mit Eingängen der UND-Glieder 31, 27, 32 und 28 verbunden. Ausgangstaktimpulse D werden an den Takteingang des Flip-Flops 26 und auch an Eingänge der UND-Glieder 31 und 27 angelegt. Ein Übertragausgang des Adressenzählers 22 ist mit einem Eingang des UND-Glieds 32 verbunden. Ein Übertragausgang des Adressen/.ählers 23 ist mit einem Eingang des UND-Glieds 28 verbunden. Die Ausgänge der UND-Giieder 32 und 28 sind mit Eingängen eines ODER-Glieds 38 verbunden, dessen Ausgang über einen Inverter 39 mit dem D-Eingang des Flip-Flops 26 verbunden ist. Das Synchronisiersignal G wird einem Drucker 41 zugeführt, der in F i g. 2 dargestellt ist. Ein Sperrsignal F wird von dem Drucker 41 über einen Inverter 42 an einen Eingang des UND-Glieds 21 angelegt.

In F i g. 2 wird das Synchronisiersignal G an einen Setzeingang eines Flip-Flops 43 angelegt. Das Sperrsignal F wird durch den Q-Ausgang des Flip-Flops 43 gebildet.

Ausgangstaktimpulse E welche in dieser Ausführungsform durch Taktimpulse D gebildet werden können, werden an Eingänge eines Speicherwählers 44 und eines Zählers 46 angelegt. Der Ausgang des Zählers 46 ist mit einem Generator 47 verbunden, welcher Zeitsteuersignale abgibt, welche den Betrieb des Speicherwähiers 44 steuern. Der Speicherwähler 44 läßt die Taktimpulse E zu einem der Speicher 48 und 49 durch, welche durch Schieberegister mit seriellem Eingang und parallelen Ausgang gebildet sein können. Die gedehnten Datensignale B werden von dem ODER-Glied 34 an Eingänge der Speicher 48 und 49 angelegt. Parallelausgänge der Speicher 48 und 49 sind mit Eingängen von Druckelektroden-Treiberstufen 51 bzw. 52 verbunden, welche wahlweise von dem Zeitsteuersignalgenerator 47 freigegeben werden. Ein Übertragausgang des Zählers 46 ist mit dem Rücksetzeingang des Flip-Flops 43 verbunden. Die Ausgänge der Treiberstufen 51 und 52 sind mit Eingängen einer Druckelektrodenanordnung 53 verbunden, welche entsprechend ausgelegt ist. um ein elektrostatisches Ladungsmuster auf einem Blatt Papier entsprechend den Elektroden der Anordnung 53 zu induzieren, welche erregt werden. Der Zeitsteuersignalgenerator 47 ist so ausgeführi, daß er eine Treibcrstufc 54 anschaltet, welche eine hintere oder rückseitige Elektrodenanordnung 56 erregt, welche mit der Anordnung 53 zusammenarbeitet, um ein elektrostatisches Ladungsmuster zu schaffen.

Vor dem Empfang der ersten Datenzeile werden die Zähler 22, 23 und 46 durch nicht dargestellte Einrichtungen auf null rückgesetzt Das Flip-Flop 24 kann sich in jedem Zustand befinden. Der Q-Ausgang des Flip-FIops 24 soll hoch und sein Q-Ausgang soll niedrig sein. Das Flip-Flop 26 ist rückgesetzt, so daß sein Q-Ausgang null ist Durch den niedrigen Q-Ausgang des Flip-Hops 26 werden die UND-Glieder 31,27,32 und 28 gesperrt und es ist verhindert, daß Daten aus den Speichern 14 und 16 gelesen oder herausgeschoben werden.

Der hohe Q-Ausgang des Flip-Flops 24 gibt das UND-Glied 17 frei. Das UND-Glied 18 wird durch den niedrigen Q-Ausgang des Flip-FIops 24 gesperrt. Der Dehner 13 empfängt die Signale A von dem Modem und dehnt die Daten, um die Datensignale ßzu erzeugen, in welchen ein logisch hohes Bit einen dunklen Flächenbereich auf der Vorlage und umgekehrt darstellt. Die Datensignale B werden von dem Dehner 13 den Speichern 14 und 16 synchron mit den Taktimpulsen C zugeführt. Jedoch werden die Taktimpulse C nur von

ίο dem UND-Glied 17 zu dem Speicher 14 durchgelassen, und es ist verhindert, daß sie den Speicher 16 erreichen. Infolgedessen wird der Speicher 14 freigegeben, um die erste Zeile von Datensignalen B einzugeben. Die über das UND-Glied 17 durchgelassenen Taktimpulse C wirken als Eingangs-Freigabeimpulse für den Speicher 14 und auch als Zähiimpulse für den Adressenzähler 22.

Der Zähler 22 hat eine Kapazität, welche gleich der

Anzahl Bits in jeder Zeile von gedehnten Daten ist, und wählt die Adresse zum Eingeben von Datensignalen in den Speicher 14 aus. Die Datensignale werden nacheinander an fortlaufend höher numerierten Speicherstellen in dem Speicher 14 gespeichert. Auf diese Weise ist dann die erste Zeile gedehnter Daten in dem Speicher 14 gespeichert.

Der Detektor 19 fühlt den Synchronisiercode, welcher am Ende der verdichteten Daten hinzugefügt wird, und gibt das Synchronisiersignal G dementsprechend ab. Das Signal G wird von dem UND-Glied 21 durchgelassen und kippt das Flip-Flop 24. Das Synchronisiersignal G setzt auch die Zähler 22 und 23 auf null zurück und wird an den Drucker 41 angelegt, wie unten noch im einzelnen beschrieben wird. Das Synchronisiersignal G setzt auch das Flip-Flop 26.

Das Flip-Flop 24 gibt, nachdem es gekippt ist, einen hohen ^-Ausgang und einen niedrigen Q-Ausgang ab. Durch den hohen (^-Ausgang werden die UND-Glieder 18. 31. 32 und 33 freigegeben. Der niedrige Q-Ausgang sperrt die UND-Glieder 17. 27, 28 und 29. Hierdurch wird der Speicher 14 von Eingabe- auf Ausgabebetrieb und der Speicher 16 von Ausgabebetrieb (er wurde während der Speicherung der ersten Zeile in dem Speicher 14 nicht verwendet) auf Eingabebetrieb umgeschaltet.

Insbesondere werden die Taktimpulse C über das UND-Glied 18 zu dem Speicher 16 und dem Zähler 23 durchgelassen, um die zweite Zeile in den Speicher 16 einzugeben oder dort zu speichern. Die Ausgangs-Taktimpulse D werden über das UND-Glied 31 und das ODER-Glied 36 zu dem Zähler 22 durchgelassen, um diesen (22) und den Speicher 14 schrittweise weiterzuschalten, um dadurch die erste Datenzeile aus- bzw. abzugeben. Durch den hohen Q-Ausgang des Füp-Flops 24 wird auch das UND-Glied 33 freigegeben, so daß die Daten in dem Speicher 14 über das UND-Glied zu dem Drucker 41 durchgelassen werden.

Die zweite Zeile gedehnter Daten wird in dem Speicher 16 auf dieselbe Weise gespeichert, wie vorstehend für die erste Zeile beschrieben ist. Gleichzeitig wird die erste Zeile aus dem Speicher 14 zu dem Drucker 41 verschoben. Nachdem das letzte Datenbit aus dem Speicher 14 herausgeschoben worden ist gibt der Adressenzähler 22 ein Übertragsignal ab, welches über das UND-Glied 3Z das ODER-Glied 38 und den Inverter 39 zu dem D-Ausgang des Flip-Flops 26 durchgelassen wird.

Wie oben ausgeführt wurde das Flip-Flop 26 durch

- das Synchronisiersignal G gesetzt und dessen hoher Q-Ausgang wird an die UND-Glieder 31, 27,32 und 28

angelegt. Jedoch werden nur die UND-Glieder 31 und 32 freigegeben, da der niedrige (^-Ausgang des Flip-Flops 24 die UND-Glieder 27 und 28 sperrt. Die Ausgangstaktimpulse D werden über das UND-Glied 31 und das ODER-Glied 36 zu dem Zähler 22 durchgelassen. Das Übertragsignal von dem Zähler 22 wird über das UND-Glied 32, das ODER-Glied 38 und den Inverter 39 zu dem Flip-Flop 26 rückgekoppelt. Das hohe Übertragsignal wird durch den Inverter 39 invertiert, so daß das Flip-Flop 26 entsprechend dem nächsten Taktimpuls D rückgesetzt wird (wodurch der (^-Ausgang niedrig wird). Auf diese Weise werden die UN D-Glieder 31, 27, 32, 28,33 und 29 gesperrt, und der Ausgabe- oder Lesebetrieb wird beendet.

Der Synchronisiercode, der auf die zweite Zeile verdichterter Daten folgt, kippt das Flip-Flop 24, um den Speicher 14 auf Eingabebetrieb umzuschalten, um die dritte Zeile gedehnter Daten zu speichern. Der Speicher 16 wird auf Ausgabebetrieb umgeschaltet, um die zweite Zeile gedehnter Daten herauszuschieben. Das Flip-Flop 26 wird gesetzt, um den Ausgabebetrieb freizugeben. Diese Arbeitsweise dauert an, bis alle empfangenen Datenzeilen verarbeitet worden sind. Hierbei werden die Speicher 14 und 16 abwechselnd für Eingabe- und Ausgabebetrieb verwendet. Jede Zeile verdichteter Daten, die aus Daten- und Füllbits bestehen, hat eine vorbestimmte Gesamtanzahl von Bits. In ähnlicher Weise hat jede Zeile gedehnter Daten eine vorbestimmte Anzahl Bits, welche größer ist als die Bitanzahl der verdichteten Daten. Das Verhältnis dieser zwei Zahlen legt das Verdichtungsverhältnis des Systems fest.

Die von der Einheit 12 herausgeschobenen Datensignale B werden an die Speicher 48 und 49 des Druckers 41 angelegt, jeder Speicher 48 und 49 hat eine Kapazität, um eine halbe Zeile gedehnter Daten zu speichern. Der Zähler 46 hat eine Kapazität, die gleich einer Zeile gedehnter Daten ist. Der Zähler 46 wird durch das Synchronisiersignal C rückgesetzt und zählt entsprechend den Taktimpulsen E vorwärts, welche in der dargestellten Ausführungsform durch die Taktimpulse D gebildet sein können.

Der Zeitsteuersignalgenerator 47 dekodiert den Zählerstand in dem Zähler 46 und steuert den Wähler 44, um dadurch den Speicher 48 für die erste Hälfte der Datenzeile im Eingabebetrieb und für die zweite Hälfte der Datenzeile im Ausgabebetrieb zu betreiben. Die Arbeitsweise des Speichers 49 ist der des Speichers 48 entgegengesetzt.

Bei der ersten Zeile gedehnter Daten wird die ertse so Zeilenhälfte in dem Speicher 48 gespeichert. Die zweite Zcüenhäifie wird dann in dem Speicher 49 gespeichert. Solange die zweite Zeilenhälfte gespeichert wird, wird die erste Zeilenhälfte unter der Steuerung des Zeitsteuersignalgenerators 47 über die Treiberstufe 51 parallel an die Druckelektrodenanordnung 53 angelegt. Jedes Datenbit wird an eine gesonderte Elektrode der Anordnung 53 angelegt obwohl dies im einzelnen nicht dargestellt ist Durch ein logisch hohes Bit wird eine elektrostatische Ladung von der entsprechenden Elektrode aus an ein Blatt Kopierpapier angelegt und auf diesem eine elektrostatische Ladungsstelle induziert Auf das Papier wird ein dunkler Toner aufgebracht welcher an den elektrostatischen Ladungsstellen haftet und er wird dann später auf dem Papier fixiert um eine dauerhafte Faksimilewiedergabe zu schaffen. In den Flächenbereichen, welche logisch niedrigen Bits entsprechen, wird keine Ladung aufgebracht Auf diese Weise werden dunkle Bildpunkte entsprechend den logisch hohen Datensignalen und umgekehrt erzeugt.

Nachdem die erste Hälfte der ersten Zeile zum Drucken der Treiberstufe 51 zugeführt ist und die zweite Hälfte der ersten Zeile in dem Speicher 49 gespeichert ist, werden die Funktionen der Speicher 48 und 49 umgeschaltet. Der Speicher 48 wird dann zum Eingeben der ersten Hälfte der zweiten Zeile und der Speicher 49 wird zum Ausgeben der zweiten Hälfte der ersten Zeile verwendet um diese auszudrucken. Das Drucken der zweiten Hälfte jeder vorhergehenden Zeile Findet während der Speicherung der ersten Hälfte jeder laufenden Zeile statt. Der Zeitsteuersignalgenerator 47 steuert die Treiberstufe 54, um die hinteren oder rückwärtigen Elektroden 56 in entsprechender Weise in Verbindung mit der Anordnung 53 zu steuern, um eine Faksimilewiedergabe hoher Güte zu schaffen.

Bei den Ausführungsformen der F i g. 1 und 2 ist die Zeit, die zum Speichern der laufenden Zeile von gedehnten Daten erforderlich ist, im wesentlichen gleich der Zeitdauer, die erforderlich ist, um die vorherige Zeile von gedehnten Daten in den Drucker 41 zu verschieben. Folglich gibt der Zähler 46 ein Übertragsignal ab, unmittelbar bevor der Synchronisiercode von dem Detektor 19 empfangen wird.

Der Synchronisiercode G der vorherigen Zeile von verdichteten Daten setzt das Flip-Flop 43. Der hohe (^-Ausgang des Flip-Flops 43 oder das Sperrsignal F wird durch den Inverter 42 invertiert und sperrt das UND-Glied 21. Hierdurch ist verhindert, daß ein Synchronisiercode, der durch einen Übertragungsfehler in den Füllbits erzeugt wird, über das UND-Glied 21 als ein falsches, fehlerhaftes Synchronisiersignal durchgelassen wird. Das Flip-Flop 43 wird durch das Übertragungsignal von dem Zähler 46 rückgesetzt, so daß das Sperrsignal F niedrig wird, unmittelbar bevor der richtige Synchronisiercode von dem Detektor 19 empfangen wird. Folglich wird das UND-Glied 21 zu diesem Zeitpunkt freigegeben, so daß der richtige Synchronisiercode durchgelassen wird.

Diese Betriebsweise ist in F i g. 3 und 4 dargestellt. Ein erster Block von Datensignalen A ist mit A 1 bezeichnet und weist (nicht dargestellte) Datenbits A 1-1, Füllbits A 1-2 und einen Synchronisiercode 4 1-3 auf. Ein zweiter Block von Datensignalen A ist mil A 2 bezeichnet und weist Datenbits A 2-1, Füllbits A 2-2 und einen Synchronisiercode A 2-3 auf. Ein dritter Block von Datensignalen A ist mit A3 bezeichnet und weist Datenbits A 3-1 (nicht dargestellte) Füllbits A 3-2 und einen (nicht dargestellten) Synchronisiercode A 3-3 auf. Die zweite Zeile der verdichteten Datensignale ist beispielsweise in dem Block A 2 enthalten und besteht nur aus den Datenbits A 2-1 und den Füllbits A 2-2. Der Synchronisiercode A 2-3 wird nicht als Teil der Zeile der verdichteten Daten betrachtet sondern wird am Ende der Zeile hinzugefügt

Der normale Betrieb der Einrichtung 11 ist in F i g. 3 dargestellt Das Synchronisiersignal G, das dem vorherigen Block A 1 entspricht wird zum Zeitpunkt TI erzeugt wodurch das Sperrsignal F hoch wird. Der Zähler 46 läuft vor dem Zeitpunkt TI über, an welchem der nächste Synchronisiercode G entsprechend dem laufenden Block A 2 erzeugt wird. Das Speirsignal F wird vor dem Empfang des ersten Bits des Synchronisiercodes A 2-3 niedrig, so daß dadurch der zweite Synchronisiercode A 2-3 von dem Detektor 19 gefühlt werden kann.

Eine anormale Betriebsweise ist in F i g. 4 dargestellt

Hierbei wird ein fehlerhafter Synchronisiercode A 2-3' infolge eines Übertragungs- oder Verdichtungsfehlers, infolge von Rauschsignalen u. ä. innerhalb der Füllbits A 2-2 erzeugt Der Detektor 19 gibt entsprechend dem fehlerhaften Synchronisiercode A 2-3' ein falsches Synchronisiersignal C'zum Zeitpunkt Ti ab. Jedoch ist das Sperrsignal zu dem Zeitpunkt, an welchem das falsche Synchronisiersignal C erzeugt wird, hoch, so daß dadurch das UND-Glied 21 gesperrt ist. Auf diese Weise wird das falsche Synchronisiersignal C nicht Ober das UND-Glied 21 durchgelassen und wird folglich nicht beachtet Auf diese Weise kommt es zu keiner Störung beim Drucken und die Datensignale werden in richtiger Weise wiedergegeben. Bei der Erfindung wird somit der richtige Synchronisiercode gefühlt und verarbeitet während falsche Synchronisiercodes, die durch ein fehlerhaftes Ändern von Füllbits erzeugt worden sind, nicht beachtet werden. Dies bedeutet, daß die erfindungsgemäße Einrichtung 11 auch unter Umständen normal arbeitet bei welchen eine herkömmliche Einrichtung falsch arbeiten bzw. gestört werden würde.

Die Einrichtung 11 ist so ausgelegt, daß die zum Drucken erforderliche Zeit im wesentlichen dieselbe ist, die zum Empfangen und Dehnen der verdichteten Daten benötigt wird. Wenn die Druckgeschwindigkeit kürzer als die Dehnungsgeschwindigkeit ist, würde der Gperrimpuls zu bald niedrig werden und ein falscher Synchronisierimpuls, welcher empfangen wurde, nachdem der Sperrimpuls niedrig wurde, würde eine Störung hervorrufen.

Ferner sollte die Einrichtung 11 so ausgelegt sein, daß Signale von entfernten Sendern oder Gebern empfangen werden können, welche mit verschiedenen Übertragungsgeschwindigkeiten arbeiten. Um sie hieran anzupassen, kann die Einrichtung 11 so ausgelegt sein, daß die Zeit, die zum Drucken einer Datenzeile benötigt wird, im wesentlichen gleich oder kurzer als die Zeit ist. um eine Datenzeile mit der höchsten Übertragungsgeschwindigkeit eines Faksimilesystems zu übertragen, mit welchem die Einrichtung 11 in Verbindung stehen soll. Dies kann dadurch erreicht werden, daß ein zusätzlicher Pufferspeicher zwischen den Einheiten 12 und 41 vorgesehen wird. Ein derartiger zusätzlicher Pufferspeicher 61 ist in F i g. 5 dargestellt.

Der Speicher 61 weist am Eingang ein Status- oder Zustands-Flip-Flop 62 auf, an dessen Setzeingang das Synchronisiersignal G empfangen wird, und dessen (^-Ausgang mit einem Eingang eines UND-Gliedes 73 verbunden ist. Der Ausgang des UND-Gliedes 63 ist mit einem Takteingang des Flip-Flops 62 und auch mit einem Zähleingang eines Adrcsscnzählcrs 64 verbunden. Ein Übertragatßgang des Zählers 64 ist über einen Inverter 66 mit dem D-Eingang des Flip-Flops 62 verbunden. Das Synchronisiersignal G wird auch an einen Rücksetzeingang des Zählers 64 angelegt Die Taktimpulse D werden an einen Eingang des UND-Gliedes 63 angelegt Der Q-Ausgang des Flip-Flops 62 ist auch mit einem Eingang eines ODER-Gliedes 67 verbunden, dessen Ausgang ein Puffer-Besetztsignal P darstellt

Der Ausgang des Zählers 64 ist mit IAD bezeichnet und stellt eine Eingabeadresse für Pufferspeicher 68,69 und 71 dar. Der Ubertragausgang des Zählers 64 ist mit //bezeichnet und wird ebenfalls an die Speicher 68, 69 und 71 angelegt

Der Pufferspeicher 61 weist ferner ein Ausgangs-Zustands-Flip-Flop 72 auf, dessen Q-Ausgang mit einem Eingang eines UND-Gliedes 73 und dessen (^-Ausgang mit einem Eingang eines UND-Gliedes 74 verbunden ist. Der Ausgang des UND-Gliedes 74 ist mit einem D-Eingang eines Ausgangs-Startimpulsgenerator-Flip-Flops 76 verbunden, dessen Q-Ausgang einen Ausgangs-Startimpuls Sdarstellt und einen Setzeingang des Flip-Flops 72 sowie auch an den Drucker 41 für einen Zeilenvorschub angelegt wird, obwohl dies im einzelnen nicht dargestellt ist.

ίο Der Ausgang des UND-Glieds 73 ist mit einem Zähleingang eines Ausgabe-Adressenzählets 77, dem Zähleingang des Flip-Flops 72 und dem Rücksetzeingang des Flip-Flops 76 verbunden. Die Taktimpulse E werden über einen Inverter 78 an den Zähleingang des Flip-Flops 76 und an einen Eingang des UND-Glieds 73 angelegt. Das Signal 5 wird an einen Rücksetzeingang des Zählers 77 angelegt. Ein Übertragausgang des Zählers 77 wird über einen Inverter 79 an den D-Eingang des Flip-Flops 72 angelegt

Der Ausgang des Zählers 77 stellt eine Ausgangsadresse OAD und ist mit den Speichern 68, 69 und 71 verbunden, deren Ausgänge mit Eingängen eines ODER-Glieds 81 verbunden sind, dessen Ausgang wiederum mit dem Drucker 41 verbunden ist. Die Datensignale B werden von der Einheit 12 an Eingänge der Speicher 68,69 und 71 angelegt.

Der Ausgang des UND-Glieds 63 ist mit einem Eingabewähler 82 verbunden, dessen Ausgänge KA₁ KB und KC mit den Speichern 68, 69 bzw. 71 verbunden

ίο sind. Das Synchronisiersignal G wird an einem Modulo-3 Eingangszähler 83 angelegt, dessen Ausgang mit dem Eingabewähler 82 verbunden und mit /bezeichnet ist. Das Signal / wird auch an einen Eingang eines Detektors 84 angelegt, der Eingänge NA. NB und NC von den Speichern 68,69 bzw. 71 erhält. Der Ausgang Z des Detektors 84 ist mit einem Eingang des ODER-Glieds 67 verbunden.

Der (>-Ausgang des Flip-Flops 72 ist mit einem Ausgangswähler 86 verbunden, dessen Ausgänge mit Eingängen der Speicher 68, 69 und 71 verbunden und mit LA. LB bzw. LCbezeichnet sind. Das Signal 5 wird an einen Moduio-3-Ausgangszähler 87 angelegt, dessen Ausgang / mit dem Ausgangswähler 86 verbunden ist. Das Signal / wird auch an einen Detektor 88 angelegt, welcher auch Eingänge MA. MB und MC von den Speichern 68, 69 bzw. 71 erhält. Der Ausgang IV des Detektors 88 wird an einen Eingang des UND-G.'ieds 74 angelegt.

Der Eingangswähler 82 ist in F i g. 6 dargestellt. Der Ausgangswähler 86 hat im wesentlichen den gleichen Aufbau und ist nicht dargestellt. Der Wähler 82 weist einen Dekodäerer 9! zum Dekodieren des Zählerstands / in dem Zähler 83 auf. Die Ausgänge A. B und C des Dekodierers 91 werden an Eingänge von UND-Gliedern 92,93 und 94 angelegt welche die Signale KA. KB bzw. KC an ihren Ausgängen erzeugen. Die Taktimpulse D werden an andere Eingänge der UND-Glieder 92, 93 und 94 von dem Ausgang des UND-Glieds 63 angelegt was unten noch im einzelnen beschrieben wird. Der Dekodierer 82 arbeitet auf dieselbe Weise, im logisch hohe Ausgänge A, B und C entsprechend Zählerständen 0,1 bzw. 2 in dem Zähler 83 zu erzeugen.

Die Speicher 68,69 und 71 sind identisch, und nur der Speicher 68 ist in F i g. 7 dargestellt Der Speicher 68 weist einen Adressenwähler 96 auf, welcher die Adressen IAD und OAD von den Zählern 64 bzw. 77 erhält und eine der Adressen IAD und OAD

entsprechend dem Zustand des Signals LA von dem Wähler 86 auswählt. Wenn das Signal LA logisch niedrig ist, zeigt es eine Eingabeoperation an, und der Adressenwähler % wählt die Eingangsadresse IA D des Zählers 64. Wenn das Signal LA logisch hoch ist, zeigt es eine Ausgabeoperation an, und der Wähler 96 wählt die Ausgangsadresse OAD des Zählers 77. Die gewählte Adresse IA Doder OAD wird von dem Wähler % an ein Pufferspeicherelement 97 angelegt, um in ihm den entsprechenden Speicherplatz zu adressieren.

Das Signal B wird von der Einheit 12 aus an einen Eingang des Puffers 97 angelegt. Das Signal KA von dem Wähler 82 wird an einen Schreib-Freigabeeingang des Puffers 97 angelegt und ist durch die Taktimpulse D gebildet. Das Signal KA wird auch an einen Takteingang eines Flip-Flops 98 angelegt. Das Übertragsigna! f/wird an einen D-Eingang des Flip-Flops 98 angelegt. Dessen Q-Ausgang stellt das Signal MA dar und wird an den Detektor 88 und an einen Eingang eines ODER-Glieds 99 angelegt. Das Signal LA wird an den Rücksetzeingang des Flip-Flops 98 und an einen anderen Eingang des ODER-Glieds 99 angelegt, dessen Ausgang das Signal NA darstellt.

Das Signal LA wird an einen Eingang eines UND-Glieds 101 angelegt, dessen Ausgang mit dem Drucker 41 verbunden ist. Der Ausgang des Puffers 97 ist mit dem anderen Eingang des UND-Glieds 101 verbunden.

Die Detektoren 84 und 88 sind identisch, und in F i g. 8 ist nur der Detektor 88 dargestellt. Er (88) weist einen Dekodierer 102 auf, welcher den Zählstand / in dem Zähler 87 dekodiert und hohe Ausgänge A, B, C entsprechend den Zählständen 0,1 bzw. 2 in dem Zähler 87 erzeugt. Die Ausgänge A. Bund Csind mit Eingängen von UND-Gliedern 103,104 bzw. 106 verbunden, deren Ausgänge mit Eingängen eines ODER-Glieds 107 verbunden sind. Das Signal W erscheint am Ausgang des ODER-Glieds 107. Die Signale MB. MC und MA werden an andere Eingänge der UND-Glieder 103, 104 bzw. 106 angelegt.

Die Taktimpulse D werden dazu verwendet, Daten in den Speicher 61 einzugeben. Die Eingabe- und Ausgabeoperationen sind voneinander unabhängig und können mit verschiedenen Geschwindigkeiten bzw. Frequenzen auftreten. Die Frequenz der Taktimpulse E ist gleich oder höher als die Frequenz der Taktimpulse D. Bei der höchsten Übertragungsgeschwindigkeit sind die Frequenzen der Taktimpulse D und E im wesentlichen gleich. Wenn die Übertragungsgeschwindigkeit niedriger als die maximale Empfangsgeschwindigkeit der Einrichtung U ist, ist die Frequenz der Taktimpulse Dniedriger aisa die der Taktirnpulse L. und zwar um ein Verhältnis, das dem Unterschied zwischen den Übertragungsgeschwindigkeiten entspricht. Die Frequenz der Taktimpulse Eist so gewählt daß sie hoch genug ist daß eine Datenzeile während einer Zeitdauer gedruckt werden kana die erforderlich ist um eine Datenzeile mit der höchsten Übertragungsgeschwindigkeit zu empfangen und zu dehnen. Die Frequenz der Taktimpulse E ist festgelegt Infolgedessen wird eine Datenübertragung von dem Speicher 61 zu dem Drucker 41 und das Drucken der Datenzeile durch den Drucker 41 unabhängig von der Geschwindigkeit mit welcher Daten empfangen, gedehnt und in dem Speicher 61 gespeichert werden, immer mit maximaler Geschwindigkeit durchgeführt

Ein Synchronisiersignal G setzt den Eingangsadressenzähler 64 auf null zurück, setzt das Flip-Flop 62 und schaltet den Eingangszahler 83 weiter, d. h. inkrementiert ihn. Vor einem Empfang soll der Zählerstand in den Zählern 83 und 87 ein Maximum (zwei) sein. Infolgedessen wird entsprechend dem ersten Synchronisiersignal G der Zähler 83 auf null inkrementiert. Das Flip-Flop 71 wird rückgesetzt und keiner der Speicher 68,69 und 71 ist für eine Ausgabeoperation ausgewählt, was an Hand der folgenden Beschreibung zu verstehen ist.

ο Der hohe Ausgang des Flip-Flops 62 gibt das UND-Glied 63 frei, so daß die Taktimpulse D zu dem Eingangsadressenzähler 64 und dem Wähler 82 durchgelassen werden. Da der Zählerstand /null ist, gibt der Dekodierer 91 einen hohen Ausgang A ab, durch welchen das UND-Glied 92 freigegeben wird. Folglich werden die Taktimpulse D über dit UND-Glieder 63 und 92 zu dem Speicher 68 als das Signal KA durchgelassen, das ein Eingabe-Freigabesignal darstellt. Durch die Taktimpulse D wird der Zähler 64 inkremen-

!o tiert und anschließend werden höher numerierte Adressen in dem Speicher 68 ausgewählt, um in diesem die erste Zeile gedehnter Daten zu speichern.

Wie in F i g. 7 dargestellt, wird das Freigabesignal KA an den Puffer 97 angelegt. Das Signal LA wird niedrig,

ü so daß der Adressenwähler % die Eingangsadresse IA D auswählt und der Puffer 97 im Eingabebetrieb arbeitet. Das niedrige Signal LA sperrt das UND-Glied 101 um dadurch eine Datenausgabe von dem Puffer 97 zu verhindern. Der Zähler 64 gibt einen Übertragaus-

K) gang H ab, nachdem die erste Zeile in dem Speicher 68 gespeichert worden ist. Das Übertragsignal H wird durch den Inverter 66 invertiert und an den D-Eingang des Flip-Flops 62 angelegt. Da der Ausgang des UND-Glieds 63 mit dem Takteingang des Flip-Flops 62

Ji verbunden ist. wird der nächste Taktimpuls D über das UND-Glied 63 zu dem Takteingang des Flip-Flops 62 durchgeschaltet und dieses dadurch rückgesetzt. Der (J-Ausgang des Flip-Flops 62 wird niedrig, wodurch das UND-Glied 63 gesperrt und verhindert wird, daß weitere Taktinipulse D den Zähler 64 und den Wähler 82 erreichen. Das Ergebnis ist dann die Beendigung der Eingabeoperation der ersten Zeiie.

Entsprechend dem nächsten Synchronisierimpuls G wird die Eingabeoperation in der oben beschriebenen Weise durchgeführt. Jedoch wird der Zähler 83 auf den Zählerstand eins inkrementiert, so daß der Speicher 69 für eine Eingabe ausgewählt wird. Infolgedessen wird die nächste Zeile in dem Speicher 69 gespeichert. Die folgenden Datenzeilen werden abwechselnd in den Speichern 68,69 und 71 gespeichert. Beispielsweise wird die dritte Datenzeile in dem Speicher 71, die vierte Zeile

111 UV,! Il »JJ^V, IV, I <*-i %JU ^UJ"· g»—»J/VI\.IIV.I *. «-^tV- 1 t ttjUtllt. ^ULI Taktimpulse D ist vorzugsweise veränderlich und so gewählt, daß sie der Übertragungsgeschwindigkeit der empfangenen Daten entspricht

Die erste Datenzeile ist ein Ausgang von dem Puffer 68, nachdem die Speicherung durchgeführt ist, was durch den Übertragimpuls H angezeigt wird. In F i g. 8 ist der Ausgang/ des Zählers 86 zwei, und der Dekodierer 102 gibt einen hohen Ausgang C ab. Hierdurch wird das UND-Glied 106 freigegeben, welches ein hohes Signal abgibt wenn das Signal MA hoch wird, wobei dieses Signal dann über das ODER-Glied 107 als Signal ^durchgelassen wird.

Das Übertragsignal H setzt das Flip-Flop 98 entsprechend dem jeweiligen Taktimpuls D (KA). so daß der (^-Ausgang des Flip-Flops 98, der das Signal MA darstellt hoch wird. Das Signal MA wird über das

UND-Glied 106 und das ODER-Glied_107 zu dem UND-Glied 74 durchgeschaltet. Oa der Q-Ausgang des Flip-Flops 72 hoch ist, wird das Signa! VV über das UND-Glied 74 an dei. D-Eingang des Flip-Flops 76 angelegt. Das Flip-Flop 76 wird durch die Rückflanke des nächsten, durch den Inverter 78 invertierten Taktimpuls £gesetzt.

Der hohe Q-Ausgang des Flip-Flops 76 setzt das Flip-Flop 72. setzt den Ausgangsadressenzähler 77 auf null zurück, inkrementiert den Ausgangszähler 87 und bewirkt einen Zeilenvorschub in dem Drucker 41. Der hohe (^-Ausgang des Flip-Flops 72 wird an den Ausgangswähler 86 angelegt. Da der Ausgangszähler 87 auf null inkrementiert ist wird der hohe (^-Ausgang des Flip-Flops 72 über den Ausgangswähler 86 als das Signal LA durchgeschaltet, das an den Speicher 68 angelegt wird, um diesen für eine Ausgabeoperation auszuzählen. Das hohe Signal LA steuert den Adressenwähler 96 um die Ausgangsadresse OAD auszuwählen, und gibt das UND-Glied 101 frei, so daß Daten von dem Puffer 97 dem Drucker 41 zugeführt werden können. Das Signal LA setzt auch das Flip-Flop 98 zurück, so daß das Signal MA niedrig wird. Während der Eingabeoperation der ersten Zeile wurde der hohe Q-Ausgang des Flip-Flops 98 über das ODER-Glied 99 als ein hohes Signal NA durchgeschaltet. Obwohl das Signal LA das Flip-Flop 98 rücksetzt, wird das hohe Signal LA über das ODER-Glied 99 durchgeschaltet, um das Signal NA hoch zu halten. Der Grund für dies Operation wird unten im einzelnen beschrieben.

Der nächste Taktimpuls E setzt das Flip-Flop 76. Das Flip-Flop 72 bleibt jedoch gesetzt und gibt einen hohen (^-Ausgang ab. Das Flip-Flop 76 wird durch einen über das UND-Glied 73 durchgelassenen Taktimpuls E rückgesetzt. Der hohe Q-Ausgang des Flip-Flops 72 hält das freigegebene UND-Glied 73, so daß Taktimpulse E über den Ausgangsadressenzähler durchgeschaltct werden, welcher anschließend höher numerierte Speicherstellen in dem Puffer 97 für eine Ausgabe auswählt. Der Datenausgang von dem Puffer 97 wird über das UND-Glied 101 dem Drucker 41 zugeführt. Das Vor- bzw. Herausschieben der ersten Datenzeile aus dem Puffer 97 dauert an, bis die ganze Zeile abgegeben worden ist, und der Zähler 77 einen Übertragausgang erzeugt. Dieser Übertragausgang wird durch den Inverter 79 invertiert und an den D-Eingang des Flip-Flops 72 angelegt, das durch den nächsten über das UND-Glied 73 durchgelassenen Taktimpuls D rückgesetzt wird, um die Ausgabeoperation zu beenden. _

Während der Ausgabeoperation ist der (p-Ausgang des Flip-Flops 72 niedrig und sperrt das UND-Glied 74. Hierdurch wird ein Einleiten einer weiteren Ausgabeoperation verhindert, während eine laufende Ausgabeoperation weitergeht. Wenn eine Ausgabeoperation beendet ist, wird eine weitere Ausgabeoperation entsprechend dem Signal W begonnen. Hierdurch ist ein Einleiten einer weiteren Ausgabeoperation solange verhindert, bis ein Speichern der nächsten Zeile in dem nächsten Speicher 68,69 oder 71 beendet ist.

Die Ausgangssteuerung des Speichers 61 wird von dem Detektor 88 und dem UND-Glied 74 in Verbindung mit dem Flip-Flop 72 gesteuert. Die Ausgänge des Dekodierers 102 werden in der Weise an die UND-Glieder 103, 104 und 106 angelegt, daß das UND-Glied 103, 104 bzw. 106, das dem nächsten Speicher 68, 69 oder 71 entspricht, freigegeben wird. Das Signal H/wird abgegeben, wenn die Speicherung in dem nächsten Speicher 68, 69 oder 71 beendet ist. Allgemein ausgedrückt bedeutet dies, daß der Detektor 88 den nächsten Speicher »anzieht« bzw. auswählt, von welchem Daten auszulesen sind. Wenn der nächste Speicher voll ist (d. h. die Speicherung beendet ist), wird das Signal IVerzeugL Dies bedeutet, daß Daten aus dem Speichel· ausgelesen werden können. Das Flip-Flop 72 steuert das UND-Glied 74, so daß, selbst wenn das Einspeichern in dem nächsten Speicher beendet ist, die

;o Ausgabeoperation nicht beginnt, bis das Auslesen der Daten in dem vorherigen Speicher beendet ist. Folglich folgt die Ausgabeoperation auf die Eingabeoperation, aber es ist ein Überholen der Eingabeoperation verhindert. Sobald eine Datenzeile ausgegeben worden

\=> ist, und das Einspeichern der nächsten Zeile beendet ist, beginnt die Ausgabe der nächsten Zeile. Die Bedeutung der Signale MA, MB und MC liegt darin, daß ein Einspeichern einer Datenzeile in dem entsprechenden Speicher 68, 69, 71 beendet worden ist, aber das Auslesen der Zeile noch nicht begonnen hat.

In der vorbeschriebenen Weise werden die Datenzeilen nacheinander gespeichert und aus den Speichern 68, 69 und 71 ausgelesen.

Da die Daten von der Einheit 12 in die Speicher 68,69 und 71 unter Ste. .erung des Eingangsadressenzählers 64 eingegeben werden, welcher durch die Taktimpulse D inkrementiert wird, entspricht die Funktion des Zählers 64 der des Zählers 46 des Druckers 41 für den Fall, daß der Pufferspeicher 61 weggelassen ist. Der Ausgang des Flip-Flops 62 wird entsprechend dem Synchronisiersignal G hoch und wird entsprechend einem Überlaufen des Zählers 64 niedrig. Folglich entspricht das Flip-Flop 62 dem Flip-Flop 98 für den Fall, daß der Pufferspeicher 61 weggelassen ist. Wenn der Pufferspeicher 61 vorgesehen ist, wird infolgedessen statt des Signals F das Signal Pan den Eingang des Inverters 42 angelegt. Durch das Signal P ist verhindert, daß falsche Synchronisiercodes die Arbeitsweise der Einrichtung 11 in der Art des Signals Fbeeinflussen. Wenn jedoch der Pufferspeicher 61 vorgesehen ist, kann das Signal F nicht an den Inverter 42 angelegt werden, da dies zu einem unwirksamen Ergebnis führen würde. Wenn der Puffer 61 vorgesehen ist, muß das Signal Pund nicht das Signal Fan den Inverter 42 angelegt werden.

Auch muß, da Ein- und Ausgabe unabhängig voneinander durchgeführt werden, verhindert werden, daß die Eingabeoperation die Ausgabeoperation überholt. Dies ist mittels des Detektors 84 erreicht, welcher auf dieselbe Weise arbeitet wie der Detektor 88. Jedoch wird der Detektor 84 durch den Zählerstand / in dem Zähler 83 und nicht durch den Zählerstand / in dem Zähler 87 gesteuert. Während der Detektor 88 für eine Ausgabe auf den nächsten Speicher »sieht«, »schaut« der Detektor 84 für eine Eingabe nach dem nächsten Speicher. Das Signal NA, NB oder NC wird erzeugt, wenn Daten in dem entsprechenden Speicher 68, 69 oder 71 gespeichert sind und wird auch erzeugt, während eine Datenausgabe fortschreitet. In jedem Fall kann der fragliche Speicher 68, 69 oder 71 nicht zum Speichern einer anderen Datenzeile verwendet werden, da er in Gebrauch ist. Folglich stellen die Signale NA, NB, /VCPuffer-Besetztsignaledar.

Der Detektor 84 gibt das Signal Z ab, wenn der nächste Speicher für eine Dateneingabe besetzt ist. Das

f>5 Signal Zwird über das ODER-Glied 67 als das Signal fdurchgeschaltet und steuert die Einheit 12, um alle ■ Synchronisierimpulse, zwar richtige oder falsche nicht zu beachten, bis der nächste Speicher 68,69 oder 71 zum

Speichern der nächsten Datenzeile verfügbar ist. Folglich werden die Synchronisierimpulse gesperrt, während Daten von der Einheit 12 an den Speicher 61 übertragen werden, werden auch dann gesperrt wenn der Speicher 61 voll (besetzt) ist. Selbstverständlich ist es auch Aufgabe des Detektors 88, zu verhindern, daß die Ausgabeoperation die Eingabeoperation überholt, während es Aufgabe des Detektors 84 ist, zu verhindern, daß die Eingabeoperation die Ausgabeoperation überholt.

In F i g. 9 ist eine abgewandelte Ausführungsform der Einrichtung 11 dargestellt, in welcher die gleichen Teile mit denselben Bezugszeichen bezeichnet sind und entsprechende, aber abgewandelte Teile mit denselben, mit einem Strichindex versehenen Bezugszeichen bezeichnet sind. Außer das ein Drucken einer weiteren Zeile entsprechend einem falschen Synchronisiercode verhindert wird, ist die Einrichtung 11' so ausgelegt, daß die Eingabeoperation bei einem falschen Synchronisiercode gesperrt wird. Wenn der Pufferspeicher 61 vorgesehen ist, wird das Signal P an den Eingang des Inverters 42 angelegt. Wenn der Speicher 61 dagegen weggelassen ist, wird das Signal F an den Eingang des Inverters 42 angelegt.

Die Einrichtung 11' weist außer den Teilen der Einrichtung 11 ein Flip-Flop 121 auf. Der Ausgang des UND-Glieds 21 ist mit einem Setzeingang des Flip-Flops 121 verbunden. Der Ausgang des Synchronisiercode-Detektors 19 ist mit einem Taktimpuls des Flip-Flops 121 verbunden. Der Ausgang des Inverters 42 ist mit einem D-Eingang des Flip-Flops 121 verbunden, dessen (^-Ausgang mit zusätzlichen Eingängen von abgewandelten UND-Gliedern 17' und 18' verbunden ist.

Bei einem falschen Synchronisierimpuls C wird verhindert, daß er wie bei der Einrichtung 11 von dem UND-Glied 21 durchgelassen wird. Wenn jedoch das Sperrsignal F oder P hoch ist. gibt der Inverter 42 einen niedrigen Ausgang ab, welcher an den D-Eingang des Flip-Flops 121 angelegt wird.

Das Flip-Flop 121 wird durch einen richtigen Synchronisierimpuls C gesetzt und gibt einen hohen (^-Ausgang ab, um die UND-Glieder 17' und 18' freizugeben. Ein falscher Synchronisierimpuls C. welcher auftritt, wenn das Signal Foder Phoch hl und der Ausgang des Inverters 42 niedrig ist, setzt das Flip-Flop 121 zurück. Der (^-Ausgang des Flip-Flops 121 wird niedrig und sperrt die UND-Glieder 17' und 18'. Hierdurch ist verhindert, daß weitere Taktimpulse C über die UND-Glieder 17' und 18' durchgelassen werden und es ist wirksam die Eingabeoperation gesperrt. Das Flip-Flop 121 wird jedoch durch den nächsten richtigen Synchronisierimpuls G gesetzt, und die Eingabeoperation der nächsten Zeile geht normal weiter.

Mit der Erfindung sind somit die Nachteile der herkömmlichen Einrichtungen überwunden und es ist verhindert, daß sich falsche Synchronisiercodes aus einer fehlerhaften Änderung von Füllbits ergeben, wodurch dann die Arbeitsweise der Einrichtung nachteilig beeinflußt würde. Ferner sind im Rahmen der Erfindung verschiedene Abwandlungen möglich. Beispielsweise kann die Anzahl der Speicher in dem zusätzlichen Pufferspeicher 61 zwei oder mehr als drei betragen und muß nicht drei sein.

Hierzu 6 Blatt Zeichnungen

Claims

Patentansprüche:

1. Faksimile-Empfangseinrichtung mit einem Decoder zum Dehnen von verdichteten, je einer Bildzeile zugehörigen Daten, wobei jede Zeile verdichteter Daten Video-Informations-Bits auf weist zu denen Füllbits zur Vergrößerung der Länge der Zeile auf einen vorgegebenen Wert hinzugefügt werden, und wobei ein Synchronisiercode jeder Zeile verdichteter Daten folgt, weiterhin mit einem Pufferspeicher zum Speichern einer laufenden Zeile von gedehnten Daten, sowie einer vorherigen Zeile von gedehnten Daten, mit einer Synchronisier-De- tektoreinrichtung zum Erkennen des Synchronisiercodes, und mit einer Steuereinrichtung zum Steuern der Speichereinrichtung, um gleichzeitig mit dem Herausschieben der vorherigen Zeile von gedehnten Daten und dem Speichern der laufenden Zeile der gedehnten Daten zu beginnen, nachdem ein Synchronisiercode mittels der Detektoreinrichtung erkannt ist, gekennzeichnet durch eine Sperreinrichtung (43,46) zum Sperren der Detektoreinrichtung (19) für den Zeitraum des Ausspeicherns der vorhergehenden Datenzeile aus dem Pufferspeicher^, 16).

2. Faksimile-Empfangseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Pufferspeicher(15, 16) und die Steuereinrichtung so ausgelegt sind, daß der Zeitraum für das Einspeichern der laufenden Zeile von gedehnten Daten im wesentlichen gleich dem Zeitraum ist, in dem die vorherige Zeile von gedehnten Daten ausgespeichert wird.

3. Faksimile-Empfangseinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß jede Zeile von gedehnten Daten eine vorgegebene Zahl von Bits aufweist, daß die Steuereinrichtung einen Zähler enthält, der während der Ausspeicherung der vorherigen Zeile von gedehnten Daten die Bits der vorherigen Zeile von gedehnten Daten zählt, daß die Steuereinrichtung ein Signal erzeugt, wenn der Zählerstand des Zählers die vorgegebene Zahl von Bits erreicht, daß die Sperreinrichtung (43, 46) in Abhängigkeit von der Feststellung des Synchronisiercodes der vorherigen Zeile von verdichteten Daten die Detektoreinrichtung (19) sperrt, und daß die Sperrung der Detektoreinrichtung (19) in Abhängigkeit von dem Signal von dem Zähler beendet wird.

4. Faksimile-Empfangseinrichtung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine weitere Speicheranordnung mit einem ersten Speicher (48) und mit einem zweiten Speicher (49), die abwechselnd von der Steuereinrichtung angesteuert werden, um Zeilen von gedehnten Daten zu speichern bzw. auszuspeichern, und durch einen Drucker (41), dem von der weiteren Speicheranordnung (48,49) Zeilen von gedehnten Daten zugeführt werden.

5. Faksimile-Empfangseinrichtung nach Anspruch 4, gekennzeichnet durch einen zusätzlichen Pufferspeicher (61) zwischen der weiteren Speicheranordnung (48,49) und dem Drucker (41), wobei der Drucker (41) eine Zeile von gedehnten Daten, die ihm von dem zusätzlichen Pufferspeicher (61) zugeführt werden, schneller druckt als eine Zeile von gedehnten Daten dem zusätzlichen Pufferspeicher

(61) von der weiteren Speicheranordnung (48, 49) zugeführt wird.

6. Faksimile-Empfangseinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Sperreinrichtung (43, 46) den gefüllten Zustand des zusätzlichen Pufferspeichers (61) feststellt und die Detektoreinrichtung (19) entsprechend sperrt.

7. Faksimile-Empfangseinrichtung nach Anspiuch 6, dadurch gekennzeichnet, daß die Sperreinrichtung (43, 46) die Einspeicherung der laufenden Zeile von gedehnten Daten in die weitere Speicheranordnung (48, 49) in Abhängigkeit vom gefüllten Zustand des zusätzlichen Pufferspeichers (61) unterbindet.

8. Faksimile-Empfangseinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der zusätzliche Pufferspeicher (61) zumindest zwei Speicher (68, 69, 71) aufweist, die abwechselnd zum Einspeichern und Ausspeichern von Zeilen gedehnter Daten angesteuert werden.