JPS5910073A - 記録装置 - Google Patents
記録装置Info
- Publication number
- JPS5910073A JPS5910073A JP57118499A JP11849982A JPS5910073A JP S5910073 A JPS5910073 A JP S5910073A JP 57118499 A JP57118499 A JP 57118499A JP 11849982 A JP11849982 A JP 11849982A JP S5910073 A JPS5910073 A JP S5910073A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- speed
- image data
- recording
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 33
- 230000010355 oscillation Effects 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 241001422033 Thestylus Species 0.000 abstract description 8
- 238000004140 cleaning Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 244000241872 Lycium chinense Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/14—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by electrographic printing, e.g. xerography; by magnetographic printing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S347/00—Incremental printing of symbolic information
- Y10S347/90—Data processing for electrostatic recording
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
を記録する記録装置に関し、特に、静電記録装置などの
比較的低速の記録装置に比較的高速の画像信号を記録し
得るようにしたものである。
比較的低速の記録装置に比較的高速の画像信号を記録し
得るようにしたものである。
近来、ファクシミリ受信用あるいはコンピュータ出力装
置として静電記録装置が使われて来ている。しかして、
この種静電記録装置は、第１図に示すように構成されて
おり、導電材よりなるドラムｌの表面層を形成する誘電
体層を一様に正に帯電させる一次帯電器２、正に帯電し
た誘電体層に静電潜像を形成するために負の電圧を印加
する針電極を多数配列したスタイラスヘッド３、誘電体
層上の静電潜像をトナーの付着により顕像にする現像器
グ、誘電体層上のトナー像を記録紙７に転写する転写帯
電器！および転写後の誘電体層上の残留トナーを除去す
るクリーニング装置６をドラム／の周囲に配置しである
。かかる構成においてドラムｌを図中矢印の方向に回転
させ、一次帯電器λに士数百ボルトを印加して誘電体層
を一様に正に帯電させ、ファクシミリ受信信号あるいは
コンピュータ出力信号など、文字、記号、図形等を表わ
す画像信号をスタイラス）゛ライバ／ｌにより変換した
ー数百ボルトの負パルス電圧をスタイラス−・ラド３の
針電極に印加して、誘電体層上の正電荷のうち、文字、
記号、図形等に対応した位置の正πを荷を除電して静電
潜像を形成する。ついで、ドラム／をさらに矢印方向に
回転させて静電潜像が現像器グの位置に来たときに、磁
気ブラシ等により逆極性に帯電させた現像剤トナーを供
給して静電潜像に句着させ、可現像に顕像化させる。つ
いで、その可現像を転写帯電器ｊの位置に回転させ、給
紙ローラｌおよび搬送ローラ１０により送給した記録紙
７にコロナ放電により転写する。ついで、記録紙７を定
着ローラタの位置に送給して転写可現像を加熱加圧によ
り定着するとともに、転写後のドラムｌの表面に残留し
たトナーをクリーニング装置乙により除去して次回の記
録動作に備える。
置として静電記録装置が使われて来ている。しかして、
この種静電記録装置は、第１図に示すように構成されて
おり、導電材よりなるドラムｌの表面層を形成する誘電
体層を一様に正に帯電させる一次帯電器２、正に帯電し
た誘電体層に静電潜像を形成するために負の電圧を印加
する針電極を多数配列したスタイラスヘッド３、誘電体
層上の静電潜像をトナーの付着により顕像にする現像器
グ、誘電体層上のトナー像を記録紙７に転写する転写帯
電器！および転写後の誘電体層上の残留トナーを除去す
るクリーニング装置６をドラム／の周囲に配置しである
。かかる構成においてドラムｌを図中矢印の方向に回転
させ、一次帯電器λに士数百ボルトを印加して誘電体層
を一様に正に帯電させ、ファクシミリ受信信号あるいは
コンピュータ出力信号など、文字、記号、図形等を表わ
す画像信号をスタイラス）゛ライバ／ｌにより変換した
ー数百ボルトの負パルス電圧をスタイラス−・ラド３の
針電極に印加して、誘電体層上の正電荷のうち、文字、
記号、図形等に対応した位置の正πを荷を除電して静電
潜像を形成する。ついで、ドラム／をさらに矢印方向に
回転させて静電潜像が現像器グの位置に来たときに、磁
気ブラシ等により逆極性に帯電させた現像剤トナーを供
給して静電潜像に句着させ、可現像に顕像化させる。つ
いで、その可現像を転写帯電器ｊの位置に回転させ、給
紙ローラｌおよび搬送ローラ１０により送給した記録紙
７にコロナ放電により転写する。ついで、記録紙７を定
着ローラタの位置に送給して転写可現像を加熱加圧によ
り定着するとともに、転写後のドラムｌの表面に残留し
たトナーをクリーニング装置乙により除去して次回の記
録動作に備える。
しかして、スタイラスヘッド３は、通例、高解像度の記
録を行なうために１本／即乃至／６本／ ｍｍの間隔に
て、第１図に示すように、多数の針電極コーｌを配列し
てあり、かかる高密度のスタイラスヘッド３により、例
えば、ＢＩＩサイズの短手方向に一挙に記録を行ｔｊう
には、１ｇ本／醍の密度にて１ＩＯｑｔ本の針電極を必
要とする。かかる多数の針電極に通例−２００Ｖ〜−３
００Ｖの負パルス電圧を印加して静電潜像を形成するに
は、膨大な個数の高耐圧トランジスタやラッチ回路等が
必要であるので、最近では、第３図に示すように、シフ
トレジスタ３−／、ラッチ回路３−２、数十個ずつのア
ントゲ−）３−３−／〜３−３−ｎおよび高耐圧ＭＯ８
ＦＥＴＪ −Ｉｔ−／ 〜３−１−ｎ を集積回路化
したＴＴＬ直結可能の高耐圧ＭＯ８ＩＣを複数個用いて
、つぎのように動作させている。
録を行なうために１本／即乃至／６本／ ｍｍの間隔に
て、第１図に示すように、多数の針電極コーｌを配列し
てあり、かかる高密度のスタイラスヘッド３により、例
えば、ＢＩＩサイズの短手方向に一挙に記録を行ｔｊう
には、１ｇ本／醍の密度にて１ＩＯｑｔ本の針電極を必
要とする。かかる多数の針電極に通例−２００Ｖ〜−３
００Ｖの負パルス電圧を印加して静電潜像を形成するに
は、膨大な個数の高耐圧トランジスタやラッチ回路等が
必要であるので、最近では、第３図に示すように、シフ
トレジスタ３−／、ラッチ回路３−２、数十個ずつのア
ントゲ−）３−３−／〜３−３−ｎおよび高耐圧ＭＯ８
ＦＥＴＪ −Ｉｔ−／ 〜３−１−ｎ を集積回路化
したＴＴＬ直結可能の高耐圧ＭＯ８ＩＣを複数個用いて
、つぎのように動作させている。
まず、データ入力端子Ｄ Ｉ Ｎ（１）から時系列の画
像データをシフトレジスタ３−／に供給し、クロック入
力端子ＣＫρ）からのクロック信号により駆動して順次
に書込んだ後に、並列に読出してラッチ回路３−．２に
供給し、ラッチ入力端子ＬＳ（ＩＩ）からのラッチ信号
により駆動して、並列に大束した画像データを一旦格納
したうえで、並列に読出して、各アンドゲートＪ−３−
／〜３−．？−ｎを介し、高列に取出す。なお、シフト
レジスタＪ−／ からの画像データの並列読出しは入
力端子Ｄｏｕｔ（３）がらのデータ読出し信号により制
御し、また、各アンドゲートは、入力端子ＣＬ（Ｊ）か
らのクリア信号により、開路して画像データを必要とし
ないときにその通過を阻止する。
像データをシフトレジスタ３−／に供給し、クロック入
力端子ＣＫρ）からのクロック信号により駆動して順次
に書込んだ後に、並列に読出してラッチ回路３−．２に
供給し、ラッチ入力端子ＬＳ（ＩＩ）からのラッチ信号
により駆動して、並列に大束した画像データを一旦格納
したうえで、並列に読出して、各アンドゲートＪ−３−
／〜３−．？−ｎを介し、高列に取出す。なお、シフト
レジスタＪ−／ からの画像データの並列読出しは入
力端子Ｄｏｕｔ（３）がらのデータ読出し信号により制
御し、また、各アンドゲートは、入力端子ＣＬ（Ｊ）か
らのクリア信号により、開路して画像データを必要とし
ないときにその通過を阻止する。
−１−述のような高耐圧ＭＯ８ＩＣにはＭＯＳＦＥＴを
ｔ〜３ノ個集積回路化したものがあるが、３２個集積し
たモ（７） ニより７６本／ｍｍの密度にてＢＩＩサイ
ズ用のスタイ少に・ラド３に備えたｔｌｏｑｔ個の針電
極を駆動するには、かかるＭＯ８ＩＣを／Ｊ１個使用す
る必要がある。したがって、かかる多数のＭＯ８ＩＣを
直列に接続しなければならなくなる。
ｔ〜３ノ個集積回路化したものがあるが、３２個集積し
たモ（７） ニより７６本／ｍｍの密度にてＢＩＩサイ
ズ用のスタイ少に・ラド３に備えたｔｌｏｑｔ個の針電
極を駆動するには、かかるＭＯ８ＩＣを／Ｊ１個使用す
る必要がある。したがって、かかる多数のＭＯ８ＩＣを
直列に接続しなければならなくなる。
しかしながら、かかるＭＯ８ＩＣは、ＴＴＬ等に比して
信号処理速度が格段に遅く、精々ＩＩＭＨ２とするのが
限度である。例えば、信号処理速度をｌＩＭＨ７とする
と、ｌｌ００本の針電極を備えたスタイラスヘッドを駆
動するまでに要する時間は、４Ｚ ０９４ Ｘ ／／＆
ＭＨ２−約７ミリ秒であり、ＦＥＴの駆動時間等を含め
て／ラインにへ！ミリ秒を要するものとすると、Ｂ４（
サイズの長手方向にｌｔ本／ ｍｍの割合いでｓｒλグ
ラインを記録するのにへｊミリ秒ＸＪ’ｆ、２ＩＩライ
ンーｌ。７秒の時間を要することになり、その高速化は
到底望めないことになる。
信号処理速度が格段に遅く、精々ＩＩＭＨ２とするのが
限度である。例えば、信号処理速度をｌＩＭＨ７とする
と、ｌｌ００本の針電極を備えたスタイラスヘッドを駆
動するまでに要する時間は、４Ｚ ０９４ Ｘ ／／＆
ＭＨ２−約７ミリ秒であり、ＦＥＴの駆動時間等を含め
て／ラインにへ！ミリ秒を要するものとすると、Ｂ４（
サイズの長手方向にｌｔ本／ ｍｍの割合いでｓｒλグ
ラインを記録するのにへｊミリ秒ＸＪ’ｆ、２ＩＩライ
ンーｌ。７秒の時間を要することになり、その高速化は
到底望めないことになる。
本発明の目的は、上述した従来の欠点を除去し、他の性
能上、記録速度が遅い記録装置を使用する必要がある場
合に、記録速度は遅いままであっても、格段に高速の画
像信号を記録し得るようにした記録装置を提供すること
にある。
能上、記録速度が遅い記録装置を使用する必要がある場
合に、記録速度は遅いままであっても、格段に高速の画
像信号を記録し得るようにした記録装置を提供すること
にある。
すなわち、本発明は、第３図示のような構成のＭＯ８Ｉ
Ｃにて駆動するスタイラスヘッドの多数並列配置した針
電極を複数群に区分してそれぞれの群に画像データを供
給して記録する場合など、比較的低速の記録素子に高速
の画像データを供給して記録する場合に、高低速の入出
力が可能のバッファメモリを複数個備え、それらのバツ
ファメモリを高速クロック信号により駆動して、高速画
像データを順次に高速にて書込むとともに、それらのバ
ッファメモリを低速クロック信号により駆動して、高速
にて書込んだ画像データを低速にて順次に続出し、低速
の記録素子に順次に供給するようにしたものである。
Ｃにて駆動するスタイラスヘッドの多数並列配置した針
電極を複数群に区分してそれぞれの群に画像データを供
給して記録する場合など、比較的低速の記録素子に高速
の画像データを供給して記録する場合に、高低速の入出
力が可能のバッファメモリを複数個備え、それらのバツ
ファメモリを高速クロック信号により駆動して、高速画
像データを順次に高速にて書込むとともに、それらのバ
ッファメモリを低速クロック信号により駆動して、高速
にて書込んだ画像データを低速にて順次に続出し、低速
の記録素子に順次に供給するようにしたものである。
以下に図面を参照して本発明の詳細な説明する。
本発明記録装置の回路構成の例を第り図に示す。
図示の回路構成において、クー／はバッファメモリ書込
み制御部であり、ｔ−λはアドレス切換え制御部であり
、’ｌ−３はバッファメモリ読出し制御部であり、クー
グは発振器であり、グー、１−／〜グーＪ −ｖはいず
れもｊ／−ビット容態のバッファメモリであり、４Ｚ−
／；−／〜ｔＩ−ｇ−ｒはいずれもマルチプレクサであ
り、４’−７−／〜４’−７−４ｒはいずれも第３図示
のようなシフトレジスタ、ラッチ回路を有するＭＯ８Ｉ
Ｃである。なお、図示の回路構成においては、マルチス
タイラスヘッドの針電極を総数ＱＯ９／、本とし、これ
をｌプ四ツクに区分して、各ブロック毎に、３２ Ｘ
／４− Ｊ／、２本の針電極を備えるものとする。また
、各ＭＯ８ＩＣＩＩ−７−／ 〜４’−７−Ｉｒは、第
３図の回路で、高耐圧ＭＯ８ＦＥＴＪ −ＩＩ−／ 〜
Ｊ−ＩＩ−ｎを３２個集積した小ブロック（第３図中の
ｎ−Ｊλ）をそれぞれ３６個有し、＆−／グとして示す
ように、第３図示の構成における各画像データ出力端子
Ｄｏｕｔと画像データ入力端子Ｄｉｎとを順次のＭＯ８
ＩＣ相互間にて順次に縦続接続して、１６個の小ブロッ
クを直列に接続し、各ＭＯ８ＩＣブロック毎に３２×ｌ
乙−よ／、２の出力を取り出すようにする。
み制御部であり、ｔ−λはアドレス切換え制御部であり
、’ｌ−３はバッファメモリ読出し制御部であり、クー
グは発振器であり、グー、１−／〜グーＪ −ｖはいず
れもｊ／−ビット容態のバッファメモリであり、４Ｚ−
／；−／〜ｔＩ−ｇ−ｒはいずれもマルチプレクサであ
り、４’−７−／〜４’−７−４ｒはいずれも第３図示
のようなシフトレジスタ、ラッチ回路を有するＭＯ８Ｉ
Ｃである。なお、図示の回路構成においては、マルチス
タイラスヘッドの針電極を総数ＱＯ９／、本とし、これ
をｌプ四ツクに区分して、各ブロック毎に、３２ Ｘ
／４− Ｊ／、２本の針電極を備えるものとする。また
、各ＭＯ８ＩＣＩＩ−７−／ 〜４’−７−Ｉｒは、第
３図の回路で、高耐圧ＭＯ８ＦＥＴＪ −ＩＩ−／ 〜
Ｊ−ＩＩ−ｎを３２個集積した小ブロック（第３図中の
ｎ−Ｊλ）をそれぞれ３６個有し、＆−／グとして示す
ように、第３図示の構成における各画像データ出力端子
Ｄｏｕｔと画像データ入力端子Ｄｉｎとを順次のＭＯ８
ＩＣ相互間にて順次に縦続接続して、１６個の小ブロッ
クを直列に接続し、各ＭＯ８ＩＣブロック毎に３２×ｌ
乙−よ／、２の出力を取り出すようにする。
かかる構成の本発明記録装置に対して、外部がら、画像
データ信号（ＤＡＴＡ）ＩＩ−／θ、クロック信号（Ｃ
ＬＫｌｌ、）４／−／へ水平同期信号（ＨＣＹＮＣ）
ｌＩ−／２を供給する。しかして、水平同期信号（Ｈｓ
ｙＮｃ ） ａ −ｔｒは、ｌラインの画像データ有効
区間を表わす信号であり、画像データ信号（ＤＡＴＡ）
Ｉｌ−／θは、１Ｉ０９ｔビツトの時系列画像データで
あり、例えば２０ＭＨ２ｊ−／−１−ｊ−＃に画像デー
タ信号（ＤＡＴＡ）ＩＩ−ｔｒｙが順次に書込まれると
、例えば装置内に設けられている発振器（ｏｓｃ）＜ｚ
−ｇからの例えばコ。よＭＨ２とするクロック信号（Ｃ
ＬＫＬ）ｌ−２／により駆動して、各バッファメモリ４
Ｚ−ｊ−／へ、ｐ−、ｔ−ｒに書込まれた画像データ（
ＤＡＴＡ）ＩＩ−／θをデータライング−７３を介して
ＭＯ８ＩＣ４（−７−／ 〜ｔ−７−１ｒ（７）各画像
データ入力端子Ｄｉｎニ順次に供給スル。各ＭＯ８ＩＣ
４／ −７−／ 〜り−７−１においては、コ、ｊへ用
２のクロック信号（ＣＬＫＬ）クーｌ／により画像デー
タ信号（ＤＡＴＡ）４／−／θをシフトレジスタに順次
に書込み１．ｔＩ、２ビット分の画像データ信号（ＤＡ
ＴＡ）ｔＩ−／θを書込んだ後に、並列に読出してラッ
チ回路に−Ｈラッチし、ついで、ＭＯＳＦＥＴに供給し
て記録に供する。すなわち、各バッファメモリｕ−ｔ−
／〜グー、ｔ−４に２０ＭＨ２の高速クロック信号（Ｃ
ＬＫＨ）グー／／により画像データ信号（ＤＡＴＡ）ク
ー／θを順次に書込むとともに、λ。！；ＭＨｚ の低
速クロック信号（ＣＬＫＬ）４Ｚ−／３により順次に読
出すことにより、高速の時糸例画像データをｔブロック
のＭＯ８ＩＣに／／すの低速にて取出すことができる。
データ信号（ＤＡＴＡ）ＩＩ−／θ、クロック信号（Ｃ
ＬＫｌｌ、）４／−／へ水平同期信号（ＨＣＹＮＣ）
ｌＩ−／２を供給する。しかして、水平同期信号（Ｈｓ
ｙＮｃ ） ａ −ｔｒは、ｌラインの画像データ有効
区間を表わす信号であり、画像データ信号（ＤＡＴＡ）
Ｉｌ−／θは、１Ｉ０９ｔビツトの時系列画像データで
あり、例えば２０ＭＨ２ｊ−／−１−ｊ−＃に画像デー
タ信号（ＤＡＴＡ）ＩＩ−ｔｒｙが順次に書込まれると
、例えば装置内に設けられている発振器（ｏｓｃ）＜ｚ
−ｇからの例えばコ。よＭＨ２とするクロック信号（Ｃ
ＬＫＬ）ｌ−２／により駆動して、各バッファメモリ４
Ｚ−ｊ−／へ、ｐ−、ｔ−ｒに書込まれた画像データ（
ＤＡＴＡ）ＩＩ−／θをデータライング−７３を介して
ＭＯ８ＩＣ４（−７−／ 〜ｔ−７−１ｒ（７）各画像
データ入力端子Ｄｉｎニ順次に供給スル。各ＭＯ８ＩＣ
４／ −７−／ 〜り−７−１においては、コ、ｊへ用
２のクロック信号（ＣＬＫＬ）クーｌ／により画像デー
タ信号（ＤＡＴＡ）４／−／θをシフトレジスタに順次
に書込み１．ｔＩ、２ビット分の画像データ信号（ＤＡ
ＴＡ）ｔＩ−／θを書込んだ後に、並列に読出してラッ
チ回路に−Ｈラッチし、ついで、ＭＯＳＦＥＴに供給し
て記録に供する。すなわち、各バッファメモリｕ−ｔ−
／〜グー、ｔ−４に２０ＭＨ２の高速クロック信号（Ｃ
ＬＫＨ）グー／／により画像データ信号（ＤＡＴＡ）ク
ー／θを順次に書込むとともに、λ。！；ＭＨｚ の低
速クロック信号（ＣＬＫＬ）４Ｚ−／３により順次に読
出すことにより、高速の時糸例画像データをｔブロック
のＭＯ８ＩＣに／／すの低速にて取出すことができる。
つぎに、各バッファメモリ４Ｚ−，ｔ−／〜ｐ−ｔ−ｒ
における画像データ入出力の動作について、さらに詳細
に説明すると、ます、水平同期信号（Ｈ８ＹＮＣ）ｌ−
／２の立上りにてアドレス切換え制御部り−２により書
込み開始信号’Ｉ−Ｂをバッファメモリ書込み制御部ク
ー／に供給して作動を開始させる−０そのバッファメモ
リ書込み制御部り一／がらは、Ｖ！込みクロック信号（
ＷＣＬＫ）＃ −／７および書込みアドレス信号（ＡＤ
ＲＷ） ４／ −Ｉｌ ヲ各７ ＃ チ’７’ レクサ
ｌＩ−＋／〜４／−ｇ−，ｒをそわぞれ介して各バッフ
ァメモリ←１−／〜ｐ−ｔ−、！’に供給することによ
り、画像データ信号（ＤＡＴＡ）ｌｌ−／θか信号ライ
ンｇ−／θを介して各バッファメモリ＆４−／〜グー！
−サに順次に書込まれる。また、書込みクロック信号（
ＷＣＬＫ）グー／７は、高速クロック化Ｊ＠（ＣＬＫｌ
ｌ）ｌ−／／と同期して形成さ第１いマルチプレクサ＆
−４−／〜グー６−サにて選択されたうえで、バッファ
メモリＦ−３−／〜ｐ−ｔ−、ｒにそれぞれ印加される
。
における画像データ入出力の動作について、さらに詳細
に説明すると、ます、水平同期信号（Ｈ８ＹＮＣ）ｌ−
／２の立上りにてアドレス切換え制御部り−２により書
込み開始信号’Ｉ−Ｂをバッファメモリ書込み制御部ク
ー／に供給して作動を開始させる−０そのバッファメモ
リ書込み制御部り一／がらは、Ｖ！込みクロック信号（
ＷＣＬＫ）＃ −／７および書込みアドレス信号（ＡＤ
ＲＷ） ４／ −Ｉｌ ヲ各７ ＃ チ’７’ レクサ
ｌＩ−＋／〜４／−ｇ−，ｒをそわぞれ介して各バッフ
ァメモリ←１−／〜ｐ−ｔ−、！’に供給することによ
り、画像データ信号（ＤＡＴＡ）ｌｌ−／θか信号ライ
ンｇ−／θを介して各バッファメモリ＆４−／〜グー！
−サに順次に書込まれる。また、書込みクロック信号（
ＷＣＬＫ）グー／７は、高速クロック化Ｊ＠（ＣＬＫｌ
ｌ）ｌ−／／と同期して形成さ第１いマルチプレクサ＆
−４−／〜グー６−サにて選択されたうえで、バッファ
メモリＦ−３−／〜ｐ−ｔ−、ｒにそれぞれ印加される
。
また、書込みアドレス信号（ＡＤＲＷ） ４（−７ｇは
、９ビツトラインを介し、Ｏ番地がらよｌ／番地までの
アドレスを、書込みクロック信号（ＷＣＬＫ） ｔＩ−
７７に同期して更新し、Ｓ／、２ビット分の画像データ
（ＤＡＴＡ）４／−／θを各バッファメモリグー３−／
〜弘−５−ｔにそれぞれ順次に書込む。各バッファメモ
リ＆−Ｊ−／〜ｇ−，ｔ−ｒには、書込み時に、各マル
チプレクサｌＩ−！；−／〜Ｆ−（−＃がらのチップ選
択信号（Ｏ８）４ｊ−２＃に同期して、バッファメモリ
書込み制御部４（−／がら書込みエネーブル信号（ＷＥ
）ＩＩ−ｎが印加され、さらに、各バッフアメ＋ ＩＪ
＋−（−／ＮＦ−ｔ−１の書込みの選択は、アドレス
切換え制御部グー−からの−ビットの選択Ｆ号（ＳＬ。
、９ビツトラインを介し、Ｏ番地がらよｌ／番地までの
アドレスを、書込みクロック信号（ＷＣＬＫ） ｔＩ−
７７に同期して更新し、Ｓ／、２ビット分の画像データ
（ＤＡＴＡ）４／−／θを各バッファメモリグー３−／
〜弘−５−ｔにそれぞれ順次に書込む。各バッファメモ
リ＆−Ｊ−／〜ｇ−，ｔ−ｒには、書込み時に、各マル
チプレクサｌＩ−！；−／〜Ｆ−（−＃がらのチップ選
択信号（Ｏ８）４ｊ−２＃に同期して、バッファメモリ
書込み制御部４（−／がら書込みエネーブル信号（ＷＥ
）ＩＩ−ｎが印加され、さらに、各バッフアメ＋ ＩＪ
＋−（−／ＮＦ−ｔ−１の書込みの選択は、アドレス
切換え制御部グー−からの−ビットの選択Ｆ号（ＳＬ。
ＱＣ）４Ｚ−／４ により行なわれる。なお、この選択
信号（ＳＬ、ＱＣ）＆−ｙ’４に関しては、アクティブ
信号を１７′とし、アクティブでない信号をｏ″とする
と、っぎのような態様によって選択が行なわれる。
信号（ＳＬ、ＱＣ）＆−ｙ’４に関しては、アクティブ
信号を１７′とし、アクティブでない信号をｏ″とする
と、っぎのような態様によって選択が行なわれる。
（非選択） （書込み信号選択） （読出し信号選
択）選択信号（ａ） ｘ ｏ
ｔ□出力制紳信号（αυ ０ ／
／すなわち、ブロック／のバッフ
ァメモリ４Ｚ−（−／に画像データを書込む場合には、
アドレス切換え制ｍ Ｍグー−によりマルチプレクサグ
ーご一／に選択信号グー／ぶを（ＳＬ、’ＱＣ） −（
０、／）とする。この選択信号グー／乙により書込みク
ロック信号（ＷＣＬＫ） ４／ −／７がチップ選択信
号（ｃｓ）＜ｚ −２Ｆとして出力され、また、書込み
アドレス信号（ＡＤＲＷ）ＩＩ−４１がアドレス信号（
ＡＤＲ）４Ｚ−ＺＪ として出力される。
択）選択信号（ａ） ｘ ｏ
ｔ□出力制紳信号（αυ ０ ／
／すなわち、ブロック／のバッフ
ァメモリ４Ｚ−（−／に画像データを書込む場合には、
アドレス切換え制ｍ Ｍグー−によりマルチプレクサグ
ーご一／に選択信号グー／ぶを（ＳＬ、’ＱＣ） −（
０、／）とする。この選択信号グー／乙により書込みク
ロック信号（ＷＣＬＫ） ４／ −／７がチップ選択信
号（ｃｓ）＜ｚ −２Ｆとして出力され、また、書込み
アドレス信号（ＡＤＲＷ）ＩＩ−４１がアドレス信号（
ＡＤＲ）４Ｚ−ＺＪ として出力される。
また、バッファメモリｇ−，ｔ−／における書込みと読
出しとの選択はつぎのような態様によって行なわれる。
出しとの選択はつぎのような態様によって行なわれる。
（ｌ［） （メモリ書込み） （メモリ読…し）書込
みエネーブル信号ωＥ） Ｘ ／
（７チツプ選択信号（Ｃ８） ０
／ ／なお、上述したＸ印は、
いずれも、不動作を示す。
みエネーブル信号ωＥ） Ｘ ／
（７チツプ選択信号（Ｃ８） ０
／ ／なお、上述したＸ印は、
いずれも、不動作を示す。
したがって、メモリ書込みのときには、チップ選択信号
（ＣＳ ）に同期して書込みエネーブル信号（至））１
−２７を供給する。
（ＣＳ ）に同期して書込みエネーブル信号（至））１
−２７を供給する。
以上のようにしてブロック／のバッファメモリ４／−！
；−／に！ｌλビット分の画像データ信号（ＤＡＴＡ）
グ→θが書込まれると、アドレス切換え制御部を−２に
より選択信号（ＳＬ）をブロックコのマルチブレクザ＋
−乙一、２に前述したと同様に出力して書込み動作を行
なう。
；−／に！ｌλビット分の画像データ信号（ＤＡＴＡ）
グ→θが書込まれると、アドレス切換え制御部を−２に
より選択信号（ＳＬ）をブロックコのマルチブレクザ＋
−乙一、２に前述したと同様に出力して書込み動作を行
なう。
一方、ブロック／のバッファメモリ＄−１−／の書込み
動作が終了した後、アドレス切換え制御部Ｈによりブロ
ック／のマルチプレクサ９−４−／が続出し状態に設定
される。すなわち、選択信号（ＳＬ）ｑ−／６が（ｓｔ
、、ｏｃ） −（／、／）の状態にて出力され、バッフ
ァメモリ読出し制御部グー３は読出し開始信号１Ｉ−２
６を受けて、マルチプレクサグーｇ−／に読出しクロッ
ク信号（ＲＣＬＫ）４’７’りおよび読出しアドレス信
号（ＡＤＲＲ） ＆ −ａを供給する。なお、読出しク
ロック信号（ＲＣＬＫ）４／−／９は発振器（ｏＳＣ）
＋−グからの低速クロック信号（ＣＬＫＬ）ｌｌ−２／
に同期した周波数２゜りＭＥｚのクロック信号であり、
また、読出しアドレス信号（ＡＤＲＲ）ＩＩ−Ｊは、畳
込み動作におけると同様にＯ番地からｊ１１番地までの
画像データを読出すためのものであり、さらに、かかる
読出し動作時には、書込みエネーブル信号（ＷＥ）４Ｚ
−２７は１０″になっている。
動作が終了した後、アドレス切換え制御部Ｈによりブロ
ック／のマルチプレクサ９−４−／が続出し状態に設定
される。すなわち、選択信号（ＳＬ）ｑ−／６が（ｓｔ
、、ｏｃ） −（／、／）の状態にて出力され、バッフ
ァメモリ読出し制御部グー３は読出し開始信号１Ｉ−２
６を受けて、マルチプレクサグーｇ−／に読出しクロッ
ク信号（ＲＣＬＫ）４’７’りおよび読出しアドレス信
号（ＡＤＲＲ） ＆ −ａを供給する。なお、読出しク
ロック信号（ＲＣＬＫ）４／−／９は発振器（ｏＳＣ）
＋−グからの低速クロック信号（ＣＬＫＬ）ｌｌ−２／
に同期した周波数２゜りＭＥｚのクロック信号であり、
また、読出しアドレス信号（ＡＤＲＲ）ＩＩ−Ｊは、畳
込み動作におけると同様にＯ番地からｊ１１番地までの
画像データを読出すためのものであり、さらに、かかる
読出し動作時には、書込みエネーブル信号（ＷＥ）４Ｚ
−２７は１０″になっている。
以上のようにして、バッファメモリＦ−Ｊ−／内の画像
データ信号がデータｉ ｌ −／Ｊを介してＭＯ８ＩＣ
１−７−／の画像デ〜り入力端子に供給される。なお、
ＭＯＳ Ｉ Ｃｕ−７−／のシフトレジスタを駆動する
クロック信号ｌＩ−／Ｓは、前述したように、読出しク
ロック信号（ＲＣＬＫ）４Ｚ−／９に同期した周波数−
０ｊＭＨ２の低速クロツタ信号である。
データ信号がデータｉ ｌ −／Ｊを介してＭＯ８ＩＣ
１−７−／の画像デ〜り入力端子に供給される。なお、
ＭＯＳ Ｉ Ｃｕ−７−／のシフトレジスタを駆動する
クロック信号ｌＩ−／Ｓは、前述したように、読出しク
ロック信号（ＲＣＬＫ）４Ｚ−／９に同期した周波数−
０ｊＭＨ２の低速クロツタ信号である。
以上のようにして、各バッファメモリ＃−（−／〜グー
ｓ−ｔ （７，）書込みおよび読出しの動作が順次に切
換えられて、１所１像データ信号（ＤＡＴＡ）４ｔ→θ
の書込みが行なわれた順に画像データ信号の読出しが循
環的に行なわれ、ＭＯ８ＩＣｔＩ−７−／〜ｌｌ−７−
ざの各シフトレジスタに画像データ信号（ＤＡＴＡ）り
−Ｏが順次に循環的に行なわれる。
ｓ−ｔ （７，）書込みおよび読出しの動作が順次に切
換えられて、１所１像データ信号（ＤＡＴＡ）４ｔ→θ
の書込みが行なわれた順に画像データ信号の読出しが循
環的に行なわれ、ＭＯ８ＩＣｔＩ−７−／〜ｌｌ−７−
ざの各シフトレジスタに画像データ信号（ＤＡＴＡ）り
−Ｏが順次に循環的に行なわれる。
上述のようにして、７２４２分の画像データ’１０９ｔ
ビットがすべてＭＯＳ Ｉ Ｃａ−７−７−４−７−１
に書込まれたうえで、第３図に示したように、ラッチ動
作によりスタイラス駆動出力信号４’−１−／−４−１
−ｔとして出力される。なお、７２４２分の画像データ
信号１７０９６ビツトがＭＯＳ ＩＣ４／−７−／−４
−７−４に書込まれるに要する時間は、 バッファメモリ書込み時間／／、２１７ＭＨＺ Ｘ ｒ
ｉ、２ｘ ｒ −２０３μＢ と ／ブロックＭＯ８ＩＣシフト時ｍＪ ／／、２ＪＰｍＺ
Ｘ ｔ／ｊ −，２０５μｓ との和であり、’１１０１＃となる。
ビットがすべてＭＯＳ Ｉ Ｃａ−７−７−４−７−１
に書込まれたうえで、第３図に示したように、ラッチ動
作によりスタイラス駆動出力信号４’−１−／−４−１
−ｔとして出力される。なお、７２４２分の画像データ
信号１７０９６ビツトがＭＯＳ ＩＣ４／−７−／−４
−７−４に書込まれるに要する時間は、 バッファメモリ書込み時間／／、２１７ＭＨＺ Ｘ ｒ
ｉ、２ｘ ｒ −２０３μＢ と ／ブロックＭＯ８ＩＣシフト時ｍＪ ／／、２ＪＰｍＺ
Ｘ ｔ／ｊ −，２０５μｓ との和であり、’１１０１＃となる。
これに対し、従来の記録装置においては、Ｍｏ５Ｉｃ４
１−７−／〜４／−７−Ｊを直列に接続してｌｌ−０９
／、ビットの画像データ信号をシフトさせた場合に要す
る時間が、／／２ 、ｊＭＨ２Ｘ ｔＩ０９６− ／６
３１μＢとなるのであるから、本発明を適用することに
より、約ｑ倍の速度にてスタイラス駆動信号が得られる
ことになる。
１−７−／〜４／−７−Ｊを直列に接続してｌｌ−０９
／、ビットの画像データ信号をシフトさせた場合に要す
る時間が、／／２ 、ｊＭＨ２Ｘ ｔＩ０９６− ／６
３１μＢとなるのであるから、本発明を適用することに
より、約ｑ倍の速度にてスタイラス駆動信号が得られる
ことになる。
なお、ＭＯ８ＩＣのブロック区分数をさらに増大させね
ば、上述した速度増大は一層促進される。
ば、上述した速度増大は一層促進される。
以上の説明から明らかなように、本発明によれば、静ｍ
ｇＬ！録などを行なうがために比較的低速の記録しか行
ない得ない記録装置であっても、比較的高速の画像信号
を円滑にリアルタイムにて記録することができるという
顕著な効果が得られる。
ｇＬ！録などを行なうがために比較的低速の記録しか行
ない得ない記録装置であっても、比較的高速の画像信号
を円滑にリアルタイムにて記録することができるという
顕著な効果が得られる。
第１［９は静電記録装置の概略構成を示す線図、第一図
は同じくそのスタイラスヘッドの構成を示ず斜視図、第
３図は同じくそのスタイラスヘッド駆動回路の、構成を
示すブロック線図、第１Ｉ図は本発明記録装置の駆動回
路の構成例を示すブロック線図である。 ／・・・ドラム、 −・・・−成帯電器、３
・・・スタイラスヘッド、 グ・・・現像器、！・
・・転写帯電器、 ６・・・クリーニング装置、７
・・・記録紙、 ざ、９・・・給紙ローラ、
／θ・・・ローラ、 ／／・・・スタイラスヘッド駆動回路１．２−／・・・
針Ｖ、極、 ３−／・・・シフトレジスタ、３−２・・・ラッチ回路
、Ｊ−３−／ 〜３−３−ｎ ・・・アントゲート、
３−１Ｉ−／ 〜ｊ−ｔｌ−ｎ−・・高耐圧ＦＥＴ
。 クー／・・・バッファメモリ書込み制御部、クーコ・・
・アドレス切換え制御部、 ｌｌ−３・・・バッファメモリ読出し制御部、ｌ−グ°
°発振器％ ４’ ｊ−ＩＮ’ｌ−ｊ ｒ・・・
バッファメモリ）ｌ−に−／−４−４−，２・・・マル
チプレクサ、＃−７−／Ａ−Ｊ４／−７−Ｉｒ・Ｍ Ｏ
Ｓ Ｉ Ｃ８第１図 ３７５ 第３図
は同じくそのスタイラスヘッドの構成を示ず斜視図、第
３図は同じくそのスタイラスヘッド駆動回路の、構成を
示すブロック線図、第１Ｉ図は本発明記録装置の駆動回
路の構成例を示すブロック線図である。 ／・・・ドラム、 −・・・−成帯電器、３
・・・スタイラスヘッド、 グ・・・現像器、！・
・・転写帯電器、 ６・・・クリーニング装置、７
・・・記録紙、 ざ、９・・・給紙ローラ、
／θ・・・ローラ、 ／／・・・スタイラスヘッド駆動回路１．２−／・・・
針Ｖ、極、 ３−／・・・シフトレジスタ、３−２・・・ラッチ回路
、Ｊ−３−／ 〜３−３−ｎ ・・・アントゲート、
３−１Ｉ−／ 〜ｊ−ｔｌ−ｎ−・・高耐圧ＦＥＴ
。 クー／・・・バッファメモリ書込み制御部、クーコ・・
・アドレス切換え制御部、 ｌｌ−３・・・バッファメモリ読出し制御部、ｌ−グ°
°発振器％ ４’ ｊ−ＩＮ’ｌ−ｊ ｒ・・・
バッファメモリ）ｌ−に−／−４−４−，２・・・マル
チプレクサ、＃−７−／Ａ−Ｊ４／−７−Ｉｒ・Ｍ Ｏ
Ｓ Ｉ Ｃ８第１図 ３７５ 第３図
Claims (1)
- 【特許請求の範囲】 ／）記録素子に画像信号を供給して画像を記録する記録
装置において、記憶用クロック信号により複数個のバッ
ファメモリに順次に前記画像信号を一担記憶させるとと
もに、それらｖＩ数個のバッファメモリから前記記憶用
クロック信号と異なる繰返し周波数の再生用クロック信
号により順次に再生した前記画像信号を前記記録素子に
供給し、画像記録する記録装置。 入力され、前記再生用クロッ儲前記記録装置内の発振手
段から得ることを特徴とする記録装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118499A JPS5910073A (ja) | 1982-07-09 | 1982-07-09 | 記録装置 |
| US06/508,331 US4609927A (en) | 1982-07-09 | 1983-06-27 | Image recording apparatus with divided memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118499A JPS5910073A (ja) | 1982-07-09 | 1982-07-09 | 記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5910073A true JPS5910073A (ja) | 1984-01-19 |
Family
ID=14738178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118499A Pending JPS5910073A (ja) | 1982-07-09 | 1982-07-09 | 記録装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4609927A (ja) |
| JP (1) | JPS5910073A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4882686A (en) * | 1987-06-22 | 1989-11-21 | Eastman Kodak Company | Printing apparatus with improved data formatting circuitry |
| US5261046A (en) * | 1988-12-27 | 1993-11-09 | Eastman Kodak Company | Resequencing line store device |
| JPH03503032A (ja) * | 1988-12-27 | 1991-07-11 | イーストマン・コダック・カンパニー | 再順序付けライン記憶装置 |
| JP3091324B2 (ja) * | 1992-07-31 | 2000-09-25 | ローム株式会社 | 印字素子駆動装置の駆動方法 |
| JP3207003B2 (ja) | 1993-01-20 | 2001-09-10 | キヤノン株式会社 | 画像通信装置 |
| US5612728A (en) * | 1994-05-20 | 1997-03-18 | Westinghouse Electric Corporation | Full color TFEL edge emitter printing system |
| JP2001285605A (ja) * | 2000-01-26 | 2001-10-12 | Canon Inc | 画像通信装置 |
| US7085019B2 (en) * | 2001-03-27 | 2006-08-01 | Canon Kabushiki Kaisha | Facsimile apparatus |
| JP3652330B2 (ja) * | 2002-07-02 | 2005-05-25 | キヤノン株式会社 | 通信装置、通信方法およびプログラム |
| JP4095515B2 (ja) * | 2002-10-15 | 2008-06-04 | キヤノン株式会社 | ファクシミリ装置及びファクシミリ通信方法 |
| US10937348B2 (en) * | 2017-11-23 | 2021-03-02 | Facebook Technologies, Llc | Analog data shifter for a current mode display |
| US10971061B2 (en) | 2019-01-11 | 2021-04-06 | Facebook Technologies, Llc | Control scheme for a scanning display |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56106878A (en) * | 1980-01-31 | 1981-08-25 | Toshiba Corp | Thermal head |
| JPS5778272A (en) * | 1980-11-04 | 1982-05-15 | Nippon Telegr & Teleph Corp <Ntt> | Drive method in recorder |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4000495A (en) * | 1974-11-25 | 1976-12-28 | Pirtle William W | System for recording information on a photosensitive material |
| US4074319A (en) * | 1976-12-13 | 1978-02-14 | Bell Telephone Laboratories, Incorporated | Light emitting diode array imaging system - parallel approach |
| JPS54153516A (en) * | 1978-05-25 | 1979-12-03 | Ricoh Co Ltd | Data processing system for facsimile |
| US4455578A (en) * | 1982-08-30 | 1984-06-19 | Eastman Kodak Company | Electronics for arrayed photosources |
-
1982
- 1982-07-09 JP JP57118499A patent/JPS5910073A/ja active Pending
-
1983
- 1983-06-27 US US06/508,331 patent/US4609927A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56106878A (en) * | 1980-01-31 | 1981-08-25 | Toshiba Corp | Thermal head |
| JPS5778272A (en) * | 1980-11-04 | 1982-05-15 | Nippon Telegr & Teleph Corp <Ntt> | Drive method in recorder |
Also Published As
| Publication number | Publication date |
|---|---|
| US4609927A (en) | 1986-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0640068A (ja) | 集積薄膜トランジスタ電子写真書き込みヘッド | |
| US4430648A (en) | Combination matrix array display and memory system | |
| JPS5910073A (ja) | 記録装置 | |
| US5386394A (en) | Semiconductor memory device for performing parallel operations on hierarchical data lines | |
| KR100331522B1 (ko) | 기록드라이버장치,데이터기록방법,프리챠지장치및방법, 전하유지장치 및 방법 | |
| US6493807B1 (en) | Updating flash blocks | |
| US4882686A (en) | Printing apparatus with improved data formatting circuitry | |
| US4884104A (en) | Image forming apparatus having multiple image information inputs | |
| WO1990007753A1 (en) | Resequencing line store device | |
| AU644637B2 (en) | Control system for ion projection printing and the like | |
| JPH0239771B2 (ja) | ||
| US5261046A (en) | Resequencing line store device | |
| US3473074A (en) | Ground electrode structure for electroprinting system | |
| US4775860A (en) | Control circuit for an alternating type plasma display panel | |
| US5257072A (en) | Discharging device for copying apparatus | |
| US5081475A (en) | Vertical line width control ionographic system | |
| JPH0273379A (ja) | Ｌｅｄプリンタのヘッド装置 | |
| JPS60219069A (ja) | 電子写真装置 | |
| JPH024021B2 (ja) | ||
| SU1425693A1 (ru) | Запоминающее устройство | |
| JP3088595B2 (ja) | 半導体メモリ | |
| JPS6260869B2 (ja) | ||
| JPS5853087A (ja) | レジスタの読出制御方式 | |
| JP2917290B2 (ja) | レジスタ制御回路 | |
| JPH04336557A (ja) | 固体走査型光記録装置 |