DE2920763A1 - Halbleiterbauelement und integrierte halbleiterschaltungen - Google Patents

Halbleiterbauelement und integrierte halbleiterschaltungen

Info

Publication number
DE2920763A1
DE2920763A1 DE19792920763 DE2920763A DE2920763A1 DE 2920763 A1 DE2920763 A1 DE 2920763A1 DE 19792920763 DE19792920763 DE 19792920763 DE 2920763 A DE2920763 A DE 2920763A DE 2920763 A1 DE2920763 A1 DE 2920763A1
Authority
DE
Germany
Prior art keywords
zone
semiconductor
dipl
component
ing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19792920763
Other languages
English (en)
Inventor
George Krzysztof Celler
Gabriel Lorimer Miller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2920763A1 publication Critical patent/DE2920763A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/055—Fuse
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/092—Laser beam processing-diodes or transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

Beschreibung
Die Erfindung bezieht sich auf Halbleiterbauelemente und integrierte Halbleiterschaltungen, bei denen Schutzringe hohen spezifischen Widerstandes oder Isolationszonen verwendet sind.
Zum Erhalt wirksamer Sperrspannungskennlinien eines pn-überganges ist es bekannt, daß der Kanten- oder Oberflächen-Leckstrom durch oder über das Material hinweg, das den Umfang des Überganges umgibt, minimalisiert werden muß. Bei einem diskreten Halbleiterbauelement oder bei einer integrierten Schaltung, wird das strukturelle Element, das dieser Funktion dient, häufig als Schutzring bezeichnet. Bei Planarbauelementen minimalisiert die das Substrat bedeckende Oxydschicht den Oberflächenleckstrom am Übergang. Andere zu diesem Zweck entworfene Strukturen sind Mesa, pn-übergangsschutzririge und Oxidzonen, die unter die Oberfläche des Halbleiters eindringen. Mit Schutzringen vergleichbare Strukturen werden auch zur Isolation zwischen Bauelementen oder Teilen von integrierten Schaltungen benutzt.
Gemäß der Erfindung ist nun eine Zone aus im wesentlichen
909848/0706
C-ä
amorphem Halbleitermaterial, wie dieses aus dem Halbleiterkörper genetisch erhältlich ist, als Schutzring oder Isolationszone vorgesehen. Der Schutzring oder die Isolationszone kann durch Ionenimplantation erzeugt werden, wobei die innerhalb der Isolationszone oder des Schutzringes gelegene Zone durch eine nachfolgende selektive Warmbehandlung definiert wird.
Nachstehend ist die Erfindung anhand in der Zeichnung dargestellter Ausführungsbeispiele im einzelnen beschrieben; es zeigen:
Fig. 1 bis 3 schematische Schnittansichten eines Kalbleiterbauelementes in verschiedenen Herstellungsstadien,
Fig. 4 die Sperrspannungskennlinie einer im Verfahren nach Fig. 1 bis 3 hergestellten Diode,
Fig. 5 und 6 schematische Schnittansichten eines v/eiteren
Halbleiterbauelementes in verschiedenen Herstellungsstadien und
Fig. 7 eine Schnittansicht einer dritten Ausführungsform.
909848/0796
In den Fig. 1 bis 3 ist eine typische Verfahrensschrittfolge zum Erhalt der gewünschten Struktur dargestellt. Das in Fig. 1 dargestellte Substrat ist aus jedem Halbleitermaterial, in dem ein pn-übergang erzeugt werden kann, vorzugsweise aus Silicium oder Galliumarsenid. Das dargestellte Substrat ist p-leitend, komplementäre Strukturen sind gleichfalls möglich. In der Oberfläche des Substrats ist eine Zone 12 mit implantierten Donatoren (n-Typ-Dotierstoffen) erzeugt. Das Implantat kann in ein blankes Halbleitersubstrat, durch einen Isolator, oder durch ein in dem Isolator vorgesehenes Fenster nach allgemein bekannten Methoden eingebracht werden. Das Implantat ist so, daß die Halbleiteroberflächenzone, z. B. eine Siliciumzone, entweder amorph ist oder sich diesem Zustand nähert.
Der Ausdruck amorph bezieht sich bekanntlich auf einen Materialzustand, der sich durch einen praktisch fehlenden Fernordnungsgrad auszeichnet, obgleich ein gewisser Nahordnungsgrad (z. B. zwischen den nächsten Nachbarn) vorhanden sein kann. Halbleitermaterialien sind in diesem Zustand durch einen relativ hohen spezifischen Widerstand gekennzeichnet, der typischerweise der elektriohen Funktion adäquat ist, auf die die vorliegende Erfindung gerichtet ist. Beispielsweise wurden bei amorphem Silicium Quadratflächenwiderstände von
g
10 Ohm für eine etwa 100 nm dicke Oberflächenschicht gemes-
909848/0796
sen, die durch Ionenimplantationsbehandlung von einkristallinem Material eines spezifischen Widerstandes von etwa 1 Ohm cm erhalten wurde.
Die Zone ist hinreichend amorph für die vorliegenden Zwecke, wenn ihr spezifischer Widerstand wegen der fehlenden kristallinen Struktur größer ist als ein Zehntel des spezifischen Widerstandes des undotie -ten, eigenleitenden kristallinen Halbleiters.
Danach wird das Substrat einer Quelle hochintensiver Strahlung 13 ausgesetzt (Fig. 2). Die Strahlung ist so gebündelt, daß sie auf einen kleineren Substratteil als die implantierte Zone, etwa so wie dargestellt, auffällt. Die Bestrahlung erfolgt mit einem Laser- oder Elektronenstrahlenbündel einer Energie, Wellenlänge und Expositionszeit derart, daß ausreichend Energie in die implantierte Zone eingekoppelt wird, um diese-bis zu einer Tiefe wenigstens gleich der Tiefe des Implantats aufzuschmelzen. Es ist allgemein bekannt, daß die solcherart aufgeschmolzene Zone auf dem ungeschmolzenen Substrat epitaktisch rekristallisiert, um einen Halbleiter mit elektrischen Eigenschaften zu erzeugen, die mit denen des Halbleiters ohne Implantat vergleichbar sind, siehe O„ G. Kutukova und L. N. Streltsov "Laser Annealing of Implanted Silicon", Sov. Phys. Semicond. 10,
2/3 ■ 809848/Q7SS
C-!
265 (1976); G. K. Celler, J. M. Poate und L. C. Kimerling, "Spatially Controlled Crystal Regrowth of Ion Implanted Silicon by Laser Irratiation", Appl. Phys. Lett. 32, (April 15, 1978); W. L. Brown et al., "Laser Annealing of Ion-Implanted Semiconductors" in Bericht über die Conference on Rapid Solidification Processings, 13. - 16. Nov. 1977, Reston, Virginia, USZv. Ersichtlich muß das Aufschmelzen in kurzer Zeitspanne erfolgen, wenn das Wiederaufwachsen in einer genau definierten Zone (Fig. 2) auftreten soll. Es ist bekannt, daß sowohl Laser- als auch Elektronenstrahlenbündel eine Schmclzzone mit einer Schmelzlebensdauer von weniger als 5 Mikrosekunden zu erzeugen vermögen. Dieses wird für die vorliegenden Zwecke als adäquat betrachtet.
Ein typisches Bauelement mit einem auf die beschriebene Weise hergestellten selbstgeschützten pn-übergang ist in Fig. 3 dargestellt. Das Bauelement ist eine pn-Diode und ist als in Sperrichtung vorgespannt schematisch dargestellt. Der Elektrodenkontakt 15 erfolgt durch ein Fenster in einer Isolierschicht 11. und liegt an positiver Vorspannung. Die Verarmungszone ist gleichfalls schematisch dargestellt. Der potentielle Leckstromweg durch den Übergang ist durch die Pfeile bezeichnet. Es wurde gefunden, daß obwohl das Material dar Schicht 12 Silicium ist, es wirksam im Sinne einer Verhinderung eines übermäßigen Leckstroms wirksam ist. Es kann daher
909848/0796
Ü-i
ein wirksames pn-übergangshalbleiterbauelement durch eine sehr einfache Verfahrensschrittfolge hergestellt werden.
Zur Demonstration der Wirksamkeit dieser Methode und des amorphen Halbleiterschutzrings wurde nach folgender Methode gearbeitet. Ein blankes, p-leitendes, nach 111 orientiertes und mit Bor auf einen spezifischen Widerstand von etwa 0,5 Ohm-cm dotiertes Substrat wurde mit einfachionisierten Arsenionen beschossen, und zwar mit aufeinanderfolgenden Implantaten bei Energien von 16, 28, 46, 80 keV mit integrierten Strahlströmen von 44, 61, 95 bzw» 200 uc, um eine gesamte
15 2
Partikeldosis von 2,5 χ 10 Arsenionen/cm einzubringen. Die resultierte implantierte Schicht erstreckte sich etwa 50 nm in das Siliciumsubstrat mit einer Dotierstoffkonzentration von
2O 3
etwa 5 χ 10 Arsenatome/cm „ Ein Teil der implantierten Schicht wurde dann einem Strahlenbündel eines Nd:YAG-Lasers eines Bündeldurchmessers von etwa 40 Mikrometer zwischen den
(ausgesetzt
(1/e)-Leistungspunkten. Etwa 0,6 χ 0,6 mm große Quadrate wurden dem Strahlenbündel ausgesetzt, während dieses stufenweise über das Gebiet mit 80 %iger Überlappung gepulst wurde. Die Impulsleistung wurde bei verschiedenen Proben von 40 bis 120 MW/cm variiert, und die Impulsdauer betrugt 15O nS. Die resultierenden Energiedichten variierten von 6 bis 16,5 J/cm*.
Die Sperrstromkennlinie einer Diode, die entsprechend dieser
I09848/07IS
2 Prozedur bei einem Impulspegel von etwa 100 MW/cm erzeugt wurde, ist in Fig. 4 dargestellt. Der Volumen-Durchbruch ist für viele Anwendungsfälle ausreichend. Die Kennlinien im Durchlaßbereich waren gleichfalls ausreichend, obgleich eine Abweichung vom idealen Leckstromverhalten bei niedrigen Strömen (10 Ampere) ersichtlich ist.
Man sieht, daß die tatsächliche Tiefe des pn-überganges in Fig. 2 und 3 größer als die Tiefe des Implantates ist. Dieses rührt von einer Diffusion der implantierten Dotierstoffe her, wenn die implantierte Zone warmbehandelt wird. Obwohl der Prozeß praktisch momentan ist, tritt eine Diffusion wegen der hohen Transportgeschwindigkeit der Dotierstoffe in flüssigem Silicium und deswegen auf, weil die Schmelztiefe die Implantationstiefe überschreitet. Alternativ kann die Warmbehandlung auch in fester Phase durch Einstellen der Bestrahlungsparameter derart, daß lokale Erhitzung bis dicht unterhalb des Schmelzpunktes auftritt, vorgenommen werden. Eine Festphasenwarmbehandlung mit hochqualitativer epitaktischer Rekristallisation ist mit Silicium gleichfalls erreicht worden, und zwar unter Verwendung eines Argonlasers bei Leistungs-
dichten in der Größenordnung von 10 MW/cm und Beaufschlagungszeiten in der Größenordnung einer Millisekunde. Wenn eine Dotierstoff zone in festem Zustand warmbehandelt wird, neigt sie nicht dazu, sich wesentlich zu bewegen.
9098^8/0706
Ein alternatives Verfahren, mit dem ein planarer übergang erzeugt wird, ist in Fig. 5 und 6 dargestellt. Die Implantierung erfolgt in diesem Falle durch eine Maske 43, die die Zone abdeckt, in der der übergang zu erzeugen ist. Die resultierende implantierte Schichte 44 ist in dieser Zone flacher. Der pn-übergang 45 des Bauelementes, wie er sich nach Warmbehandlung ergibt, ist planar. Eine Laserwarmbehandlung kann direkt auf der maskierten Anordnung erfolgen, da das Maskenmaterial (z. B. SiO-) dahingehend wirksam ist, die Strahlung selektiv in den maskierten Teil des Substrats als Folge eines Antireflexionseffektes der Maske einzukoppeln. Die Dicke der Maske wird hierzu auf ein Vielfaches einer Viertelwellenlänge eingestellt, um diesen Effekt zu optimalisieren.
Ersichtlich können die Figuren als Darstellung entweder eines diskreten Halbleiterbauelementes mit pn-übergang oder als Darstellung eines Teils einer integrierten Schaltung aufgefaßt v/erden. Die anhand der Fig. 5 und 6 beschriebene Methode kann auch zum Erhalt einer Isolation zwischen Bauelementen benutzt werden. In diesem Fall stellt die oberhalb des pn-Überganges gelegene Dotierstoffzone eine Wanne dar, in der Schaltungselemente, wie Dioden, bipolare Transistoren oder Feldeffekttransistoren erzeugt werden können. Sie kann auch zur Herstellung von CMOS- und CBIC-Schaltungen verwendet werden.
909848/0706
Eine weitere Ausführungsform ist in Fig. 7 dargestellt. In diesem Falle ist ein Substrat 70 niedrigen spezifischen Widerstandes mit Ionen - implantiert, die weder Donatoren noch Akzeptoren sind, um eine amorphe Schicht 71 zu bilden. Die aktive Zone 72 wird auf die oben beschriebene Weise warmbehandelt, und zwar entweder direkt mit einem Laser oder, in diesem Fall, alternativ mit einem Laser durch das Fenster der Isolierschicht 73. Der Kontakt 74 kann ein Ohmscher Kontakt sein, wenn das Verfahren zur Herstellung eines Substratkontaktes in einer integrierten Schaltung benutzt wird, oder er kann ein Schottky- oder ein MOS-Sperrschichtkontakt sein.
Eine besonders attraktive Anwendung dieser Ausführungsform, bei nichtdotierende Ionen benutzt werden, ist die Isolation zwischen Oberflächenkanal-(MOS-)Bauelementen. Diese Bauelemente funktionieren hauptsächlich durch Ladungstransport an oder nahe bei der Oberfläche des Halbleiters und erfordern daher zu Isolationszwecken einfache Mittel zur Verhinderung einer Oberflächeninversion in den Zonen zwischen den aktiven Bauelementen. In diesen Fällen wird die gesamte Oberfläche des zu bearbeitenden Plättchens in amorphes Material umgewandelt, wonach ausgewählte Zonen, wie beschrieben, warmbehandelt werden. Die ausgewählten Zonen wurden in diesen Fällen typischerweise Kanalzonen für Feldeffekttransistoren
809848/0.700
mit isoliertem Gate oder mit pn-übergang sein, oder Ladungstransportkanäle im Falle von CCDs und BBDs bilden. In letzteren Fällen können die gewünschten Kanalkonfigurationen durch Abtasten mit einem gepulsten oder dauernd anstehenden Laseroder Elektronenstrahlenbündel erzeugt werden. Zahlreiche
Ionen können zur Erzeugung der amorphen Schicht verwendet
werden, einschließlich Siliciumionen und Ionen inerter Gase.
ÖO9848/O70I
W/ku
L e e r s e ί t

Claims (9)

BLUM BACH · WESER - BERGEN · KRAMER ZWIRNER. BREHM PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN 2920/63 Patentconsult Radeckestraße 43 8000 München 60 Telefon (089) 833603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Patentconsult Western Electric Company, Incorporated New York, N.Y., USA Celler 2-15 Halbleiterbauelement und integrierte Halbleiterschaltungen Patentansprüche
1. Halbleiterbauelement oder integrierte Halbleiterschaltung mit einer Oberflächenzone (14, 72) des Halbleiterkörpers (10, 70), die seitlich von einer als Schutzring oder Isolationszone dienenden Zone hohen spezifischen Widerstandes (12, 71) umgeben ist,
dadurch gekennzeichnet , daß die Zone hohen spezifischen Widerstandes (12, 71) im wesentlichen amorphes Halbleitermaterial ist, wie dieses aus dem Halbleiterkörper genetisch erhältlich ist.
9098A8/07Ü
München: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phys. Dr. rer. nat. · H. P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P. G. Blwibach Dipl.-Ing. . P. Bergen Dipl.-Ing. Dr. jur. . G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.
2. Bauelement oder integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet , daß unterhalb der Oberflächenzone ein Übergang (45) zwischen unterschiedlich dotierten Halbleiterzonen (10, 14) vorgesehen ist, der von der Zone hohen spezifischen Widerstandes begrenzt ist.
3. Bauelement oder integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die unterschiedlich dotierten Halbleiterzonen von entgegengesetztem Leitungstyp sind.
4. Bauelement oder integrierte Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet , daß der Übergang (45) im wesentlichen planar ist.
5. Integrierte Schaltung nach Anspruch 1, gekennzeichnet durch einen Ohmschen Kontakt (74) auf der Oberflächenzone (72) zum Erhalt eines Substratanschlusses.
6. Kombination einer Vielzahl Bauelemente nach Anspruch 1 auf einem gemeinsamen Halbleiterkörper, dadurch gekennzeichnet , daß die Bauelemente Oberflächenkanal-Bauelemente sind, die in entsprechenden gegeneinander isolierten Oberflächenzonen gebildet sind.
809848/0786
292Q763
7. Verfahren zum Herstellen eines Bauelementes, einer integrierten Schaltung oder einer Kombination hiervon nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet , daß das im wesentlichen amorphe Halbleitermaterial auf der Oberfläche des Halbleiterkörpers durch Ionenimplantation erzeugt wird und daß
_ die Oberflächenzonein) durch selektive, der epitaktischen Rekristallisation dienende Warmbehandlung eines
Wird {)?£-
Teils der ionenimplantierten Oberfläche erzeugt werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß für die Ionenimplantation Dotierstoffionen verwendet werden, um das Bauelement nach Anspruch 2 zu erhalten.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Ionenimplantation teilweise an einer Stelle maskiert (43) wird, wo die Oberflächenzone nachfolgend erzeugt wird, um das Bauelement nach Anspruch 4 zu erhalten.
809848/0706
DE19792920763 1978-05-23 1979-05-22 Halbleiterbauelement und integrierte halbleiterschaltungen Ceased DE2920763A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/908,792 US4240843A (en) 1978-05-23 1978-05-23 Forming self-guarded p-n junctions by epitaxial regrowth of amorphous regions using selective radiation annealing

Publications (1)

Publication Number Publication Date
DE2920763A1 true DE2920763A1 (de) 1979-11-29

Family

ID=25426245

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792920763 Ceased DE2920763A1 (de) 1978-05-23 1979-05-22 Halbleiterbauelement und integrierte halbleiterschaltungen

Country Status (7)

Country Link
US (1) US4240843A (de)
JP (1) JPS5526693A (de)
DE (1) DE2920763A1 (de)
FR (1) FR2426978A1 (de)
GB (1) GB2021316B (de)
IT (1) IT1114012B (de)
NL (1) NL7904036A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3816256A1 (de) * 1988-05-11 1989-11-23 Siemens Ag Verfahren zum herstellen einer aus einem ersten halbleitermaterial bestehenden einkristallinen schicht auf einem substrat aus einem andersartigen zweiten halbleitermaterial und verwendung der anordnung zur herstellung von optoelektronischen integrierten schaltungen
EP0381207A2 (de) * 1989-02-02 1990-08-08 Licentia Patent-Verwaltungs-GmbH Amorphisierungsverfahren zur Strukturierung eines Halbleiterkörpers

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0023656B1 (de) * 1979-07-23 1984-05-09 Kabushiki Kaisha Toshiba Halbleitervorrichtung zur Ladungsspeicherung
JPS5638815A (en) * 1979-09-07 1981-04-14 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
US4303455A (en) * 1980-03-14 1981-12-01 Rockwell International Corporation Low temperature microwave annealing of semiconductor devices
JPS56135969A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Manufacture of semiconductor device
US4476478A (en) * 1980-04-24 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor read only memory and method of making the same
US4322253A (en) * 1980-04-30 1982-03-30 Rca Corporation Method of making selective crystalline silicon regions containing entrapped hydrogen by laser treatment
US5859443A (en) * 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
US5262350A (en) * 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
US6900463B1 (en) 1980-06-30 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
US4803528A (en) * 1980-07-28 1989-02-07 General Electric Company Insulating film having electrically conducting portions
US4319954A (en) * 1981-02-27 1982-03-16 Rca Corporation Method of forming polycrystalline silicon lines and vias on a silicon substrate
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
US4535220A (en) * 1981-11-10 1985-08-13 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Integrated circuits
JPS59108313A (ja) * 1982-12-13 1984-06-22 Mitsubishi Electric Corp 半導体単結晶層の製造方法
US4590589A (en) * 1982-12-21 1986-05-20 Zoran Corporation Electrically programmable read only memory
US4531055A (en) * 1983-01-05 1985-07-23 The United States Of America As Represented By The Secretary Of The Air Force Self-guarding Schottky barrier infrared detector array
GB2133618B (en) * 1983-01-05 1986-09-10 Gen Electric Co Plc Fabricating semiconductor circuits
US4593306A (en) * 1983-02-24 1986-06-03 Battelle Development Corporation Information storage medium and method of recording and retrieving information thereon
GB8410252D0 (en) * 1984-04-19 1984-05-31 Plessey Co Plc Shallow source/drain structures
US4559086A (en) * 1984-07-02 1985-12-17 Eastman Kodak Company Backside gettering of silicon wafers utilizing selectively annealed single crystal silicon portions disposed between and extending into polysilicon portions
JPS61294866A (ja) * 1985-06-21 1986-12-25 Nippon Texas Instr Kk 電荷結合型半導体装置
JP2724702B2 (ja) * 1985-06-21 1998-03-09 日本テキサス・インスツルメンツ 株式会社 電荷結合型半導体装置の製造方法
US4835118A (en) * 1986-09-08 1989-05-30 Inmos Corporation Non-destructive energy beam activated conductive links
JP2573201B2 (ja) * 1987-02-26 1997-01-22 株式会社東芝 半導体素子の拡散層形成方法
US5027183A (en) * 1990-04-20 1991-06-25 International Business Machines Isolated semiconductor macro circuit
US20020198230A1 (en) * 1993-09-24 2002-12-26 Howard M. Kingston Method and apparatus for microwave assisted chemical reactions
US5449925A (en) * 1994-05-04 1995-09-12 North Carolina State University Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
US6372607B1 (en) * 1999-06-30 2002-04-16 Intel Corporation Photodiode structure
US7285473B2 (en) * 2005-01-07 2007-10-23 International Business Machines Corporation Method for fabricating low-defect-density changed orientation Si
US7060585B1 (en) * 2005-02-16 2006-06-13 International Business Machines Corporation Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization
US20110151270A1 (en) * 2009-12-18 2011-06-23 Todd Jay Rockstroh Methods of laser assisted plasma coating at atmospheric pressure and superalloy substrates comprising coatings made using the same
US20110146576A1 (en) * 2009-12-18 2011-06-23 Todd Jay Rockstroh Systems for applying a thermal barrier coating to a superalloy substrate
US20110169520A1 (en) * 2010-01-14 2011-07-14 Mks Instruments, Inc. Apparatus for measuring minority carrier lifetime and method for using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500139A (en) * 1967-03-16 1970-03-10 Philips Corp Integrated circuit utilizing dielectric plus junction isolation
US3921199A (en) * 1973-07-31 1975-11-18 Texas Instruments Inc Junction breakdown voltage by means of ion implanted compensation guard ring

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3515956A (en) * 1967-10-16 1970-06-02 Ion Physics Corp High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions
GB1269359A (en) * 1968-08-22 1972-04-06 Atomic Energy Authority Uk Improvements in or relating to semiconductors and methods of doping semiconductors
US3585088A (en) * 1968-10-18 1971-06-15 Ibm Methods of producing single crystals on supporting substrates
JPS5130437B1 (de) * 1970-03-25 1976-09-01
JPS4837232A (de) * 1971-09-15 1973-06-01
US3763532A (en) * 1972-06-05 1973-10-09 Dayco Corp Drafting roller construction
US3900345A (en) * 1973-08-02 1975-08-19 Motorola Inc Thin low temperature epi regions by conversion of an amorphous layer
JPS5733709B2 (de) * 1974-01-23 1982-07-19
JPS544826B2 (de) * 1974-06-11 1979-03-10
JPS5154772A (ja) * 1974-11-08 1976-05-14 Nippon Electric Co Handotaisochinoseizohoho
US4059461A (en) * 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
FR2341198A1 (fr) * 1976-02-13 1977-09-09 Thomson Csf Procede de fabrication de diodes schottky a faible capacite parasite, et dispositifs semiconducteurs comportant lesdites diodes
US4133704A (en) * 1977-01-17 1979-01-09 General Motors Corporation Method of forming diodes by amorphous implantations and concurrent annealing, monocrystalline reconversion and oxide passivation in <100> N-type silicon
JPS5424574A (en) * 1977-07-26 1979-02-23 Fujitsu Ltd Manufacture for semiconductor device
US4154625A (en) * 1977-11-16 1979-05-15 Bell Telephone Laboratories, Incorporated Annealing of uncapped compound semiconductor materials by pulsed energy deposition
US4155779A (en) * 1978-08-21 1979-05-22 Bell Telephone Laboratories, Incorporated Control techniques for annealing semiconductors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500139A (en) * 1967-03-16 1970-03-10 Philips Corp Integrated circuit utilizing dielectric plus junction isolation
US3921199A (en) * 1973-07-31 1975-11-18 Texas Instruments Inc Junction breakdown voltage by means of ion implanted compensation guard ring

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3816256A1 (de) * 1988-05-11 1989-11-23 Siemens Ag Verfahren zum herstellen einer aus einem ersten halbleitermaterial bestehenden einkristallinen schicht auf einem substrat aus einem andersartigen zweiten halbleitermaterial und verwendung der anordnung zur herstellung von optoelektronischen integrierten schaltungen
EP0381207A2 (de) * 1989-02-02 1990-08-08 Licentia Patent-Verwaltungs-GmbH Amorphisierungsverfahren zur Strukturierung eines Halbleiterkörpers
EP0381207A3 (de) * 1989-02-02 1991-02-27 Licentia Patent-Verwaltungs-GmbH Amorphisierungsverfahren zur Strukturierung eines Halbleiterkörpers

Also Published As

Publication number Publication date
FR2426978A1 (fr) 1979-12-21
IT7922901A0 (it) 1979-05-22
US4240843A (en) 1980-12-23
FR2426978B1 (de) 1984-06-15
NL7904036A (nl) 1979-11-27
IT1114012B (it) 1986-01-27
GB2021316B (en) 1982-06-16
GB2021316A (en) 1979-11-28
JPS5526693A (en) 1980-02-26

Similar Documents

Publication Publication Date Title
DE2920763A1 (de) Halbleiterbauelement und integrierte halbleiterschaltungen
DE3036869C2 (de) Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
DE102008003953A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2905022A1 (de) Integrierte halbleiterschaltung
DE2160427C3 (de)
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2947180A1 (de) Verfahren zum vermindern des spezifischen widerstandes einer siliziumschicht
DE3145592A1 (de) &#34;eingangsseitiger schutz fuer integrierte mos-schaltungen mit niedriger versorgungsspannung und hoher integrationsdichte&#34;
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19640311A1 (de) Halbleiterbauelement mit Lateralwiderstand
DE3806164A1 (de) Halbleiterbauelement mit hoher durchbruchspannung
DE1514020A1 (de) Verfahren zur Verbesserung von mindestens einem Betriebsparameter von Halbleiterbauelementen
DE102007019551B9 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE3148323A1 (de) Halbleiterschaltung
DE10015884A1 (de) Schottky-Diode
DE102007017788A1 (de) Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
DE2212489A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3044723C2 (de) Verfahren zur Herstellung eines mit einer niederohmigen aktiven Halbleiterschicht versehenen hochohmigen Substratkörpers
DE10261424B3 (de) Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
DE3010986A1 (de) Integrierte halbleiterschaltung
DE2915918A1 (de) Halbleiteranordnung mit ueberspannungsschutz

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US

8128 New person/name/address of the agent

Representative=s name: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W.

8131 Rejection