DE2912440A1 - Taktsignalgenerator - Google Patents
TaktsignalgeneratorInfo
- Publication number
- DE2912440A1 DE2912440A1 DE19792912440 DE2912440A DE2912440A1 DE 2912440 A1 DE2912440 A1 DE 2912440A1 DE 19792912440 DE19792912440 DE 19792912440 DE 2912440 A DE2912440 A DE 2912440A DE 2912440 A1 DE2912440 A1 DE 2912440A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- signal
- clock signal
- phase
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
^512440
Die vorliegende Erfindung betrifft einen Taktsignalgenerator
nach dem Gattungsbegriff des Anspruchs 1. Derartige Taktsignalgeneratoren
erzeugen eine Folge von Signalen mit aufeinanderfolgenden Phasen, welche einen Taktzyklus bilden. Die aufeinanderfolgenden
Phasensignale sind nicht notwendigerweise übereinstimmend.
In Datenverarbeitungssysbemsnund ähnlichen Sysbemaiist es oftmals
erwünscht, eine Reihe von aufeinanderfolgenden Taktzyklen zu definieren, wobei jeder Taktzyklus durch entsprechende Phasensignale
in eine Folge von verschiedenen Phasen unterteilt ist. Die Breite jedes Phasensignales ist durch die maximale Zeit
ist
festgelegt, die erforderlich um entsprechende Operationen während dieser Phase auszuführen. Im einfachsten Fall weisen alle Phasensignale die gleiche Breite auf; im allgemeinen ist jedoch die für die verschiedenen Phasen erforderliche Zeit nicht übereinstimmend. Es ist daher beispielsweise aus der US-PS 4 037 090 bekannt, hinsichtlich der unterschiedlichen Phasen Phasensignale mit unterschliedlicher Breite zu erzeugen. Dies führt zu einer Erhöhung der Arbeitsgeschwindigkeit des entsprechenden Systems.
festgelegt, die erforderlich um entsprechende Operationen während dieser Phase auszuführen. Im einfachsten Fall weisen alle Phasensignale die gleiche Breite auf; im allgemeinen ist jedoch die für die verschiedenen Phasen erforderliche Zeit nicht übereinstimmend. Es ist daher beispielsweise aus der US-PS 4 037 090 bekannt, hinsichtlich der unterschiedlichen Phasen Phasensignale mit unterschliedlicher Breite zu erzeugen. Dies führt zu einer Erhöhung der Arbeitsgeschwindigkeit des entsprechenden Systems.
Es ist andererseits festgestellt worden, daß in bestimmten Systemen
die für die Operationen in einer bestimmten Phase erforderliche Zeit beträchtlich variieren kann, was von Kriterien
abhängig sein kann, die vor dem Beginn der Phase bekannt sind. Es ist daher die Aufgabe der vorliegenden Erfindung, einen Taktsignalgenerator
anzugeben, der ein Phasensignal· erzeugen kann, dessen Länge durch ein Steuersignal entsprechend einem bestimmten
Kriterium gesteuert wird. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte
Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.
909841/0735
ORIGINAL INSPECTED
2012440
Bei der vorliegenden Erfindung wird ein Schieberegister verwendet,
durch das ein einziges "1"-Bit hindurchgeschoben wird, wobei jede Stufe das entsprechende Phasensignal direkt erzeugt. Das Schieberegister
kann ein zyklisches Schieberegister sein; es ist jedoch die Verwendung eines NOR-Gatters vorzuziehen, das von allen
Stufen des Schieberegisters mit Ausnahme der letzten Stufe gespeist wird, um das einzuspeisende "1"-Signal dann zu erzeugen,
wenn das vorliegende "1"-Bit in dem Register zu dem Ende verschoben wird. Ein zwischen die Ausgänge des Schieberegisters
und einen Sperreingang geschalteter Sperrschaltkreis umfaßt eine Zähleinrichtung, die in einfacher Weise aus einem bis auf
zählenden Zähler bzw. aus einem Flip-Flop bestehen kann. Hierdurch sperrt der Sperrschaltkreis die Fortschaltung des Schieberegisters
um 0 bis 1 Signale, wobei diese Signale von einer Haupt-Taktsignalquelle geliefert werden. Dies führt dazu, daß
die Phasensignale eine Länge aufweisen, die entweder der einfachen oder doppelten Periode des Haupttaktsignales entspricht.
Der Sperrschaltkreis umfaßt außer der Zähleinrichtung noch einen Gatterschaltkreis und einen Steuerschaltkreis, wobei diese
Komponenten zwar von ihrer Funktion her logisch voneinander zu trennen sind, schaltungsmäßig aber miteinander vermischt sind,
so daß eine Schaltkreiskomponente, wie beispielsweise ein Gatter, Funktionen von mehr als einem der .drei Teile des Sperrschaltkreises
ausführen kann.
Anhand der einzigen Figur der beiliegenden Zeichnung sei im folgenden ein Ausführungsbeispiel des erfindungsgemäßen Taktsignalgenerators
beschrieben.
Ein Haupt-Taktoszillator 3 speist einen Taktgenerator, der eine Folge von Phasensignalen auf einerGruppe von Leitungen 69 an
eine Zentraleinheit 4 und andere Einheiten des Systems liefert. Die Zentraleinheit 4 speist eine Gruppe von peripheren Teilen 5
über eine Gruppe von Leitungen 70. Die peripheren Teile 5, die
909841/0735
ORIGINAL !NSPECTEO
2312^0
ebenfalls von den Phasensignalen auf der Leitungsgruppe 69 gespeist
werden, umfassen eine Einheit 6, welche während eines bestimmten Phasensignales (Phase 2) betrieben wird und eine
Taktperiode erfordert, die länger als die normale Signalperiode
der Phase 2 ist. Die Einheit 6 wird über die Leitung 71 innerhalb der Gruppe von Leitungen 70 gesteuert.
Der Taktgenerator erzeugt eine Gruppe von vier Phasensignalen P1 bis P4. Normalerweise besitzen die Phasen 1 und 3 Impulslängen
entsprechend dem Zweifachen der Taktperiode des Haupt-Taktoszillators 3, und die Phasen 2 und 4 besitzen Impulslängen,
die der Taktperiode des Haupt-Taktoszillators 3 entsprechen. Wenn jedoch die Einheit 6 betrieben wird, so muß das
Signal der Phase 2 hinsichtlich der Impulslänge auf das Zweifache der Taktperiode des Haupt-Taktozsillators 3 erstreckt
werden.
Der Takgenerator umfaßt ein Schieberegister SR1 r an dessen Takteingang
CK der Haupt-Taktoszillator 3 angeschlossen ist und das an vier Ausgängen die vier Phasensignale P1 bis P4 erzeugt. Der
Betrieb des Schieberegisters erfolgt im wesentlichen in der Weise, daß ein "!"-Signal am Dateneingang D des Schieberegisters
eingegeben wird und durch das Schieberegister verschoben wird, so daß dieses "1"-Signal der Reihe nach an jedem der vier Ausgänge
auftritt. Die ersten drei Ausgänge sind an ein NOR-Gatter G1 angeschlossen, das den Dateneingang des Schieberegisters
speist, so daß solange wie das "1"-Signal nicht das Ende des Schieberegisters erreicht hat, ein "O"-Signal in das Schieberegister
eingespeist wird. Während der Phasensignale P1 bis P3 wird ein "!"-Signal auf das NOR-Gatter G1 gegeben, so daß während dieser Phasensignale ein "0"-Signal am Ausgang des Gatters
G1 erzeugt wird. Wenn das durch das Schieberegister verschobene "!"-Signal das Ende des Schieberegisters erreicht, d.h., wenn
die Phase 4 vorliegt, so weisen alle Eingänge des NOR-Gatters Gl
909841/0735
ORIGINAL INSPECTED
Wert "0" auf, und es wird ein "1"-Signal auf den Dateneingang
des Schieberegisters gegeben. Auf diese Weise wird ein weiteres "1"-Signal beim Start des Schieberegisters eingegeben,
wenn das vorhergehende "1"-Signal am anderen Ende des Schieberegisters
austritt. Es sei darauf verwiesen, daß sich das Schieberegister selbst auslöst, indem unabhängig von dem ursprünglichen
"1"- bzw. "0"-Bitmuster in dem Schieberegister das richtige Bitmuster mit einem einzigen "1"-Signal innerhalb
einer vollen Taktperiode der vier Phasen P1 bis P4 erzielt wird.
Wie zuvor erwähnt, sollen die Phasensignale P1 und P3 eine
Impulslänge entsprechend einer zweifachen Taktperiode des Haupt-Taktsignales aufweisen. Diese beiden Phasensignale werden einem
ODER-Gatter G2 zugeführt, das seinerseits auf ein NAND-Gatter G3 geschaltet ist, wobei dieses NAND-Gatter G3 den Freigabeeingang
EN des Schieberegisters R1 speist. Der Ausgang des Gatters G3 ist ferner auf den Dateneingang D eines Flip-Flops FF1 geschaltet,
dessen Takteingang CK von dem Haupt-Taktsozillator 3 gespeist
wird und dessen Ausgang Q auf das Gatter G3 geführt ist.
Das Flip-Flop FF1 ist normalerweise gesetzt (Ausgang Q besitzt den Wert "1") und das Gatter G3 erzeugt normalerweise an seinem
Ausgang ein "1"-Signal. Das "1"-Signal des Gatters G3 hält das
Flip-Flop FF1 im gesetzten Zustand, wodurch das Gatter G3 auf Änderungen an seinem Eingang ansprechen kann. Das !I1 "-Signal am
Ausgang des Gatters G3 gibt ferner das Schieberegister frei, so daß das "1"-Signal bei jedem Zyklus des Haupt-Taktoszillators 3
um eine Stufe weitergeschaltet werden kann. Beim Beginn des Phasensignales P1 (oder des Phasensignales P3) schaltet jedoch
der Ausgang des Gatters G2 auf den Wert "1" um. Dieses "1"-Signal wird auf das Gatter G3 weitergegeben. Da das Gatter G3
bereits von dem Flip-Flop FF1 mit einem "1"-Signal beaufschlagt wird, schaltet es jetzt an seinem Ausgang auf den Wert "0" um.
Hierdurch wird das Schieberegister SR1 gesperrt, und das "1"-Signal in dem Schieberegister verbleibt in der ersten (oder
dritten) Stufe beim nächsten Zyklus des Haupt-Taktoszillators anstehen.
909841/0735
-T-
Zur gleichen Zeit, wo das Schieberegister SRI gegen eine Verschiebung
des "1"-Signales gesperrt ist, ändert sich der Schaltzustand des Flip-Flops FF1, indem dieses auf den zurückgestellten
Zustand umschaltet. Das Flip-Flop gibt das "0"-Signal an seinem Dateneingang von dem Gatter G3 an seinem Ausgang Q aus,
wenn es durch den Haupt-Taktoszillatr 3 getaktet wird.Auf Grund
dieser Rückstellung und der Rückführung des Ausgangs Q auf das Gatter G3 wird am Ausgang des Gatters G3 erneut ein "1"-Signal
erzeugt. Hierdurch wird erneut ein "1"-Signal an den Freigabeeingang
des Schieberegisters angelegt, so daß das darin enthaltene "!"-Signal erneut nach einem einzigen Phasenzyklus verschoben
wird. Demgemäß werden die Phasensignale P1 und P3, die dem Gatter G2 zugeführt werden, in ihrerLänge von einem auf zwei
Zyklen des Haupt-Taktoszillators 3 verlängert. Das Flip-Flop FF1 wird erneut gesetzt, nachdem es sich während eines einzigen
Taktphasenzyklus im zurückgestellten Zustand befunden hatte, wobei dies durch das am Ausgang des Gatters G3 erneut auftretende
"1"-Signal geschieht.
Wie erwähnt, wird die Leitung 71 von der Zentraleinheit 4 betätigt,
um die periphere Einheit 6 zu betreiben, wobei hierbei ein Phasensignal P2 erforderlich ist, das auf das Zweifache der
Taktperiode Haupt-Taktoszillators .3 verlängert ist. Die Leitung
71 bildet dementsprechend einen weiteren Eingang für das Gatter G2. Das Gatter G2 erzeugt ein "1"-Signal während des ersten
Teils des Phasensignals P2, wobei hierbei der gleiche Effekt
wie bei den Phasensignalen P1 und P3 erzielt wird, der zur Verlängerung
des maßgeblichen Phasensignales führt. Dies bedeutet', daß das Phasensignal P2 im Falle eines "1"-Signales auf der Leitung
71 hinsichtlich seiner Länge von einer auf zwei Taktperioden des Haupt-Taktoszillators gestreckt wird.
Es sei darauf verwiesen, daß die Zeit, während der das Signal
auf der Leitung 71 den Wert "1" für eine Erstreckung des Phasen signales P2 aufweisen muß, während der normalen kurzen Dauer des
Phasensignales P2 auftritt. Es ist unerheblich, ob ein "1"-Signal
909841/0735
ORIGINAL INSPECTED
2912A4Q
auf der Leitung 71 während der Phasensignale P1 und P3 auftritt, da während dieser Phasensignale das Gatter G2 in jedem Fall ein
"1"-Signal erzeugt. Es müssen jedoch Vorkehrungen getroffen sein, um zu verhindern, daß ein "1"-Signal auf der Leitung 71 eine
Erstreckung des Phasensignales P4 hervorruft.
Es empfiehlt sich, das Signal auf der Leitung 71 durch die Phasensignale
in einer solchen Weise zu schalten, daß die Leitung 71 den Wert "1" während des Phasensignales P4 nicht aufweisen kann.
Wenn dies jedoch nicht möglich ist, so wird das Phasensignal P4 über einen Inverter 11 auf das Gatter G3 geschaltet. Diese Maßnahme
bewirkt, daß während des Phasensignales P4 der Inverter 11 ein "0"-Signal erzeugt, wodurch das Ausgangssignal des Gatters G3
auf seinen Normalwert entsprechend einem "1"-Signal unabhängig von dem Ausgang des Gatters Gl gesetzt wird. Zu jedem anderen
Zeitpunkt, d.h. zu jedem Zeitpunkt mit Ausnahme während des Phasensignales P4, arbeitet das Gatter G3 in der zuvor beschriebenen
Weise.
909841/0735
Claims (5)
- 2312440 Honeywell inc. 2 8. Mär? ί979Honeywell Plaza 04-4156 GeMinneapolis, MI, OSATaktsignalgeneratorPatentansprüche:Taktsignalgenerator mit einem von einer Haupt-Taktsignalquelle angesteuerten mehrstufigen Schieberegister, welches durch den Haupttakt zyklisch weitergeschaltet wird und Signale mit unterschiedlicher Phase an den Ausgängen der Stufen erzeugt und mit einem Sperrschaltkreis, der eine Zähleinrichtung aufweist, um die Weiterschaltung des Schieberegisters während einer Anzahl von Haupttaktsignalen zu sperren, und der einen Gatterschaltkreis aufweist, welcher auf Grund eines jeden Phasensignales die Zähleinrichtung auf einen entsprechenden Zählstand setzt, dadurch gekennzeichnet, daß der Sperrschaltkreis (FP1, G2, G3, 11) einen Steuerschaltkreis (Teil des Gatters G2) aufweist, der den Zählstand der Zähleinrichtung (FF1, G3) für ein vorbestimmtes Phasensignal (P2) auf Grund eines Steuersignales (auf der Leitung 71) modifiziert.
- 2. Taktsignalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Eingang des Schieberegisters (SR1) und alle Ausgangsstufen mit Ausnahme der letzten ein NOR-Gatter (G1) geschaltet ist.* ORIGSWALiNSPEGTED
- 3. Taktsignalgenerator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zähleinrichtung ein Flip-Flop (FF1) umfaßt, dessen Ausgang (Q) über ein NAND-Gatter (G3) mit seinem Eingang (D) verbunden ist.
- 4.Taktsignalgenerator nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß der Gatterschaltkreis ein ODER-Gatter (G2) aufweist, dem die Phasensignale zugeführt werden, für die die Zähleinrichtung zu setzen ist, um die Weiterschaltung des Schieberegisters (SR1) durch ein Haupttaktsignal zu sperren.
- 5. Taktsignalgenerator nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß der* Steuerschaltkreis das ODER-Gatter (G2), dem das Steuersignal (auf der Leitung 71) zugeführt wird,und das das ODER-Gatter (G2) speisende NAND-Gatter (G3) umfaßt, wobei dem NAND-Gatter (G3) die nicht zu verlängernden Phasensignale (P4) über entsprechende Inverter (H) zugeführt werden.909841 /0735
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/891,076 US4191998A (en) | 1978-03-29 | 1978-03-29 | Variable symmetry multiphase clock generator |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2912440A1 true DE2912440A1 (de) | 1979-10-11 |
Family
ID=25397572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792912440 Withdrawn DE2912440A1 (de) | 1978-03-29 | 1979-03-29 | Taktsignalgenerator |
Country Status (5)
Country | Link |
---|---|
US (1) | US4191998A (de) |
JP (1) | JPS54161239A (de) |
CA (1) | CA1109965A (de) |
DE (1) | DE2912440A1 (de) |
FR (1) | FR2421420A1 (de) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4258416A (en) * | 1979-04-24 | 1981-03-24 | General Electric Company | Inverter power conversion system having improved control scheme |
US4748559A (en) * | 1979-08-09 | 1988-05-31 | Motorola, Inc. | Apparatus for reducing power consumed by a static microprocessor |
US4758945A (en) * | 1979-08-09 | 1988-07-19 | Motorola, Inc. | Method for reducing power consumed by a static microprocessor |
US4463440A (en) * | 1980-04-15 | 1984-07-31 | Sharp Kabushiki Kaisha | System clock generator in integrated circuit |
JPS57101957A (en) * | 1980-12-17 | 1982-06-24 | Hitachi Ltd | Storage control device |
US4447870A (en) * | 1981-04-03 | 1984-05-08 | Honeywell Information Systems Inc. | Apparatus for setting the basic clock timing in a data processing system |
US4384874A (en) * | 1981-04-10 | 1983-05-24 | Dattilo Donald P | Dust control apparatus with cleaning control circuit |
US4534011A (en) * | 1982-02-02 | 1985-08-06 | International Business Machines Corporation | Peripheral attachment interface for I/O controller having cycle steal and off-line modes |
US4600945A (en) * | 1983-03-31 | 1986-07-15 | Rca Corporation | Digital video processing system with raster distortion correction |
US4725944A (en) * | 1983-11-14 | 1988-02-16 | Tandem Computers Incorporated | Electronic communication clocking mechanism |
US4819164A (en) * | 1983-12-12 | 1989-04-04 | Texas Instruments Incorporated | Variable frequency microprocessor clock generator |
US4670837A (en) * | 1984-06-25 | 1987-06-02 | American Telephone And Telegraph Company | Electrical system having variable-frequency clock |
GB8501988D0 (en) * | 1985-01-26 | 1985-02-27 | Robertson J A | Speed of microprocessors |
JPH0623954B2 (ja) * | 1985-03-29 | 1994-03-30 | 富士通株式会社 | 情報処理装置の性能調整方式 |
US5179693A (en) * | 1985-03-29 | 1993-01-12 | Fujitsu Limited | System for controlling operation of processor by adjusting duty cycle of performance control pulse based upon target performance value |
US5086387A (en) * | 1986-01-17 | 1992-02-04 | International Business Machines Corporation | Multi-frequency clock generation with low state coincidence upon latching |
GB2196450B (en) * | 1986-10-20 | 1991-02-13 | Mars Inc | Data-storing tokens |
US4756011A (en) * | 1986-12-24 | 1988-07-05 | Bell Communications Research, Inc. | Digital phase aligner |
US4862096A (en) * | 1987-05-13 | 1989-08-29 | Tektronix, Inc. | Programmable multiphase sequence controller |
US4953077A (en) * | 1987-05-15 | 1990-08-28 | International Business Machines Corporation | Accelerated data transfer mechanism using modified clock cycle |
US4958309A (en) * | 1989-01-30 | 1990-09-18 | Nrc Corporation | Apparatus and method for changing frequencies |
US5053639A (en) * | 1989-06-16 | 1991-10-01 | Ncr Corporation | Symmetrical clock generator and method |
US5408640A (en) * | 1990-02-21 | 1995-04-18 | Digital Equipment Corporation | Phase delay compensator using gating signal generated by a synchronizer for loading and shifting of bit pattern to produce clock phases corresponding to frequency changes |
US5247636A (en) * | 1990-05-31 | 1993-09-21 | International Business Machines Corporation | Digital processor clock circuit |
US5155841A (en) * | 1990-09-24 | 1992-10-13 | Nemonix, Inc. | External clock unit for a computer |
US5134703A (en) * | 1990-06-11 | 1992-07-28 | Nemonix, Inc. | External clock unit for a computer |
US5261081A (en) * | 1990-07-26 | 1993-11-09 | Ncr Corporation | Sequence control apparatus for producing output signals in synchronous with a consistent delay from rising or falling edge of clock input signal |
JP2561750B2 (ja) * | 1990-10-30 | 1996-12-11 | 三菱電機株式会社 | パルス発生回路 |
US5179294A (en) * | 1991-06-24 | 1993-01-12 | International Business Machines Corporation | Process independent digital clock signal shaping network |
US5278456A (en) * | 1991-06-24 | 1994-01-11 | International Business Machines Corporation | Process independent digital clock signal shaping network |
US5293628A (en) * | 1991-11-04 | 1994-03-08 | Motorola, Inc. | Data processing system which generates a waveform with improved pulse width resolution |
US5469547A (en) * | 1992-07-17 | 1995-11-21 | Digital Equipment Corporation | Asynchronous bus interface for generating individual handshake signal for each data transfer based on associated propagation delay within a transaction |
US5396111A (en) * | 1993-03-11 | 1995-03-07 | Data General Corporation | Clocking unit for digital data processing |
US5409512A (en) * | 1993-11-10 | 1995-04-25 | Commerical Sweeper Systems, Inc. | Air filtration system |
JPH07141053A (ja) * | 1993-11-17 | 1995-06-02 | Nec Niigata Ltd | クロック発生回路 |
US5557755A (en) * | 1994-02-24 | 1996-09-17 | Apple Computer, Inc. | Method and system for improving bus utilization efficiency |
JP3468592B2 (ja) * | 1994-08-10 | 2003-11-17 | 富士通株式会社 | クロック信号発生回路 |
US6058486A (en) * | 1994-09-22 | 2000-05-02 | Advantest Corp. | Timing generator for plural reference clock frequencies |
JP3524967B2 (ja) * | 1994-09-22 | 2004-05-10 | 株式会社アドバンテスト | 複数基準発振器用タイミング発生器 |
US5754436A (en) * | 1994-12-22 | 1998-05-19 | Texas Instruments Incorporated | Adaptive power management processes, circuits and systems |
US6415008B1 (en) | 1998-12-15 | 2002-07-02 | BéCHADE ROLAND ALBERT | Digital signal multiplier |
WO2000065651A1 (fr) * | 1999-04-27 | 2000-11-02 | Hitachi, Ltd. | Ci a semi-conducteur |
WO2005088421A2 (en) * | 2004-03-04 | 2005-09-22 | Koninklijke Philips Electronics N.V. | Programmable clock generation |
US8041982B2 (en) * | 2009-02-27 | 2011-10-18 | Texas Instruments Incorporated | Real time clock |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3268820A (en) * | 1963-12-04 | 1966-08-23 | Rca Corp | Timing pulse generator having selective pulse spacing |
US3564377A (en) * | 1967-10-06 | 1971-02-16 | Rolock Inc | Multipoint control system |
US3551822A (en) * | 1968-09-30 | 1970-12-29 | Emtec Designs Inc | Timing device for generating a plurality of controllable pulse trains |
US3590280A (en) * | 1969-11-18 | 1971-06-29 | Westinghouse Electric Corp | Variable multiphase clock system |
US3675133A (en) * | 1971-06-21 | 1972-07-04 | Ibm | Apparatus and method independently varying the widths of a plurality of pulses |
US3836858A (en) * | 1971-06-30 | 1974-09-17 | Nippon Denso Co | Pulse width setting apparatus |
US3792362A (en) * | 1972-10-30 | 1974-02-12 | Amdahl Corp | Clock apparatus and data processing system |
DE2331601C2 (de) * | 1973-06-20 | 1975-08-21 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur phasenregelung eines Taktsignals |
US3946255A (en) * | 1974-04-25 | 1976-03-23 | Honeywell Inc. | Signal generator |
US3968445A (en) * | 1974-04-29 | 1976-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Digital pulse width doubler |
JPS513161A (de) * | 1974-06-25 | 1976-01-12 | Nippon Denso Co | |
US4037090A (en) * | 1974-11-19 | 1977-07-19 | Texas Instruments Incorporated | Multiphase clocking for MOS |
-
1978
- 1978-03-29 US US05/891,076 patent/US4191998A/en not_active Expired - Lifetime
-
1979
- 1979-02-02 CA CA320,740A patent/CA1109965A/en not_active Expired
- 1979-03-27 JP JP3514979A patent/JPS54161239A/ja active Pending
- 1979-03-27 FR FR7907692A patent/FR2421420A1/fr active Granted
- 1979-03-29 DE DE19792912440 patent/DE2912440A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CA1109965A (en) | 1981-09-29 |
JPS54161239A (en) | 1979-12-20 |
FR2421420A1 (fr) | 1979-10-26 |
US4191998A (en) | 1980-03-04 |
FR2421420B3 (de) | 1982-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2912440A1 (de) | Taktsignalgenerator | |
DE2838549C2 (de) | Impulsbreitenmeßschaltung zur Anwendung in einem Prozessorsystem | |
DE3818546C2 (de) | ||
DE2162486A1 (de) | Digital gesteuerter Impulsgenerator | |
DE3246432C2 (de) | ||
DE2216123B2 (de) | Verfahren und Anordnung zur Analog-Digital-Umsetzung unter mehrfacher Integration | |
EP0134831A1 (de) | Einrichtung im Befehlswerk eines Fliessbandprozessors zur Befehlsunterbrechung und -wiederholung | |
DE3032568C2 (de) | Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge | |
DE2051432A1 (de) | Numerische Werkzeugmaschinen Lageregelemnchtung | |
DE2626290A1 (de) | Schaltung zum steuern der frequenz eines oszillators | |
DE3416548A1 (de) | Verfahren und einrichtung zur optimalen zeitlichen einstellung von taktsignalen fuer digitalrechner | |
EP0099101B1 (de) | Synchroner Takterzeuger für Digitalsignal-Multiplexgerät | |
DE2734190C2 (de) | Schaltungsanordnung zur Erzeugung eines Taktsignales | |
DE68914273T2 (de) | Arbeitsverfahren eines Zeitmessers. | |
DE4446988A1 (de) | Schneller Testmustergenerator | |
DE2314545C2 (de) | Schaltungsanordnung zur prioritätsrangigen Anschaltung einer Leitung aus mehreren Anfrageleitungen | |
DE2748075C3 (de) | Phasenregelkreis | |
DE3843261A1 (de) | Schaltungsanordnung zur steuerung der phase eines taktsignals | |
DE1925917C3 (de) | Binäre Impulsfrequenz-Multiplizierschaltung | |
DE1256689C2 (de) | Taktgeber mit einer einrichtung zur abschaltung und zur phasenrichtigen wiedereinschaltung der taktsignale von elektronischen datenverarbeitenden anlagen | |
DE3105067C2 (de) | Anordnung zum Steuern der Korrektur einer Zeitanzeige | |
DE2936801C2 (de) | Steuereinrichtung zur Ausführung von Instruktionen | |
DE2435057B2 (de) | Schaltungsanordnung zum Synchronisieren und/oder erneuten Auslösen eines Generators zum Erzeugen einer Folge von pseudozufälligen Binärsignalen | |
DE1243722B (de) | Anordnung zum Ausloesen eines binaeren Impulszaehlers | |
DE1294710B (de) | Schaltungsanordnung, die beim Auftreten eines Ausloeseimpulses einen Ausgangsimpuls gewuenschter Dauer liefert |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |