DE2827067A1

DE2827067A1 - Logikschaltung

Info

Publication number: DE2827067A1
Application number: DE19782827067
Authority: DE
Inventors: Jack Lee Anderson; Marvin Alan Glazer; Frank John Swiatowiec
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1977-07-08
Filing date: 1978-06-20
Publication date: 1979-01-25
Also published as: JPS60149251U; SG35783G; HK51183A; FR2397107B1; US4167727A; FR2397107A1; JPS5419339A; MY8400265A; DE2827067C2; GB1586140A; JPH0233411Y2

Description

Dipl.-Phys. O.E. Weber Patentanwalt

D-8 München 71 Hofbrunnstraße 47

Telefon: (089)7915050

Telegramm: monopolweber münchen

M 705

MOTOROLA, INC. 1303 East Algonquin Road Schaumburg, 111. 60196, USA

Logikschaltung

09884/0761

Die Erfindung "betrifft allgemein "binäre Logikschaltungen und bezieht sich insbesondere auf emittergekoppelte Logikschaltungen.

Eine weit verbreitete integrierte logische Schaltung, bei welcher die Anschlüsse jeweils in zwei Reihen angeordnet sind, ist auf vierzehn bis sechzehn Anschlußklemmen begrenzt. Dies führt zu dem nachteiligen Ergebnis, daß die Anzahl der Eingänge und Ausgänge für eine mit dieser Schaltung verwendete Logikschaltung durch die Anschlüsse an der integrierten Schaltung begrenzt sind. Daher sind dem Fachmann beim Entwurf von integrierten Schaltungen durch diese Gegebenheiten Grenzen gesetzt. Der Fachmann ist durch die Anzahl der Eingänge und der Ausgänge, welche durch die ausgewählte Schaltung verarbeitet werden können, bestimmten Beschränkungen unterworfen. Oftmals ermöglicht ein zusätzlicher Eingang, daß eine zusätzliche logische Funktion in derselben Schaltung verwirklicht werden kann.

Weiterhin kann es vorkommen, daß zwei verschiedene Benutzer ähnliche Funktionen in einer integrierten Schaltung benötigen. Diese Funktionen sind jedoch oft so weit verschieden, daß der Hersteller nicht beiden Forderungen der Benutzer gerecht werden kann, zumindest nicht mit derselben integrierten Sdaaltung, und zwar wegen der Begrenzungen bei den Anschlüssen. Es ist bereits versucht worden, beide Funktionen auf einem einzigen Chip einer logischen Schaltung unterzubringen, wobei jedoch die Metallisierung auf dem Chip für die zwei verschiedenen Anwendungsfälle verändert wurden, um die entsprechende logische Funktion zu ändern, damit die Anforderungen der Benutzer erfüllt werden konnten. Diese Vorgehensweise hat sich jedoch als unzweckmäßig erwiesen, weil unterschiedliche !Typen von Schaltungen und entsprechende KuIfeinrichtungen erforderlich sind und außerdem auch die Verarbeitungsschritte sowie die Herstellungsschritte für diese Schaltungen unterschiedlich sind.

§09884/0^08

Der Erfindung liegt die Aufgabe zugrunde, eine logische Schaltung der eingangs näher genannten Art zu schaffen, welche durch Überwindung der obigen Nachteile ohne Erhöhung der Anzahl der Anschlüsse getrennte und verschiedene logische Funktionen ausführen kann, wie sie bei zwei verschiedenen Benutzern auftreten können.

Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.

Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß eine Logikschaltung geschaffen ist, bei welcher die gewünschte logische Funktion über einen der Dateneingänge der Schaltung eingestellt werden kann.

Weiterhin ist gemäß der Erfindung der Vorteil erreichbar, daß mit einer einzigen integrierten Schaltung zwei unterschiedliche Anwendungsfälle abgedeckt werden können, bei welchen für unterschiedliche Benutzer verschiedene bestimmte logische Funktionen von derselben Schaltung ausgeführt werden können.

Gemäß der Erfindung werden die Vielseitigkeit und die Flexibilität bei einer hinsichtlich ihrer Anschlüsse begrenzten integrierten Schaltung im Hinblick auf verschiedene einstellbare logische Funktionen wesentlich verbessert.

Gemäß einer besonders bevorzugten Ausführungsform des Erfindungsgegenstandes ist vorgesehen ,daß eine erste Einrichtung vorgesehen ist, welche dazu dient, ein Ausgangssignal zu erzeugen, welches für eine aus einer Mehrzahl von logischen Funktionen repräsentativ ist, und zwar in Reaktion auf ein digitales Signal mit mehreren Werten und auf wenigstens ein binäres Signal, und daß wenigstens eine Aktivierungseinrichtung vorhanden ist, welcher das digitale Signal mit mehreren

-*-- 3 282706?

Werten zugeführt wird, um in selektiver Weise wenigstens ein Aktivierungssignal zu erzeugen, daß die erste Einrichtung auf das Aktivierungssignal anspricht und auch auf das Signal mit mehreren Werten sowie auf das binäre Signal, um das für eine aus einer Mehrzahl von Punktionen repräsentative Signal zu erzeugen.

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:

Hg. 1A, 1B und 1C ein Logikdiagramm, ein Schaltungsdiagramm und eine Wahrheitstabelle einer logischen Punktion, welche durch bekannte emittergekoppelte Logikschaltungen verwirklicht sind,

Pig. 2A, 2B und 2C ein Logikdiagramm, ein Schaltungsdiagramm und eine Wahrheitstabelle der logischen Punktion nach Pig. 1, wobei ein Doppelfunktionseingang verwendet ist,

Pig. 3A, 3B und 30 ein Logikdiagramm, ein Schaltungsdiagramm und eine Wahrheitstabelle einer Paritätsprufschaltung, welche einen Doppelfunktionseingang verwendet,

Pig. A-A und A-B ein Logikdiagramm und eine Wahrheitstabelle eines herkömmlichen Multiplexers mit drei Eingängen und

Pig. 5A, 5B und 50 ein Logikdiagramm, ein Schaltungsdiagramm und eine Wahrheitstabelle der logischen Punktion nach der Pig. A-, welche den Doppel funkt ion seingang verwendet.

In der Pig. 1 ist eine herkömmliche emittergekoppelte Logikfunktion symbolisch in dem Logikdiagramm der Pig. 1A veranschaulicht, eine entsprechende elektrische Schaltung ist in dem Schaltungsdiagramm der Pig. 1B niedergelegt, und eine

809884/0*701

zugehörige Wahrheitstabelle ist in der Fig. 1C veranschaulicht. Die Logikschaltung hat einen Ausgang, welcher eine der zwei Funktionen liefert, nämlich entweder A+B oder B, was durch den Eingang S bestimmt wird. In der Fig. 1A ist die mit S bezeichnete Eingangsklemme 10 mit einem Eingang eines Doppeleingangs-UND-Gliedes 12 verbunden, und auch mit einem Inverter 14, welcher seinerseits eine Verbindung mit dem invertierten S-Eingang zu einem weiteren Doppeleingangs-UND-Glied 16 hat. Der andere Eingang des UND-Gliedes 16 ist die Funktion Ϊ3, welche dadurch erzeugt wird, daß der Eingang B an der Klemme 18 über einen Inverter 20 angeschlossen wird. Der Eingang B an der Klemme 18 ist auch mit einem Eingang eines Doppeleingangs-ODER-G-liedes 22 verbunden. Der zweite Eingang des ODER-Gliedes 22 ist der Eingang A an der Eingangsklemme 24. Der Ausgang des ODER-Gliedes 22, welcher die Funktion A+B liefert, ist seinerseits mit dem zweiten Eingang des UND-Gliedes 12 verbunden. Die Ausgangssignale der UND-Glieder 12 und 16 werden den Eingängen eines Doppeleingangs-ODER-Gliedes 23 zugeführt. Der Ausgang des ODER-Gliedes 23 ist mit der Ausgangsklemme des logischen Verknüpfungsgliedes 26 verbunden.

Im Betrieb wird gemäß Fig. 1A entweder das UND-Glied 12 oder das UND-Glied 16 aktiviert, welches von dem logischen Zustand des Eingangs S an der Klemme 10 abhängt. Wenn der Eingang S hoch gelegt ist oder einen logischen Status "1" aufweist, wird das UND-Glied 12 aktiviert, und der Ausgang des ODER-Gliedes 22, welches die Funktion A+B liefert, wird mit dem Ausgangsglied 23 verbunden, so daß dadurch eine Verbindung mit der Ausgangsklemme 26 hergestellt ist. Wenn der Eingang S tief gelegt ist oder einen logischen Status "0" aufweist, invertiert der Inverter 14 den Pegel "0" in einen Pegel "1", um das UND-Glied 16 zu aktivieren, wodurch wiederum die Funktion B~, welche am Ausgang des Inverters 20 auftritt, über das Ausgangs-ODER-Glied 23 zu der Ausgangskiemme 26 weitergeleitet wird.

809884/07Dg

Die S¹Ig. 1B ist ein elektrisches Schaltschema einer emittergekoppelten Logikschaltung, welche üblicherweise verwendet wird, um das Logikdiagramm der Fig. 1A gerätetechnisch zu verwirklichen. Die Schaltung arbeitet zwischen einer positiven Gleichspannung VCG von O Volt oder Massepotential und einer negativen Versorgungsspannung VEE von -5»2 Volt. Eine erste Logikstufe 28 weist Transistoren 30, 32 und 3A- auf, die in einer Differentialanordnung geschaltet sind, um die logische Funktion A oder B zu bilden, wie es bei emittergekoppelten Logikschaltungen üblich ist. Die Basen der drei Transistoren 30, 32 und 3^ sind jeweils mit dem Eingang A, dem Eingang B und VBB verbunden, wobei VBB und VBB" Vorspannungen von -1,3 Volt bzw. -2,8 Volt sind, welche durch ein (nicht dargestelltes) entsprechendes Vorspannungsnetzwerk innerhalb der Logikschaltung erzeugt werden. Der Block 36 enthält eine zweite Logikstufe, so daß der Eingang B mit einem Paar von Differentialtransistoren 38 und 40 verbunden ist, wobei gemeinsam mit dem Kollektorwiderstand 42 und der Vorspannung VBB die Funktion B in herkömmlicher Weise gebildet wird. Eine Aktivierungsstufe 43 empfängt den Eingang S bei 10 und shiftet den Eingang über den Transistor 44 und die Diode 46 durch eine entsprechende Spannungsänderung auf das Paar von Dxfferentxaltransistoren 48 und 50. Diese drei Transistoren und die Diode gemeinsam mit dem Vorspannung swider st and 52 und der Stromquelle 54 bilden die Aktivierungsstufe herkömmlicher Art, um Aktivierungssignale an den Kollektoren der Transistoren 48 und 50 zu erzeugen, welche in selektiver Weise entweder die Funktion A+B des Blockes 28 oder die Funktion B des Blockes 36 aktivieren, indem ein Strom durch das entsprechende Differentialpaar erzeugt wird. Diese Aktivierung oder Reihenaktivierung ist herkömmlichen emittergekoppelten Logikschaltungen gemeinsam. Die Ausgangsstufe 56 nimmt das logische Signal von den Blöcken 28 und an der Basis des Transistors 58 auf, um die Logikfunktion zu übertragen, welche an dem Vorspannungswiderstand 60 und der Ausgangsklemme 26 auftritt.

809884/07OS

Die Wahrheitstabelle der Fig. 1C zeigt den Ausgang sowohl für das Logikdiagramm der Fig. 1A als auch für das Schaltungsdiagramm der Fig. 1B, und zwar für jeden der möglichen Zustände des Eingangs S, des Eingangs A und des Eingangs B.

Die Fig. 2 zeigt eine emittergekoppelte Logikschaltung, welche alle Funktionen der herkömmlichen Schaltung nach der Fig. 1 ausführt und auch dazu in der Lage ist, ein Doppelfunktions-Eingangssignal zu verarbeiten. Der Doppelfunktionseingang ersetzt den Eingang S und den Eingang A der Fig. 1, um die Notwendigkeit für zwei getrennte Eingänge überflüssig werden zu lassen, so daß dadurch ein Eingangsanschluß bei der entsprechenden gerätetechnischen Logikschaltung eingespart wird. Dieser Doppelfunktions- oder Mehrfacheingang wird als Eingang A bezeichnet. Die entsprechende Logik ist in dem Logikdiagramm der Fig. 2A dargestellt. Die elektrische Realisierung ist in der Fig. 2B dargestellt. Die entsprechende Wahrheitstabelle ist in der Fig. 2C veranschaulicht. Das Logikdiagramm der Fig. 2A hat einen Eingang A an der Klemme 62, welche mit einem Eingang eines Doppeleingangs-ODER-Gliedes 64· und auch mit dem Eingang eines speziellen logischen Verknüpfungsgliedes verbunden ist, welches als logisches Verknüpfungsglied 66 bezeichnet ist. Der Ausgang des logischen Verknüpfungsgliedes 66 ist mit einem Eingang eines Doppeleingangs-UND-Gliedes 68 verbunden, dessen anderer Eingang mit dem Ausgang des ODER-Gliedes 64- verbunden ist. Der Ausgang des ODER-Gliedes 66 ist auch über einen Inverter 70 mit einem Eingang eines Doppeleingangs-UND-Gliedes 72 verbunden. Der andere Eingang des UND-Gliedes 72 kommt von einem Inverter 74, der seinerseits einen Eingang mit dem Eingang B verbunden hat, welcher an der Klemme 76 vorliegt. Der Eingang B ist auch mit dem zweiten Eingang des ODER-Gliedes 64· verbunden. Die Ausgänge der UND-Glieder 68 und 72 bilden die zwei Eingänge eines Doppel-ODER-Gliedes 78, dessen Ausgang mit der Ausgangsklemme 80 verbunden ist.

809884/070S

-ϊ- 28270??

Im Betrieb empfängt das Logikdiagramm der Fig. 2A einen Eingang A an der Klemme 62 und ist mit dem Eingang B über die logische Funktion ODER verknüpft, und zwar an der Klemme 76 über das ODER-Glied 64, um die Funktion A+B zu bilden, welche einem Eingang des UND-Gliedes 68 zugeführt wird. Es wird auf die Funktion B" am Ausgang des Inverters 74 bereitgestellt und einem Eingang des UND-Gliedes 72 zugeführt. Die anderen Eingänge der UND-Glieder 68 und 72 werden durch den Ausgang des Speziallogikgliedes des logischen Verknüpfungsgliedes 66 gesteuert. Das logische Verknüpfungsglied 66 empfängt einen Eingang A und liefert einen Ausgang mit einem bestimmten -^egel, wenn der Eingang A entweder im logischen Status "1" oder im logischen Status "0" ist. Dieser logische Ausgang "1" aktiviert dadurch das UND-Glied 68, um die Funktion A+B über das ODER-Glied 78 dem Ausgang 80 zuzuführen. Wenn der Eingang A zum logischen Verknüpfungsglied 66 sich in einem dritten logischen Zustand oder in einem logischen Status "2" befindet, welcher für diese Schaltung irgendeine Spannung von weniger als -2,1 Volt darstellt (d.h. stärker negativ als -2,1 Volt), dann entspricht das Ausgangssignal des Blockes 66 einem logischen Status "0". Dieses Ausgangssignal wird durch den Inverter 70 invertiert, um das UND-Glied 72 zu aktivieren, damit die Funktion B durch das Ausgangs-ODER-Glied 78 der Ausgangsklemme 80 zugeführt werden kann. Somit hat das logische Verknüpfungsglied 66 ein Aktivierungsglied, welches normale logische Pegel von einem dritten oder einem Spezial-Logikpegel differenziert bzw. unterscheidet, welcher an dem Eingang A auftreten kann.

Die Fig. 2B ist ein Schaltungsdiagramm einer elektrischen Schaltung, welche eine gerätetechnische Verwirklichung für die Logikfunktion gemäß Fig. 2A darstellt. Die Schaltung der Fig. 2B ist sehr ähnlich aufgebaut wie die Schaltung der Fig. 1B. In der Fig. 2B sind die Logikstufe 82 für die Funktion A+B, die Logikstufe 84 für die Funktion B und die Ausgangsstufe 86 mit den Stufen 28, J6 und 56 der Fig. 1B

8 09884/07US

282706?

jeweils identisch. Die Aktivierungsstufe 88 der Fig. 2B ist ebenfalls ähnlich aufgebaut wie die Aktivierungsstufe 43 der Fig. 1B, indem ein Paar von Different!altransistoren 90 und 92 zusammen mit der Stromquelle 94 Aktivierungssignale für die Stufen 82 und 84 liefern, welche entweder die Funktion A+B oder die Funktion B auswählen. Anstatt des getrennten Eingangs S der Fig. 1B wird jedoch der Eingang A über den Transistor 96 der Fig. 2B geführt und mit der Basis des Transistors 90 des Aktivierungsstufen—Differentialpaares verbunden. Somit wird das Eingangssignal A über eine Basis-Emitter-Strecke der Basis des Transistors 90 zugeführt und mit der Vorspannung VBB" verglichen, welche der Basis des Transistors 92 zugeführt wird. Da die Vorspannung VBB" -2,8 V beträgt, werden die Differentialtransistoren 90 und 92 entweder durchlässig oder nichtdurchlässig, was davon abhängt, ob die Basis des Transistors 90 auf einem höheren Pegel liegt oder auf einem tieferen Pegel liegt als -2,8 Volt. Da der Basis-Emitter-Abfall des Transistors 96 etwa 0,7 Volt beträgt, bewirkt ein Eingangssignal A, welches größer (d.h. stärker positiv) ist als -2,1 Volt, daß die Stufe 88 aktiviert wird, so daß sie in einem ersten Status ist, während ein Eingangssignal von weniger als -2,1 Volt dazu führt, daß die Stufe 88 in einen zweiten Status gebracht wird. Genauer gesagt, wenn das Eingangssignal A größer als -2,1 Volt ist, wird der Transistor 90 durchlässig, so daß dadurch die Funktion A oder B der Logikstufe 82 aktiviert wird. Wenn das Eingangssignal A an der Klemme 62 kleiner ist als -2,1 Volt, dann wird der Transistor 90 gesperrt und der Transistor 92 wird durchlässig, so daß die Funktion B" der Logikstufe 84 aktiviert wird. Somit dient der Eingang A als Doppelfunktionseingang, welcher entweder als normaler Binärlogikeingang arbeitet oder als Steuereingang wirkt, um eine andere Funktion für den logischen Status auszuwählen. Darüber hinaus ist die Funktion des logischen Verknüpfungsgliedes über einen der Dateneingänge der Schaltung programmierbar. Somit ist die Vielseitigkeit der Logikschaltung, welche in einem Multiplexer ein-

809884/07US

gebaut ist, dadurch vergrößert, daß zwei Eingänge die Funktion ausführen, welche bei einer herkömmlichen Logikschaltung von drei Eingängen ausgeführt wird. Zwei verschiedene Benutzer sind dazu in der Lage, dieselbe Logikschaltung zu verwenden, obwohl die erforderlichen Funktionen, welche von beiden Benutzern benötigt werden, unterschiedlich sind.

Derjenige Benutzer, welcher die Funktion A+B realisieren möchte, würde normale emittergekoppelte Logikpegel den Eingängen A und B zuführen. Derjenige Benutzer, welcher die Funktion B benötigt, würde den Eingang A mit VEE (~5,2 V) beaufschlagen oder den Eingang A offen lassen, um dem Widerstand 98 üe Möglichkeit zu geben, daß er VEE an den Eingang A legt, und es würden normale emittergekoppelte Logikpegel dem Eingang B zugeführt.

Ein Vergleich der herkömmlichen Schaltung gemäß Fig. 1B und der Schaltung gemäß Fig. 2B, welche eine bevorzugte Ausführungsform des Erfindungsgegenstandes darstellt, zeigt, daß die gerätetechnische Verwirklichung des Erfindungsgegenstandes nur geringfügige Veränderungen an der herkömmlichen Schaltung erfordert. Weiterhin können dieselben Herstellungsmethoden wie bei normalen emittergekoppelten Logikschaltungen verwendet werden.

Die Fig. 20 ist eine Wahrheitstabelle, welche den logischen Ausgang an der Klemme 80 für verschiedene Kombinationen der Eingänge A und B veranschaulicht.

Gemäß Fig. 3 ist eine Adressenparitäts-Früfschaltung vorhanden, welche einen Doppelfunktionseingang aufweist, der in Verbindung mit einer Datenparitäts-Prüfeinrichtung dazu dient, den Systemparitätsstatus zu liefern. Das Logikdiagramm der Fig. 3A zeigt einen Adressenparitätseingang AO und fünf Adresseneingänge A1, A2, A3, A4 und A5, welche auf den Eingangsleitungen 102, 10A-, 106, 108, 110 bzw. 112 auftreten. Die Eingänge AO und A1 sind

809884/0705

-ΊΡ- 282706? 1k

mit den zwei Eingängen eines Doppeleingangs-Exklusiv-ODER-Gliedes 114 verbunden, und die Eingänge A2 und A3 bilden die Eingänge für das Doppeleingangs-Exklusiv-ODER-Glied 116, und die Eingänge A4 und A3> bilden schließlich die Eingänge für das Doppeleingangs-Exklusiv-ODER-Glied 118. Die drei Ausgänge dieser drei Exklusiv-ODER-Glieder sind ihrerseits mit den drei Eingängen eines Exklusv-NOR-Gliedes 120 verbunden, dessen Ausgang den Adressenparitätsstatus der Eingänge AO bis A5 liefert. Der Eingang AO ist auch mit dem Eingang eines speziellen logischen Verknüpfungsgliedes 122 verbunden. Der Ausgang des logischen Verknüpfungsgliedes 122 ist über die logische Funktion TMD mit dem Ausgang des logischen Verknüpfungsgliedes 120 über das UND-Glied 124 verbunden. Der Ausgang des logischen Verknüpfungsgliedes 124 ist einem Eingang eines Doppel eingangs-ODER-Gliedes 126 zugeführt. Der andere Eingang des Doppeleingangs-ODER-Gliedes 126 ist der Datenparitätsstatus, welcher an der Klemme 128 auftritt. Der Ausgang des ODER-Gliedes 126 ist mit der Ausgangsklemme 13Ο verbunden und stellt den Systemparitätsstatus dar.

Im Betrieb sind der Paritätseingang AO und die Adresseneingänge A1 bis A5 gemäß Fig. 3A über die Punktion des Exklusiv-ODER zusammen mit den logischen Verknüpfungsgliedern 114, 116, 118 und 120 derart zusammengefaßt, daß der normale Paritätsstatus der Adresseneingänge geliefert wird. Wenn der Adressenparitätsstatus sich in dem Systemparitätsstatus widerspiegeln soll, dann werden die normalen emittergekoppelten logischen Binärpegel dem Paritätsbiteingang AO zugeführt. Der logische Eingang "1" oder "0", nämlich das Eingangssignal AO, welches dem speziellen logischen Verknüpfungsglied 122 zugeführt wird, würde zu einem logischen Pegel "1" am Ausgang des logischen Verknüpfungsgliedes 122 führen, um auf diese Weise das FND-Glied 124 zu aktivieren. Der Adressenparitätsstatus würde dem ODER-Glied 126 zugeführt, um mit dem Datenparitätsstatus über die logische Funktion ODER verknüpft zu werden, damit der Gesamtsystem-Pari-

809884/0705

tätsstatus an der Ausgangsklemme 13O erscheint. Wenn jedoch der Systemparitätsstatus unabhängig vom Adressenparitätsstatus sein soll, dann würde der Eingang AO mit der negativen Versorgungsspannung VEE von -5»2 Volt verbunden. Dies würde wiederum dazu führen, daß das spezielle logische Verknüpfungsglied 122 eine logische "0" am Ausgang des Verknüpfungsgliedes liefert und das UND-Glied 124- abschaltet. Dadurch würde der Systemparitätsstatus nur eine !funktion des Datenparitätsstatus, und die Parität der Adressenbits würde ignoriert.

Die J¹Ig. 3B zeigt ein Schaltungsdiagramm der Adressenparitäts-Prüfeinrichtung, welche einen Doppelfunktionseingang verwendet. Das Exklusiv-ODER-Glied 132 wird dazu verwendet, die logische Funktion des Exklusiv-ODER von AO und A1 (AC&A1) zu bilden. Zwei (nicht dargestellte ) ähnliche Schaltungen bilden die logische Funktion des Exklusiv-ODER von A2 und A3 sowie von A4 und A5. Diese exklusiven ODER-Schaltungen haben die emittergekoppelte Logik gemeinsam und sind dem Fachmann an sich bekannt. Ein Drei-Eingangs-Exklusiv-NOR-Glied weist die logische Schaltung des Blockes 134 auf, in welchem die Funktionen des Exklusiv-ODER von Α0ΦΑ1, A2$A3 und Α4φΑ5 über die logische Funktion des Exklusiv-NOR zusammengefaßt werden, um den Adressenparitätsstatus zu bilden. Es ist darauf hinzuweisen, daß der Ausgang ΑΟφΑ.1 direkt mit dem Ausgang des Blockes 132 verbunden ist, daß jedoch bei A2$A3 und A4&A5 eine Spannungsverschiebung vorhanden ist: ein Basis-Emitter-Abfall für ΑΟ(£Α3 und zwei Basis-Emitter-Abfälle für A4<$A5 sind durch den Apostroph und den Doppelapostroph jeweils angegeben. Wiederum ist die Schaltung des Blockes 134 in einer emittergekoppelten Logik aufgebaut, wie sie dem Fachmann bekannt ist. Der Block I36 ist die Aktivierungsschaltung der Paritäts-Prüfeinrichtung, welche den mehrfach bewerteten Eingang von AO aufnimmt und die normalen logischen Zustände "1" und "0" von einem dritten logischen Zustand über Differentialtransistoren 138 und 140 differenziert, welche in Verbindung mit der Stromquelle 142 arbeiten. Weiterhin ist ein Eingangs-Vorspannungswiderstand 144 mit einer Vorspannung beaufschlagt, in diesem Falle mit

8098S4/07ÖS

TEiE. Das Aktivierungssignal von der Aktivierungsschaltung des Blockes 136 ist mit dem Ausgang des Exklusiv-NOR-Gliedes des Blockes 134- über eine Kollektorschaltung verbunden und außerdem mit der Basis des einen Transistors der Ausgangsstufe 146 verbunden. Der Datenparitätsstatus ist über die logische Funktion ODER mit der Ausgangsstufe 146 in herkömmlicher Weise verknüpft, um einen Systemparitätsstatus an der Ausgangsklemme zu liefern.

Im Betrieb liefert die Schaltung der Fig. 3B ein Systemparitätsstatus-Ausgangssignal an der Klemme 130, welches eine Funktion des Adressenparitätsstatus ist, sobald der Eingang AO an der Klemme 102 den logischen Zustand "1" oder den logischen Zustand "0" einnimmt. Dies bedeutet, daß immer dann, wenn der Eingang AO höher ist als die Vorspannung VBB" von -2,8 Volt, der Ausgang des Differentialtransistorpaares 138 "und 140 eine hohe Impedanz für den Ausgang des NOR-Gliedes des Blockes 134 aufweist, so daß der Block 134 in Verbindung mit dem Block 132 und den zwei Blöcken, welche dem Block 132 ähnlich sind, als normale Exklusiv-NOR-Paritäts-Prüfschaltung arbeitet. Wenn der Eingang AO unter die Vorspannung VBB" abfällt, dann bewirkt der Ausgang des Differentialtransistorpaares 138 und 140, daß der Ausgang des Exklusiv-NOR-Gliedes 134 einen tiefen Pegel bekommt, unabhängig TOn den anderen Eingängen der Adressenparitätsstatus—Schaltung. In diesem Falle ist der Systemparitätsstatus nur eine Funktion des Datenparitätsstatus. Es ist zu bemerken, daß dann, wenn der Vorspannungswiderstand 144 mit VEE verbunden ist und ein Fehler im Eingangssignal für die Leitung AO auftritt, so daß das Eingangssignal AO getrennt wird, das System den Adressenparitätsstatus unbeachtet läßt, während in der Tat Paritätsfehler in den Adresseneingängen auftreten können. Somit dürfte es zweckmäßiger sein, den Vorspannungswiderstand 144 mit einem Pegel oberhalb von VBB" zu versorgen, beispielsweise mit VBB* (-2,1 V), so daß eine unbeabsichtigte Trennung des Eingangs AO anzeigt, daß eine Reihe von Adressenparitätsfehlern vorliegen, damit der Benutzer auf einen Fehler im System aufmerksam gemacht wird.

809884/0705

Weiterhin ist zu "bemerken, daß ein mehrfach bewerteter Eingang bei der Anordnung gemäß Fig. 3B dem Benutzer die Möglichkeit bietet, entweder den Vorteil der in die integrierte Logikschaltung eingebauten Adressenparitätsstatus-Anzeige auszunutzen oder die Adressenparitätsstatus-Anzeige zu ignorieren, indem ein entsprechendes Eingangssignal AO gewählt wird. Genauer gesagt, wenn der Benutzer wünscht, daß der Adressenparitätsstatus in seinen Systemparitätsstatus eingebaut wird, wird der Eingang AO als normales Paritätsbit betrieben. Wenn der Benutzer andererseits den Adressenparitätsstatus ignorieren möchte, würde er den Eingang AO mit einer Energieversorgung VEE von -5,2 Volt beaufschlagen, wodurch die Adreseenparitätsfunktion abgeschaltet wird. Somit ist es möglich, die Notwendigkeiten von zwei verschiedenen Benutzern zu erfüllen, ohne daß die Anzahl der Anschlüsse bei einer integrierten Schaltung verändert wird. Außerdem ist es auch möglich, beide Funktionen bei einer Schaltung mit einer begrenzten Anzahl von Anschlüssen zu realisieren, indem der Vorteil des Doppelfunktionseinganges ausgenutzt wird. Auf diese Weise zeigt sich die Vielseitigkeit der erfindungsgemäßen Schaltung, welche entsprechende logische Funktionen in die integrierte Schaltung eingebaut hat.

Die Wahrheitstabelle der Fig. 30 zeigt einen Systemparitätsstatus als eine Funktion des Datenparitätsstatus und des Adressenparitätsstatus der Eingänge AO bis A5.

Die Fig. 4 zeigt ein Logikdiagramm und eine Wahrheitstabelle für eine Auswahleinrichtung Eins aus Drei. In der Fig. 4A ist der Ausgang an der Klemme 148 entweder der Eingang A an der Klemme 150 oder der Eingang B an der Klemme 152 oder aber der Eingang G an der Klemme 154, was von dem Status der zwei Auswahleingänge S1 an der Klemme 156 oder S2 an der Klemme 158 abhängt. Die Eingänge S1 und S2 werden durch ein Doppeleingangs-Inverter-UND-Glied 160 invertiert und durch die logische Funktion UHD miteinander verknüpft, so daß das Ausgangssignal des logischen Verknüpfungsgliedes 160 einem Eingang des Doppeleingangs-UHD-Gliedes 162 zugeführt wird. Der zweite Eingang

809884/0705

des UND-Gliedes 162 ist der Eingang A der Klemme 15Ο. Der Ausgang des UND-Gliedes 162 ist mit einem der drei Eingänge des ODER-Gliedes 166 verbunden, dessen Ausgang mit der Ausgangski emme 148 verbunden ist. Der Eingang S1 wird invertiert und mit S2 durch ein Doppeleingangs-UND-Glied 168 über die logische Funktion UND verknüpft. Der Ausgang des logischen Verknüpfungsgliedes 168 ist mit einem Eingang eines Doppeleingangs-UND-Gliedes 170 verbunden, um den Eingang B bei 152 auf das ODER-Glied 166 zu übertragen. Schließlich wird der Eingang S1 mit dem invertierten Wert des Eingangs S2 durch das Doppeleingangs-UND-Glied 172 über die logische Funktion UND verknüpft, wobei der Ausgang des logischen Verknüpfungsgliedes 172 ein Doppeleingangs-UND-Glied 174- aktiviert, um den Eingang C mit dem dritten Eingang des ODER-Gliedes 166 zu verbinden.

Die Arbeitsweise des Logikdiagramms in der Fig. 4A ist in der Wahrheitstabelle der Fig. 4B veranschaulicht. Der Eingang A wird dem Ausgang der Klemme 148 zugeführt, wenn die Eingänge S1 undS2 beide einen tiefen logischen Pegel oder einen logischen Pegel "O" einnehmen. Unter dieser Voraussetzung hat das UND-Glied 160 einen hohen logischen Pegel oder einen logischen Pegel "1" am Ausgang, um das UND-Glied 162 zu aktivieren und um die Daten A durch das Ausgangs-ODER-Glied 166 der Ausgangsklemme 148 zuzuführen. In ähnlicher Weise wird der Eingang B aktiviert, wenn der Eingang S1 tief gelegt ist und der Eingang S2 hoch gelegt ist, wobei in diesem Fall das UND-Glied 168 aktiviert wird, so daß eine logische "1" dem UND-Glied 170 zugeführt wird, um den Eingang B über das ODER-Glied 166 der Ausgangsklemme 148 zuzuführen. Der Eingang G ist mit dem Ausgang verbunden, wenn der Eingang S1 hoch gelegt ist und der Eingang S2 tief gelegt ist, weil das UND-Glied 172 einen logischen Ausgangspegel "1" aufweist, welcher das UND-Glied 174 aktiviert.

809884/0705

Die Fig. 5 zeigt eine dritte Ausführungsform des Doppelfunktionseingangs, wobei die logische Funktion, welche durch das herkömmliche Logikdiagramm der Fig. 4 veranschaulicht ist, unter einer Verminderung der Anzahl der Eingangsklemmen von fünf auf drei gerätetechnisch realisiert wird. Die erfindungsgemäße Schaltung ist symbolisch in dem Logikdiagramm der Fig.^A veranschaulicht, eine gerätetechnische Ausführungsform der elektrischen Schaltung ist in der Fig. 5B niedergelegt, und die logische Funktion ist in der Wahrheitstabelle der Fig. 5C erläutert. Der Eingang A der Fig. 5-A. an der Klemme 176 ist mit drei logischen Verknüpfungsgliedern verbunden. Das erste logische Verknüpfungsglied ist ein Drei-Eingangs-UND-Glied 178, das zweite ist ein erstes Aktivierungsglied 180 und das dritte ist ein zweites Aktivierungsglied 182. Der Eingang B an der Klemme 184 ist mit einem Eingang eines Doppeleingangs-UND-GIiedes 186 verbunden, und ein Eingang C an der Klemme 188 ist mit einem Eingang eines weiteren Doppeleingangs-UND-Gliedes 190 verbunden. Der Ausgang des ersten Aktivierungsgliedes 180 ist mit dem zweiten der drei Eingänge des UND-Gliedes 178 verbunden und wird durch den Inverter 192 invertiert und anschließend an den zweiten Eingang des UND-Gliedes 186 geführt. Der Ausgang des zweiten Aktivierungsgatters 182 ist mit dem dritten Eingang des Drei-Eingangs~UND-Gliedes 178 verbunden und wird auch durch den Inverter 194 invertiert und anschließend dem zweiten Eingang des UND-Gliedes 190 zugeführt. Die Ausgänge der drei UND-Glieder 178,186 und 190 bilden die drei Eingänge des Drei-Eingangs-ODER-Gliedes 196, welches seinerseits die Ausgangsklemme 198 treibt.

Im Betrieb der Schaltung erfolgt die Auswahl von A oder B oder C durch den Eingang A. Wenn daher der Eingang A eine normale logische "0" oder logische "1" ist, dann hat das erste Aktivierungsgatter 180 einen Ausgang "1" und das zweite Aktivierungsgatter 182 hat einen Ausgang "1", welcher wiederum das Drei-Eingangs-UND-Glied 178 aktiviert und auch die UND-Glieder und 190 abschaltet, um die Funktion A der Ausgangsklemme 198

809884/070 5

zuzuführen. Der Eingang B wird zur Ausgangskiemme 198 geführt, wenn der Eingang A einen logischen Zustand "2" oder -5,2 Volt hat. Wenn der Eingang A einen logischen Status "2" aufweist, dann hat das erste Aktivierungsgatter 180 einen logischen Status "0" am Ausgang, wodurch das UND-Glied 178 abgeschaltet wird und das UND-Glied 186 über den Inverter 192 aktiviert wird. Das zweite Aktivierungsgatter 182 hat noch einen logischen Pegel "1" am Ausgang, welcher dann, wenn er durch den Inverter 194 invertiert ist, das UND-Glied 190 abschaltet. Somit ist das Ausgangssignal an der Klemme 198 dasselbe wie das Ausgangssignal des UND-Gliedes 186, welches wiederum dasselbe ist wie das Eingangssignal B. Schließlich wird das Eingangssignal C ausgewählt, wenn das Eingangssignal A einen logischen Pegel ^U5" oder ein Massepotential hat. Unter diesen Voraussetzungen hat das erste Aktivierungsglied 180 einen logischen Ausgangspegel "1", welcher über den Inverter 192 das UND-Glied 186 abschaltet. Das zweite Aktivierungsglied 182 hat einen logischen Ausgangspegel "0", welcher das UND-Glied 178 abschaltet, jedoch das UND-Glied 190 über den Inverter 194 aktiviert. Somit wird der Eingang C über das UND-Glied 190 und das ODER-Glied 196 der Ausgangsklemme zugeführt.

Die Ifig. 5B stellt eine Schaltung dar, mit welcher das Logikdiagramm der Pig. 5-A- gerätetechnisch verwirklicht werden kann. Die Logikschaltung des Blockes 200 ist ein Eingangspuffer bekannter Art, während die Schaltung des Blockes 202 die Funktionen von UND-Gliedern 178, 186 und 190 sowie eines ODER-Gliedes 196 der Pig. 5-A- ausführt. Wiederum ist die Schaltung im Block 202 eine herkömmliche Schaltung mit einer emittergekoppelten Logik, wie sie dem Pachmann bekannt ist. Neu ist jedoch das erste Aktivierungsglied des Blockes 204, welcher einen Spannungsshift-Transistor 206 aufweist, dessen Emitter mit dem Vorspannungswiderstand 208 und auch mit der Basis eines ersten Transistors 210 eines Differentialtransistorpaares verbunden ist. Der Transistor 210 ist in einer Differentialschaltung mit einem zweiten Transistor 212 verbunden, dessen Basis mit der

809884/0705

Vorspannung VBB" von -2,8 Volt "beaufschlagt wird. Das Transistorpaar 210 und 212 ist mit einer Stromquelle 214 verbunden, und der Kollektor des Transistors 212 ist mit einem Widerstand 216 verbunden, dessen anderes Ende mit VCC verbunden ist. Die Eingangsshiftspannung, welche am Emitter des Transistors 206 auftritt, ist auch mit dem Block 218 verbunden, welcher das zweite Aktivierungsglied aufweist. Der Shifteingang A ist mit der Basis des Transistors 220 verbunden, welcher mit dem Transistor 222 sowie mit der Stromquelle 224 zu einem Differentialtransistorpaar verbunden ist. Der Kollektor des Transistors 220 ist mit einem ersten Widerstand 226 verbunden, und der Kollektor des Transistors 222 ist mit VCC verbunden, und es ist schließlich die Basis des Transistors 222 mit der Vorspannung VBB von -1,3 V verbunden. Die in der Schaltung angegebenen Vorspannungen werden durch Vorspannungsnetzwerke innerhalb der Schaltung erzeugt, die in dem Schaltschema nicht dargestellt sind.

Die Arbeitsweise des Puffers A des Blockes 200 der Fig. 5B ist herkömmlicher Art und liefert den gepufferten Eingang A auf die Y-Verbindungsleitung. Die erste Aktivierungsschaltung des Blockes 204 erkennt entweder Spannungen auf dem Eingang A, welche größer sind als -2,1 Volt, um den Puffer des Blockes 200 zu aktivieren, oder Spannungen auf dem Eingang A, welche kleiner sind als -2,1 V, um den Puffer des Blockes 200 zu trennen, und sie liefert auch einen tiefen Pegel auf der Z-Verbindungsleitung. Das zweite Aktivierungsglied des Blockes 218 differenziert Eingänge A, welche größer oder kleiner sind als -0,7 Volt. Wenn der Eingang A größer ist als -0,7 Volt, wird die X-Verbindungsleitung tief gelegt, um den Eingang C mit der Ausgangsklemme 198 zu verbinden. Wenn der Eingang A jedoch unter -0,7 Volt abfällt, hört der Transistor 220 auf, durchlässig zu sein, wodurch ein hoher Eingangspegel an die Leitung X geführt wird, so daß dadurch der Eingang C abgeschaltet wird. Das Ausgangsglied des Blockes 202 kombiniert die Eingänge B und 0 sowie X, Y und Z als Verbindungsleitungen der Schaltungsblöcke 200 und 204, nachdem die Leitungen

809884/0705

Vl

X, Y und Z in ihrem Spannungspegel um einen Basis-Emitter-Abfall verschoben bzw. geshiftet wurden, um jeweils X¹, Y¹ und Z¹ wie bei einer herkömmlichen emittergekoppelten Logik zu bilden, damit die richtigen Daten auf der Ausgangskiemme 198 vorhanden sind.

Die Pig. 50 ist eine Wahrheitstabelle des Ausgangs für jeden Status von A, B und C als Eingängen der Logikschaltung der Fig. 5A sowie der Fig. 5B.

Die Schaltung der Fig. 5 weist einen Mehrfacheingang auf, welcher vier logische Zustände annehmen bzw. aufnehmen kann, von denen zwei die normalen emittergekoppelten Logikpegel· "O" und "1" sind. Die anderen zwei Zustände sind ein hoher Pegel, welcher größer ist als -0,7 Volt und den ein Benutzer dazu verwenden würde, den Eingang auf VCC oder das Massepotential zu legen, und weiterhin ein vierter Pegel von weniger als -2,1 Volt, welchen ein Benutzer dazu verwenden würde, den Eingang auf VEE oder -5j2 Volt zu bringen. Ein sehr wesentlicher Vorteil der Schaltung der Fig. 5 besteht darin, daß eine Logikschaltung mit fünf Eingängen durch eine Logikschaltung mit drei Eingängen ersetzt wurde,so daß dadurch zwei Eingangsanschlüsse bei einer integrierten logischen Schaltung eingespart werden.

809884/0705

e e r s e i f e

Claims

Patentansprüche

Logikschaltung zur Aufnahme von wenigstens zwei Eingangssignalen und zur Erzeugung von wenigstens einem Ausgangssignal, dadurch gekennzeichnet , daß eine erste Einrichtung (64,68,72,74,78,82,84,865114-,116,11S, 120,124,126,132,134,146;178,186,190,196,200,202) vorgesehen ist, welche dazu dient, ein Ausgangssignal zu erzeugen, welches für eine aus einer Mehrzahl von logischen Funktionen repräsentativ ist, und zwar in Eeaktion auf ein digitales Signal mit mehreren Werten und auf wenigstens ein binäres Signal, und daß wenigstens eine Aktivierungseinrichtung (66,β8;122,136;180,182;204,218) vorhanden ist, welcher das digitale Signal mit mehreren Werten zugeführt wird, um in selektiver Weise wenigstens ein Aktivierungssignal zu erzeugen, daß die erste Einrichtung (64,68,72,74,78,82,84,86;114, 116,118,120,124,126,132,134,146;178,186,190,196,200,202) auf das Aktivierungssignal anspricht und auch auf das Signal mit mehreren Werten sowie auf das binäre Signal, um das für eine aus einer Mehrzahl von Funktionen repräsentative Signal zu erzeugen.

Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Einrichtung eine Mehrzahl von logischen Verknüpfungsgliedern (64,68,72,74,82,84;114, 116,118,120,124,1345178,186,190,200) aufweist, von denen jedes dazu in der Lage ist, ein Signal zu erzeugen, welches für eine aus der Mehrzahl von logischen Funktionen repräsentativ ist, und daß eine Ausgangsstufe (78,86;126,146;196,202) selektiv auf das Signal anspricht, welches für eine aus der Mehrzahl von logischen Funktionen repräsentativ ist, um das Ausgangssignal· zu liefern.

ORIGINAL INSPECTED

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens ein erstes logisches Verknüpfungsglied (64,745114,116,118,120,1325200) vorgesehen ist, welches dazu in der Lage ist, ein Signal zu erzeugen, welches für eine aus einer Mehrzahl von logischen Funktionen repräsentativ ist, und daß eine Ausgangsstufe (68,72,78;124,126,1345 178,186,190,196,202) vorhanden ist, welche auf das erste logische Verknüpfungsglied (64,74;114,116,118,12O,132;2OO), auf das Digitalsignal mit mehreren Werten und auf das Aktivierungssignal anspricht, um das Ausgangssignal zu erzeugen.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die erste Einrichtung (64,68,72,74, 78,82,84,86;114,116,118,120,124,126,132,134,146;178,186,190, 196,200,202) und die Aktivierungseinrichtung (66,88;122,136; 180,182;204,218) emittergekoppelte Logikschaltungen aufweisen.

5. Emittergekoppelte Logikschaltung, dadurch gekennzeichnet, daß eine Mehrzahl von logischen Verknüpfungsgliedern (64,68,72,74,78,82,84,86;114,116,118,120,124,126,132, 134,146;178,186,19O,196,2OO,2O2) vorgesehen sind, um ein Ausgangssignal zu erzeugen, welches für eine erste oder eine zweite logische Funktion repräsentativ ist, und zwar in Reaktion auf ein digitales Signal mit mehreren Werten und wenigstens ein binäres Signal, und daß weiterhin eine Aktivierungsstufe (66,88;122,136;18O,182;2O4,218) mit dem digitalen Signal mit mehreren Werten beaufschlagbar ist, um in selektiver Weise wenigstens ein Aktivierungssignal zu erzeugen, und daß weiterhin die Logikstufen (66,88;122,136;18O,182;2O4,218) auf das Aktivierungssignal und auf das Signal mit mehreren Werten sowie auf das binäre Signal ansprechen, um ein Ausgangssignal zu erzeugen, welches für die erste oder die zweite logische Funktion repräsentativ ist.

282706?

6. Schaltungsanordnung nach Anspruch 5> dadurch gekennzeichnet , daß die erste logische Funktion ein Systemparität sstatus ist, welcher von dem Adressenparitätsstatus abhängt, und daß die zweite logische Funktion ein Systemparitätsstatus ist, welcher von dem Adressenparitätsstatus unabhängig ist.

809884/0701