DE2741205A1

DE2741205A1 - Dynamisches cmos-schnell-flip-flop- system

Info

Publication number: DE2741205A1
Application number: DE19772741205
Authority: DE
Inventors: Tedd Stickel
Original assignee: Solid State Scientific Inc
Current assignee: Solid State Scientific Inc
Priority date: 1976-12-27
Filing date: 1977-09-13
Publication date: 1978-07-06
Also published as: US4104860A; JPS5382150A

Description

Dynamisches CMOS-Schnell-Flip-Flop-System

Unter den bis Jetzt bekannten Zeitgeber-Systemen finden sich solche, bei denen ein durch einen Kristall mit hoher Frequenz gesteuerter Oszillator in Reihe geschaltet ist mit mehreren dynamischen Flip-Flop-Schaltungen, so daß eine Ausgangsfrequenz erhalten wird, die gleich einer binären Unterfrequenz der Frequenz des Kristalls ist. Sofern die Zeitgeber dieser Ausbildung in einer integrierten Schaltkreistechnik ausgebildet sind, so sind dabei der Oszillator und die dynamischen Flip-Flop-Schaltungen auf einem einzigen Chip angeordnet.

Im Hinblick darauf, daß hierbei die -Kosten des für solche
Zeltgeber benutzten Kristalls in dem Ausmaß niedriger sind, in welchem dessen Arbeitsfrequenz höher ist, liegt folglich allgemein die Vorstellung vor, hier als

8 0 9 8 2^-/ 0 5 7 2

Zeitnormale Kristalle

COPY

mit möglichst hoher Frequenz einzusetzen. Der einsetzbaren Frequenzhöhe solcher Kristalle sind indessen Grenzen gesetzt durch die endlichen Schwenkraten und Übertragungszeiten der Transistoren der in der Reihe ersten Flip-Flop-Schaltung, indem diese Kriterien einen Einfluß nehmen auf die Dauerhaftigkeit und die Zuverlässigkeit der gesamten Schaltungsanordnung.

Es liegen bereits Vorschläge vor, diese Schwenkraten und Ubertragungsverzögerungen der Transistoren einer Flip-Flop-Schaltung dadurch zu verringern, daß die Transistoren eine Flächenvergrößerung auf der Oberfläche des jeweiligen Chips erfahren. Solche Maßnahmen sind indessen unter dem Gesichtspunkt unerwünscht, daß dadurch auch die gesamte Schaltungsanordnung eine entsprechende Vergrößerung erfährt, so daß bei der Fertigung von einer großen Scheibe mit vorgegebenem Durchmesser eine entsprechend geringere Anzahl von Schaltkreisen erhalten wird und mithin deren Herstellung eine entsprechende Verteuerung erfährt. Eine solche Oberflächenvergrößerung der Transistoren der Flip-Flop-Schaltungen ist außerdem darin nachteilig, daß es damit zu einer entsprechenden Vergrößerung der Kapazität an den Knotenpunkten kommt und folglich während'jedes Übergangs eine entsprechende Erhöhung des Ladestroms auftritt.

Hinsichtlich der Ausbeute an einzelnen Chips, die im Zuge der Herstellung dieser Schaltungen von einer solchen großen Scheibe mit einem vorgegebenen Durchmesser erhalten werden, tritt auch noch der Nachteil verstärkt in Erscheinung, daß die Oberfläche der Transistoren innerhalb der nominalen Grenzen, die durch die Abdeckmasken bedingt sind, unterschiedlich ausfallen und weitere Unterschiede auch in der Diffusionstiefe vorliegen. Nach einschlägigen Erfahrungen muß hierbei vorausgesetzt werden, daß bei einer solchen großen Scheibe doch ein gewisser Prozentsatz der Transistoren längere Schwenkzelten und auch längere Ubertragungszeiten, also einen entpsrechend niedrigen Verstärkungsfaktor, entwickeln als es für eine geforderte maximale Kristallfrequenz notwendig ist, so daß die damit versehenen Schaltungsanordnungen unbrauchbar sind und also die betreffenden Chips als Abfall weggeschmissen werden müssen. Damit wird die Ausbeute entsprechend ver-

60982^/0572

COPY

- Ir -

ringert und andererseits werden die Herstellungskosten der brauchbaren Chips noch weiter verteuert. Ein Ausweg könnte hier nur darin gesehen werden, daß bei einem Festhalten an derselben höheren Kristallfrequemz die Vorstellungen bezüglich des Verstärkungsfaktors zurückgeschraubt werden, so daß dann also auch noch die Chips verwertet werden, die aus den vorgenannten Gründen bis jetzt als Abfall weggeschmissen werden.

Zur Vermeidung dieser hauptsächlichen Nachteile solcher bekannter Zeitgeber-Systeme wird folglich nach der vorliegenden Erfin-,dung ein dynamischen CMOS-Schnell-Plip-Flop-System mit einem Zeitgeber zur Bereitstellung von Zeitgeberimpulsen mit einer vorbestimmten asymetrischen Periode so ausgebildet, daß der Zeitgeber mit einem Haupt- und mit einem Neben-Flip-Flop-Krels mit unterschiedlichen Gesamt-Übertragungsverzögerungen verbunden ist, von denen der Hauptkreis wenigstens eine Vorschaltung und einen Wechselrichter und der Nebenkreis wenigstens eine Vorschaltung und zwei Wechselrichter in einer solchen Anordnung umfaßt, daß zur Erreichbarkeit einer maximalen Arbeitsfrequenz der beiden Kreise unter jeder Periode der von dem Zeitgeber bereitgestellten Zeitgeberimpulse ein in der Zeitdauer mit der Übertragungsverzögerung des Hauptkreises im wesentlichen gleicher erster Teil dieser Impulse den Hauptkreis einschaltet und den Nebenkreis ausschaltet und ein in der Zeitdauer mit der übertragungsverzögerung des Nebenkreises im wesentlichen gleicher zweiter Teil dieser Impulse den Nebenkreis einschaltet und den Hauptkreis aueschaltet. Mithin ist hierdurch eine Schaltungsanordnung bereitgestellt, bei welcher die Impulsdauer der von dem Zeitgeber gelieferten Zeitgeberimpulse auf das Verhältnis von unterschiedlichen Übertragungsverzögerungen abgestimmt ist, die zu zwei verschiedenen Kreisen angeordnet sind. Mithin ist die Ausbeute an verwertbaren Chips entsprechend größer, indem Jetzt auch die Chips, die früher wegen eines zu geringen Verstärkungsfaktors bzw. andererseits wegen zu langer übertragungszeiten und auch zu langer Schwenkzeiten der maßgeblichen Transistoren als Abfall weggeworfen wurden, jetzt eine Verwertung in einem eigenen Kreis erfahren in Kombination mit den Chips, die ohne weiteres die geforderten Vorstellungen

8098 2^/0572

an einen bestimmten Verstärkungsfaktor erfüllen können und ebenfalls zu einem eigenen Kreis zusammengefaßt werden. Es ist mithin eine entsprechende Verringerung der Herstellungskosten für solche Schaltungen möglich.

In den weiteren Patentansprüchen sind vorteilhafte Ausbildungen der Erfindung erfaßt. Ein Ausführungsbeispiel derselben wird nachfolgend anhand der Zeichnung näher erläutert. Es zeigt

Fi. 1 ein Blockdiagramm eines dynamischen CMOS-Schnell-Flip-Flop-Systems gemäß Erfindung.

Fi. 2 u. 3 verschiedene Wellenformen von Zeitgeberimpulsen mit einer vorbestimmten asymmetrischen Periode, die in dem System nach Fig. 1 verarbeitet werden,

Fig. L\ Wellenformen von Zeitgeberimpulsen mit einer symmetrischen Periode, die für eine nähere Erläuterung der Arbeitsweise des Systems gemäß Fig. 1 dargestellt sind,

Fig. 5 das Schaltbild für das Antriebssystem einer Analoguhr, die mit dem dynamischen CMOS-Schnell-Flip-Flop-System nach Fig. 1 ausgerüstet ist, und

Fig. 6 A - β D die verschiedenen Wellenformen der Impulse, die den verschiedenen Wechselrichtern des Systems nach Fig. 1 zugeleitet bzw. die von diecen erhalten werden.

Das in Fig. 1 gezeigte dynamische CMOS-Schnell-Flip-Flop-System wird mittels Zeitgeberirnpulse betrieben, ..Ue an die mit CL und CL" bezeichneten Anschlußklemmen angeliefert werden. ,Sofern fi'r die Zeitgeberimpulse eine symmetrische Periode vorausgesetzt wird, so werden diese Impulse durch Wechselrichter 3o, 39 und 41 geliefert, die durch einen Oszillator angetrieben sind. Folglich wird das hier gezeigte dynamische Flip-Flop-System 1o zu einer Frequenzteilung mit dem Zählmodul 2 benutzt, wobei noch darauf hingewie-

8 0 9 8 2^-/ 0 5 7 2

sen werden kann, daß die in Fig. 1 gezeigten Schaltkreise aus CMOS-Vorrichtungen gefertigt und auch einen Teil eines Chips umfassen können, das andere Torschaltungen und Treiberschaltungen entsprechend der Darstellung in Fig. 5 aufweist.

Das dynamische CMOS-Schnell-Flip-Flop-System 1o umfaßt einen Haupt-Flip-Flop-Kreis 11 und einen Neben-Flip-Flop-Kreis 14. Der Hauptkreis 11 weist eine übliche Ubertragungstorschaltung 12 auf, deren Ausgang über einen Knoten 24 an einen Wechselrichter 13 angeschlossen ist, dessen Ausgang zu einem weiteren Knoten 26 geführt ist. Der Nebenkreis 24 umfaßt ebenfalls eine Übertragungstorschaltung 15, die zwischen diesem Knoten 26 und einem Knoten 28 liegt, wobei der letztere an den Eingang eines weiteren Wechselrichters 16 angeschlossen ist, dessen Ausgang mit einem Knoten 2o verbunden ist. Sofern die beiden Torschaltungen und 15 gleichzeitig leitend sind, sind alle Knoten an einem Punkt vorgespannt, der etwa in der Mitte zwischen den Spannungen liegt, die an den Anschlußklemmen 18 und 19 auftreten, weil durch die ungerade Anzahl an Wechselrichterstufen eine negative Rückkoppelung erzeugt wird. Damit also die Flip-Flop-Schaltung überhaupt arbeiten kann, müssen die Torschaltungen 12 und 15 ihre Ein- und Ausschaltzeiten abwechseln, was dadurch bewirkt wird, daß die Torschaltungen 12 und 15 an den einen Anschlußklemmen 1o a mit den Zeitgeberimpulsen CL an den gegenüberliegenden Anschlußklemmen 1o b mit den dazu komplementären Zeitgeberimpulsen CT versorgt werden.

Die in Fig. 4 gezeigten Wellenformen haben offensichtlich eine symetrische Periode, so daß bei deren Anlieferung an die Anschlußklemmen 1o a und 1o b der Torschaltungen 12 und 15 eine jeweils 5o%-ige Einschaltquote für die Torschaltungen erhalten wird. Zum Zeitpunkt t_Q ist also beispielsweise die Torschaltung 12 eingeschaltet und die Torschaltung 15 ausgeschaltet, während zum Zeltpunkt t₁ dieser Schaltungszustand der beiden Torschaltungen wechselt und mithin bis zum Zeitpunkt t₂ die Torschaltung 12 dann ausgeschaltet und die Torschaltung 15 eingeschaltet ist. Weiter sind in Fig. 4 die an den Knoten 2o, und 26 auftretenden Wellenformen gezeigt, mit dem Ergebnis, daß

8098 2^/0 57 2

zum Zeitpunkt t , wenn also die Torschaltung 12 eingeschaltet und die Torschaltung 15 ausgeschaltet ist, an dem Knoten 22 eine höhere Spannung auftritt, die etwa gleich der an der positiven Anschlußklemme 18 erscheinenden Spannung V_DD ist, so daß andererseits zum gleichen Zeitpunkt t an dem Knoten 26 eine entsprechend kleine Spannung erscheint. Wegen des Wechsels des Schaltzustandes der beiden Torschaltungen 12 und 15 zum Zeitpunkt t,. wird folglich dann die an dem Knoten 26 vorherrschende niedrigere Spannung an den Knoten 28 v/eitergeleitet, wonach durch den Wechselrichter 16 eine Umwandlung stattfindet, so daß dem Knoten 2o eine entsprechend hohe Spannung zugeteilt wird, die hin zu dem Knoten 22 wieder eine Wandlung durch einen Wechselrichter 17 erfährt, so daß also an dem Knoten 22 eine durch die bis zum Zeitpunkt tp ausgeschaltete Torschaltung 12 für eine Weiterleitung an den Knoten 24 gesperrte niedrige Spannung erscheint. Weil die Torschaltung 12 bis zu diesem Zeitpunkt tp ausgeschaltet bleibt, verbleibt daher bis dahin die niedrige Spannung an dem Knoten 26 und wird erst zu diesem Zeitpunkt unter dann erfolgender Mitwirkung des Wechselrichters 13 durch eine Hochspannung ersetzt, weil dann wieder der Schaltzustand der beiden Torschaltungen wechselt, so daß die an dem Knoten 22 liegende Niedrigspannung über die dann eingeschaltete Torschaltung 12 an den am Eingang des Wechselrichters 13 ausgebildeten Knoten 24 weitergeleitet wird. Zum Zeitpunkt tp unterbleibt andererseits eine Weiterleitung der an dem Knoten 26 liegenden Hochspannung an den Knoten 28, weil die dazwischen geschaltete Torschaltung 15 bis zum Zeitpunkt t, ausgeschaltet ist.Folglich kann diese an dem Knoten 26 liegende Hochspannung nicht die Hochspannung beeinflussen, die über dieses Zeitintervall an dem Knoten 2o liegt und die erst zum Zeitpunkt t, unter dann erfolgender Mitwirkung des Wechselrichters 16 durch eine entsprechende Niedrigspannung ersetzt wird, welche aus der dann an den Knoten 28 weitergeleiteten Hochspannung gewonnen ist, die bis zu diesem Zeitpunkt t₇ an dem Knoten 26 gelegen hat. Mithin ist für den Knoten 2o davon auszugehen, daß an diesem jeweils dann ein Wechsel auftritt, sobald die Torschaltung 15 eingeschaltet wird, und da diese Einschaltung der Torschaltung 15 nach jeder vollen Periode der Zeitgeberimpulse stattfindet, ist folglich erkennbar, daß zwei volle

BO982>/0 572

Perioden der Zeitgeberimpulse für eine volle Periode an diesem Knoten 2o benötigt werden.

Das dynamische Flip-Flop-System 1o kann folglich auch längere Perioden der Zeitgeberimpulse verarbeiten, solange sichergestellt wird, daß die beiden Torschaltungen 12 und 15 nicht zu gleicher Zeit eingeschaltet sind und weiterhin verhindert wird, daß ein evtl. Leckstrom nicht die Eingangsspannung eines Wechselrichters während der Zeitdauer bezüglich des einmal eingestellten Wertes verändert, über welche die vorhergehende Torschaltung des betrachteten Wechselrichters ausgeschaltet ist. Sofern die Periode der Zeitgeberimpulse verkürzt wird, tritt ein entsprechender Frequenzanstieg des maßgeblichen Ausgangssignals auf, wobei eine diesbezügliche Begrenzung eines oberen Frequenzwertes dadurch gegeben ist, daß für die übertragung der Zeitgeberimpulse durch die Torschaltungen und Wechselrichter hindurch, welche die Flip-Flop-Schaltung ergeben, eine endliche Zeit auftritt. Hierbei gilt im übrigen, daß in dem Nebenkreis 14 die an der Anschlußklemme 1o a der Torschaltung 15 liegende Spannung CL niedrig und die Gegenspannung CT entsprechend hoch sein muß für die Zeitdauer, welche gleich der Verzögerung in der übertragung der Zeitgeberimpulse durch die Torschaltung 15 und die beiden Wechselrichter 16 und 17 hindurch ist. Die Einhaltung dieser Bedingung 1st deshalb wichtig, damit die an dem Knoten liegende Spannung ausreichend Zeit für eine Ausbreitung hin zu dem Knoten 22 hat noch bevor die Torschaltung 15 eingeschaltet wird, denn bei einer zu frühen Einschaltung der Torschaltung 15 würde die an dem Knoten 22 liegende Spannung nicht genügend Zelt für einen Wechsel haben.

Wenngleich die einzelnen zeitlichen Übertragungsverzögerungen der Torschaltung 15 und der beiden Wechselrichter 16 und 17 nicht notwendig gleich sind, so kann doch auf Grund der Herstellung von einer angenäherten Gleichheit ausgegangen werden. Diese mithin im wesentlichen gleiche Verzögerungszeit aller aktiver Übertragungsvorrichtungen des dynamischen CMOS-Schnell-Flip-Flop-Systems 1o sei mit t_pD angesetzt, was zur Folge hat,

80982^/0572

daß die gesamte Übertragungsverzögerung durch den Nebenkreis 14 hindurch über die Strecke zwischen dem Knoten 26 und dem Knoten 22 den Wert 3 t_pD annimmt. Folglich muß die halbe Wellenform, welche die Torschaltung 15 einschaltet, im wesentlichen gleich oder größer als diese gesamte Übertragungsverzögerung mit dem Wert 3 tp_D sein. Sofern auch die Torschaltung 12 während der anderen Hälfte der Periode der Zeitgeberimpulse für eine entsprechende Zeitdauer eingeschaltet sein soll und dabei sowohl für die Torschaltung 12 als auch den Viechseirichter 13 des zugeordneten Hauptkreises 11 wieder dieselbe Übertragungsverzögerung tp_D angesetzt wird, dann steht für diesen Einschaltzustand der Torschaltung 12 eine erkennbar sehr große Zeitspanne zur Verfugung, die jedenfalls sicherstellt, daß die an dem Knoten 22 liegende Spannung dann auch tatsächlich an den Knoten 26 weitergeleitet wird. Wenn mithin solche symmetrischen Wellenformen der in Fig. 4 beispielsweise gezeigten Art verarbeitet werden, dann kann damit als höchste Zeitgeberfrequenz diejenige benutzt werden, die gleich dem Wert 1/(3 t_pD + 3 t_pD) bzw. 1/(6 t_pD) entspricht.

Unter Berücksichtigung dieser Begrenzung der Arbeitsfrequenz, welche durch die in Fig. 4 gezeigte Impulsfolge mit symmetrischer Periode des Zeitgebers bedingt ist, wird erkennbar,daß eine Verkürzung dieser Periode durch eine Verringerung des Teils der Zeitgeberimpulse möglich erscheint, der zur Einschaltung der Torschaltung 12 benutzt wird und von gleicher Zeitdauer ist wie die Übertragungsverzögerungen der Torschaltung 12 und des Wechselrichters 13. Wenn folglich diese Übertragungsverzögerung der Torschaltung 12 und des Wechselrichters 13 mit jeweils t_pD angenommen wird, dann müssen die an die Anschlußklemmen 1o a und 1o b angelieferten Zeitgeberimpulse von solcher Größe sein, daß dadurch die Torschaltung 12 wenigstens über ein Zeitintervall von im wesentlichen 2 t_pD eingeschaltet bleibt. Sofern eine asymmetrische Periode der Zeitgeberimpulse verwirklicht wird, so muß diese daher eine Gesamtdauer von nur 5 ΐ_ρ~ haben im Vergleich zu einer Gesamtdauer von 6 t_pD, die bei der symmetrischen Periode auftritt. Für jede vorgegebene Ubertragungsverzögerung einer Torschaltung kann daher die maximale Arbeitsfrequenz um etwa 2o %

80 982f/0B7 2

gesteigert werden, wenn anstelle einer symmetrischen eine asymmetrische Wellenform für die Zeitgeberimpulse benutzt wird. In den Fig. 2 A und 2 B sind solche asymmetrischen Wellenformen für die Spannungen CL und CT gezeigt, deren Frequenz hierbei gleich dem Wert 1/5 t_pD ist.

Zur Erreichbarkeit einer solchen asymmetrischen Wellenform kann beispielsweise die maximale Frequenz der Zeitgeberspannung entsprechend der Darstellung in den Fig. 3 A und 3 B auf den Wert 6 tp_D eingestellt werden, mit der Maßgabe, daß bei einem Teilungsverhältnis der maßgeblichen Periode in der Größenordnung von beispielsweise 2:3 die Spannung CL über eine Zeitdauer von im wesentlichen 2,A tp_D hoch und über die verbleibende Zeitdauer von im wesentlichen 3,6 t_pD vergleichsweise niedrig gehalten wird. Damit ist es dann also möglich,-die Übertragungszeiten der Torschaltung und des Wechselrichters um etwa 2o % zu verlängern bzw. es wird damit umgekehrt erreicht, daß der maßgebliche Verstärkungsfaktor auf 5/6 seines nominalen Wertes abgesenkt wird. Wenn folglich eine vorgegebene maximale Arbeitsfrequenz der Zeitgeberimpulse eine solche asymmetrische Aufteilung der Periode im Verhältnis von 2:3 erfährt, dann können andererseits Übertragungsvorrichtungen mit einem entsprechend geringeren Verstärkungsfaktor eingesetzt werden, so daß damit eine entsprechende Erhöhung der Ausbeute verwertbarer Chips erhalten wird, die während der Herstellung solcher integrierter Schaltungen aus der Aufteilung großer Scheiben mit vorgegebenem Durchmesser erhalten werden.

Es ist andererseits auch möglich, für solche Flip-Flop-Systeme auch dadurch eine höhere Arbeitsfrequenz zu erhalten, daß Transistoren mit einem entsprechend größeren Verstärkungsfaktor und Übertragungstorschaltungen sowie Wechselrichter mit einer niedrigeren Übertragungsverzögerung eingesetzt werden. Damit müsste aber außer einer beträchtlichen Vergrößerung der Baugröße auch eine beträchtliche Erhöhung des Stromverbrauchs hingenommen werden, was oben bereits mit dem Hinweis näher erläutert wurde, daß dann eine entsprechend größere Oberfläche für die Transistoren

9 0 9 8 2>/ 0 5 7 2

Für die verschiedenen Wechselrichter 3o, 39 und 41 war bis jetzt vorausgesetzt worden, daß damit die symmetrischen Wellenformen der Darstellung in Fig. 4 geliefert werden. Es ist indessen ebenso möglich, daß durch diese Wechselrichter auch die asymmetrischen Wellenformen bereitgestellt werden, was hier beschrieben wird. Für solche asymmetrischen Wellenformen hat eine entsprechende Proportionalregelung der Verstärkungsfaktoren der P-Kanaleinrichtung 31 und der N-Kanaleinrichtung 32 des CMOS-Wechselrichters 3o zu erfolgen. Die beiden Kanaleinrichtungen 31 und 32 haben einen gemeinsamen Eingangsknoten 33 und einen ebenso gemeinsamen Ausgangsknoten 34. Es ist ohne weiteres möglich, die Verstärkungsfaktoren dieser Kanaleinrichtungen oder Transistoren 31 und 32 während der Fertigung hinreichend genau in einem bestimmten Verhältnis aufeinander abzustufen, um somit unterschiedliche Schwenkzeiten zu erhalten, worunter in diesem Zusammenhang die Zeltdauer verstanden werden soll, die in Abhängigkeit von der Eingangsstufe für das Umschwenken der Ausgangsspannung von einer Netzspannung in die entgegengesetzte Netzspannung benötigt wird. Wenn nun für den Eingang und den Ausgang des CMOS-Wechselrichters 3o die in den Fig. 6 A und 6 B gezeigten Wellenformen vorausgesetzt werden, dann gilt bezüglich der in Fig. 6 A gezeigten einen Wellenform, die an dem Knoten 33 auftritt, daß diese von einem Oszillator angeliefert wird. Die Wellenform kann damit sehr steile Anstiegs- und Abfallflanken erhalten und mithin eine so hinreichend symmetrische Periode, daß die Zeitdauer, über welche die Oszillatorspannung einen hohen Wert annimmt, im wesentlichen gleich der Zeitdauer ist, über welche diese Spannung den entsprechenden niedrigen Wert annimmt. Wenn nun für die eine P-Kanaleinrichtung 31 ein niedrigerer Verstärkungsfaktor angenommen wird als für die andere N-Kanaleinrichtung 32, dann wird aus dieser über den Knoten 33 angelieferten Impulsfolge mit symmetrischer Periode am maßgeblichen Ausgangsknoten 34 die in Fig. 6 B gezeigte Wellenform erhalten. Wenn mithin am Eingangsknoten 33 die Eingangsspannung auf den niedrigen Wert abfällt, dann wird dadurch die P-Kanaleinrichtung 31 eingeschaltet und es tritt als Folge des vergleichbar niedrigen Verstärkungsfaktors dieses Transistors ein nur allmählicher Anstieg der Anfangsflanke auf, bis der Hochwert

8098 2ψ/ 0 5 7 2

der Ausgangsspannung erhalten ist, der dann solange beibehalten wird, bis die Eingangsspannung auf ihren Hochwert überwechselt. Zu diesem Zeitpunkt wird dann die P-Kanaleinrichtung 31 ausgeschaltet und gleichzeitig die N-Kanaleinrichtung 32 eingeschaltet, so daß die Ausgangsspannung am Ausgangsknoten 34 jetzt auf einen niedrigen Wert abfällt, wobei die betreffende Wellenflanke auf Grund des höheren Verstärkungsfaktors dieses Transistors 32 steiler ausfällt als die auf Grund des niedrigeren Verstärkungsfaktors des Transistors 31 erhaltene Wellenflanke. Der Niedrigwert der Ausgangsspannung wird dann solange beibehalten, bis die Eingangsspannung wieder auf ihren Niedrigwert überwechselt.

Sofern nun diese Ausgangsspannung eines solchen CMOS-Wechselrichters 3o mit der in Fig. 6 B gezeigten Wellenform an den Eingang eines herkömmlich ausgebildeten Wechselrichters angeliefert wird, der mit P-Typ-und N-Typ-Transistören mit einem nominell gleichen, jedoch im Vergleich zu den Transistoren 31 und 32 wesentlich höheren Verstärkungsfaktor ausgerüstet ist und die beide zu den Zeitpunkten ein- und ausgeschaltet werden, wenn die Eingangsspannung im wesentlichen die halbe Höhe der zwischen den Anschlußklemmen liegenden Netzspannung erreicht, dann wird an dem Ausgang dieses Wechselrichters eine Impulsfolge mit asymmetrischer Periode erhalten. Hierzu können folgende Gegebenheiten vorausgesetzt werden. Sofern für die Wellenform nach Fig. 6 B die Anstiegszeit für die weniger steil verlaufende Anstiegsflanke mit T - jj angesetzt wird, so ist bei Voraussetzung eines linearen Verlaufs dieser Anstiegsflanke der Halbwert zwischen dem Niedrigwert und dem Hochwert dieser an den Knoten 34 des CMOS-Wechselrichters 3o erhaltenen Ausgangsspannung nach der Zeitdauer erreicht, die gleich der Hälfte dieses Zeitintervalls T , „ ist. Gleichartig kann auch das für die steiler verlaufende Abfallflanke maßgebliche Zeitintervall mit T_glewL angesetzt werden, so daß für einen auch hier vorausgesetzten linearen Verlauf dieser Abfallflanke der Halbwert zwischen der Hochspannung und der Niedrigspannung genau zur Hälfte dieses Zeitintervalls erreicht ist. Die Zeltdauer, über welche bei der Wellenform gemäß Fig. 6 B eine gegenüber der Halbwertspannung höhere Spannung auftritt, kann damit durch die folgende Gleichung (1) erfaßt werden:

8098 2^-/0572

τ = τ - τ 4. ~

¹OUtH öse ¹SIeWH ⁺

Andererseits kann die Zeitdauer, über welche bei dieser Wellenform eine gegenüber der Halbwertspannung kleinere Spannung erscheint, durch die folgende Gleichung (2) erfaßt werden:

T — T — T +T
outL ~ osc slewL slewH

Unter Berücksichtigung der symmetrischen Periode der Eingangsspannung, die an dem Eingangsknoten 33 des CMOS-Wechselrichters 3o durch den Oszillator angeliefert wird, können diese beiden Gleichungen wie folgt entwickelt werden:

wobei:

T - ¹OUtH	OSC	Hf₁-	( 1-H+L)	L =	T slewL
τ - ¹OUtL ~	OSC	1-(H	(1+H-L)	R	T OSC
		R-1 " R+1	2
^TslewH
H = T "¹OSC	und
T ¹OUtL =
m ¹OUtH	-L)
(H - L)

Aus dieser letzten Gleichung (6) kann ohne weiteres das Verhältnis errechnet werden, das zur Erreichbarkeit einer Impulsfolge mit asymmetrischer Periode zwischen den beiden maßgeblichen Schwenkzeiten bestehen muß, da insoweit gilt, daß bei einer Gleichheit der Ubertragungszeiten der Torschaltungen und der Wechselrichter für R der Wert 3/2 angesetzt werden muß. Wird dieser Wert in die vorstehende Gleichung (6) eingesetzt, dann wird daraus für (H - L) der Wert 1/5 erhalten, so daß anderer-

80982V0572

-W-

seits aus den obigen Gleichungen (3) und (4) dann die folgende Gleichung (7) entwickelt werden kann:

^TslewH " ^T SlewL ^{= T}osc

Hierbei stellt T die von dem Oszillator für eine gewünschte maximale Arbeitsfrequenz bereitgestellte Periode dar, so daß diese letztere Gleichung (7) auch dahin gedeutet werden kann, daß der Unterschied zwischen den beiden maßgeblichen Schwenkzeiten, die also bei der Wellenform in Fig. 6 B durch den Verlauf der Anstiegsflanke und durch den Verlauf der Abstiegsflanke festgelegt sind, gleich einem Fünftel dieser Periode des Oszillators ist. Mithin können aus diesen relativen Angaben die beiden folgenden Gleichungen (8) und (9) entwickelt werden, welche für die hier berücksichtigten Verhältnisse die entsprechenden Absolutangaben erfassen:

-SL ^TsiewH

(^TslewH " ^Tosc

Anders als bei der hier berücksichtigten Voraussetzung, daß die UbertragungsVerzögerungen, die bei den Wechselrichtern und den Torschaltungen auftreten, im wesentlichen gleich sind, ist für die tatsächlichen Gegebenheiten einer Fertigung davon auszugehen, daß die Gesamt-ftbertragungsverzögerung, die in dem Nebenkreis erscheint, und die entsprechende Gesamt-Ubertragungsverzögerung des Hauptkreises 11 nicht in dem besagten Verhältnis 3:2 zueinander stehen sondern beispielsweise eher das Verhältnis 5:4 oder das Verhältnis 2:1 usw. annehmen können. Es ist indessen auch für solche abweichenden Verhältnisse möglich, in entsprechender Weise ein gleiches Verhältnis zwischen dem Hochwert und dem Niedrigwert der Eingangsimpulse bereitszustellen, die dann zur Ausbildung einer entsprechenden asymetrisehen Periode führt.

80982? /0572

Das CMOS-Schnell-Flip-Flop-System der Ausbildung gemäß Fig. 1 kann beispielsweise für eine elektrische Analoguhr 5o benutzt werden, deren Antriebskreis eine Ausbildung gemäß in Fig. 5 gezeigten Blockdiagramm haben kann. Hierbei sind gleiche Teile mit gleichen Bezugsziffern bezeichnet, und es ist zusätzlich ein Kristall 36 a vorhanden, der den maßgeblichen Oszillator 36 steuert, dessen Ausgang eine für den Antrieb eines Schrittschaltmotors 46 gewünschte Abwärtsteilung auf eine Spannungsfrequenz von 1 Hz erfährt. Durch den Schrittschaltmotor 46 werden über ein Uhrwerk 47 die Sekunden-, Minuten- und Stundenzeiger 48 a, 48 b und 48 c der Analoguhr zur Zeitanzeige über deren Ziffernblatt 48 angetrieben. Sofern nun hierbei mit Übertragungsverzögerungen an den Torschaltungen und Wechselrichtern des Flip-Flop-Systems in der Größenordnung von typischerweise 5o Nanosekunden gerechnet wird, dann wäre als höchste zulässige Kristallfrequenz ein Wert von

21
2 Hz, also etwa 2 MHz anzusetzen, vorausgesetzt, daß für die Frequenzteilung dem Oszillator als erste Flip-Flop-Schaltung eine solche der Ausbildung gemäß Fig. 1 eingesetzt wird und die von dem Oszillator bereitgestellte Impulsfolge die erwähnte symetrische Periode aufweist. Diese symetrische Periode der Zeitgeberimpulse muß dann nämlich dem wenigstens etwa sechsfachen Wert dieser Übertragungsverzögerung entsprechen, also wenigstens etwa 3oo Nanosekunden, wobei gilt, daß ein von einem Kristall mit ei-

21
ner Schwingungsfrequenz von 2 Hz angetriebener Oszillator eine Periode von etwa 5oo Nanosekunden liefert, während der in der binären Größenordnung nächstgrößere Kristall mit einer Schwingungs-

22
frequenz von also 2 Hz eine Schwingungsperiode am Ausgang des Oszillators von nur etwa 25o Nanosekunden ergibt. Eine Schwingungsperiode dieser Größenordnung ist aber kleiner als die minimale Schwingungsperiode, die bei einer herkömmlichen Flip-Flop-Schaltung mit Zeitgeberimpulsen mit symetrischer Periode auftritt.

Bei der Analoguhr 5o erzeugt der Oszillator 36 eine im wesentlichen symetrische Rechteck-Impulsfolge mit folglich sehr steilen Anstiegs- und Abfallflanken, wobei an dem Knoten 33 eine Spannungsfrequenz von 4,1943o4 MHz auftritt. Die Spannung mit dieser Frequenz wird dem Wechselrichter 3o zugeleitet, der nach den obigen Darlegungen zwei Transistoren 31 und 32 verschiedenen

80982^/0572

Typs und folglich unterschiedlicher Verstärkungsfaktoren umfaßt. Das Verhältnis dieser unterschiedlichen Verstärkungsfaktoren ist dabei so gewählt, daß bei der an dem Ausgangsknoten 34 dieses CMOS-Wechselrichters 3o erscheinenden Wellenform zwischen den auf eine Halbwertspannung bezogenen Hochwerten und Tiefwerten der Spannung ein Verhältnis von 2:3 gewahrt ist, was unter Berücksichtigung der obigen Gleichung (7) bedeutet, daß für die Anstiegsflanke eine Schwenkzelt eingehalten werden muß, die um 5o Nanosekunden höher liegt als die Schwenkzeit der Abfallflanke. Typischerweise ist daher vorgesehen, daß der N-Typ-Transistor 32 einen so großen Verstärkungsfaktor besitzt, daß an dem Knoten 34 eine Schwenkzeit von normal 1o Nanosekunden für die Abfallflanke auftritt. Folglich ist dann der P-Typ-Transistor 31 mit einem so großen Verstärkungsfaktor zu versehen, daß durch ihn eine Schwenkzeit von etwa 6o Nanosekunden für die entsprechende Anstiegsflanke der am Knoten 34 erscheinenden Wellenform erreicht wird, damit so die obige Gleichung (7) erfüllt ist. Der weitere nachfolgende Wechselrichter 39 umfaßt zwei Transistoren mit einem höheren Verstärkungsfaktor, so daß an seinem Ausgangsknoten 4o ebenso schnelle Wechsel auftreten wie an dem Ausgangsknoten 34 des Wechselrichters 3o. Die an dem Ausgangsknoten 4o erscheinende Wellenform ist in Fig. 6 C gezeigt, und die Spannung mit dieser Wellenform wird als Spannung CT den einen Anschlußklemmen 1o b des Flip-Flop-Systems zugeleitet, während die dazu komplementäre Spannung CL am Ausgangsknoten 41 a eines weiteren nachgeschalteten Wechselrichters 41 zur Anlieferung an die anderen Anschlußklemmen 1o a des Flip-Flop-Systems 1o erhalten wird. Die Wellenform dieser anderen Spannung CL ist in Fig. 6 D gezeigt. Indem weiterhin die an dem Ausgangsknoten 2o des Flip-Flop-Systems 1o erscheinende Spannung für jede Periode der Eingangs spannung einen V/echsel erfährt, hat die hier erscheinende Rechteck-Impulsfolge eine Frequenz die gleich der Hälfte des von dem Kristall 36 a angetriebenen Oszillators 36 ist, also eine Frequenz von 2,o97152 MHz, womit eine Periode erhalten wird, die noch groß genug ist, um die in der Reihe nächste Flip-Flop-Schaltung ohne Schwierigkeiten anzutreiben. Diese nächste Flip-Flop-Schaltung ist die erste von insgesamt 23 Flip-Flop-Schaltungen, die über die Verbindungsleitung 42 in Kaskade geschaltet sind, was durch den Block 43 dargestellt ist. In der Ausgangsleitung 44 dieser Kaskadenschaltung erscheint

80982^7 0 57 2

folglich eine Rechteckwelle mit einer Frequenz von 1/2 Hz, womit das Antriebsteil 45 des Schrittschaltmotors 46 angetrieben wird. Das Antriebsteil 45 ist dabei über seine Ausgangsklemmen 45 a und 45 b mit der Spule 46 a des Motors 46 verbunden, wobei davon auszugehen ist, daß ein kurzer Stromstoß zwischen den Anschlußklemmen 45 a und 45 b fließt, wenn ein positiver Wechsel auftritt, während ein ebenso kurzer Stromstoß in umgekehrter Richtung zwischen den Anschlußklemmen 45 b und 45 a Jeweils dann fließt, wenn der entsprechende negative Wechsel auftritt. Mit jedem Paar dieser Stromstöße durch die Spule 46 a des Schrittschaltmotors 46 wird dessen mit dem Uhrwerk 47 gekuppelte Ausgangswelle 46 c um i/6o ihrer Volldrehung weitergedreht, so daß also jede volle Minute eine volle Umdrehung dieser Ausgangswelle des Schrittschaltmotors 46 stattfindet. Das Uhrwerk 47 übersetzt daher nur den Antrieb für den Minutenzeiger 48 b und den Stundenzeiger 48 c, während der Sekundenzeiger 48 a direkt durch die Abtriebswelle 46 c angetrieben wird.

8 0 9 8 2"f / 0 5 7 2

Claims

My Dynamisches CM03-~chncll -Flip-Flo;?-"}· ν \ .vm, Φν: einen Zeitgeber zur Bereitstellung von Zeitgeberirnpulsert mit einer vorbestimmten asymmetrischen Periode umfaßt, dadurch gekennzeichnet , daß der Zeitgeber mit einem H^'ip!.- und mit einem Neben-Flip-Flop-Kreis (11, 14) mit unterschiedlichen Gesamt-Übertragungsverzögerungen verbunden ist, von denen der Hauptkreis (11) wenigstens eine Torschaltung (12) und einen Wechselrichter (13) und der Nibenlcrcis (14) wenigstens eine Torschaltung (15) und zwei Vechselrichtev (16, 17) in einer solchen Anordnung umfasst, daß zur Erreichbarkeit einer maximalen Arbeitsfrequenz der beiden Kreise unter Jeder Periode der Zeitgeberimpulce ein in der Zeitdauer mit der Ubertragungsverzögerunr; des Hauptkreises (11) im wesentlichen gleicher erster Teil dieser Impulse den Hauptkreis einschaltet und den Nebenkreis ausschaltet und. ein in der Zeitdauer mit der Ubertragungsverzögerung des Nebenkreises (14) im. wesentlichen gleicher zweiter Teil dieser Impulse den Nebenkreis einschaltet und den Hauptkrois ausschaltat.
2. Dynamisches CMOS-Schnell-Flip-Flop-System nach Anspruch 1, dadurch gekennzeichnet . daß die Torschaltungen (12, 15) der beiden Kreise (11, 14) als bei dem Hauptkreis (11) mit dessen einem Y/echselrichter (13) und bei dem Nebenkreis (14) mit dessen beiden Wechselrichtern (16, 17) in Reihe geschaltete CMOS-Ubertragungstorschaltungen ausgebildet sind.

8 0 9 8 2t/ 0 5 7 2

BAD ORIGINAL
3. Dynamisch:;:: CMOS-Zchri'ill-Flip-Flop-^yrtem nach Anspruch 2, dadurch 3 ο k α η η ζ -..■ i c '·; not, daß die beiden CMC3-Übertragungstorsehal längen (1?., 15) der beiden Kreirc (11, 14) jeweils zvei Transistoren -On urrtercchiPrdllche-'ri Leitung*; typ umfassen und dcß die Anschlußklemmen (io ?..) an die einen Transistoren verschiedener! Leitungstyps der beiden Kreise mit dem einen Ausgang des einen Wechselrichters (41) von '-:wei in Reihe geschoitoten Wechselrichtern (39, -'1) des Zeitgebers ve-"bunien r.ind, v/ährend die Anschlußklemmen (io b) an Ji-? anderen Transistoren unterschiedlichen Leitungstyps der beiden Kreise mit dem Ausgang dos anderen Wechselrichters (39) verbunden sind.
L\. Dynamisches CMOS-Gchnell-Flip-Flop-System nach den Ansprüchen 2 und Z, dadurch gekennzeichnet, daß dev Zeitgeber einen dritten Wechselrichter (?o) uirifai3t, der zwei Transistoren (31, 32) unterschiedlichen Leitungstyps mit verschieden großen Verstärkungsfaktoren und ScTwenkzeiten umfaßt, -''obei der gemeinsame Eingang der beiden Transistoren an einen zur Lieferung von Zeitgeberimpulsen mit einer symmetrischen Periode eingerichteten Oszillator (36) und der gemeinsame Ausgang der beiden Transistoren an den einen der beiden in Reihe geschalteten anderen Wechselrichter (39, 41) angeschlossen ist und wobei das Verhältnis zwischen den unterschiedlichen Verstärkungsfaktoren und Schv/enkzeiten dor beiden Transistoren so bemessen ist, daO mit den übertragungsVerzögerungen der beiden Kreise im wesentlichen gleiche Zeiten für die beiden Teile der Zeitgeberimpulse erscheinen.
5. Dynamisches CMOS-Schnell-Flip-Flop-System nach den Ansprüchen 2 bis 4, dadurch gekennzeichnet , daß mit dem Ausgang (2o) des Nebenkreises (14) eine als Frequenzteiler ausgebildete Kaskadenschaltung (43) von mehreren Flip-Flop-Schaltungen verbunden ist, die für die Lieferung von Stromstößen zum Antrieb eines Schrittschaltmotors (46) im Antriebskreis einer Analoguhr mit dessen Antriebseinrichtung (45) verbunden ist.

β0 982ψ/ 0 572

BAD ORIGINAL

³ 27A1205

"■■■■■-■: ir. i ~ er.-j β CMC"-~'Λ nc1] -Flip-Flcp-.Cy:-¹. -y.:\ -.aj· ein.,·:: :er /π'-μγ"·:¹^.· 2 ;:ir ^r-, C^lur::^ c c !: e i. :; ^ '; i c b :; c t , ■■■-?■ f'r eic ?erei tr-lc^-j-.i;· von in v-T-cMtlichcr. rym-irtri-

n.: ti

C--ii:.iL,,r (IT) ..'T-.rd-, einen I!ricL-i:i ^J¹ •jirr.

8098 2^-/057 2

BAD ORIGINAL