DE2216186B2 - Elektronische Armbanduhr - Google Patents

Description

Die Erfindung bezieht sich auf eine elektronische Armbanduhr od. dgl. Uhr ähnlicher Größenordnung mit den Merkmalen des Oberbegriffes des Anspruches 1.

Der Frequenzteiler einer solchen Uhr kann mit einer durch eine gerade Zahl teilenden, aus π Stufen binärer Zählerschaltkreise gebildeten Zählerschaltung ausgerüstet sein. Mit Hilfe der so erstellten durch 2 η teilenden Ringzählerschaltung kann ein relativ hochfrequentes Signal, beispielsweise mit einer Signalfrequenz eines Kristall-Vibrators k.n kHz-Bereich, in ein relativ niederfrequentes Signal, beispielsweise mit einer Signalfrequenz von 1 Hz, heruntergeteilt werden. Mit einem solchen 1-Hz-Signal kann man eine Flackeranzeige im Rhythmus von 1 Sekunde oder einen Schrittmotor aussteuern, mit dem man die Sekundenanzeige im Rahmen einer Zeigeranzeigeeinrichtung antreibt. Weiterhin kann man unter Verwendung von durch 6

5^r> teilenden und und dezimalen Ringzählern Minuten und mit Hilfe eines durch 12 teilenden Riiigzählers Stunden digital anzeigen.

Bisher verwendete elektronische Schaltkreise weisen Flip-Flop-Schaltungen auf, wie beispielsweise aus

■»ο Fig. 1 ersichtlich, die eine Frequenzteilung auf die Hälfte erlauben. Mit diesen Flip-Flop-Schaltkreisen hat man eine Rückkopplungsfrequenzteilung vorgenommen; die Frequenzteilung wurde mit Teilerverhältnissen von '/6, Vi2 durchgeführt, und zwar ausgehend von

**< einem beliebigen Teilerverhältnis vpn ('/2)". Mit dieser Rückkopplungsmethode ist man nämlich in der Lage, mit Hilfe von Dioden unter Berücksichtigung der Zeitkonstante der tfC-Schaltelemente der konkreten Flip-Flop-Schaltkreise gemäß Fig. 1 die Teilerkapazitat zu ändern. Solche Schaltkreise verursachen allerdings einen erheblichen Raumbedarf und verlangen eine aufwendige und störungsanfällige Verdrahtung. Zur Durchführung der Rückkopplungs-Frequenzteilung kann man Metalloxyd-Halbleiter einsetzen, so beispiels-

^5r> weise acht Metalloxyd-Transistoren in einem NOR-Schaltkreis und vier Metalloxyd-Transistoren in einem Inverter als Steuereingang für die Rückkopplung. Im übrigen ist für die besonderen Belange einer Uhr, die verschiedene Arten von Frequenzteilern — so einen

^h0 durch 6 teilenden Zähler, einen durch IO teilenden Zähler und beispielsweise einen durch 24 teilenden Zähler — benötigt, was nicht lediglich durch Einsatz von Dezimal-Zühlerschaltkreisen bewältigt werden kann, ein durch 2n teilender Zähler einem durch 2" teilenden

^M Zähler hinsichtlich des Gebrauchswertes überlegen.

Es ist bereits eine Uhr der eingangs angesprochenen Art bekannt (DE-OS 19 52 203), die einen Frequenzteiler aus jeweils durch 2 teilenden Stufenschaltungen

aufweist, die in je nach zu unterteilender Frequenzgröße mehr oder weniger großer Anzahl hintereinander geschaltet werden. Diese Frequenzteilerstufen sind ausschließlich in komplementärer MOS-Technik ausgeführt und weisen damit die grundsätzlichen Vorteile s niedrigen Energie- und Raumbedarfes auf.

Will man allerdings an die möglichen sehr unterschiedlichen Ausgangsfrequenzen einsetzbarer Oszillatoren anpassungsfähig sein und wählt man daher einen entsprechenden Einzelaufbau der Frequenzteilerstufen, so wird der Platzbedarf für sehr genau gehende Uhren mit hoher Oszillatorfrequenz wiederum hoch.

Die durch 2 teilenden Stufen nach diesem Stand der Technik arbeiten zwar mit einer relativ geringen Zahl von Transistoren, doch werden die innerhalb der Stufenschaltungen zurückgeführten Signale jeweils über eine Source-Drain-Strecke von Übertragungsgattern geleitet, bevor sie die Steuerelektroden der jeweiligen Logik-Schaltungen erreichen. Die Übertragungsstrecke dieser zurückgeführten Signale sind damit entsprechend widerstandsbelastet bzw. verlangen eine entsprechend hohe Aussteuerung der Steuerelektroden der Transistoren der Übertragungsgatter, was zu einem entsprechend hohen Energiebedarf bzw. einem entsprechend sorgfältigen und hochwertigen Aufbau der Feldeffekttransistoren führt; schwerwiegender noch ist die durch diesen Schaltungsaufbau bedingte Belastung der Fertigung durch eine relativ hohe Zahl erforderlicher Kontaktierungen zwischen Diffusionsschichten und metallischen Leitungen zum Anschluß der P-Kanal- und N-Kanal-Verbindungen der Transistorschaltungen innerhalb einer jeden Stufenschaltung. Aufgrund der dafür erforderlichen drei Verbindungen zwischen den komplementären Transistorgatterschaltungen ergeben sich sechs solche fertigungstechnisch aufwendige Kontaktierungen.

Im Rahmen der vorerwähnten bekannten Uhr ist bereits die Möglichkeit angesprochen, nicht nur eine Zeitanzeige mit Zeigereinrichtung durch das Ausgangssignal des Frequenzteilers anzutreiben, sondern auch *o eine digitale Zeitanzeigeeinrichtung auszusteuern, wie dies für sich gesehen ebenfalls bekannt ist (»Product Engineering«, Heft 13, 22. Juni 1970, Seiten 74 und 75). Die dazu erforderliche Signalaufbereitung für die Stunden-, Minuten- und gegebenenfalls Sekundenanzeige sowie evtl. weiterer Anzeigen des Datums usw. wird über Zählerschaltungen erreicht, die ebenfalls Frequenzteiler aufweisen und damit dem vorerwähnten Frequenzteiler schaltungstechnisch gleichzusetzen sind.

Der Erfindung liegt d:.° Aufgabe zugrunde, eine Uhr so der eingangs genannten Art zu schaffen, deren Frequenzteiler in raum- und energiesparender Weise und fertigungstechnisch möglichst einfach herstellbar ist; soweit Uhren mit elektrisch ausgesteuerter Digitalanzeige vorgesehen sind, soll die auf die Frequenzteilung zur Sekundenanzeige folgende Dekodiereinriciitung zur Aussteuerung der Stellenwerte der digitalen Zeitanzeige bevorzugt in gleicher Weise ausgestaltet werden wie die vorgeschaltete Frequenzteilung zwischen dem Oszillator und dem Sekundensignal. w>

Diese Aufgabe wird firfindungsgemäß durch den Gegenstand des Anspruches 1 gelöst.

Durch die Aufteilung des Frequenzteilers in Ringzähler lassen sich Baueinheiten schaffen, die in sich ein größeres Teilungsverhältnis als '/2 haben. Vorzugsweise h-i wird mit Ringzählern gearbeitet, die die Eingangsfrequenz durch 4 teilen. Bti gängigen Ausgangsfrequenzen kann man für den gesamten Frequenzteiler mit solchen durch 4 teilenden Ringzählern arbeiten. Die Rückkopplung erfolgt vom Ausgang der letzten Verzögerungsstufe auf einen Steuerelektrodeneingang der ersten Verzögerungsstufe und damit ohne vermeidbare Widerstandsbelastung. Insbesondere wird durch einen solchen Aufbau die Möglichkeit geschaffen, die Kontaktierungen zwischen Diffusionsschichten zu reduzieren, und zwar pro durch 4 teilende Stufe auf 8, also auf eine Anzahl von Kontaktierungen, die um ein Drittel geringer ist als diejenige des vorerwähnten Standes der Technik bei gleichem Teilungsverhältnis.

In bevorzugter Ausführung ist der Frequenzteiler aus einer Kaskadenschaltung von durch 4 teilenden Ringzählern aus je zwei Verzögerungsstufen gebildet.

Besteht die Zeitanzeigeeinrichtung nicht aus einer über einen Getriebezug betätigten Zeigereinrichtung sondern aus Ziffern, so wird der Anzeigeeinrichtung bevorzugt eine Dekodier-Schalteinrichtung vorgeordnet, die ebenfalls als Ringzählerschaltung aufgebaut ist Insoweit treffen die vorstehenden Überlegungen für die Dekodiereinrichtung in gleicher Wc.ve zu wie für die Ringzählerschaltung. Bevorzugt wird dabei derart vorgegangen, daß die die Dekodiereinrichtung bildende Ririgzählerschaltung durch 6 teilende, dezimale und durch 12 bzw. 24 teilende Ringzählerschaltkreise aufweis:. Der durch 6 teilende Ringzählerschaltkreis kann dabei aus drei Schaltkreisstufen, der dezimalteilende Ringzählerschaltkreis aus fünf Schaltkreisstufen und der durch 24 teilende Ringzählerschaltkreis aus einem zwei Schaltkreisstufen aufweisenden, durch 4 teilenden Ringzählerschaltkreis und einem aus drei Schaltkreisstufen aufweisenden, durch 6 teilenden Ringzählerschaltkreis gebildet sein.

In bevorzugter Ausführung ist eine den durch 4 teilenden Ringzählerschaltkreis bildende komplementäre NOT-(oder NAND- oder NOR-)Schaltung vorgesehen, der ein erster und ein zweiter positiver logischer AND-NOT-Schaltkreis aus einer source-drain Reihenschaltung einer Feldeffekt-Transistorenanordnung vom N-Kanal-Typ, ein erster und ein zweiter negativer logischer AND-NOT-Schaltkreis aus einer source-drain Reihenschaltung einer Feldeffekt-Transistoranordnung vom P-Kanal-Typ und Paare von N- und P-Kanalfeldeffekt-Transistoren zugeordnet sind. Dabei bilden der erste und der zweite positive logische AND-NOT-Schaltkreis in Parallelschaltung zueinander einen positiven logischen

AND-NOT-AND-(AND-OR-NOT-)Schaltkreis und der erste und der zweite negative logische AND-NOT-Schaltkreis in Parallelschaltung zueinander einen negativen logischen AND-NOT-AND-(AND-OR-NOT-)Schaltkreis. Der positive und der negative logische AND-NOT AND-(AND-OR-NOT-)Schaltkteis s;nd in Serie geschaltet und liegen an einer elektrischen Versorgungsspannung. Ein Verbindungspunkt zwischen dem positiven und dem negativen logischen AND-NOT-AND-Schaltkreis bildet einen ersten Ausgang, der zugleich dem Eingang der komplementären NOT- (oder NAND- oder NOR-)-Schaltung zugeführt ist, während ein Anschlußpunkt des komplementären NOT- (oder NAND- oder NOR-)Schaltkreises einen zweiten Ausgang bilcet und zugleich an Steuerelektroden der entsprechenden Transistoren des ersten positiven und des ersten negativen logischer AND-NOT-Schaltkreises angeschlossen ist. Weiterhin ist ein Eingabeanschluß vorgesehen, der an die Steuerelektroden der entsprechenden Transistoren des zweiten positiven und des

/weiten negativen logischen AND-NOT-Schaltkreises angeschlossen ist. Ein erster .Steueranschluß ist an jede Steuerelektrode von Transistoren des ersten positiven und des /weiten negativen logischen AND-NOT-Schaltkreises angeschlossen, die von dem zweiten Ausgang und dem Eingabeanschluß getrennt sind. Ein zweiter Steueranschluß, der in Gegenphase zu dem ersten Steueranschluß betrieben wird, ist an jede Steuerelektrode von Transistoren des zweiten positiven und des ersten negativen logischen AND-NOT-Schaltkreises angeschlossen, die von dem zweiten Ausgang und dem Eingabeanschluß getrennt sind. Auf diese Weise sind Flip-Flop-Schaltkreise gebildet, die in Zwei-Stufenanordnung in Kaskadenschaltung verknüpft sind. Dabei w,rd das Ausgangssignal der ersten Stufe der zweiten Stufe zugeführt, und zwei in Gegenphase zueinander arbeitende Steuereingänge sind an den ersten Flip-Flop-Schaltkreis und an den zweiten Fhp-Hop-Schaltkreis angeschlossen, die jeweils gemeinsam ansteuerbar sind. Der Ausgang der zweiten Stufe ist der Eingabe der ersten Stufe zugeführt, so daß das der ersten Stufe zugeführte Signal am Eingabeanschluß mit zwei Bit Verzögerung gegenphasig auftritt.

Die Erfindung wird anhand der nachfolgend beschriebenen Beispiele näher erläutert. Es zeigt

F i g. 1 ein Beispiel eines herkömmlichen Flip-Flop-Schaltkreises.

Fig. 2 ein Blockschaltbild einer elektronischen Uhr gemäß der Erfindung,

F i g. 3 und 4 Schaltpläne von Ringzählern für die Frequenzteilung gemäß der Erfindung.

Der konventionelle Schaltkreis gemäß Fig. 1. wie er für Zahlerschaltungen Verwendung finden kann, besteht aus konkreten Bauelementen, nämlich aus bipolaren Transistoren Ti und Ti. Widerständen R\ bis Rt und Kondensatoren G. O- Ein solcher Schaltkreis verursacht einen erheblichen Raumbedarf und verlangt eine aufwendige und störungsanfäTlige Verdrahtung.

Das Blockschaltbild gemäß Fig. 2 zeigt ein Ausführungsbeispiel einer elekironischen Uhr gemäß der Erfindung, bei welcher ein Ringzähler Verwendung findet. Der als Zeitnormal dienende Oszillator 5. dessen Frequenz beispielsweise 16 384 kHz beträgt, arbeitet mit einem Quartz-Stimmgabel-Vibrator. In dem Teiler 6 wird die relativ hohe Oszillatorfrequenz von einigen 10 kHz bis auf 1 Hz unterteilt. Zu diesem Zwecke sind sieben Stufen von durch 4 teilenden Teilerschaltkreisen in Kaskade zusammengeschaltet; die Ringzähler sind aufeinanderfolgend in einer Vielzahl von Stufen angeordnet, um Ute hohe Frequenz wirtschaftlich zu reduzieren und lediglich in hohe und niedrige Frequenzen zu unterteilen. Der Decoder 7 für die elektronische Anzeige umfaßt durch 6 teilende, durch 10 teilende und durch 12 teilende Ringzähler. Dabei ist der durch 6 teilende Ringzählerschaltkreis aus drei Schaltkreisstufen und der dezimal teilende Ringzählerschaltkreis aus fünf Schaltkreisstufen. Ein aus zwei Schaltkreisstufen gebildeter, durch 4 teilender Ringzählerschaltkreis und ein aus drei Schaltkreisstufen gebildeter, durch 6 teilender Ringzählerschaltkreis sind zu einem durch 24 teilenden Zähler zusammengefaßt. Das decodiertc Signal wird einer Anzeigeeinrichtung 8 zugeführt, mit deren Hilfe in Form aus Segmenten zusammengesetzter

·■> Figuren eine Zeitanzeige mit 24-Stunden-Periode vorgenommen werden kann.

Fig. 3 zeigt die Hintereinanderanordnung von zwei Verzögerungsschaltkreisen 9 und 10 in zwei Stufen, wobei der Ausgang der zweiten Stufe an den Eingang

id zurückgeführt ist. Der durch 4 (eilende Ringzähler wird aus logischen NAND- und OR-Schaltkreisen gebildet. F i g. 4 zeigt ein konkretes Ausführungsbcispiel.

Mit Ii bis 14 sind Metalloxyd-Halbleitertransistoren (MOS) vom P-Kanal-Typ, und mit 15 bis 18 solche vom

ii N-Kanal-Typ bezeichnet. In der P-Typ-Gruppe sind die NAND-Gatter aus den Transistoren 11, 13 bzw. 12, 14 unter Bildung eines OR-Gatters parallel geschaltet, wahrend in der N'-Typ-Gruppe die NAND-Schaitungen aus den Transistoren 15, 18 bzw. 16, 17 in ähnlicher

2n Weise parallel geschaltet sind. An den Klemmen V^s-und Vi ist eine elektrische Energiequelle angeschlossen. Die Ausgänge dieser Schaltung sind den Invertern 19 und 20 zugeführt. Die Transistoren 11 und 17 werden von einem Uhrenimpuls der gleichen Phase gesteuert,

2Ί während die Transistoren 12 und 18 durch einen Uhrenimpuls entgegengesetzter Phase beeinflußt werden. Übvi die Leitung 21 erfolgt die Rückkopplung. Die Transistoren der Verzögerungsstufen 9 und 10 der Ringzähler werden durch gegenphasige Uhrenimpulse

jo angesteuert. Durc'.i die Zusammenschaltung einer Vielzahl von Stufen 9 und 10 läßt sich je eine Frequenzhalbierung erreichen. Um allerdings ein hochfrequentes Signal von mehreren 1OkHz zu teilen, ist es wirtschaftlicher, die Ringzähler in zwei Stufen, d. h.

i> mit einer minimalen Stufenzahl, einander zuzuordnen. Auf diese Weise erhält man eine Frequenzviertelung. wofür jeweils zwei Verzögerungsstufen von einer Rückkopplung übergriffen werden und damit einen Ringzähler bilden, von denen eine Vielzahl vorgesehen

Zur Erstellung eines durch 6 teilenden Zählers wird mit Hilfe der Rückkopplungsleitung 21 eine weitere Stufe in Form des halben Schaltkreises der F i g. 4 in die Rückkopplungsschaltung einbezogen. Zur Erstellung 5 eines durch 24 teilenden Frequenzteilers werden ein zweistufiger und ein dreistufiger Block aufeinanderfolgend angeordnet. Ein Dezimalzähler wird daher durch eine Fünf-Stufen-Rückkopplung erreicht, während in den anderen Teilerschaltungen eine Zwei-Stufen und

so Drei-Stufen-Verdrahtung ausreichend ist. Dazu ist kein zusätzliches aktives Element erforderlich.

Φ und Φ sind Uhrensignale mit um 180° differierender Phase. <?und <?sind Anschlüsse für das Ausgangssigna!. Wie oben ausgeführt, kann mit Hilfe der Erfindung ein wirtschaftlicher aktiver Schaltkreis als elektronische Steuerung für eine Uhr erreicht werden, der sich vorzüglich für eine besonders dichte integrierte Schaltkreisbauweise in MOS-Transistortechnik eignet

Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Elektronische Armbanduhr ο. dgl. Uhr ähnlicher Größenordnung mit einer Signalquelle als Zeitnormal, einem in komplementärer Metalloxyd-Halbleitertechnik aus logischen Schaltkreisen ausgeführten Frequenzteiler, einer Anzeigeeinrichtung und einer Energiequelle, dadurch gekennzeichnet, daß der Frequenzteiler (6) mit Ringzählern aufgebaut ist, die jeweils aus mehreren Verzögerungsstufen (9, 10) bestehen, deren letzte (10) mit ihrem Ausgang (Q) auf einen als Eingabeanschluß dienenden Steuerelektrodeneingang (D\) der ersten Verzögerungsstufe (9) rückgekoppelt ist

2. Uhr nach Anspruch 1, dadurch gekennzeichnet, daß der Frequenzteiler (6) aus einer Kaskadenschaltung von durch 4 teilenden Ringzählern aus je zwei Verzögerungsstufen (9,10) besieht.

3. Uhr luioh Anspruch 1 oder 2 mit einer der Anzeigeeinrichtung vorgeschalteten Dekodicrschalteinrichtung für die Aussteuerung von unterschiedlichen Stellenwerten der Zeitanzeige, dadurch gekennzeichnet, daß die Dekodiereinrichtung ebenfalls Ringzähler aufweist.

4. Uhr nach Anspruch 3, dadurch gekennzeichnet, daß die Dekodiereinrichtung durch 6 teilende Ringzähler aus drei Verzögerungsstufen, durch 10 teilende Ringzähler aus fünt Verzögerungsstufen und eine durch 24 teilende Ringzählerschaltung aus einem durch 4 teilenden Ringzähler aus zwei Verzögerungsstufen und einem diesem nachgeschalteten, durch 6 teilenden Ringzähler aus drei Verzögerungsstufen aufweist.

5. Uhr nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verzögerungsstufen der Ringzähler eine erste und eine zweite positive logische AND-NOT-Schaltung aus Serienschaltungen der Source-Drain-Verbindungen von N-Kanal-Feldeffekttransistoren (15,18; 16,17), eine erste und eine zweite negative logische AND-NOT-Schaltung aus Serienschaltungen der Source-Drain-Verbindungen von P-Kanal-Feldeffekttransistoren (11, 13; 12, 14) und eine komplementäre NOT-(NAND- oder NOR-)Schaltung aus einem Paar von N-Kanal- und P-Kanal-Feldeffekttransistoren (19, 20) aufweisen, wobei die erste und die zweite positive logische AND-NOT-Schaltung (15, 18; 16, 17) zur Bildung einer positiven AND-NOT-AND-(AND-OR-NOT-)Schaltung parallel geschaltet sind, die erste und die zweite negative logische AND-NOT-Schaltung (II, 13; 12, 14) zur Bildung einer negativen logischen AND-NOT-AND-(AND-OR-NOT-)Schaltung parallel geschaltet sind, diese logischen AND-NOT-AND-(AND-OR-NOT-)-Schaltungen in Reihe zwischen die Pole (Vss, Vi.) einer Energiequelle geschaltet sind und in ihrem Reihenverbindungspunkt einen ersten Ausgang bilden, der dem Eingang der komplementären NOT-(NAND- oder NOR-)Schaltung (19, 20) zugeführt ist, die einen /weiten Ausgang bildet, der zugleich den Stcuerelektroden jeweils eines der Transistoren (14,16) der ersten positiven (16,17) und der ersten negativen (12, 14) logischen AND-NOT-Schaltung zugeführt ist, während ein Eingabeanschluß (21) den Steuerclcklroden jeweils eines der Transistoren (15, 13) der zweiten positiven (15, 18) und der zweiten negativen (II, 13) logischen AND-NOT-Schaltung, weiterhin ein erster Steueranschluß (Φ) den von dem zweiten Ausgang und dem Eingabeanschluß getrennten Steuerelektroden jeweils eines der Transistoren (17, 11) der ersten positiven (16,17) und der zweiten negativen (11,13) logischen AND-NOT-Schaltung und schließlich ein zweiter, zu dem ersten Steueranschluß gegenphasiger Stüueranschluß (Φ) den von dem zweiten Ausgang und dem Eingabeanschluß gebannten

ίο Steuerelektroden jeweils eines der Transistoren (18, 12) der zweiten positiven (15, 18) und der ersten negativen (12, 14) logischen AND-NOT-Schaltung zugeführt ist.