DE2738021C2 - Verfahren zur Herstellung von Halbleiter-Bauelementen - Google Patents

Verfahren zur Herstellung von Halbleiter-Bauelementen

Info

Publication number
DE2738021C2
DE2738021C2 DE2738021A DE2738021A DE2738021C2 DE 2738021 C2 DE2738021 C2 DE 2738021C2 DE 2738021 A DE2738021 A DE 2738021A DE 2738021 A DE2738021 A DE 2738021A DE 2738021 C2 DE2738021 C2 DE 2738021C2
Authority
DE
Germany
Prior art keywords
lead frame
leadframe
tape
semiconductor
reel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2738021A
Other languages
English (en)
Other versions
DE2738021A1 (de
Inventor
Keisuke Funabashi Makino
Souichirou Takasaki Nakamura
Kiyomi Gunma Sakai
Kiyomi Zushi Suzukawa
Masatoshi Higashimurayama Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2738021A1 publication Critical patent/DE2738021A1/de
Application granted granted Critical
Publication of DE2738021C2 publication Critical patent/DE2738021C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiter-Bauelementen gemäß dem Oberbegriff des Patentanspruchs 1. Ein solches Verfahren ist aus der DE-OS 15 64 354 bekannt
Nach dem bekannten Verfahren werden Halbleiter-Bauelemente, beispielsweise Transistoren unter Benutzung einer als Leiterrahmen bezeichneten Metallplatte hergestellt Der Leiterrahmen zur Herstellung von beispielsweise 25 Transistoren enthält 25 Leitereinheiten mit gleichem Muster, das wiederholt in einem Band angeordnet ist Jede Leitereinheit weist drei zueinander parallele Leiter auf. An der Spitze des mittleren Leiters wird ein Halbleiterelement (Halbleiterplättchen) mittels Goldfolie befestigt, während die Enden der restlichen Leiter über einen feinen Draht mit den Elektroden des Halbleiterplättchens verbunden werden. Die Enden der Leitereinheit, die die Verbindungsdrähte umfassen, Und das Halbleiterplättchen werden in Harz vergossen und die aus dem Harz hervorstehenden Leiterteile werden mit Lötmittelschichten abgedeckt. Darauf werden die Rippen und Stege, die die Leiter jeder Leitereinheit miteinander und die Leitereinheiten untereinander verbinden, abgeschnitten, so daß einzelne Transistoren entstehen. Die so hergestellten Transistoren werden in einer automatischen Einrichtung nach ihren Kenndaten aussortiert und mit die Qualitätsklasse angebenden Kennzeichen versehen.
Dieses Herstellungsverfahren, das abschnitts- oder chargenweise durchgeführt wird, wobei ein Leiterrahmen mit 25 Leitereinheiten für 25 Halbleiter-Bauelemente verwendet wird, hat folgende Nachteile:
1. In jedem Verfahrensschritt ist ein Magazin zur Aufnahme des Leiterrahmens zur leichten Handha-ο bung desselben erforderlich.
2. Der Leiterrahmen kann leicht verformt werden oder am Magazin verklemmen, wenn er in dasselbe eingebracht oder aus demselben herausgenommen wird, so daß die Fehlermöglichkeiten beim
Zusammenbau verhältnismäßig hoch sind.
3. Da mehrere Transfer-Formmaschinen zum Vergießen mit Harz verwendet werden, ist das Eingeben und Herausnehmen des Leiterrahmens schwierig. Wird der Vorgang des Eingehens und Herausnehmens automatisiert, so sind für die Lade- und Entnahmeeinrichtung komplizierte und teure Mechanismen erforderlich.
4. Wenn die einzelnen Transistoren zu einer Wähleinrichtung geschickt werden, so müssen sie in bestimmter Weise angeordnet und ausgerichtet sein. Außerdem können sich die Leiter oder Anschlußdrähte leicht verbiegen, wenn voneinander getrennte Transistoren zur Wähl- oder Sortiereinrichtung gebracht werden.
Der Erfindung liegt die Aufgabe zugrunde, die Mängel und Nachteile des Standes der Technik zu vermeiden. Insbesondere soll ein Verfahren zur Herstellung von Halbleiter-Bauelementen angegeben werden, das mit möglichst wenig Arbeitsschritten auskommt, bei dem zur Verminderung der Gerätekosten kein Magazin erforderlich ist und bei dem zur Erleichterung der Überwachung des Produktionsganges, zur Erhöhung der Zusammenbaugeschwindigkeit und zur Verbesserung der Ausbeute beim Zusammenbau Bildung und Aufbau der Halbleiter-Bauelemente automatisiert werden kann.
Diese Aufgabe wird ausgehend von dem gattungsgemäßen Verfahren erfindungsgemäß durch die im
*5 Patentanspruch 1 beschriebenen Maßnahmen gelöst.
Dabei ist es aus der DE-OS 21 38 797 an sich bekannt, ein Leiterrahmenband aufzuwickeln. Nach dem bekannten Verfahren werden beim Aufbringen von Kontaktfingern auf Kontsktflächen eines Halbleiterplättchens, nachdem die Kontaktfinger des Kontaktslreifens an den Kontaktflächen befestigt sind, die Kontaktfinger und die Halbleiterplättchen mit der klebrigen Seite eines Klebebandes in Berührung gebracht, so daß die Kontaktfinger und die Halbleiterplättchen am Band kleben. Darauf wird das Band auf eine Rolle aufgewickelt. D. h., das Band wird auf die Rolle aufgewickelt, ohne daß zuvor die Halbleiterplättchen und Teile der Kontaktfinger vergossen wurden.
Da nach der DE-OS 15 64 354 das Leiterrahmenband
bei offenen Plättchen und Drähten nicht aufgewickelt werden könnte, weil hierbei die Drähte verbogen würden, Kurzschlüsse zwischen den Drähten und Teilen des Halbleiterkörpers auftreten und das Halbleiterplättchen beschädigt oder zerstört würde, ließe sich das aus der DE-OS 21 38 797 bekannte Verfahren hierbei nicht anwenden.
Nach dem erfindungsgemäßen Verfahren wird also ein von einer Spule zugeführtes Leiterrahmenband zu
einer Reihii von Herstellungsschritten weitergeführt. Nachdem die Halbleiterplättchen und Drähte befestigt sind und nach dem Vergießen mit Harz wird das Band auf eine Aufnahmespule aufgewickelt. Die Hitzehärtung erfolgt bei auf die Spule aufgewickeltem Leiterrahmenband. Das von der Spule abgewickelte Leiterrahmenband wird zu einzelnen Halbleiter-Bauelementen zerschnitten, worauf die Kennwerte gemessen und die so hergestellten Bauelemente klassifiziert und sortiert werden, wobei die Stellungen der Bauelemente I ο beibehalten werden, wie sie beim Schneiden bestanden. Das erfindungsgemäße Verfahren umfaßt demzufolge eine geringere Anzahl von Arbeitsschritten, so daß die Herstellungskosten vermindert und die Arbeitsgeschwindigkeit erhöht wird.
Bevorzugte Weiterbildungen und Ausgestaltungen des erfindungsgemäßen Verfahrens sind Gegenstand der Patentansprüche 2 und 3.
Anhand des in der Zeichnung dargestellten bevorzugten Ausführungsbeispiels wird die Erfindung näher erläutert Die
Fig. ta bis Id zeigen einzelne Arbeitsschritte eines erfindungsgemäßen Verfahrens zur Herstellung von Halbleiter-Bauelementen.
In den Figuren sind die links oder rechts oberhalb der jeweiligen Vorrichtungen gezeigten Teile die an diesen Vorrichtungen nach den einzelnen Arbeitsschritten hergestellten Teile.
Fig.la zeigt zwei Leiterrahmen-Zuführeinrichtungen 1, zwei Halbleiterplättchen-Befestigungseinrichtungen 2 und zwei Draht-Befestigungseinrichtungen 3. Hinter den Drahtbefestigungseinrichtungen 3 folgen eine Harz-VergieSmaschine (Transferspritzmaschine) 4 und ein Aufnahmespulen-Gerüst 5 mit zwei Aufnahmespulen 19. Zwei Leiterrahmenbänder 6 und 7 verlaufen zwischen den Leiterrahmen-Zuführeinrichtungen 1 und dem Aufnahmespulen-Gerüst 5. Die Leiterrahmenbänder 6 und 7 werden durch die jeweils zugehörigen Halbleiterplättchen- und Draht-Befestigungseinrichtungen 2 und 3 und zwischen der Ober- und Unterform der <o Harz-Vergießmaschine 4 hindurchgeführt Die Leiterrahmenbänder 6 und 7 sind in Form von Spulen an der Leiterrahmen-Zuführeinrichtung 1 befestigt Die Form des Leiterrahmenbandes 6,7 ist in F i g. 1 a gezeigt Das Band besteht aus aneinandergereihten Leiterrahmeneinheiten 9. Jede Leiterrahmencinheit 9 weist drei zueinander parallele Leiter 10, einen Steg 11, der die Enden der Leiter 10 miteinander verbindet und senkrecht zu diesen verläuft, und einen Steg 12 auf, der die Leiter 10 in der Nähe ihrer anderen Enden miteinander verbindet und parallel zum Steg 11 verläuft Gemäß F i g. 1 a sind die freien Enden der Leiter 10 verbreitert; sie dienen als Halbleiterplättchen-Befestigungsteil 13 und als Draht-Befestigungsteile 14. In den Steg 11 jeder Leiterrahmeneinheit 9 ist ein Führungsloch 15 geschnitten; die Führungsstifte der jeweiligen Einrichtungen passen in die Löcher 15 der Leiterrahmenbänder 6, 7, so daß diese schrittweise vorwärtsbewegt werden können.
Während sich die Leiterrahmenbänder 6,7 vorwärtsbewegen, werden Halbleiter-Bauelemente (Halbleiterplättchen) 16 mit je einer Transistorschaltung an den Halbleiterplättchen-Befestigungsteiien 13 mit Hilfe der Befestigungseinrichtungen 2 angebracht Die Draht-Befestigungseinrichtungen 3 verbinden mittels feiner Drähte 17 die Elektroden der Halbleiterplättchen 16 mit den Draht-Befestigun?steilen 14. Die so bearbeiteten Leiterrahmeneinheiten 9 werden dann zum Tisch der Harz-Vergießmsschine 4 gebracht und zeitweilig zwischen der unteren, am Tisch und der oberen, am Matrizenrahmen der Maschine 4 angebrachten Form befestigt Darauf werden das Halbleiterplättchen 16 und die Befestigungsteile 13 und 14 vor den Stegen 12 der Leiter 10 dick mit Harz bedeckt Das hierbei entstehende Bauelement ist rechts oberhalb der Harz-Vergießmaschine 4 gezeigt; das Halbleiterplättchen 16 ist mit Harz 18 bedeckt Nach dem Vergießen wird das Leiterrahmenband 6, 7 auf Spulen 19 des Aufnahmespulen-Gerüsts 5 aufgewickelt
Das auf Spulen 19 gewickelte Leiterrahmenband 6,7 wird dann in einen Brennofen 20 eingebracht in dem die Spulen 19 gemäß Fig. Ib übereinander gestapelt werden. Die Spulen werden für einige zehn (z. B. 16) Stunden gebrannt so daß das Formharz aushärtet
Das Leiterrahmenband 6, 7 wird nach dem Brennen von der Spule 19 abgewickelt nachdem diese auf einem Zuführgerüst 21 {Fig. Ic) befestigt ist Nachdem unerwünschte, an den Leitern anhaftende Harzrückstände mittels einer Abflammmas.,/u'ne 22 entfernt sind, wird der die Leiter 10 miteinander verbindende Steg 12 mittels einer Steg-Schneideinrichtung 23 weggeschnitten. Darauf werden in einer Löteinrichtung 24 die nicht mit Harz abgedeckten Teile der Leiter 10 mit einem Lötrrittelfilm abgedeckt Das so behandelte Leiterrahmenband 6 wird wiederum auf eine Spule 25 eines Aufnahmespulen-Gerüsts 5 aufgewickelt, die an der Löteinrichtung 24 befestigt ist
Das auf die Spulen 25 gewickelte Leiterrahmenband 6, 7 wird in eine Sortiereinrichtung eingesetzt die die Stege schneidet, die Kennwerte mißt und die Bauelemente markiert und klassifiziert (F i g. Id). Während das Leiterrahmenband 6,7 abgewickelt wird, werden die die Leiter 10 verbindenden Stege 11 mittels einer Steg-Schneideinrichtung 27 weggeschnitten, so daß einzelne, voneinander getrennte Transistoren 28 anfallen. In Kenriwert-Meßabschnitten 29 und 30 werden die Kennwerte der einzelnen Transistoren 28 gemessen. Entsprechend den Ergebnissen der Messung in den Abschnitten 29 und 30 werden in Markierabschnitten 31 und 32 Markierungen auf die Harzköpfe 18 aufgedruckt und die bedruckten Transistoren werden in einem Brennabschnitt 33 gebrannt, um die Markierungen dauerhaft zu machen. Die Transistoren 28 werden schließlich in einer Klassifizierstation 34 klassifiziert und in Behälter 35 eingebracht
Da sich bei dieser Ausführungsform des erfindungsgemäßen Verfahrens die Übertragungsgeschwindigkeiten beim Sortieren und Löten von der beim zeitaufwendigen Brennen unterscheiden müssen, kann das Leiterrahmenband nicht kontinuierlich vom Ausgangsschritt 7.um letzten Schritt übertragen werden. Das Leiterrahmenba.id kann jedoch kontinuierlich durch die verschiedenen Arbeitsschritte hindurchgeführt werden, so daß der Wirkungsgrad der Herstellung und du; Arbeitsgeschwindigkeit verbessert werden können. Weiter kann die gesamte Herstellvorrichtung billiger ausgeführt werden, da spezielle Ein- und Ausgabeeinrichtungen für die verschiedenen Geräte überflüssig sind. Da die Leiterrahmen in Form von Bandmaterial vorliegen, kann die Gefahr, daß sich der Rahmen verbiegt und daher in den einzelnen Einrichtungen der Anlage verhängt und so zu Fehlern führt, beträchtlich vermindert werdpn, so daß das Herstellverfahren ohne Störungen ablaufen kann.
Weiter ist bei dieser Ausführungsform das Leiterrahmenband zur Zwischenspeicherung auf eine Spule
aufgewickelt, die eine große Anzahl von Leiterrahmeneinheiten aufnehmen kann. Daher hat das erfindungsgemäß arbeitende System auch bei einer kleinen Anzahl von Spulen eine weit größere Aufnahmefähigkeit als das herkömmliche, bei dem viele Magazine verwendet werden, so daß das erfindungsgemäße System überaus wirtschaftlich ist
Erfindungsgemäß wird das Leiterrahmenband kontinuierlich der Klassifikation nach den Kennwerten zugeführt und in einzelne Transistoren aufgetrennt, und zwar unmittelbar vor der Messung der Kennwerte, so daß sich die einzelnen Transistoren nicht zufällig ausrichten können. Das heißt, sie befinden sich von selbst in der gewünschten Stellung. Entsprechend brauchen die Transistoren für die Messung der Kennwerte nicht besonders ausgerichtet zu werden, was bei dem herkömmlichen Verfahren wesentlich ist, so daß dl? Ausbaut? bpi ^pr Herstellung weiter verbessert werden kann. Es ist praktisch unmöglich, daß sich die Leiter in den entsprechenden Einrichtungen der Anlage verhängen und verbogen werden.
Wird eine Verpackungsmaschine in das System eingeführt, so kann der gesamte Prozeß vom Ausgangsmaterial zum Endprodukt automatisiert werden.
Die Erfindung ist außer auf Transistoren auf die Herstellung bzw. den Zusammenbau beliebiger elektronischer Teile anwendbar.
Da erfindungsgemäß das Leiterrahmenband unmittelbar nach der Befestigung der Drähte auf eine Spule aufgewickelt wird, können sich infolge des beim Aufwickeln ausgeübten Druckes die Drähte verbiegen, so daß sie unerwünschte Teile berühren. Das Leiterrahmenband darf daher nach dem Anbringen der Drähte nicht vor dem Vergießen aufgewickelt werden.
Um die Arbeitsergiebigkeit zu erhöhen, können viele Bänder bearbeitet werden, indem eine Kombination aus
ίο vielen Halbleiterplättchen-Befestigungseinrichtungen und einer gemeinsamen Vergießmaschine verwendet wird.
Nach dem erfindungsgemäßen Verfahren zur Herstellung von Halbleiter-Bauelementen wird also der Leiterrahmen in Form eines Bandes verarbeitet. Es werden mehrere Bänder gleichzeitig bearbeitet, so daß die Anzahl der Fabrikationsschritte verringert werden kann. Die Arbeitsgeschwindigkeit kann erhöht werden, die Betriebsfähigkeit der verschiedenen Vorrichtungen
wird verbessert und die Überwachung der Produktion wird erleichtert.
Weiter werden erfindungsgemäß nicht viele Magazine verwendet wie bei dem herkömmlichen Verfahren, so daß das erfindungsgemäße Verfahren mit geringeren Kosten betrieben werden kann. Die gleichzeitige Übertragung vieler Leitereinheiten gewährleistet eine hervoTagende Verarbeitbarkeit.
Hierzu 2 Blatt Zeichnungen

Claims (3)

  1. Patentansprüche;
    J. Verfahren zur Herstellung von Halbleiter-Bauelementen, bei dem Halbleiterplättchen auf wenigstens einem Leiterrahmenband befestigt werden, das aus einer Reihe von wiederholt gleichen Mustern aus Leiterrahmeneinheiten besteht,
    bei dem die Elektroden jedes Halbleiterplättchens mit den Leitern jeder Leiterrahmeneinheit durch Drähte verbunden werden,
    bei dem der Draht und das Halbleiterplättchen jeder Leiterrahmeneinheit mit einem Harz vergossen wird, und
    bei dem die Leiterrahmeneinheiten in einzelne Halbleiter-Bauelemente getrennt werden, dadurch gekennzeichnet,
    daß die Halbleiterplättchenbefestigung, die Drahtbefestigung und das Vergießen mit Harz in dieser Reihenfolge durchgeführt wird, während das LeiterrahmenbiLid von einer ersten auf eine zweite Spule gewickeU wird,
    daß das auf die zweite Spule gewickelte Leiterrahmenband zur Aushärtung des Harzes einer Wärmebehandlung unterzogen wird, und
    daß dann der Trennschritt während des Abwickeins des Leiterrahmenbandes von der zweiten Spule durchgeführt wird.
  2. 2. Verfahren nach Anspruch I1 dadurch gekennzeichnet, daß jede Leiterrahmeneinheit (9) ein Leiterteil (13) zur Befestigung des Halbleiterplättchens (16) und zwei weitere Leiterteile (14) zur Verbindung mit den Elektroden des Halbleiterplättchens aufweist.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß mehrere Lei* erteile (13, 14) der Leiterrahmeneinheit miteinander durch einen Steg (12) verbunden sind, der sich in Richtung der Reihe der wiederholt gleichen Leiterrahmeneinheiten erstreckt.
DE2738021A 1976-08-25 1977-08-23 Verfahren zur Herstellung von Halbleiter-Bauelementen Expired DE2738021C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10063776A JPS5326670A (en) 1976-08-25 1976-08-25 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE2738021A1 DE2738021A1 (de) 1978-03-09
DE2738021C2 true DE2738021C2 (de) 1982-06-16

Family

ID=14279334

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2738021A Expired DE2738021C2 (de) 1976-08-25 1977-08-23 Verfahren zur Herstellung von Halbleiter-Bauelementen

Country Status (3)

Country Link
US (1) US4173821A (de)
JP (1) JPS5326670A (de)
DE (1) DE2738021C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4039037C1 (en) * 1990-12-07 1992-02-20 Semikron Elektronik Gmbh, 8500 Nuernberg, De Mfg. electronic components using conductor frame - providing retaining strips in parallel with connecting tags and encapsulating chip, solder metal and contact strap

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134A (ja) * 1981-06-24 1983-01-05 Mitsubishi Electric Corp 半導体装置の製造方法
US4646009A (en) * 1982-05-18 1987-02-24 Ade Corporation Contacts for conductivity-type sensors
NL8203253A (nl) * 1982-08-19 1984-03-16 Arbo Handel Ontwikkeling Werkwijze en inrichting voor het met kunststof omhullen van elektronische componenten.
JPS62169334A (ja) * 1986-12-24 1987-07-25 Hitachi Ltd 半導体装置の組立方法
JPS63207160A (ja) * 1987-02-24 1988-08-26 Mitsubishi Electric Corp 半導体部品製造装置
JPH01144636A (ja) * 1987-11-17 1989-06-06 Mitsubishi Electric Corp 半導体製造装置
JPH03123044A (ja) * 1989-10-05 1991-05-24 Rohm Co Ltd 半導体装置の製造装置
JP2811613B2 (ja) * 1991-09-02 1998-10-15 ティーディーケイ株式会社 電子部品の製造方法及び装置
EP0562556A1 (de) * 1992-03-24 1993-09-29 Fuji Electric Co., Ltd. Herstellungsverfahren einer in Harz eingebetteten Halbleitervorrichtung
JP2789019B2 (ja) * 1994-06-07 1998-08-20 京都電線株式会社 電源用プラグ
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
EP0844655A3 (de) * 1996-11-22 1999-12-15 Texas Instruments Incorporated Verpackungsmethode für integrierten Schaltungschip
US6003369A (en) * 1997-05-19 1999-12-21 Continental Teves, Inc. Method for manufacturing encapsulated semiconductor devices
US20050283266A1 (en) * 2004-06-17 2005-12-22 Geraci Gwen R Method and system for providing unit level traceability of semiconductor die
DE102013217892A1 (de) * 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2953840A (en) * 1957-09-20 1960-09-27 Allen Bradley Co Electrical circuit component and method of producing same en masse
US3444441A (en) * 1965-06-18 1969-05-13 Motorola Inc Semiconductor devices including lead and plastic housing structure suitable for automated process construction
US3391426A (en) * 1965-10-22 1968-07-09 Motorola Inc Molding apparatus
DE1564855C3 (de) * 1966-06-15 1975-04-30 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zur Herstellung von Kontaktierungsstreifen für Halbleiterbauelemente
US3537175A (en) * 1966-11-09 1970-11-03 Advalloy Inc Lead frame for semiconductor devices and method for making same
US3698076A (en) * 1970-08-03 1972-10-17 Motorola Inc Method of applying leads to an integrated circuit
JPS493315B1 (de) * 1970-09-28 1974-01-25
JPS5079264A (de) * 1973-11-12 1975-06-27

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4039037C1 (en) * 1990-12-07 1992-02-20 Semikron Elektronik Gmbh, 8500 Nuernberg, De Mfg. electronic components using conductor frame - providing retaining strips in parallel with connecting tags and encapsulating chip, solder metal and contact strap

Also Published As

Publication number Publication date
JPS5326670A (en) 1978-03-11
DE2738021A1 (de) 1978-03-09
US4173821A (en) 1979-11-13

Similar Documents

Publication Publication Date Title
DE2738021C2 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2356140C2 (de) Vorrichtung zur Befestigung von wenigstens einem zuvor auf einem dünnen Plastikfilm montierten integrierten Schaltungsplättchen
DE19736685B4 (de) Bondgerät
DE2949196A1 (de) Aufnahmevorrichtung fuer elektronische bauelemente in chip-form und verfahren zur serienweisen bereitstellung solcher bauelemente fuer fertigungsprozesse o.dgl.
DE2632671C3 (de) Spulenwickelmaschine mit mehreren Wickelstationen
DE3805781A1 (de) Teile-zufuehreinrichtung fuer eine automatische leiterplatten-bestueckungsmaschine
DE2605983A1 (de) Vorrichtung zum stanzbildgerechten stapeln von stanzteilen
DE2838241C3 (de) Mehrfachschreibkopf-Vorrichtung und Verfahren zu ihrer Herstellung
DE4105460A1 (de) Cluster von buendelungsbaendern und herstellungsverfahren fuer einen solchen cluster
EP0303724A1 (de) Vorrichtung zum Abschneiden und Abisolieren von Kabeln und zum Anschlagen von Crimp-, Steck- und Schraubverbindungen sowie zur Herstellung von Verkettungsgebilden
EP0996086B1 (de) Verfahren zum Herstellen einer Leiterschleife mit angeschlossenem Chipmodul zur Verwendung in kontaktlosen Chipkarten sowie Trägervorrichtung zur Verwendung in dem Verfahren
CH677658A5 (de)
DE7719278U1 (de) Verbindungskabel
DE2949604C2 (de) Verfahren und Vorrichtung zur Herstellung einer Tragvorrichtung für elektronische Bauelemente
EP0189167A2 (de) Bestückungsautomat
DE2628519C3 (de) Verfahren und Vorrichtung zur Herstellung der aus Drähten bestehenden Verbindungen zwischen den Anschlußstellen eines Bauelementes und Anschluß- oder Kontaktelementen
DE1237189B (de) Verfahren und Einrichtung zur Herstellung von elektronischen Bausteinen
DE3143604A1 (de) Transport- und magaziniereinrichtung fuer elektrotechnische bauelemente
DE2306716A1 (de) Verfahren und einrichtung zum bilden von vorbestimmten blechpaketen
DE112021006890T5 (de) Zuleitungseinrichtungs-einsetzung/entnahme-vorrichtung, sowie bauteilmontagesystem
DE112017007250T5 (de) Vorrichtung zur Herstellung eines Plattenlots und Verfahren zum Herstellen eines Plattenlots
EP0281651A1 (de) Prüfvorrichtung für gegurtete elektronische Bauelemente
DE2527615A1 (de) Verfahren und vorrichtung zur fixierung von kleinteilen
AT209982B (de) Verfahren und Einrichtung zur Herstellung sogenannter gedruckter Schaltungen
DE2930089C2 (de) Vorrichtung zum Einsetzen von Bauelementen in Öffnungen von gedruckten Schaltungsplatten

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8328 Change in the person/name/address of the agent

Free format text: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS, D., DIPL.-ING. FINCK, K., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee