DE2734540C3 - Verfahren und Vorrichtung zur Herstellung eines Nachrichtenweges durch mehrere seriell verbundene Thyristoren - Google Patents

Description

Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruches 1 sowie eine Vorrichtung zu seiner Durchführung.

Bekannte Thyristorvermittlungsnetzwerke enthalten eine Vielzahl miteinander verbundener Matrizen mit einem Thyristor an jedem Kreuzungspunkt in jeder Matrix. Ein Nachrichtenweg durch ein solches Netzwerk oder Koppelfeld umfaßt einen Eingangsanschluß, einen Ausgangsanschluß und mehrere seriell von Anode zu Kathode verbundene Thyristoren dazwischen. F.s sind zwei grundsätzliche Methoden zum Aufbau solcher

Nachriehtenwege bekannt.

Bei der ersten Methode wird ein Koppelfeldeingangs(-ausgangs-)anschluß mit einer geeigneten Spannung markiert, und Stromquellen werden gleichzeitig an ϊ die Gates — auch Steuer- oder Zündelektroden genannt — aller Thyristoren, die im Nachrichtenweg liegen sollen, angeschaltet. Die Thyristoren schalten der Reihe nach von der Markierung ausgehend ein, und der Haltestrom für die Kreuzungspunkte wird über

in aufeinanderfolgende Thyristorgateanschlüsse geliefert, bis ein Weg durch das gesamte Netzwerk oder Koppelfeld aufgebaut ist. Zu diesem Zeitpunkt wird eine Stromquelle an den Ausgangs-(Eingangs-)anschluß des Koppelfeldes gelegt, deren Strom den Weg aufrechter- -. hält. Da alle Gateströme gleichzeitig zugeführt werden, ändern die Thyristoren dieser Anordnung ihren Zustand ohne individuelle Steuerung, wodurch sehr schnelle Spannungsschwankungen erzeugt werden. Diese schnellen Spannungsänderungen können auch. Thyristoren außerhalb des aufzubauenden Nachrichtenweges zum Durchschalten bringen. Hierher gehört grundsätzlich auch die aus der DE-OS 25 57 209 ( = US-PS 40 25 726) bekannte Anordnung, als dort durch gleichzeitige Zufuhr der Gateströme alle Thyristoren

2■-. gleichzeitig erregt werden.

Bei der zweiten Methode zum Aufbau von Thyristornachrichtenwegen wird ein erster Anschluß mit einer geeigneten Spannring markiert, und den Gates der Thyristoren, die zur Errichtung des Nachrichtenweges

;ii ausgewählt sind, werden der Reihe nach Stromimpulse zugeführt. Die den Thyristorgates zugeführten Stromimpulse haben einen zeitlichen Abstand voneinander, und getrennte Stromquellen, die mit den Hauptanschlüssen der Thyristoren zwischen den Koppelfeldmatrizen

r, verbunden sind, erzeugen den Haltestrom, der erforderlich ist, um die Thyristoren in ihrem leitenden Zustand zu halten, wenn aufeinanderfolgende Elemente die Gatestromimpulse erhalten. Die individuelle Steuerung des Gatestromes zu einem jeden Thyristor reduziert die Möglichkeit des Durchschaltens ^beabsichtigter oder nicht gemeinter Thyristoren, das durch rasche Spannungsänderungen bewirkt wird. Die zweite Methode erfordert jedoch zusätzliche Stromquellen zwischen allen Vermittlungsmatrizen, um einen Nachrichtenweg

r, auszubauen und aufrechtzuerhalten.

Grundsätzlich ist nun zu beachten, daß wegen der hohen Impedanz eines Thyristors zwischen dessen Anode und Kathode eine relativ hohe Spannung entwickelt werden muß, bevor er einschaltet. Anderer-

ϊπ seits bewirkt ein Erhöhen des Gatestroms im Steuerstromkreis eines abgeschalteten Thyristors, daß die für dessen Einschalten erforderliche Anoden/Kathoden-Spannung wirksam reduziert wird. Es ist also scharf zu unterscheiden zwischen dem Erregen eines Thyristors

•λ und dessen Einschalten, da ersteres vom Gatestrom besorgt wird, das Einschalten aber erst auftritt, wenn Strom über die Anoden-Kathoden-Strecke fließt.

Nach den beiden bekannten Methoden werden also, wie erwähnt, Thyristoren entweder gleichzeitig oder

M) sequentiell erregt. In beiden Fällen werden aber die Thyristoren so lange nicht eingeschaltet, bis der gesamte Naehrichtenweg aufgebaut ist; und erst zu diesem Zeitpunkt schalten die einzelnen Thyristoren aufeinanderfolgend ein, wenn Strom durch die Kette der

hi erregten Thyristoren seriell /u fließen beginnt. Das sequentielle Einschalten der Thyristoren ist also nicht mit einem sequentiellen Erregen der Thyristoren verknüpft.

Aufgabe der Erfindung ist es deshalb, sowohl schwer beherrschbare schnelle Spannungsänderungen, wie diese bei der ersten Methode beim gleichzeitigen Erregen aller markierter Thyristoren auftreten und tendenziell auch zum Einschalten unmarkierter Thyristoren führen, zu umgehen, als auch zusätzliche gesonderte Stromquellen zu vermeiden, wie diese bei der zweiten Methode für eine sequentielle Erregung der markierten Thyristoren erforderlich sein würden.

Diese Aufgabe wird durch das im Patentanspruch 1 gekennzeichnete Verfahren und die im Patentanspruch 2 gekennzeichnete Vorrichtung zur Durchführung des Verfahrens gelöst. Die damit erreichbaren Vorteile sind evident.

Vorteilhafte Weiterbildungen sind in den Unteransprüchen gekennzeichnet

Im folgenden wird die Erfindung anhand von Ausführungsformen näher erläutert. In der Zeichnung zeigt

F i g. 1 eine Darstellung eines die vorliegende Erfindung ausnutzenden Thyristornachrichtenweges, wobei Kathodengates (innere P-Zone) verwendet werden,

F i g. 2 ein Blockschaltbild eines Vermittlungssystems,

Fig.3 eine Darstellung der Gruppierung eines Thyristor-Koppelfeldes,

Fig.4 eine ausführliche Darstellung ausgewählter Koppelfeldteile und der Steueranordnungen hierfür,

Fig.5 einen in Fig.4 verwendeten Gattersignalgenerator,

Fig. 5A ein Diagramm der Ausgangszustände des Gattersignalgenerators der F i g. 5,

Fig.6 und 7 Zeitsteuerungsdiagramme, die für das Verständnis der vorliegenden Erfindung hilfreich sind,

F i g. 8 eine Darstellung eines der in F i g. 4 verwendeten Kreuzungspunktelemente, und

F i g. 9 eine Darstellung eines die vorliegende Erfindung ausnutzenden Thyristornachrichtenweges, wobei Anodengates (innere N-Zone) verwendet sind.

Allgemein wird bei der vorliegenden Erfindung eine Vielzahl von Thyristoren verwendet, die je einen ersten und einen zweiten Hauptanschluß und ein Gate aufweisen. Die Hauptstromwege der Thyristoren sind seriell dadurch verbunden, daß der zweite Hauptanschluß eines jeden Thyristors, mit Ausnahme des letzten, mit dem ersten Hauptanschluß eines nachfolgenden Thyristors verbunden ist. Ein Markirrspannungsgenerator ist an den ersten Hauptanschluß des ersten Thyristors angeschlossen, und ein Haltestromgenerator ist mit dem zweiten Hauptanschluß des letzten Thyristors verbundea Um einen Nachrichtenweg aufzubauen, wird durch den Markierspannungsgenerator ein Markierpotential an den ersten Hauptanschluß des ersten Thyristors angelegt, und von einer Vielzahl gesteuerter Stromquellen werden Gateströme in den Steuerwegen der einzelnen seriell verbundenen Thyristoren erzeugt, und zwar nacheinander und zeitlich überlappt. Diese Stromquellen erzeugen einen Strom, der gleich oder größer ist als der Haltestrom der Thyristoren. Der in aufeinanderfolgenden Thyristoren erzeugte Gatestrom fließt zwischen dem Markierpotential und den Thyristorgates über die Hauptstromwege vorausgehender Thyristoren und erzeugt den Haltestrom für alle vorausgehenden Elemente. Nachdem der Gatestrom im letzten Thyristor erzeugt worden isl, wird dem zweiten Hauptanschluß des letzten Thyristors ein Haltestrom zugeführt, und die Gateströme werden beendet. Nach einem zusätzlichen Aspekt der Erfindung wird der in irgendeinem gegebenen Thyristor erzeugte Gatestrom beendet, nachdem ein in einem nachfolgenden Element erzeugter Gatestrom im Hauptstromweg des gegebenen Thyristors fließt. Diese Beendigung der Gateströme reduziert die Größe des in der Spannungsmarkierquelle fließenden Stroms.

In der nachfolgenden Erläuterung ist die Verwendung des Kathodengates im einzelnen beschrieben, während die Verwendung des Anodengates lediglich allgemein erwähnt ist. Jede der beiden Gates kann jedoch bei der praktischen Durchführung der vorliegenden Erfindung verwendet werden.

Fig. 1 zeigt in etwas größerer Ausführlichkeit einen seriell verbundenen Thyristorweg mit einer Markierspannungsquelle 101, einer Haltestromquelle 102 und vier Thyristoren 103 bis 106. Beim vorliegenden Beispiel werden lediglich die Kathodengates der Thyristoren 103 bis 106 zum Wegaufbau verwendet Die Figur zeigt weiterhin mehrere Widerstände 107 bis 110, die zwischen die Thyristorkathoden und Erde geschaltet sind, und vier Gatestromquellen 111 bis 114. Die Kombination von Schaltmatrizen, nie zu einem Nachrichtenverbindungsweg gemäß Fig. 1 führt, und eine Steueranordnung zum Aufbauen eines solchen Weges sind nachfolgend ausführlicher beschrieben.

Das Anlegen von Spannungen und Strömen an die Schaltung gemäß Fig. 1 zum Aufbauen eines Nachrichtenverbindungsweges ist in graphischer Form in F i g. 6 gezeigt. Die den Thyristoren zugeführten Spannungen und Gateströme, d. h., Steuerelektrodenströme, sind so gesteuert, daß sie schräge vorlaufende und nachlaufende Flanken aufweisen, um rasche Spannungsänderungen durch die Thyristoren und dadurch das Aktivieren falscher oder nicht, gemeinter Thyristoren zu vermeiden. Durch anfängliches Anlegen einer logischen »0« an den Markierspannungsleiter 115 (Fig. 1) und einer logischen »1« an einen Steuerleiter 116 der Gatestromquelle 111 reduziert die Markierspannungsquelle 101 das Potential der Kathode des Thyristors 103 und wird dem Gate des Thyristors 103 ein Gatestrom /C103 zugeführt. Der Gatestrom IG 103 fließt vom Gate des Thyristors 103 über dessen Kathode zur Markierspannungsquelle 101. Nach der Einstellung des Gatestroms IG 103 wird dem Gate des Thyristors 104 von der Gatestromquelle 112 ein Gatestrom /C 104 zugeführt. Alle hier genannten Gateströme sind gleich oder größer als der Thyristorhaltestrom der verwendeten Bauelemente. Der Gatestrom IG 104 gelangt über die Kathode des Thyristors 104 und den Hauptstromweg des Thyristors 103 zur Markierspannungsquelle 101. Der durch den Hauptstromweg des Thyristors 103 fließende Gatestrom IG 104 wird zum Haltestrom für den Thyristor 103. Gateströme IG 105 und IG 106 weH»n gleichermaßen der Reihe nach an die ihnen zugeordneten Thyristoren angelegt und erzeugen je einen Hnltestrom für die vorausgehenden Thyristoren des Weges. Demgemäß werden die Gatesiröme den Thyristoren 103 bis 106 der Reihe nach und zeitlich überlappt zugeführt. Wenn dem Gate des letzten Thyristors (lOS) beim vorliegenden Beispiel der Gatestrom IG 106 zugeführt wird, wird die Haltestromquelle 102 durch ein Signal auf einen Haltestromquellen· leiter 117 aktiviert, um der Anode des Thyristors 106 einen Haltestrom zu liefern. Der Haltestrom von des· Haltestromqtielle 102 fließt der Reihe nach durch den Hauptstromweg eines jeden Thyristors bis zur Markierspannungsquelle 101. Nachdem der Haltestrom von der Haltestromquelle 102 eingeschaltet ist, werden alle

Gateströme IG 103 bis IG 106 beendet. Der Weg bleibt bestehen, bis der Haltestrom von der Haltestromquelle 102 beendet wird. Nachdem der Weg aufgebaut ist. kann die Markierspannungsquelle 101 so gesteuert werden, daß sie die Spannung an der Kathode des Thyristors 103 erhöht. Der Mallestrom von der Haltestromqucllc 102 hält den aufgebauten Weg nach dieser Erhöhung der Eingangsspannung aufrecht. Eine Information kann zwischen dem Eingang und dem Ausgang des Netzwerks über den aufgebauten Weg übertragen werden, indem diese mittels Übertrager 118 und 119 in den Weg gekoppelt wird.

Die der Anordnung in F" i g. I /ugeführten Gatestrome können auch in der in F-" i g. 7 graphisch gezeigten Weise geliefert werden. Bei dieser Anordnung wird ein jeder Gatestrom der Reihe nach seinem zugeordneten Thyristor zugeführt und dann abgeschaltet, nachdem dem unmittelbar nachfolgenden Thyristor Gatestrom apVipfen wiirrlrn isl Die Gateströme fiir vorausgehende Thyristoren können abgeschaltet werden, da die Gateströme der nachfolgenden Thyristoren als Halteströme für die vorausgehenden Thyristoren funktionieren. Der Betrieb entsprechend I ι g. 7 führt ebenfalls zu einem aufeinanderfolgenden und überlappten Anlegen der Gateströme.

F ι g. 2 zeigt ein Vermittlungssystem, bei dem die vorliegende Erfindung zum Vermitteln von Signalen zwischen 256 Teilnehmerleitiingen verwendet wird. Die Teilnehmerleitungen sind mit einer l.eitungssehaluingseinhcit 201 und mit einzelnen Eingangsanschlüssen eines Koppelfeldes 205 verbunden. Ein Signalprozessor 202 stellt den Bclcgungszustand einer jeden Teilnehmerleitung fest, und wenn eine Anforderung für eine Gesprächsvermittlung oder für eine Gesprächsbeendigung vorhanden ist. wird dies einer Zentralsteuerung 203 mitgeteilt. In Abhängigkeit von Änderungen im Belegungs- oder Rufzustand der Teilnehmerleitungen erzeugt die Zentralsteuerung 203 Steuerbefehle zum Aufbauen oder Beenden eines Nachrichtenweges in Abhängigkeit von der er,orderlichen Aktion. Die Steuerbefehle werden an eine Koppelfeldsteuereinriehtung 204 übertragen, welche die Steuerung des Koppeifeiiies uurcnfüiiri. Bei lici Zl-iiiiuImcucium^ 203 kann es sich beispielsweise um eine solche handeln, wie sie beschrieben ist in The Bell System Technical Journal. Band 43. September 1964.

Das Koppelfeld 205. das ausführlicher in F- ι g. 3 dargestellt ist. enthält vier Stufen, die mit A. B. ("und D bezeichnet sind, wobei jede Stufe 64 4 χ 4-Schalter aufweist. Die 64 4x4-Schalter in jeder Stufe sind in Fig. 3 von oben nach unten mit 0 bis 63 bezeichnet, leder 4 x4-ScNalter umfaßt vier Spalten aus je vier Thyristorkreuzpunkten, so daß insgesamt 16 Kreuzungspunkte pro Schalter vorhanden sind. Vier ausgewählte 4 χ 4-Schalter sind ausführlich in F i g. 4 dargestellt. Außerdem zeigt Fig. 8 im einzelnen die Thyristor-Dioden-Kombination, die für jeden Kreuzungspunkt der Fi g. 4 verwendet wird. Die Koppelstufen sind miteinander in bekannter Art verbunden, um ein 256 χ 256-KoppeIfe!d zu schaffen. Um einen Eingangsanschluß mit einem Ausgangsanschluß zu verbinden, wird ein ausgewählter 4 x4-Schalter-Kreuzungspunkt in jedem der vier Stufen verw endet.

Im Lauf der folgenden Beschreibung werden die verschiedenen 4 χ 4-Schalter durch eine Buchstaben-Ziffern-Kombination bezeichnet.beispielsweise mit S3. wobei der Buchstabe die Koppelstufe und die Zahl den speziellen 4 χ 4-Schalter innerhalb der Stufe bezeichnet.

Beispielsweise wird der unterste Schalter in Stufe Cmit C63 bezeichnet.

leder der 256 Koppelfeld-Eingangsanschlüsse ist eindeutig einer der Markierspannungsquelle 101 (Fig. 1) identischen Markierspannungsquelle zugeordnet, und jeder der 256 Koppelfeld-Ausgangsanschlüsse ist eindeutig einer Flaltestromquelle zugeordnet, die mit der Haltestromquelle 102 (Fig. 1) identisch isl. Dem Koppelfeld werden Gateströme zugeführt, um durch diese hindurchführende Nachrichtenverbindungswcge auf der Grundlage der Spalten von Thyristoren zu errichten. Wenn ein Thyristor in einer gegebenen Sitife aktiviert werden soll, wird ein Gatestrom von einer gemeinsamen Quelle allen Thyristoren in derselben Spalte wie der ausgewählte Thyristor in allen t>4 4 x4-Schaltern in der ausgewählten Stufe zugeführt. Demzufolge umfaßt jede Ciatestromquelle 301 bis 304 vier Stromquellen, und icde Stromquelle ist einer Spalte von 256 (64 χ 4) Thyristoren zugeordnet. Ein der Stufe Λ zugeführter Gatestrom fließt nur durch jenen Thyristor, der mit einer Reihe verbunden ist. die ein niedriges Potential aufweist, das durch die ihr zugeordnete Markierspannungsquclle zugeführt wird. 1 ür andere Thyristoren als |ene in Stufe Λ fließt der Gatestrom lediglich in diejenige Thyristorreihe. die mit einem vorausgehenden Thyristor verbunden ist. durch den ein Gatestrom fließt.

Generell ausgedrückt wird ein Nachrichtenverbindungsweg dadurch aufgebaut, daß an einen von 256 Koppelfeld-Eingangsanschlüssen eine niedrige Markierspanniing angelegt wird, worauf die sequentielle und überlappte Zuführung von Gaiestrom an die ausgewählten Thyristorspalten und das Zuführen von Haltestrom an den Thyristor, der dem ausgewählten Ausgang an der Koppelstufe D zugeordnet ist. folgt. In Fig. 3 ist ein bcispielsweiser Vermittlungswcg zwischen einem Eingang Λ und einem Ausgang V. die entsprechend dem dick gezeichneten Leiter verbunden sind, gezeigt. Der Eingang .V ist an den Anschluß 2 einer Stufe Λ 0 und der Ausgang V ist an den Ausgangsanschluß 2 eines Schalters D62 angeschlossen. Die 4 χ 4-Schalter und die zur Verbindung des F'ingangsansehlusses V und des

sind in größerer Ausführlichkeit in Fig. 4 gezeigt. !Die Zentralsteuerung 203 berechnet die notwendige Information für die Vervollständigung eines jeden Koppelfeldweges. Beim vorliegenden Beispiel werden 16 Binärziffern erzeugt, um den Weg zu definieren, und es wird eine mit Cbezeichnete zusätzliche Ziffer erzeugt, um zu definieren, ob ein Weg aufgebaut oder ausgelöst w erden soll. Diese 17 Ziffern werden von der Zentralsteuerung 203 an ein Speicherregister 401 (Fig. 4) übertragen. Die vorliegende Ausführungsform umfaßt einen Gattersignalgenerator 4OZ der in Abhängigkeit von einem über einen Leiter 403 kommenden Startsignal von der Zentralsteuerung 203 eine Reihe von Gallersignalen GO bis GA erzeugt, um den Aufbau oder die Auslösung von Nachrichtenwegen zu steuern.

Der Gattersignalgencrator 402 ist ausführlich in F i g. 5 gezeigt, und eine Tabelle, die dessen Ausgangssignale zeigt, ist in Fig. 5A angegeben. Ein Zeitsteuerungssignalgenerator 501 erzeugt sechs einen zeitlich gleichen Abstand aufweisende Zeitsteuerungssignalc. die mit ίο bis h bezeichnet sind, und zwar in Abhängigkeit von Startsignalen von der zentralen Steuerung 203. Beim vorliegenden Beispiel umfaßt der Zeitsteuerungssignalgenerator 501 eine Verzögerungs-

leitung mit sechs gleichen Abstand aufweisenden Abgriffen. Das Startsignal von der zentralen Steuerung 203 ist ein logischer »1«-Impuls, und wenn dieser Impuls die Verzögerungsleitung durchläuft, werden in zeitlich gleichem Abstand sechs Zeitstcuerungsimpulse erzeugt, die in einem ODER-Gatter 502 in eine Serie von Zeitsteuerungsimpulsen zusammengefaßt werden. Diese ^eitsleuerungsimpulse werden den Tnkteingängen CK dreier in Reihe verbundener D-Flipflops 503, 504 und 505 zugeführt. Der Startimpuls von der zentralen Steuerung 203 stellt jedes der Flipflopr Ί03 bis 505 vor der Erzeugung irgendeines der /eitsteucriingssignale h bis fi zurück. Die Ausgangssignale Oder Flipflops 50} bis 505 in Abhängigkeit von diesen Zciisteiicritngssignalen sind in F i g. 5A gezeigt. Die Ausgangsstufe Q und Oder Flipflops 503 bis 505 werden in vier UND-Gattern 506 bis 509 kombiniert, um Gattersignale (7 0 bis CJ 3 (Fi g. 5A) zu erzeugen. Zusätzlich werden die Ausgangs-E!g!!ä!e CVO bis C- ? ^llpr l IND-Oiiiicr 50ft his 509 einem NOR-Gatter 5)0 als F.ingangssignale zugeführt, mn cm zusätzliches Gattersignal G 4 (Fig. 5A) /u erzeugen. Die Gattersignale GO bis G4 (Fig. 7) werden zeitlich nacheinander und überlappt erzeugt und in der nachfolgend beschriebenen Weise verwendet, um das sequentielle und überlappte Anlegen von Gateströmen an die Thyristoren des Koppelfeldes zu steuern

F i g. 4 zeigt jene vier 4 χ 4-Schalter. welche für die beispielsweise Verbindung vom Eingang X zum Ausgang Y verwendet werden, sowie jenen Teil der Koppelfeldsteuereinrichtung 204. der zum Aufbau d' ses Weges verwendet wird. Die 17 Ziffern eines jeden Steuerbefehles, der von der zentralen Steuerung 203 in das Speicherregister 401 gegeben worden ist. werden selektiv mehreren Dekodierern zugeführt. F.in Markierdekodierer 404 empfängt Bits 0 bis 7 des Inhalts des Speicherregisters 401 und liefert eine logische »I« demjenigen seiner 256 Ausgangsleiter, welcher durch das 8-Bit-Eingangssignal definiert ist. Dieser ausgewählte Ausgangsleiter ist eindeutig der Markierspannungsquelle 101 zugeordnet, die ihrerseits der den Thyristor 103 umfassenden Eingangsthyristorreihe zugeordnet ist. Bits 8 und 9. 10 und 11. 12 und 13 und 14 und 15 werden einzelnen K-oppelleldstuienaeKoaierern viii, 4ϋο, 407 bzw. 408 zugeführt. Jeder der Dekodierer 405 bis 408 gibt in Abhängigkeit von den solchermaßen zugeführten Ziffernpaaren eine logische »1« an denjenigen von vier Ausgangsleitern, der durch das Ziffernpaar definiert ist. Jeder Ausgangsleiter der Koppelfeldstufendekodierer 405 bis 408 ist eindeutig einer einzigen Spalte von 256 Thyristoren zugeordnet. Die Bits 8 bis 15 des Speicherregisters 401 werden außerdem einem Haltestromdekodierer 409 zugeführt, der daraufhin eine logische »1« demjenigen seiner 256 Ausgangsleiter zuführt, welcher durch die Ziffern 8 bis 15 definiert ist. Jeder Ausgangsleiter des Dekodierers 409 ist eindeutig einer Haltestromquelle zugeordnet.

Beim vorliegenden Beispiel erzeugen die Dekodierer 404, 405, 406, 407, 408 und 409 logische »len« an ihren Ausgangsleitern, die einer Markierspannungsquelle 101. einem Thyristor 103, einem Thyristor 104, einem Thyristor 105, einem Thyristor 106 bzw. einer Haltestromquelle 102 zugeordnet sind. Zudem ist Bit C des Register 401 eine logische »1«, was festlegt, daß ein Vermittlungsweg aufgebaut werden soll. Zur Zeit fi wird das Gattersignal GO zu einer logischen »1« (Fig.5A und 7), weiche in Kombination rnit dem Ausgangssigr.a! des Markierdekodierers 404 und dem Bit C das Flipflop 411 über ein UND-Gatter 410 setzt Die Äquivalente

von UND-Gatter 410 und Flipflop 411 sind je einem Ausgang des Dekodierers 404 und somit je einer Markierspannungsquelle zugeordnet. Lediglich das Flipflop 411 ist jedoch gesetzt, da nur das UND-Gatter 410, das dem gewählten Ausgang des Dekodierers 404 zugeordnet ist, freigegeben werden kann, um das zugeordnete Flipflop zu setzen. Auf das Setzen hin gibt das Flipflop 411 ein Steuersignal in Form einer logischen »0« an die Markierspannungsquelle 101. die daraufhin eine niedrige Spannung an die den Thyristor

103 enthaltende Eingangsthyristorreihe gibt.

Das Signal CJO(I-' ig. 7) wird außerdem mit dem Bit (' des Registers 401 und dem ausgewählten Ausgang des Dekodierers 405 in einem UND-Gatter 412 kombiniert. Die logische »I« am Ausgang des UND-Gatters 412 gibt auf diese Eingangssignal hin die Giltestromquelle 111 dafür frei, einen Gatestrom IG 103 an die den Thyristor 101 umfassende Spalte von Thyristoren /n liefern.

Der Gatestrom IG 103 fließt durch die Kathode des Thyristors 103 zur Markierspannungsquelle 101. Zur Zeit /ι wird das Gattersignal CJl (Fig. 7) den UND-Gattern an den Ausgangsleitcrn des Dekodierers 406 zugeführt. Wie im Zusammenhang mit Stufe A beschrieben worden ist. wird lediglich das UND-Gatter 413 freigegeben, da der ausgewählte Ausgang des Dekodierers 406 nur diesem eine logische »1« geliefert hat. Das Freigeben des UND-Gatters 413 gibt die Gatestromquelle 112 frei, einen Gatestrom IG 104 an die den Thyristor 104 enthaltende Thyristorspalte zu liefern. Der Gatestrom IG 104 fließt über den Hauptverbindungsweg des Thyristors 103 zur Markierspannungsquelle 101.

Zut Zeit /: wird die Stromquelle 113 vom Gattersignal G 2. vom Bit C und vom Ausgangssignal des Dekodierers 407 über ein UND-Gatter 414 freigegeben, um einen Gatestrom IG 105 an die den Thyristor 105 umfassende Thyristorspalte der Stufe C zu liefern. Dieser Gatterstrom fließt über den Hauptstromweg der Thyristoren 104 und 103 zur Markierspannungsquelle 101. Zusätzlich wird zur Zeit f2 das Gattersignal CO (Fig. 7) zu einer logischen »0«. Dies beendet die

SlHJIIlCI ZCUgUlIg UUIt.Il Ülc Gniciiiutn^utni; ttl. Dai

Aufhören des zum Thyristor 103 fließenden Gatestroms hat keine Auswirkung auf den Teilverbindungsweg, da der den Thyristoren 104 und 105 zugeführte Gatestrom den Thyristor 103 im »Einschaltzustand« hält. Zudem sperrt das als logische »0« vorliegende Signal GO den Ausgang des UND-Gatters 410. Das dem UND-Gatter 410 zugeordnete Flipflop 411 bleibt jedoch im Setzzustand, bis später dem Rücksetzanschluß des Flipflops ein Gattersignal zugeführt wird.

In der zuvor beschriebenen Weise wird zur Zeit t_t als Teilreaktion auf das Gattersignal G 3 die Gatestromquelle 114 freigegeben, um dem Thyristor 106 einen Gatestrom /G 106 zuzuführen. Der Gatestrom IG 106 fließt über die Hauptstromwege der Thyristoren 105,

104 und 103 zur Markierspannungsquelle 101. Zur Zeit i3 wird auch das Gattersignal G1 zu einer logischen »0«, so daß der Gatterstrom /G104 beendet wird. Das Gattersignal G 3 wird auch einem UND-Gatter 416 zugeführt, dessen Ausgangssignal zwei UND-Gattern 417 und 418 als Eingangssignal zugeführt wird. Die Ausgangssignale der UND-Gatter 417 und 418 werden auf den Setz- bzw. Rücksetzeingang eines Flipflops 419 gegeben. Die Signalausgänge des Flinflops 419 steuern die Arbeitsweise der Haltestromquelle 1OZ Jeder der 256 Haltestromgeneratoren ist eindeutig einem Äquiva-

lent sowohl der UND-Gatter 416, 417 und 418 als auch des Flipflops 419 zugeordnet. Wie erwähnt erhält das UND-Gatter 416 vom Haltestromdekodierer 409 eine logische »1«. Wenn das Gattersignal G3 zu einer logischen »I« wird, wird daher das UND-Gatter 416 freigegeben, um den Eingängen der UND-Gatter 417 und 418 eine logische »I« zuzuführen. Aufgrund der logischen »1« am Ausgang des UND-Gatters 416 und der logischen vl« des C-Bits wird das Gatter 417 zum Setzen des Flipfiops 419 freigegeben. Durch Setzen des Flipflops 419 wird ein Steuersignal in Form einer logischen »I« an die Haltestromquelle 102 gegeben, die darauf in der Art reagiert, daß sie der Markierspannungsquelle 101 über die Hauptstromwege der Thyristoren 106, 105, 104 und 103 Haltestrom liefert. Die Gaieströme IG 105 und IG 106 werden beendet, wenn die Gattersignale Gl bzw. G3 (Fig. 7) zu einer logischen »0« zurückkehren. Wenn das Gattersignal C 3 die Form einer logischen »0« annimmt, beendet dies nicht den Haltestrom von der Haltestromquelle 102. da das Flipflop 419 im Setzzustand bleibt, bis es entsprechend einer nachfolgend beschriebenen Folge /ur Aufhebung des Nachrichtenweges zurückgesetzt wird.

Zur Zeit h wird das Gattersignal G 4 zu einer logischen »I«, wodurch daj Flipflop 411 zurückgesetzt wird, welcher Vorgang bewirkt, daß die Markierspannungsquelle 101 von der niedrigen Markierspannung zu einer höheren Spannung wechselt, die für die Zustände einer mit Sprache beaufschlagten Leitung und einer freien Leitung verwendet wird. Die Potentialerhöhung am Koppelfeldeingangsanschluß verringert den von der Haltestromquelle 102 gelieferten Strom nicht unter den Haltestromwert, so daß der aufgebaute Weg. der die Thyristoren 103, 104, 105 und 106 umfaßt, bestehenbleibt, bis die Haltestromquelle 102 das Liefern von Haltestrom beendet.

Die Zentralsteuerung 203 löst einen vollendeten Weg aus, indem sie der Koppelfeld-Steuereinrichtung 204 einen Steuerbefehl, in dem Bits 8 bis 15 den Koppelfeldausgangsanschluß des Nachrichtenweges definieren, ein Steuersignal C mit dem Logikwert »0« und das Startsignal zuführt. Wie beschrieben reagiert der Gatiersigriaigeneratu! 402 auf ucii 3tai i'iuiic uuit.ii Erzeugung der Gattersignale G 0 bis G 4 (F i g. 5A und 7). Das Steuersignal Γ mit dem Logik wert »0« sperrt das Anlegen einer ''larkierspannung an irgendeinen Koppelfeld-Eingangsanschluß und das Anlegen von Gatteranschlüssen an das Netzwerk auf die Gattersignale G 0 bis G 3 hin. Das Gattersignal G 3 jedoch steuert das Abschalten des Haltestroms durch die Haltestromquelle 102. Der Haltestromdekodierer 409 gibt eine logische »I« an das UND-Gatter 416, und zwar in Abhängigkeit von den Ziffern 8 bis 15 des dem Register 401 übertragenen Steuerbefehls. Wenn das Gattersignal G 3 zu einer logischen »I« wird, wird das Flipflop 419 durch das Ausgangssignal des UND-Gatters 418 zurückgesetzt, und zwar teilweise durch Steuerung durch das Steuersignal C in Form einer logischen »0«. Die Haltestromquelle 102 reagiert auf das Rücksetzen des Flipflops 419 damit, daß sie die Zufuhr von Haltestrom zum Thyristor 106 beendet. Wenn dieser Haltestrom aufhört, sind die Thyristoren 103 bis 106 ohi.c Haltestrom und kehren zum »Aus-Zustand« zurück.

Die vorausgehende Beschreibung betrachtet eine Anordnung zur F.rrichtung eines Weges, bei der Thyristorkathodengates verwendet werden. Die erfindungsgemäße Anordnung zum Aufbau eines Weges unter Verwendung von Thyristoranodengates ist in Fig.9 gezeigt und nachfolgend beschrieben. In dieser Figur sind die Zehner und Einer der Bezugsziffern die gleichen wie die zur Bezeichnung analoger Einrichtungen in Fig. I. Anfangs erhöht eine Markierspannungsquelle 901 die der Anode des Thyristors 903 zugeführte Spannung, und ein Gatestrom IG903 wird von der Markierspannungsquelle 901 zur Gatestromquelle 911 gezogen. Nach Einstellen des Gatestromes IG 903 wird ein Gatestrom IG 904 von einer Gatestromquelle 912 eingeschaltet, der von der Markierspannungsquelle 901 zum Hauptstromweg des Thyristors 903 und zur Anode des Thyristors 904 fließt. Wie erwähnt werden die Gatestromquellen 913 und 914 nacheinander und zeitlich überlappt aktiviert. Nach Einschalten des Gatestroms IG 906 wird die Haltestromquelle 902 aktiviert, was in einem Haltestrom resultiert, der von der Markierspannungsquelle 901 über die Hauptstromwege der Thyristoren 903 bis 906 zur Haltvstromquelle

Hierzu 7 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Verfahren zum Aufbauen eines Nachrichtenweges durch eine Reihe seriell verbundener Thyristoren mit je einem ersten und einem zweiten Hauptanschluß und einem Gate, bei dem dem ersten Hauptanschluß des ersten Thyristors eine Markierspannung zugeführt und ein Haltestrom durch die Hauptstromwege aller seriell verbundenen Thyristoren erzeugt wird, dadurch gekennzeichnet,

daß Gateströme erzeugt werden, die wenigstens den Thyristorhalteströmen in jedem Thyristor gleich sind und vom ersten zum letzten Thyristor nacheinander und zeitlich überlappt auftreten, und
daß der in einem gegebenen Thyristor — mit Ausnahme des letzten Thyristors — erzeugte Gatestrom nach einer vorbestimmten Zeitdauer ab der Erzeugung eines Gatestromes in einem nachfolgenden Thyristor und vor der Erzeugung des Haltestroms durch alle seriel! verbundenen Thyristoren gesperrt wird.

2. Vorrichtung zur Durchführung des Verfahrens nach Anspruch !,mit einer Markiereinrichtung(101) zum Anlegen eines Markierpotentials an den ersten Hauptanschluß des ersten Thyristors und mit einer Halteslromeinrichtung (102), die mit dem zweiten Hauptanschluß des letzten Thyristors verbunden ist und zur Erzeugung eines Haltestroms durch die Hauptstromwege aller seriell verbundenen Thyristoren dient, dadurch gekennzeichnet, daß eine mit dem Gate eines jeden der Thyristoren verbundene Steuerstromquelle (ill —IW) vorgesehen ist zur Erzeugung von Steuerströmen, die wenigstens dem Haltestrom der Thyristoren ii. jedem der Thyristoren gleich sind und vom ersten zum letzten Thyristor nacheinander und zeitlich überlappt auftreten.

3. Vorrichtung nach Anspruch 2, gekennzeichnet durch eine Signalgeneratoreinrichtung (402), welche bewirkt, daß der Haltestrom durch die Hauptstrompfade aller seriell verbundener Thyristoren im wesentlichen zur selben Zeit erzeugt wird, zu welcher ein Steuerstrom im letzten Thyristor erzeugt wird.

4. Vorrichtung nach Anspruch 2, gekennzeichnet durch eine Signalgeneratoreinrichtung (402), die mit den einzelnen Gates aller Thyristoren und mit dem zweiten Hauptanschluß des letzten Thyristors verbunden ist und dazu dient, den Steuerstrom in einem der Thyristoren, jedoch nicht im letzten Thyristor, vor der Erzeugung des Haltestroms durch alle seriell verbundenen Thyristoren zu sperren.