DE2734540A1

DE2734540A1 - Verfahren und vorrichtung zur herstellung eines nachrichtenweges durch mehrere seriell verbundene thyristoren

Info

Publication number: DE2734540A1
Application number: DE19772734540
Authority: DE
Inventors: James Mark Adrian
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1976-08-05
Filing date: 1977-07-30
Publication date: 1978-02-09
Also published as: DE2734540B2; DE2734540C3; JPS6046597B2; JPS5318905A; US4061884A

Description

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER . HIRSCH · BREHM

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN *y% ο / C / Q

Patentconsult RadedcesiraBe 43 6000 MUndien 60 Telefon (ON) 681603/683604 Telex 05-212313 Telegramme PefentconsuM Patentconsult Sonnenberger Stra8e 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Teleoramme Palentconsull

Beschreibung

Die Erfindung betrifft ein Verfahren gemäß Oberbegriff des Patentanspruchs 1 sowie eine Vorrichtung zu seiner Durchführung.

Bekannte Thyristorvermittlungsnetzwerke enthalten eine Vielzahl miteinander verbundener Matrizen mit einem Thyristor an Jedem Kreuzungspunkt in jeder Matrix. Ein Nachrichtenweg durch

* ■

ein solches Netzwerk oder Koppelfeld umfaßt einen Eingangsanschluß , einen Ausgangsanschluß und mehrere seriell von Anode zu Kathode verbundene Thyristoren dazwischen. Es sind zwei grundsätzliche Methoden zur Errichtung solcher Nachrichtenwege bekannt. Bei der ersten Anordnung wird ein Koppelfeldeingangs-(-ausgangs-)anschluß mit einer geeigneten Spannung markiert, und Stromquellen werden gleichzeitig an die Gates aller Thyristoren, die im Nachrichtenweg liegen sollen, angeschaltet. Die Thyristoren schalten der Reihe nach von der Marke ausgehend "ein", und der Haltestrom für die Kreuzungspunkte wird über aufeinanderfolgende Thyristorgateanschlüsse geliefert,

München: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phys. Dr. rer. nat. · P. Hlrsdi Dipl.-Ing. . R P. Brehm Dtpl.-Chem. Dr. phil. net. Wiesbaden: P. G. Blumbach Dlpl.-Ing. · P. Bergen Oipl.lng Dr. jur. · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

709886/0813

bis einjfeg~4ttrcn das gesamte Netzwerk oder Koppelfeld aufgebaut 'is"f/'1Zu deee ~Zoίtpunk t wird eine Stromquelle an den Ausgangs-(eingangs-)anschluß des Koppelfeldes gelegt, deren Strom den Weg imJlEia«*ZTXSTand^H hält. Da alle Gateströme gleichzeitig zugeführt werden, ändern die Thyristoren dieser Anordnung ihren Zustand ohne individuelle Steuerung, wodurch sehr schnelle Spannungsschvarikungen erzeugt werden. Diese schnellen Spannungsänderungen können Thyristoren, die keinen Teil des Nachrichtenweges bilden, dazu bringen, "einzuschalten".

Bei der zweiten Anordnung zum Aufbau von Thyristornachrichtenwegen wird ein erster Anschluß mit einer geeigneten Spannung markiert, und den Gates, d. h., Steuer- oder Zündelektroden, der Thyristoren, die zur Errichtung des Nachrichtenweges ausge-Y.'ählt sind, werden der Reihe nach Stromimpulse zugeführt. Die den Thyristorgates zugeführten Stromimpulse haben einen zeitlichen Abstand voneinander, und getrennte Stromquellen, die mit den Hauptanschlüssen der Thyristoren zwischen den Koppelfeldmatrizen verbunden sind, erzeugen den Haltestrom, der erforderlich ist, um die Thyristoren in ihrem hochleitenden Zustand zu halten, wenn aufeinanderfolgende Elemente die Gatestromimpulse erhalten. Die individuelle Steuerung des Gatestroms zu einem jeden Thyristor reduziert die Möglichkeit des "Einschaltens" unbeabsichtigter oder nicht gemeinter Thyristoren, das durch rasche Spannungsänderungen bewirkt wird.

709886/0813 ORIGINAL

Diese zweite Anordnung erfordert jedoch zusätzliche Stromquellen zwischen allen Vermittlungsmatrizen, um einen Nachrichtenweg aufzubauen und aufrechtzuerhalten.

Diese Probleme werden durch das im Patentanspruch 1 angegebene Verfahren und die im Patentanspruch 3 angegebene Vorrichtung gelöst.

Vorteilhafte Weiterbildungen dieser Lösungen sind in den Unteransprüchen gekennzeichnet.

Im folgenden wird die Erfindung anhand von Ausführungsformen näher erläutert. In der zugehörigen Zeichnung zeigen:

Fig. 1 eine Darstellung eines die vorliegende Erfindung ausnutzenden Thyristornachrichtenweges, wobei Kathodengates verwendet werden;

Fig. 2 ein Blockschaltbild eines Vermittlungssystems;

Fig. 3 eine Darstellung der Zwischenverbindungen eines Thyristor-Vermittlungskoppelfeldes ;

Fig. 4 eine ausführliche Darstellung ausgewählter Koppelfeldteile und der Steueranordnungen hierfür;

Fig. 5 einen in Fig. A verwendeten Gattersignalgenerator;

709886/0813

Fig. 5A ein Diagramm der Ausgangszustände des Gattersignalgenerators der Fig. 5;

Fig. 6 und 7 Zeitsteuerungsdiagramme, die für das Verständnis der vorliegenden Erfindung hilfsreich sind;

Fig. 8 eine Darstellung der in Fig. 4 verwendeten Kreuzungspunktelemente; und

Fig. 9 eine Darstellung eines die vorliegende Erfindung ausnutzenden Thyristornachrichtenweges, wobei Anodengates verwendet sind.

Allgemein wird bei der vorliegenden Erfindung eine Vielzahl von Thyristoren verwendet, die je eine erste und eine zweite Hauptstromwegelektrode und eine Gateelektrode aufweisen. Die Hauptstromwege der Thyristoren sind seriell dadurch verbunden, daß die zweite Hauptstromwegelektrode eines jeden Thyristors, mit Ausnahme des letzten, mit der ersten Hauptstromwegelektrode eines nachfolgenden Thyristors verbunden ist. Ein Markierspannungsgenerator ist an die erste Hauptstromwegelektrode des ersten Thyristors angeschlossen und ein Haltestromgenerator ist mit der zweiten Hauptstromwegelektrode des letzten Thyristors verbunden. IM einen Nachrichtenweg aufzubauen, wird durch den Markierspannungsgenerator ein Markierpotential an die erste Hauptstromwegelektrode des ersten Thyristors angelegt, und von einer Vielzahl gesteuerter Stromquellen werden

709886/0813

27345A0

Gateströme in den Steuerwegen der einzelnen seriell verbundenen Thyristoren erzeugt, und zwar nacheinander und zeitlich überlappt. Diese Stromquellen erzeugen einen Strom, der gleich oder größer ist als der Haltestrom der Thyristoren. Der in aufeinanderfolgenden Thyristoren erzeugte Gatestrom fließt zwischen dem Markierpotential und den Thyristorgateelektroden, über die Hauptstromwege vorausgehender Thyristoren, und erzeugt den Haltestrom für alle vorausgehenden Elemente. Nachdem der Gatestrom im letzten Thyristor erzeugt worden ist, wird der zweiten Hauptstromwegelektrode des letzten Thyristors ein Haltestrom zugeführt, und die Gateströme werden beendet. Nach einem zusätzlichen Aspekt der Erfindung wird der in irgendeinem gegebenen Thyristor erzeugte Gatestrom beendet, nachdem ein in einem nachfolgenden Element erzeugter Gatestrom im Hauptstromweg des gegebenen Thyristors fließt. Diese Beendigung der Gateströme reduziert die Größe des in der Spannungsmarkierquelle fließenden Stroms.

In der nachfolgenden Erläuterung ist die Verwendung des Kathodengates im einzelnen beschrieben, während die Verwendung des Anodengates lediglich allgemein erwähnt ist. Jede der beiden Gateelektroden kann jedoch bei der praktischen Durchführung der vorliegenden Erfindung verwendet werden.

Fig. 1 zeigt in etwas größerer Ausführlichkeit einen seriell

fi /0813

verbundenen Thyristorweg mit einer Markierspannungsquelle 101, einer Haltestromquelle 102 und vier Thyristoren 103 bis 106. Beim vorliegenden Beispiel werden lediglich die Kathodengates (d. h., die p-leitenden Basiszonen) der Thyristoren 103 bis 106 zum Wegaufbau verwendet. Die Figur zeigt weiterhin mehrere Widerstände 107 bis 110, die zwischen die Thyristorkathoden und Erde geschaltet sind, und vier Gatestromquellen 111 bis 114. Die Kombination von Schaltmatrizen, die zu einem Nachrichtenverbindungsweg gemäß Fig. 1 führt, und eine Steueranordnung zum Aufbauen eines solchen Weges sind nachfolgend ausführlicher beschrieben.

Das Anlegen von Spannungen und Strömen an die Schaltung gemäß Fig. 1 zum Aufbauen eines Nachrichtenverbindungsweges ist in graphischer Form in Fig. 6 gezeigt. Die den Thyristoren zugeführten Spannungen und Gateströme, d. h., Steuerelektrodenströme, sind so gesteuert, daß sie schräge vorlaufende und nachlaufende Flanken aufweisen, um rasche Spannungsänderungen durch die Thyristoren und dadurch das Aktivieren falscher oder nicht gemeinter Thyristoren zu vermeiden. Durch anfängliches Anlegen einer logischen "0" an den Markierspannungsleiter 115 (Fig. 1) und einer logischen "1" an einen Steuerleiter 116 der Gatestromquelle 111 reduziert die Markierspannungsquelle 101 das Potential der Kathode des Thyristors 103 und wird dem Gate, d. h._f der Steuer- oder Zündelektrode, des

709886/0813

Thyristors 103 ein Gatestrom IG-103 zugeführt. Der Gatestrom IG-103 fließt vom Gate des Thyristors 103 über dessen Kathode zur Niedrigspannungsquelle 101. Nach der Einstellung des Gatestroms IG-103 wird dem Gate des Thyristors 104 von der Gatestromquelle 112 ein Gatestrom IG-104 zugeführt. Alle hier genannten Gateströme sind gleich oder größer als der Thyristorhaltestrom der verwendeten Bauelemente. Der Gatestrom IG-104 gelangt über die Kathode des Thyristors 104 und den Hauptstromweg des Thyristors 103 zur Markierspannungsquelle 101. Der durch den Hauptstromweg des Thyristors 103 fließende Gatestrom IG-104 wird zum Haltestrom für den Thyristor 103. Gateströme IG-105 und IG-106 werden gleichermaßen der Reihe nach an die ihnen zugeordneten Thyristoren angelegt und erzeugen je einen Haltestrom für die vorausgehenden Thyristoren des Weges. Demgemäß werden die Gateströme den Thyristoren 103 bis 106 der Reihe nach und zeitlich überlappt zugeführt. Wenn dem Gate des letzten Thyristors (106) beim vorliegenden Beispiel der Gatestrom IG-106 zugeführt wird, wird die Haltestromquelle durch ein Signal auf einem Haltestromquellenleiter 117 aktiviert, um der Anode des Thyristors 106 einen Haltestrom zu liefern. Der Haltestrom von der Haitestromquelle 102 fließt der Reihe nach durch den Hauptstromweg eines jeden Thyristors bis zur Markierspannungsquelle 101. Nachdem der Haltestrom von der Haltestromquelle 102 eingeschaltet ist, werden alle Gateströme IG-103 bis IG-106 beendet. Der Weg bleibt bestehen,

709886/081 3

bis der Haltestrom von der Haltestromquelle 102 beendet wird. Nachdem der Weg aufgebaut ist, kann die Markierspannungsquelle 101 so gesteuert werden, daß sie die Spannung an der Kathode des Thyristors 103 erhöht. Der Haltestrom von der Haltestromquelle 102 hält den aufgebauten Weg nach dieser Erhöhung der Eingangsspannung aufrecht. Information kann zwischen dem Eingang und dem Ausgang des Netzwerks über den aufgebauten Weg Übertragen werden, indem solche Information mittels Übertragern 118 und 119 in den Weg gekoppelt wird.

Die der Anordnung in Fig. 1 zugeführten Gateströme können auch in der in Fig. 7 graphisch gezeigten Weise geliefert werden. Bei dieser Anordnung wird ein jeder Gatestrom der Reihe nach seinem zugeordneten Thyristor zugeführt und dann abgeschaltet, nachdem dem unmittelbar nachfolgenden Thyristor Gatestrom geliefert worden ist. Die Gateströme für vorausgehende Thyristoren können abgeschaltet werden, da die Gateströme der nachfolgenden Thyristoren als Halteströme für die vorausgehenden Thyristoren funktionieren. Der Betrieb entsprechend Fig. 7 führt ebenfalls zu einem aufeinanderfolgenden und überlappten Anlegen der Gateströme.

Fig. 2 zeigt ein Vermittlungssystem, bei dem die vorliegende Erfindung zum vermittelnden Schalten von Signalen zwischen Teilnehmerleitungen verwendet wird. Die Teilnehmerleitungen

7098RR/0813

273A5A0

sind mit einer Leitungsschaltungseinheit 201 und mit einzelnen Eingangsanschlüssen eines Vermittlungskoppelfeldes 205 verbunden. Ein Signalprozessor 202 stellt den Belegungszustand einer jeden Teilnehmerleitung fest, und wenn eine Anforderung für eine Gesprächsvermittlung oder für eine Gesprächsbeendigung vorhanden ist, wird dies einer Zentralsteuerung 203 mitgeteilt. In Abhängigkeit von Änderungen im BeIegungs- oder Rufzustand der Teilnehmerleitungen erzeugt die Zentralsteuerung 203 Steuerwörter zum Aufbauen oder Beenden eines Nachrichtenweges in Abhängigkeit von der erforderlichen Aktion. Die Steuerwörter werden an eine Koppelfeldsteuereinrichtung 204 übertragen, welche die Steuerung des Koppelfeldes durchführt. Bei der Zentralsteuerung 203 kann es sich beispielsweise um eine solche handeln, wie sie beschrieben ist in The Bell System Technical Journal, Band 43, September 1964.

Das Vermittlungskoppelfeld 205, das ausführlicher in Fig. 3 dargestellt ist, enthält vier Stufen, die mit A, B, C und D bezeichnet sind, wobei jede Stufe 64 4 χ 4-Vermittlungsschalter aufweist. Die 64 4x4-Vermittlungsschalter in jeder Stufe sind in Fig. 3 von oben nach unten mit 0 bis 63 bezeichnet. Jeder 4x4-Schalter umfaßt vier Spalten aus vier Thyristorkreuzpunkten, so daß insgesamt 16 Kreuzungspunkte pro Vermittlungsschalter vorhanden sind. Vier ausgewählte 4x4-Schalter

709886/0813

sind ausführlich in Fig. 4 dargestellt. Außerdem zeigt Fig. 8 im einzelnen die Thyristor-Dioden-Kombination, die für jeden Kreuzungspunkt der Fig. 4 verwendet wird. Die Koppelfeldstufen sind miteinander in bekannter Art verbunden, um ein 256x256-Koppelfeld zu schaffen. Um einen Eingangsanschluß mit einem Ausgangsanschluß zu verbinden, wird ein ausgewählter 4x4-Schalter-Kreuzungspunkt in jedem der vier Stufen verwendet.

Im Lauf der folgenden Beschreibung werden die verschiedenen 4x4-Schalter durch eine Buchstaben-Ziffern-Kombination bezeichnet, beispielsweise mit B3, wobei der Buchstabe die Koppelfeldstufe und die Zahl den speziellen 4x4-Schalter innerhalb der Stufe bezeichnet. Beispielsweise wird der unterste Schalter in Stufe C mit C63 bezeichnet.

Jeder der 256 Koppelfeld-Eingangsanschlüsse ist eindeutig einer der Harkierspannungsquelle 101 (Fig. 1) identischen Markierspannungsquelle zugeordnet, und jeder der 256 Koppelfeld-Ausgangsanschlüsse ist eindeutig einer Haltestromquelle zugeordnet, die mit der Haltestromquelle 102 (Fig. 1) identisch ist. Dem Koppelfeld werden Gateströme zugeführt, um durch diese hindurchführende Nachrichtenverbindungswege auf der Grundlage der Spalten oder Kolonnen von Thyristoren zu errichten. Wenn ein Thyristor in einer gegebenen Stufe aktiviert werden soll, wird ein Gatestrom von einer gemeinsamen Quelle allen Thyristoren in der selben Spalte wie der ausgewählte Thyristor in

709886/0813

allen 64 4x4-Schaltern in der ausgewählten Stufe zugeführt. Demzufolge umfaßt jede Gatestromquelle 301 bis 304 vier Stromquellen, und Jede Stromquelle ist einer Spalte von 256 (64x4) Thyristoren zugeordnet. Ein der Stufe A zugeführter Gatestrom fließt nur durch jenen Thyristor, der mit einer Reihe verbunden ist, die ein niedriges Potential aufweist, das durch die ihr zugeordnete Markierspannungsquelle zugeführt wird. FUr andere Thyristoren als jene in Stufe A fließt der Gatestrom lediglich in diejenige Thyristorreihe, die mit einem vorausgehenden Thyristor verbunden ist, durch den ein Gatestrom fließt.

Generell ausgedrückt wird ein Nachrichtenverbindungsweg dadurch aufgebaut, daß an einen von 256 Koppelfeld-Eingangsanschlüssen eine niedrige Markierspannung angelegt wird, worauf die sequentielle und überlappte Zuführung von Gatestrom an die ausgewählten Thyristorspalten und das Zuführen von Haltestrom an den Thyristor, der dem ausgewählten Stufe-D-Ausgang zugeordnet ist, folgt. In Fig. 3 ist ein beispielsweiser Vermittlungsweg zwischen einem Eingang X und einem Ausgang Y, die entsprechend dem dick gezeichneten Leiter verbunden sind, gezeigt. Der Eingang X ist an den Anschluß 2 einer Stufe AO und der Ausgang Y ist an den Ausgangsanschluß 2 eines Schalters D62 angeschlossen. Die 4x4-Vennittlungsschalter und die zur Verbindung des Eingangsanschlusses X und des Ausgangsanschlusses Y verwendeten

709886/0813

273A5A0

Kreuzungspunkte sind in größerer Ausführlichkeit in Fig. 4 gezeigt. Die Zentralsteuerung 203 berechnet die notwendige Information für die Vervollständigung eines jeden Koppelfeldveges. Beim vorliegenden Beispiel werden 16 Binärziffern erzeugt, um den Weg zu definieren, und es wird eine mit C bezeichnete zusätzliche Ziffer erzeugt, um zu definieren, ob ein Weg aufgebaut oder aufgehoben werden soll. Diese 17 Ziffern werden von der Zentralsteuerung 203 an ein Speicherregister 401 (Fig. 4) übertragen. Die vorliegende Ausführungsform umfaßt einen Gattersignalgenerator 402, der in Abhängigkeit von einem über einen Leiter 403 kommenden Startsignal von der Zentralsteuerung 203 eine Reihe von Gattersignalen GO bis G4 erzeugt, um den Aufbau oder die Aufhebung von Nachrichtenwegen zu steuern.

Der Gattersignalgenerator 402 ist ausführlich in Fig. 5 gezeigt, und eine Tabelle, die dessen Ausgangesignale zeigt, ist in Fig. 5A angegeben. Ein Zeitsteuerungssignalgenerator 501 erzeugt sechs einen zeitlich gleichen Abstand aufweisende Zeitsteuerungssignale, die mit tQ bis tg bezeichnet sind, und zwar in Abhängigkeit von Startsignalen von der zentralen Steuerung 203· Beim vorliegenden Beispiel umfaßt der Zeitsteuerungssignalgenerator 501 eine Verzögerungsleitung mit sechs gleichen Abstand aufweisenden Abgriffen. Das Startsignal von der zentralen Steuerung 203 ist ein logischer "1"-Impuls, und

709886/0813

wenn dieser Impuls die Verzögerungsleitung durchläuft, werden in zeitlich gleichem Abstand sechs Zeitsteuerungsimpulse erzeugt, die in einem ODER-Gatter 502 in eine Serie von Zeitsteuerungsimpulsen zusammengefaßt werden. Diese Zeitsteuerungsimpulse werden den Takteingängen CK dreier in Reihe verbundener D-Flipflops 503, 504 und 505 zugeführt. Der Startimpuls von der zentralen Steuerung 203 stellt jedes der Flipflops 503 bis 505 vor der Erzeugung irgendeines der Zeitsteuerungssignale t_Q bis te zurück. Die Q-Ausgangssignale der Flipflops 503 bis 505 in Abhängigkeit von diesen Zeitsteuerungssignalen sind in Fig. 5A gezeigt. Die Ausgangssignale Q und ü der Flipflops 503 bis 505 werden in vier UND-Gattern 506 bis 509 kombiniert, um Gattersignale GO bis G3 (Fig. 5A) zu erzeugen. Zusätzlich werden die Ausgangssignale GO bis G3 aller UND-Gatter 506 bis 509 einem NOR-Gatter 510 als Eingangssignale zugeführt, um ein zusätzliches Gattersignal G4 (Fig. 5A) zu erzeugen. Die Gattersignale GO bis G4 (Fig. 7) werden zeitlich nacheinander und überlappt erzeugt und in der nachfolgend beschriebenen Weise verwendet, um das sequentielle und überlappte Anlegen von Gateströmen an die Thyristoren des Vermittlungskoppelfeldes zu steuern.

Fig. 4 zeigt jene vier 4x4-Vermittlungsschalter, welche für die beispielsweise Verbindung vom Eingang X zum Ausgang Y verwendet werden, sowie jenen Teil der Koppelfeldsteuereinrich-

709886/0813

tung 204, der zum Aufbau dieses Weges verwendet wird. Die 17 Ziffern eines jeden Steuerwortes, das von der zentralen Steuerung 203 in das Speicherregister 401 gegeben worden ist, werden selektiv mehreren Dekodierern zugeführt. Ein Markierdekodierer 404 empfängt Bits 0 bis 7 des Inhalts des Speicherregisters 401 und liefert eine logische ^W1^W demjenigen seiner 256 Ausgangsleiter, welcher durch das 8-Bit-Eingangssignal definiert ist. Dieser ausgewählte Ausgangsleiter ist eindeutig der Harkierspannungsquelle 101 zugeordnet, die ihrerseits der den Thyristor 103 umfassenden Eingangsthyristorreihe zugeordnet ist. Bits 8 und 9» 10 und 11, 12 und 13 und 14 und 15 werden einzelnen Koppelfeidstufendekodierern 405, 406, 407 bzw.

408 zugeführt. Jeder der Dekodierer 405 bis 408 gibt in Abhängigkeit von den solchermaßen zugeführten Zifferpaaren eine logische ¹¹I" an denjenigen von vier Ausgangsleitern, der durch das Zifferpaar definiert ist. Jeder Ausgangsleiter der Koppelfeldstufendekodierer 405 bis 408 ist eindeutig einer einzigen Spalte von 256 Thyristoren zugeordnet. Die Bits 8 bis 15 des Speicherregisters 401 werden außerdem einem Haltestromdekodie- rer 409 zugeführt, der daraufhin eine logische "1¹¹ demjenigen seiner 256 Ausgangsleiter zuführt, welcher durch die Ziffern 8 bis 15 definiert ist. Jeder Ausgangsleiter des Dekodierers

409 ist eindeutig einer Haltestromquelle zugeordnet.

Beim vorliegenden Beispiel erzeugen die Dekodierer 404, 405, 406, 407, 408 und 409 logische "1en" an ihren Ausgangsleitern,

709886/0813

die einer Markierspanntingsquelle 101, einem Thyristor 103, einem Thyristor 104, einem Thyristor 105, einem Thyristor 106 bzw. einer Haltestromquelle 107 zugeordnet sind. Zudem ist Bit C des Registers 401 eine logische "1", was festlegt, daß ein Vermittlungsweg aufgebaut werden soll. Zur Zeit t^ wird das Gattersignal GO zu einer logischen "1ⁿ (Fig. 5A und 7), welche in Kombination mit dem Ausgangssignal des Markierdekodierers 404 und dem Bit C das Flipflop 411 über ein UND-Gatter 410 setzt. Die Äquivalente von UND-Gatter 410 und Flipflop 411 sind je einem Ausgang des Dekodierers 404 und somit je einer Markierspannungsquelle zugeordnet. Lediglich das Flipflop 411 ist jedoch gesetzt, da nur das UND-Gatter 410, das dem gewählten Ausgang des Dekodierers 404 zugeordnet ist, freigegeben werden kann, um das zugeordnete Flipflop zu setzen. Auf das Setzen hin gibt das Flipflop 411 ein Steuersignal in Form einer logischen ¹¹O" an die Markierspannungsquelle 101, die daraufhin eine niedrige Spannung an die den Thyristor 103 enthaltende Eingangsthyristorreihe gibt.

Das Signal GO (Fig. 7) wird außerdem mit dem Bit C des Registers 401 und dem ausgewählten Ausgang des Dekodierers 405 in einem UND-Gatter 412 kombiniert. Die logische "1^W am Ausgang des UND-Gatters 412 gibt auf diese Eingangssignale hin die Gatestromquelle 111 dafür frei, einen Gatestrom IG-103 an die den Thyristor 103 umfassende Spalte von Thyristoren zu liefern.

709886/0813

Der Gatestrom IG-103 fließt durch die Kathode des Thyristors 103 zur Markierspannungsquelle 101. Zur Zeit t^ wird das Gattersignal G1 (Fig. 7) den UND-Gattern an den Ausgangsleitern des Dekodierers 406 zugeführt. Wie im Zusammenhang mit Stufe A beschrieben worden ist, wird lediglich das UND-Gatter 413 freigegeben, da der ausgewählte Ausgang des Dekodierers 406 nur diesem eine logische ^H1ⁿ geliefert hat. Das Freigeben des UND-Gatters 413 gibt die Gatterstromquelle 112 frei, einen Gatestrom IG-104 an die den Thyristor 104 enthaltende Thyristorspalte zu liefern. Der Gatestrom IG-104 fließt über den Hauptverbindungsweg des Thyristors 103 zur Markierspannungsquelle 101.

Zur Zeit tp wird die Stromquelle 113 vom Gattersignal G2, vom Bit C und vom Ausgangssignal des Dekodierers 407 über ein UND-Gatter 414 freigegeben, um einen Gatestrom IG-105 an die den Thyristor 105 umfassende Thyristorspalte der Stufe C zu liefern. Dieser Gatterstrom fließt über den Hauptstromweg der Thyristoren 104 und 103 zur Markierspannungsquelle 101. Zusätzlich wird zur Zeit t₂ das Gattersignal GO (Fig. 7) zu einer logischen ⁿ0ⁿ. Dies beendet die Stromerzeugung durch die Gatestromquelle 111. Das Aufhören des zum Thyristor 103 fließenden Gatestroms hat keine Auswirkung auf den Teilverbindungsweg, da der den Thyristoren 104 und 105 zugeführte Gatestrom den Thyristor 103 im "Einschaltzustand" hält. Zudem sperrt das

709886/0813

als logische "0" vorliegende Signal GO den Ausgang des UND-Gatters 410. Das dem UND-Gatter 410 zugeordnete Flipflop 411 bleibt jedoch im Setzzustand, bis später dem Rücksetzanschluß des Flipflops ein Gattersignal zugeführt wird.

In der zuvor beschriebenen Weise wird zur Zeit t* als Teilreaktion auf das Gattersignal G3 die Gatestromquelle 114 freigegeben, um dem Thyristor 106 Gatestrom IG-106 zuzuführen. Der Gatestrom IG-106 fließt über die Hauptstromwege der Thyristoren 105, 104 und 103 zur Markierspannungsquelle 101. Zur Zeit t, wird auch das Gattersignal G1 zu einer logischen ⁿ0ⁿ, so daß der Gatterstrom IG-104 beendet wird. Das Gattersignal G3 wird auch einem UND-Gatter 416 zugeführt, dessen Ausgangssignal zwei UND-Gattern 417 und 418 als Eingangssignal zugeführt wird. Die Ausgangssignale der UND-Gatter 417 und 418 werden auf den Setz- bzw. Rucksetzeingang eines Flipflops 419 gegeben. Die Signalausgänge des Flipflops 419 steuern die Arbeitsweise der Haltestromquelle 102. Jeder der 256 Haltestromgeneratoren ist eindeutig einem Äquivalent sowohl der UND-Gatter 416, 417 und 418 als auch des Flipflops 419 zugeordnet. Wie erwähnt erhält das UND-Gatter 416 vom Haltestromdekodierer 409 eine logische "1". Wenn das Gattersignal G3 zu einer logischen ^M1ⁿ wird, wird daher das UND-Gatter 416 freigegeben, um den Eingängen der UND-Gatter 417.und 418 eine logische "1" zuzuführen. Aufgrund der logischen "1" am Ausgang des UND-Gatters 416 und der

709886/0813

273A540

logischen "1" des C-Bits wird das Gatter 417 zum Setzen des Flipflops 419 freigegeben. Durch Setzen des Flipflops 419 wird ein Steuersignal in Form einer logischen ⁿ1" an die Haltestromquelle 102 gegeben, die darauf in der Art reagiert, daß sie der Markierspannungsquelle 101 über die Hauptstromwege der Thyristoren 106, 105, 104 und 103 Haltestrom liefert. Die Gate- ströme IG-105 und IG-106 werden beendet, wenn die Gattersignale G2 bzw. G3 (Fig. 7) zu einer logischen ¹¹O" zurückkehren. Venn das Gattersignal G3 die Form einer logischen ^M0" annimmt, beendet dies nicht den Haltestrom von der Haltestromquelle 102, da das Flipflop 119 im Setzzustand bleibt, bis es entsprechend einer nachfolgend beschriebenen Folge zur Aufhebung des Nachrichtenweges zurückgesetzt wird.

Zur Zeit te wird das Gattersignal G4 zu einer logischen ^W1^W, wodurch das Flipflop 411 zurückgesetzt wird, welcher Vorgang bewirkt, daß die Markierspannungsquelle 101 von der niedrigen Markierspannung zu einer höheren Spannung wechselt, die für die Zustände einer mit Sprache beaufschlagten Leitung und einer freien Leitung verwendet wird. Die Potentialerhöhung am Koppelfeldeingangsanschluß verringert den von der Haltestromquelle 102 gelieferten Strom nicht unter den Haltestromwert, so daß der aufgebaute Weg, der die Thyristoren 103, 104, 105 und 106 umfaßt, bestehen bleibt, bis die Haltestromquelle 102 das Liefern von Haltestrom beendet.

709886/0813

Die Zentralsteuerung 203 hebt einen vollendeten Weg auf, indem sie der Koppelfeld-Steuereinrichtung 204 ein Steuerwort, in dem Bits 8 bis 15 den Koppelfeldausgangsanschluß des Nachrichtenweges definieren, ein Steuersignal C mit dem Logikwert ¹¹O" und das Startsignal zuführt. Wie beschrieben reagiert der Gattersignalgenerator 402 auf den Startkode durch Erzeugung der Gattersignale GO bis G4 (Fig. 5A und 7). Das Steuersignal C mit dem Logikwert ^M0^w sperrt das Anlegen einer Markierspannung an irgendeinen Koppelfeld-Eingangsanschluß und das Anlegen von Gatteranschlüssen an das Netzwerk auf die Gattersignale GO bis G3 hin. Das Gattersignal G3 jedoch steuert das Abschalten des Haltestroms durch die Haltestromquelle 102. Der Haltestromdekodierer 409 gibt eine logische ¹M" an das UND-Gatter 416, und zwar in Abhängigkeit von den Ziffern 8 bis 15 des dem Register 401 übertragenen Steuerwortes. Wenn G3 zu einer logischen "1" wird, wird das Flipflop 419 durch das Ausgangssignal des UND-Gatters 418 zurückgesetzt, und zwar teilweise durch Steuerung durch das Steuersignal C in Form einer logischen ^w0ⁿ. Die Haltestromquelle 102 reagiert auf das Rücksetzen des Flipflops 419 damit, daß sie die Zufuhr von Haltestrom zum Thyristor 106 beendet. Wenn dieser Haltestrom aufhört, sind die Thyristoren 103 bis 106 ohne Haltestrom und kehren zum ^wAus-Zustand^w zurück.

Die vorausgehende Beschreibung betrachtet eine Anordnung zur Errichtung eines Weges, bei der Thyristorkathodengates verwendet

709886/0813

273A5A0

werden. Die erfindungsgemäße Anordnung zum Aufbau eines We ges unter Verwendung von Thyristoranodengates ist in Fig. 9 gezeigt und nachfolgend beschrieben. In dieser Figur sind die Zehner und Einer der Bezugsziffern die gleichen wie die zur Bezeichnung analoger Einrichtungen in Fig. 1. Anfangs erhöht eine MarkierSpannungsquelle 901 die der Anode des Thyristors 903 zugefUhrte Spannung, und ein Gatestrom IG-903 wird von der Markierspannungsquelle 901 zur Gatestromquelle 911 gezogen. Nach Einstellen des Gatestroms IG-903 wird ein Gatestrom IG-904 von einer Gatestromquelle 912 eingeschaltet, der von der Markierspannungsquelle 901 zum Hauptstromweg des Thyristors 903 und zur Anode des Thyristors 904 fließt. Wie erwähnt werden die Gatestromquellen 913 und 914 nacheinander und zeitlich überlappt aktiviert. Nach Einschalten des Gatestroms IG-906 wird die Haltestromquelle 902 aktiviert, was in einem Haltestrom resultiert, der von der Markierspannungsquelle 901 Über die Hauptstromwege der Thyristoren 903 bis 906 zur Haltestromquelle 902 fließt.

709886/0813

Lee

rseife

Claims

BLUMBACH · WJZSER . BERGEN · KRAMER ZWIRNER . HIRSCH · BREHM

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN 2 7 3 A 5 A

Patentconjult RadedcestraBe 43 8000 München 60 Telefon (069) 883603/883604 Telex 05-212313 Telegramme Palenlconsull Patentconsult Sonnenberger StraBe 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Palentconsull

Western Electric Company, Incorporated

New York, N.Y., USA Adrian 1

Verfahren und Vorrichtung zur Herstellung eines Nachrichtenweges durch mehrere seriell verbundene Thyristoren

Patentansprüche

ι 1./Verfahren zum Aufbauen eines Nachrichtenweges durch eine Reihe seriell verbundener Thyristoren mit je einer ersten und einer zweiten Hauptstromwegelektrode und einer Gateelektrode, bei dem der ersten Hauptstromwegelektrode des ersten Thyristors eine Markierspannung zugeführt und ein Haltestrom durch die Hauptstromwege aller seriell verbundenen Thyristoren erzeugt wird, dadurch gekennzeichnet , daß Gateströme erzeugt werden, die wenigstens den Thyristorhalteströmen in jedem Thyristor gleich sind und vom ersten zum letzten Thyristor nacheinander und zeitlich überlappt auftreten.

München: R. Kramer Dipl.-Ing. . W. Weser Dipl.-Phys. Dr. rer. nat. · P. Hirsdi Dipl.-ing. · H. P. Brehrn Dipl.-Chom. Dr. phil. nal. Wiesbaden: P. G. Blumbach Dipl.-Ing. . P. Bergen Dipl.lng. Dr. jur. · G. Zwirner Dipl.-Ing. Dipl.-V* -Ing.

η ρ .ι :> >>, ι η ν 1 '{ OWQINAL INSPECTED
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der in einem gegebenen Thyristor mit Ausnahme des letzten Thyristors erzeugte Gatestrom um eine vorbestimmte Zeitdauer nach der Erzeugung eines Gatestroms in einem nachfolgenden Thyristor und, vor der Erzeugung des Haltestroms durch alle seriell verbundenen Thyristoren, gesperrt wird.
3. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, mit einer Markiereinrichtung (101) zum Anlegen eines Markierpotentials an die erste Hauptstromwegelektrode des ersten Thyristors und mit einer Haltestromeinrichtung (102), die mit der zweiten Hauptstromwegelektrode des letzten Thyristors verbunden ist und zur Erzeugung eines Haltestroms durch die Hauptstromwege aller seriell verbundenen Thyristoren dient, dadurch gekennzeichnet , daß eine mit der Gateelektrode eines jeden der Thyristoren verbundene Steuerstromgeneratoreinrichtung (111-114) vorgesehen ist zur Erzeugung von Steuerströmen, die wenigstens dem Haltestrom der Thyristoren in jedem der Thyristoren gleich sind und vom ersten zum letzten Thyristor nacheinander und zeitlich überlappt auftreten.
4. Vorrichtung nach Anspruch 3, gekennzeichnet durch eine Signalgeneratoreinrichtung (402), welche bewirkt, daß der Haltestrom durch die Hauptstrompfade aller

709886/081 3

seriell verbundener Thyristoren im wesentlichen zur selben Zeit erzeugt wird, zu welcher ein Steuerstrom im letzten Thyristor erzeugt wird.
5. Vorrichtung nach Anspruch 3_t gekennzeichnet durch eine Signalgeneratoreinrichtung (402), die mit den einzelnen Gateelektroden aller Thyristoren und mit der zweiten Hauptstrompfadelektrode des letzten Thyristors verbunden ist und dazu dient, den Steuerstrom in einem der Thyristoren, jedoch nicht im letzten Thyristor, vor der Erzeugung des Haltestroms durch alle seriell verbundenen Thyristoren zu sperren.

7 0 ° ^Γ'!Μ:/ηΐ!Π