DE2720432C3 - Synchronisiersignalgenerator - Google Patents

Description

Die Erfindung bezieht sich auf einen Synchronisiersignalgenerator mit einer Synchronisiersignal-Abtrennschaltung, die aus einem Bildsignal ein Synchronisiersignal abtrennt, mit einem Oszillator, dessen Schwingfrequenz steuerbar ist, mit einem Phasendiskriminator, dem die Ausgangssignale der Synchronisiersignal-Abtrennschaltung und des Oszillators zuführbar sind, und mit einem Speicher, der ein Ausgangssignal des Phasendiskriminators speichert.

Es ist bereits eine Schaltungsanordnung mit einer automatischen Frequenz- und Phasenregelschleife bekannt (DE-OS 24 49 536). Bei dieser bekannten Schaltungsanordnung wird das Ausgangssignal von Phasenvergleichern einem Speicher zugeführt, der mit seinem Ausgangssignal die Frequenz eines spannungsgesteuerten Oszillators steuert, welcher Synchronisierimpulse erzeugt. Der Speicher liegt dabei in der automatischen Frequenz- und Phasenregelschleife, um entsprechend dem Ausgangssignal der Phasenvergleicher eine Fehlergleichspannung zu liefern.

Es ist ferner eine automatische Frequenzregelschleife mit einem Phasenvergieicher, einem Horizontal-Oszillator, einer Speicherschaltung und einer Schalteinrichtung bekannt (DE-OS 24 07 920). Die Speicherschaltung und die Schalteinrichtung sind dabei vorgesehen, um der automatischen Frequenzregelschleife unterschiedliche Zeitkonstanten zu geben. Beim Vertikal-Austastintervall wird die Schalteinrichtung abgeschaltet, und der automatischen Frequenzregelschleife wird eine kürzere Zeitkonstante gegeben, und zwar zum Zwecke eines schnellen Einrastens der automatischen Frequenzregelschleife. Während der übrigen Zeitspanne ist die Schalteinrichtung eingeschaltet, und der automatischen Frequenzregelschleife ist eine relativ große Zeitkonstante gegeben, um die Horizontal-Schwingungskonstante aufrechtzuerhalten.

Zwei weitere bekannte Synchronisiersignalgeneratoren für Fernsehsender sind in den Blockschaltbildern

gemäß F i g. 1A und 1B dargestellt

Bei dem Synchronisiersignalgenerator gemäß F i g. 1A wird ein von außen her zugeführtes Eingangs-Bildsignal bzw. -Videosignal VDS einer Farbsynchronisiersignal-Trennstufe 1 und einer Horizontal- und s Vertikal-Synchronisiersignal-Trennsiufe 2 zugeleitet Ein Horizontal-Synchronsignal und ein Vertikal-Synchronsignal werden durch die Trennstufe 2 von dem Bildsignal abgetrennt. Ein Farbsynchronsignal wird von dem BiM- bzw. Videosignal durch die Trennstufe 1 abgetrennt, an die die Horizontal- und Vertikal-Synchronisiersignale abgegeben werden, um Farbsynchron-Steuerimpulse zum Abtrennen des Farbsynchronisiersignals zu gewinnen.

Das io gewonnene Farbsynchronisiersignal wird einem Phasendiskriminator 3 zugeführt Ein Ausgangssignal eines durch vier teilenden Frequenzteilers 4 — welches ein Vergleichssignal bildet — wird durch den Phasendiskriminator 3 phasenmäQig mit dem Farbsynchronsignal verglichen. Der Phasendiskriminator 3 liefert eine Ausgangsspannung in Abhängigkeit von dem Phasenunterschied zwischen dem Farbsynchronisiersignal und dem Vergleichssignal. Die Ausgangsspannung des Phasendiskriminators 3 wird einem spannungsgesteuerten Oszillator 5 als Steuersignal züge- 2s führt Die Frequenz des Oszillators 5 wird durch die Ausgangsspannung des Phasendiskriminators 3 gesteuert Die gesteuerte Frequenz von 14,3 MHz beträgt das Vierfache der Frequenz des Farbsynchronisiersignals von 3,58 MHz.

Das Ausgangssignal des Oszillators 5 wird mit Hilfe des Frequenzteilers 4 durch vier geteilt und zum Vergleich mit dem Farbsynchronisiersignal dem Phasendiskriminator 3 zugeführt Das Ausgangssignal des Oszillators S wird ferner einem Frequenzteiler 6 als Standardfrequenzsignal zugeführt und durch diesen geteilt Synchronisiersignale, die mit den im Eingangs-Bildsignal enthaltenen Synchronisiersignalen synchronisiert sind, werden von dem Frequenzteiler 6 abgegeben. Diese Anordnung wird auch als Synchronisator bezeichnet

Ein auch als Farbsynchronsignal bezeichnetes Farbsynchronisiersignal mit einer Frequenz von 3,58 MHz wird dadurch gewonnen, daß das Standardfrequenzsignal mit der Frequenz von 14,3 MHz durch vier geteilt wird. Ein Horizontal-Synchronsignal mit der Frequenz von 15,73 kHz wird dadurch gewonnen, daß das Standardfrequenzsignal durch 2 ■ 450 geteilt wird. Ein Vertikal-Synchronsignal von 59,9 Hz wird dadurch gewonnen, daß das Standardfrequenzsignal durch so 525 · 455 geteilt wird, und zwar mittels des Frequenzteilers 6. Die Horizontal- und Vertikal-Synchronsignale werden mit den entsprechenden Signalen in dem Bildsignal durch Zuführen von Signalen der Synchron-Trcnnstufe 2 — und zwar als Horizontal- und Vertikal-Synchronisiersignale — als Rücksetzimpulse für den Frequenzteiler synchronisiert. Bei dem in F i g. 1B dargestellten weiteren Synchronisiersignalgenerator sind Teile, die in F i g. 1A dargestellten Teilen entsprechen, mit den gleichen Bezugszeichen versehen. *>o Das Ausgangssignal P des. rhasendiskriminators 3 wird über einen Widerstand 7 als Steuersignal dem spannungsgesteuerten Oszillator 5 zugeführt. Außerdem wird das betreffende Ausgangssignal einer Eingangsklernme eines Niederfrequenzverstärkers 35 *>"> zugeführt, von dem eine Ausgangsspannung q dem Oszillator 5 Zugeführt wird.

Zu dem Niederfrequenzverstärker 35 gehören Wider

stände 8 und 9, Kondensatoren 10 und 11 sowie ein Verstärker 12 Das Ausgangssignal P des Phasendiskriminators 3 wird dem Verstärker 12 über einen Integrationsschaltkieis zugeführt, zu dem der Widerstand 8 und der Kondensator 10 gehören. Der Verstärkungsfaktor des Verstärkers 12 bei nichtinvertierendem Betrieb beträgt etwa 1000. Das Ausgangssignal des Verstärkers 12 wird durch den Kondensator 11 geglättet und als Signal q dem Oszillator 5 über den Widerstand 9 zugeführt Das Signal q ist ein Niederfrequenzsignal, das infolge der Funktion der Integrationsschaltung und des Kondensators U nahezu eine Gleichspannung ist Die Pegel der Signale P und q variieren gemäß F i g. 2 mit den Abweichungen Af von der Mittenfrequenz an Phasendiskriminator 3.

Bei der automatischen Frequenzsteuerschleife, die den Phasendiskriminator 3, den durch vier teilenden Frequenzteiler 4 und den Oszillator 5 enthält, wirkt das Steuersignal P als Einfangsignal, um eine schnelle Frequenzsteuerung in dem Fall zu bewirken, daß eine erhebliche Frequenzabweichung von der Mittenfrequenz vorliegt Das Steuersignal q wirkt als Einfang- und Haltesignal zur Frequenzregelung bzw. -steuerung in dem Fall, daß eine nur geringfügige Frequenzabweichung von der Mittenfrequenz vorliegt

Bei den bekannten Synchronisiersignalgeneratoren gemäß F i g. 1A und 1B wird die Ausgangsspannung des Phasendiskriminators 3 als Steuersignal an den spannungsgesteuerten Oszillator 5 abgegeben. Der Oszillator 5 ist dabei so ausgebildet, daß er weiter schwingt, wenn die Synchronisiersignale des Eingangs-Bildsignals ein Rauschen enthalten oder sogar verschwinden. Wird jedoch wieder das normale Eingangs-Bildsignal empfangen, so besteht die Möglichkeit, daß zwischen der Eigenfrequenz des Oszillators 5 und der zu synchronisierenden Frequenz eine Differenz vorhanden ist. In diesem Fall variiert die Frequenz des Oszillators 5, bis sie mit der Frequenz des Synchronisiersignals in dem Eingangs-Bildsignal synchronisiert wird, d. h. bis der Synchronisatorbetrieb wieder hergestellt ist. In diesem Fall ändern sich die Frequenzen der von dem Frequenzteiler 6 gelieferten Signale, und das Bild wird verzerrt.

Der Erfindung liegt nun die Aufgabe zugrunde, einen Weg zu zeigen, wie ausgehend von einem Synchronisiersignalgenerator der eingangs genannten Art mit relativ geringem schaltungstechnischem Aufwand ein sehr stabiles Synchronisiersignal erzeugt werden kann, und zwar selbst dann, wenn das zugeführte Bildsignal kein Synchronisiersignal enthält oder dieses durch ein Rauschen gebildet ist.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Synchronisiersignalgenerator der eingangs genannten Art erfindungsgemäß dadurch, daß ein Schaltkreis vorgesehen ist, der alternativ das Ausgangssignal des Phasendiskriminators und das Ausgangssignal des Speichers als Steuersignal an den Oszillator zur Steuerung der Schwingfrequenz dieses Oszillators abgibt, daß ein Eingangszustands-Detektor vorgesehen ist, der die Eingangsamplitude und den Störsignalzustand des Bildsignals festzustellen gestattet, und daß der Schaltzustand des Schaltkreises entsprechend dem Ausgangssignal des Eingangszustands-Detektors gesteuert wird.

Die Erfindung bringt den Vorteil mit sich, daß mit relativ geringem schaltungstechnischem Aufwand ein Synchronisiersignalgenerator geschaffen ist, durch den ein sehr stabiles Synchronisiersignal erzeugt werden

kann, und zwar selbst dann, wenn das im Bildsignal normalerweise enthaltene Synchronisiersignal verrauscht ist oder sogar völlig fehlt. In einem Fernsehempfänger hat dies dann den Vorteil, daß ein stabiles Bild empfangen werden kann.

Weitere zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert

Fig. IA und IB zeigen in Blockschaltbildern die bereits betrachteten bekannten Synchronisiersignalgeneratoren.

F i g. 2 zeigt eine graphische Darstellung von Eingangssignalkennlinien für einen spannungsgesteuerten Oszillator bei dem Synchronisiersignalgenerator gemäß F i g. 1B.

F i g. 3 zeigt ein Blockschaltbild eines Synchronisiersignalgenerators gemäß der Erfindung.

Fig.4 zeigt in einem Blockschaltbild einen Steuerschaltkreis des Synchronisiersignalgenerators gemäß Fig. 3.

F i g. 5 zeigt den Verlauf von Signalen an verschiedenen Schaltungspunkten des Synchronisiersignalgenerators.

Fig.6 zeigt in einem Blockschaltbild eine weitere Ausführungsform eines Synchronisiersignalgenerators gemäß der Erfindung.

Gemäß F i g. 3 wird die Ausgangsspannung des Phasendiskriminators 3 einer Klemme 10a eines Schalters 10 und einem Analog-Digital-Wandler 13 zugeführt, um in ein digitales 6-Bit-Parallelsignal umgesetzt zu werden. Dieses Digitalsignal wird einem ersten Schieberegister 14 zugeführt Die Umwandlung kann von einigen Malen bis zu Zehntausenden von Malen in der Sekunde durchgeführt werden. Bei der hier beschriebenen Ausführungsform wird die Frequenz des von der Synchronisiersignal-Abtrennschaltung 2 gelieferten Vertikal-Synchronsignals durch einen Frequenzteiler 18 durch 16 geteilt um gemäß Fig.5 ein Signal von 3,75 Hz zu erhalten, das an den Analog-Digital-Wandler 13 als Abfragesignal angelegt wird. Somit wird die Analog-Digital-Wandlung 3,75 mal in der Sekunde durchgeführt. Ein Endsignal b gemäß F i g. 5 wird am Ende jeder Analog-Digital-Wandlung von dem Wandler 13 geliefert und an eine Steuerschaltung 17 angelegt.

Das Ausgangssignal des Analog-Digital-Wandlers 13 wird dem ersten Schieberegister 14 zugeführt und das Ausgangssignal des ersten Schieberegisters 14 wird einem zweiten Schieberegister 15 zugeführt Sowohl das erste als auch das zweite Schieberegister 14 und 15 speichern und verschieben Signale auf der Basis einer 6-Bit-Parallel-Verschiebung. Die Einstellung und Verschiebetätigkeit der Schieberegister 14 und 15 wird durch einen Steuerschaltkreis 17 gesteuert Das Ausgangssignal des zweiten Schieberegisters 15 wird einem Digital-Analog-Wandler 16 eingegeben und in ein Analogsignal umgewandelt Das Analogsignal wird an eine andere Klemme 106 des Schalters 10 angelegt

Anhand von Fig.4 werden im folgenden der Steuerschaltkreis 17, der das erste und das zweite Schieberegister 14 und 15 steuert, der ScValter 10 und die Schalter 11 und 12 im einzelnen beschriebe r..

Das Endsignal b des Analog-Digital-Wandlers 13 wird an eine Eingangsklemme 21 angelegt Gemäß Fig.5 wird ein Signal /von einem Eingangszustands-Detektor nach Fig.3 an eine andere Klemme 22 angelegt, um den Eingangszustand des von außen zugeführten Eingangs-Bildsiganls VDS zu ermitteln.

Das Vorhandensein, die Amplitude und der Rauschzustand des Bildsignals werden durch den Eingangszustands-Detektor 29 ermittelt Wird z. B. der Pegel des Bildsignals niedriger als ein vorbestimmter Pegel, s erzeugt der Eingangszustands-Detektor 29 ein Ausgangssignal »0«, und bei einem normalen Pegel erzeugt er ein Ausgangssignal »1«.

Die Wellenform des Endsignals b wird durch einen monostabilen Multivibrator 23 umgewandelt um ein Signal c gemäß F i g. 5 zu gewinnen. Das Siganl c wird durch einen Inverter 24 invertiert, um ein Steuersignal h nach F i g. 5 zu erzeugen. Das Steuersignal Λ wird an das erste Schieberegister 14 angelegt Das Signal c wird durch einen Inverter 25 zu einem Signal (/invertiert Das Signai α wird an die T-Klemme einer Kippstufe 27 vom D-Typ angelegt Ein Nachweissignal / von dem Eingangszustands-Detektor 29 wird über die Klemme 22 der D-Klemme der Kippstufe 27 zugeführt Von dem Ausgang Q der Kippstufe 27 wird gemäß F i g. 5 ein

Signal g gewonnen. Das Signal g und das Signal c

werden einem NAND-Glied 26 zugeführt, welches ein

Signal e erzeugt, das als Steuersignal dem zweiten Schieberegister 15 zugeführt wird. Das Ausgangssignal gder Kippstufe 27 und das Signal

/ werden an ein NAND-Glied 33 angelegt Das

Ausgangssignal des NAND-Gliedes 33 wird durch einen Inverter 34 in ein Signal j umgewandelt das an die Schalter 10,11 und 12 weitergeleitet wird Gemäß Fig.3 kann es sich bei den Schaltern 10, 11

und 12 um elektronische Schalter handeln, die durch das Signal j gesteuert werden. Ist das Signal j auf dem Pegel »0«, wird die Klemme 106 des Schalters 10 mit dem Oszillator 5 verbunden, und die Schalter 11 und 12 sind offen. Hat das Signal /den Pegel »1«, wird die Klemme

j5 10a des Schalters 10 mit dem Oszillator 5 verbunden, und die Schalter U und 12 werden geschlossen. Durch die Schalter 11 und 12 werden die von der Synchronisiersignal-Abtrennschaltung 2 gelieferten Horizontal- und Vertikal-Synchronisiersignale ferngehal- ten, so daß der Frequenzteiler 6 nicht in der oben beschriebenen Weise durch die Horizontal- und Vertikal-Synchronisiersignale zurückgesetzt wird, wenn das Bildsignal nicht normal ist

Anhand von F i g. 3 bis 5 wird nun die Wirkungsweise

der vorstehend beschriebenen Anordnungen erläutert

Das Ausgangssignal des Phasendiskriminators 3 wird durch den Analog-Digital-Wandler 13 in das digitale 6-Bit-Parallelsignal umgewandelt Das Digitalsignal wird 3,75 mal pro Sekunde erneuert und ist in F i g. 5 als

so Signal Ar dargestellt Das Ausgangssignal des Analog-Digital-Wandlers 13 wird durch das erste Schieberegister 14 an jeder Vorderflanke des Steuersignals h neu gespeichert Das gespeicherte Signal ist in Fig.5 als Signal 1 gezeigt Da das Signal h die gleiche Frequenz von 3,75 Hz aufweist wie das Signal b, eilt das Signal 1 dem Signal Jt um eine vorbestimmte Zeitspanne nach.

Andererseits wird das Ausgangssignal des ersten Schieberegisters 14 an jeder Vorderflanke des Steuersignals e durch das zweite Schieberegister 15 neu gespeichert Infolgedessen wird, wenn das Signal g auf dem Pegel »0« ist, das Ausgangssignal des ersten Schieberegisters 14 nicht durch das zweite Schieberegister 15 neu gespeichert Das gespeicherte Signal des zweiten Schieberegisters 15 ist in Fig.5 als Signal m

es dargestellt Das Signal m wird durch den Digiul-Analog-Wandler 16 in ein Analogsignal umgewandelt Das Analogsignal wird an die Klemme Wb des Schalters 10 angelegt während das Ausgangssignal des Phasendis-

kriminators 3, das dem digitalen Signal k entspricht, an die andere Klemme 10a des Schalters 10 angelegt wird. Wird der Schalter 10 durch das Signal j umgeschaltet, wird das Analogsignal n, das dem Digitalsignal m entspricht, dem spannungsgesteuerten Oszillator 5 zugeführt. Während der Zeitspanne f 1, während welcher das Bildsignal normal ist, wird daher die dem Digitalsignal k entsprechende Spannung an den spannungsgesteuerten Oszillator 5 angelegt. Während der Zeitspanne / 2, während welcher das Bildsignal nicht normal ist, wird die dem Digitalsignal m entsprechende Spannung, die gespeichert wurde, während das Bildsignal normal war, an den spannungsgesteuerten Oszillator 5 angelegt. Anschließend wird während der Zeitspanne i3, in der das Bildsignal wieder normal wird, die dem Digitalsignal k entsprechende Spannung dem spannungsgesteuerten Oszillator 5 zugeführt. Auf diese Weise kann selbst dann, wenn das Bildsignal vorübergehend nicht normal ist, ein stabiles Bild erzeugt werden.

Im folgenden wird anhand von Fig.6 eine andere Ausführungsform der Erfindung beschrieben. Wellenformen, die bei dieser Ausführungsform den Wellenformen an den betreffenden Punkten der ersten Ausführungsform entsprechen, sind in F i g. 5 gezeigt, obwohl die Maßstäbe sich unterscheiden.

Das Ausgangssignal des Verstärkers 12 wird dem Analog-Digital-Wandler 13 zugeführt und in ein paralleles 6-Bit-Digitalsignal umgewandelt. Die Umwandlung kann von einigen Malen bis zu Zehntausenden von Malen in der Sekunde stattfinden. Bei dieser Ausführungsform liefert die Synchronisiersignal-Abtrennschrltung 2 das Horizontal-Synchronisiersignal a gemäß Fig.5 an den Analog-Digital-Wandler 13 als Abfragesignal. Somit wird die Analog-Digital-Umwandlung 15 734 mal pro Sekunde durchgeführt. Das Endsignal b nach Fig.5 wird von dem Analog-Digital-Wandler 13 am Ende jeder Umwandlung erzeugt und an die Steuerschaltung 17 weitergegeben.

Das Ausgangssignal des Analog-Digital-Wandlers 13 wird an das erste Schieberegister 14 und dessen Ausgangssignal an ein zweites Schieberegister 15 geliefert. Sowohl das erste als auch das zweite Schieberegister 14 und 15 speichern und verschieben Signale auf der Basis von 6-Bit-Parallel-Eingangs- und -Ausgangssignalen. Die Lade- und Verschiebefunktion der Schieberegister 14 und 15 werden durch die Steuerschaltung 17 gesteuert. Das Ausgangssignal des zweiten Schieberegisters 15 wird einem Digital-Analog-Wandler 16 eingegeben und in ein Analogsignal umgewandelt, das über einen Widerstand 9 und eine Reihenschaltung von Widerständen 37 und 38 an den spannungsgesteuerten Oszillator 5 weitergeleitet wird. Die Werte der Widerstände 37 und 38 sind so gewählt, daß ihr Dämpfungsfaktor ein Tausendstel beträgt wenn der Verstärkungsfaktor des Verstärkers 12 gleich Tausend ist. Das gedämpfte Signal wird von den Widerständen 37 und 38 zu einer Klemme 286 eines Schalters 28 geleitet, der zwischen dem Phasendiskriminator 3 und dem Widerstand 7 liegt Das Ausgangssignal P des Phasendiskriminators 3 wird an eine andere Klemme 28a des Schalters 28 angelegt

Die Steuerschaltung 17 zum Steuern der Schieberegister 14 und 15 sowie die Schalter 19,20 und 28 gleichen denjenigen, die anhand von Fig.4 bereits beschrieben wurden.

Bei den Schaltern 19,20 und 28 gemäß F i g. 6 kann es sich um elektronische Schalter handeln, die durch das Signal j gesteuert werden. Ist das Signal j auf dem Pegel »0«, verbindet der Schalter 28 die Klemme 28f> mit dem Widerstand 7, und die Schalter 19 und 20 sind offen. Hat das Signal /den Pegel »1«, verbindet der Schalter 28 die Klemme 28a mit dem Widerstand 7, und die Schalter 19 und 20 sind geschlossen. Der Schalter 28 wählt entweder das Ausgangssignal /'des Phasendiskriminators 3 oder das durch Teilen des Ausgangssignals des Digital-Analog-Wandlers 16 gewonnene Signal. Die Schalter 19 und 20 halten die Horizontal- und Vertikal-Synchronisiersignale von der Synchronisiersignal-Abtrennschaltung 2 fern, so daß der Frequenzteiler 6 durch die Horizontal-Synchronisiersignale nicht zurückgesetzt wird, wenn das Bildsignal nicht normal ist.

Im folgenden wird anhand von F i g. 4 bis 6 die Funktion der beschriebenen Anordnungen erläutert.

Das Ausgangssignal des Phasendiskriminators 3 wird durch den Analog-Digital-Wandler 13 in das parallele 6-Bit-Digitalsignal verwandelt. Das Digitalsignal wird 15 734 mal pro Sekunde erneuert und ist als Signal k in Fig.5 dargestellt. Das Ausgangssignal des Analog-Digital-Wandlers 13 wird durch das erste Schieberegister 14 an jeder Vorderflanke des Steuersignals h erneut gespeichert. Das gespeicherte Signal ist als Signal 1 in F i g. 5 dargestellt. Da das Signal h die gleiche Frequenz von 15 734 Hz hat wie das Signal b, eilt das Signal 1 dem Signal Arum eine vorbestimmte Zeitspanne nach.

Andererseits wird das Ausgangssignal des ersten Schieberegisters 14 durch das zweite Schieberegister 15 an jeder Vorderflanke des Steuersignals e erneut gespeichert. Somit wird, während das Signal g den Pegel »0« hat, das Ausgangssignal des ersten Schieberegisters 14 durch das zweite Schieberegister 15 nicht erneut gespeichert. Das gespeicherte Signal erscheint als Signal m in F i g. 5. Das Signal m wird durch den Digital-Analog-Wandler 16 in ein Analogsignal umgewandelt und dem Oszillator 5 und der Klemme 286 des Schalters 28 zugeführt.

Das Ausgangssignal P des Phasendiskriminators 3 wird an die Klemme 28a des Schalters 28 angelegt Während der Zeitspanne /1, während welcher das Bildsignal normal ist, werden das Ausgangssignal P des Phasendiskriminators 3 als Einfangsignal und das Ausgangssignal des Digital-Analog-Wandlers 16 als Einfang- und Haltesignal dem Oszillator 5 zugeführt.

Während der Zeitspanne f2, während welcher das Bildsignal nicht normal ist, werden das Ausgangssignal des Digital-Analog-Wandlers 16 als Einfang- und Haltesignal, das aus dem für das normale Bildsignal gespeicherten Digitalsignal m umgewandelt wird, und

so das durch Teilen des Ausgangssignals des Digital-Analog-Wandlers 16 gewonnene und die Widerstände 37 und 38 passierende Signal als Einfangsignal an den Oszillator 5 angelegt Während der Zeitspanne f3, in der das Bildsignal wieder normal wird, werden das Ausgangssignal P des Phasendiskriminators 3 als Einfangsignal und das Ausgangssignal des Digital-Analog-Wandlers 16 als Einfang- und Haltesignal an den. Oszillator 5 angelegt

Bei dieser Ausführungsform wird, wenn das Bildsignal

μ normal ist das Speichersignal wiederholt erneuert und als Steuersrannung dem Oszillator 5 zugeführt Wenn das Bildsignal nicht normal ist wird die Erneuerung des Speichersignals unterbrochen, und das Speichersignal, das für das normale Bildsignal gespeichert worden ist wird an den Oszillator 5 als Steuerspannung angelegt

Zwar sind Ausführungsbeispiele der Erfindung anhand der Zeichnungen im einzelnen beschrieben worden, doch sei darauf hingewiesen, daß die Erfindung

y'-i i-i

nicht auf diese Ausführungsbeispiele beschränkt ist und die verschiedensten Abänderungen vorgenommen werden können. Beispielsweise kann, obwohl bei den beschriebenen Ausführungsbeispielen zwei Schieberegister 14 und 15 verwendet werden, das erste Schieberegister 14 fortgelassen werden. In diesem Fall wird das Ausgangssignal des Analog-Digital-Wandlers 13 direkt dem zweiten Schieberegister 15 zugeführt.

10

Andererseits können auch mehr als zwei Schieberegister benutzt werden, um die Nacheilung des Ausgangssignals des Digital-Analog-Wandlers 16 zu vergrößern.

Bei den beschriebenen Ausführungsformen wurde das abgetrennte Farbsynchronisiersignal zur Synchronisierung benutzt. Bei der Verarbeitung eines Schwarz-Weiß-Bildsignals kann das Horizontal- oder das Vertikal-Synchronisiersignal ausgenutzt werden.

Hierzu 7 Blatt Zeichnungen

Claims (9)

Patentansprüche:

1. Synchronisiersignalgenerator mit einer Synchronisiersignal-Abtrennschaltung, die aus einem Bildsignal ein Synchronisiersignal abtrennt, mit einem Oszillator, dessen Schwingfrequenz steuerbar ist, mit einem Phasendiskriminator, dem die Ausgangssignale der Synchronisiersignal-Abtrennschaltung und des Oszillators zuführbar sind, und mit einem Speicher, der ein Ausgangssignal des Phasendiskriminators speichert, dadurch gekennzeichnet, daß ein Schaltkreis (10,28) vorgesehen ist, der alternativ das Ausgangssignal des Phasendiskriminators (3) und das Ausgangssignal des Speichers (t4, 15) als Steuersignal (n) an den Oszillator (5) zur Steuerung der Schwingfrequenz dieses Oszillators abgibt,

daß ein Eingangszustands-Detektor (29) vorgesehen ist, der die Eingangsamplitude und den Störsignalzustand des Bildsignals (KßSy festzustellen gestattet, und daß der Schaltzustand des Schaltkreises (10,28) entsprechend dem Ausgangssignal (Q des Eingangszustands-Detektors (29) gesteuert wird.

2. Synchronisiersignalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher zumindest eine Registereinrichtung (14) enthält

3. Synchronisiersignalgenerator nach Anspruch 2, dadurch gekennzeichnet, daß zwischen dem Phasendiskriminator (3) und dem Speicher (14, 15) ein Analog-Digital-Wandler (13) vorgesehen ist und daß zwischen dem Speicher und dem Oszillator (5) ein Digital-Analog-Wandler (16) vorgesehen ist

4. Synchronisiersignalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß der Schaltkreis (10,28) ein elektronischer Schaltkreis ist

5. Synchronisiersignalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Synchronisiersignal-Abtrennschaltung eins Farbsynchronsignal-Abtrennschaltung (1) enthält, die ein Farbsynchronsignal aus dem Bildsignal (VDs) abzutrennen gestattet, daß eine zweite Synchronisiersignal-Abtrennschaltung (2) vorgesehen ist, die zumindest ein Horizontal-Synchronisiersignal (H) oder ein Vertikal-Synchronisiersignal (V) aus dem Bildsignal abzutrennen gestattet, und daß ein Frequenzuntersetzer (6) vorgesehen ist, dem zum einen das Ausgangssignal des Oszillators (5) und zum anderen das Ausgangssignal der zweiten Synchronisiersignal-Abtrennschaltung über einen zweiten Schaltkreis (11,12,19, 20) als Rückstellsignal zuführbar ist, wobei die v> Schaltstellung des zweiten Schaltkreises in Übereinstimmung mit dem Ausgangssignal des Eingangszustands-Detektors (29) zur Ermittelung der Eingangsamplitude und des Störungszustands des Bildsignals steuerbar ist. π

6. Synchronisiersignalgenerator nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Schaltkreis (11,12,19,20) ein elektronischer Schaltkreis ist

7. Synchronisiersignalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher erste und t>o zweite Registereinrichtungen (14, 15) umfaßt, die durch das Ausgangssignal des Eingangszustands-Detektors (29) derart steuerbar sind, daß die erste Registereinrichtung (14) wiederholt das Ausgangssignal des Phasendiskriminators (3) in konstanten ■*■; Zeitabschnitten zu speichern vermag und daß die zweite Registereinrichtung (15) wiederholt das Ausgangssignal der ersten Registereinrichtung in konstanten Zeitabschnitten zu speichern vermag, während die Eingangsamplitude und der Störungszustand des Bildsignals (Vds) normal ist, wobei die wiederholte Speicherung der zweiten Registereinrichtung in dem Fall aufgehoben ist, daß die Eingangssignalamplitude oder der Störzustand des Bildsignals abnormal sind.

8. Synchronisiersignalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangssignal des Phasendiskriminators (3) über eine erste Leitung als Einrastsignal an den Oszillator (5) abgebbar ist, daß das Ausgangssignal des Phasendiskriminators über eine zweite Leitung als Einrast-Haltesignal an den Oszillator abgebbar ist daß in der zweiten Leitung der Speicher (14,15) und ein Verstärker (12) enthalten sind, daß zwischen dem Speicher und dem Schaltkreis (28) ein Dämpfungsglied (37, 38) vorgesehen ist, und daß der Schaltkreis alternativ das Ausgangssignal des Phasendiskriminators und das Ausgangssignal des Dämpfungsgliedes als Einrastsignal an den Oszillator abzugeben vermag.

9. Synchronisiersignalgenerator nach Anspruch 8, dadurch gekennzeichnet daß der Reziprokwert des Verstärkungsfaktors des Verstärkers (12) weitgehend gleich dem Dämpfungsfaktor des Dämpfungsgliedes (37,38) ist