CN1150870A - 相位同步方法及电路 - Google Patents

相位同步方法及电路 Download PDF

Info

Publication number
CN1150870A
CN1150870A CN96190370.8A CN96190370A CN1150870A CN 1150870 A CN1150870 A CN 1150870A CN 96190370 A CN96190370 A CN 96190370A CN 1150870 A CN1150870 A CN 1150870A
Authority
CN
China
Prior art keywords
signal
mentioned
phase
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96190370.8A
Other languages
English (en)
Inventor
茂木康秀
山内悦朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1150870A publication Critical patent/CN1150870A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/45—Generation or recovery of colour sub-carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

读出存储在存储装置3中的信号(数字正弦波信号)Sd的同时，把由输入端1输入的输入信号(模拟正弦波信号)Sr和从存储装置3中读出的信号Sd进行D/A变换后的信号Sa进行相位比较(比较电路2)；根据检测到的相位误差信号(a)控制存储装置的读出地址信号(地址形成电路5)，从而使从输出端6读出的数字正弦波信号Sd的相位与由输入端1提供的模拟正弦波信号Sr的相位同步。这样，就能以简单的构成，用数字信号处理来进行与输入信号的相位同步的所希望的数字信号的形成。

Description

相位同步方法及电路
本发明涉及适于使图像信号的相位同步时的相位同步方法及电路，特别是涉及用数字信号形成与输入信号的相位同步的所希望的信号时使用的相位同步方法及电路。
在合成多个图像信号的情况下，有必要使被合成的多个图像信号的同步信号的相位同步，作为这样的使图像信号的相位同步时所使用的相位同步方法和电路，以往在日本公开专利文件昭64-11477和平1-190176中所披露的技术已为公知。
即：在昭64-11477公开专利文件中，所记载的技术方案是先把第1图像信号变换为数字数据，再按顺序存储在3个存储器中，然后与第2图像信号同步地读取这些存储器，这样就能使这些存储器中所存储的第1图像信号与第2图像信号同步，并能把这些第1和第2图像信号合成起来。
但是，按照昭64-11477所公开的技术，由于第1和第2图像信号是按同步信号的电平大小来同步的，没有考虑更高频率的彩色副载波信号的同步问题，因此，彩色信号不能合成，只能合成例如第1图像信号仅是亮度信号(黑白信号)的情况。
为此，在平1-190176专利公开文件中，是从第1和第2图像信号中分别把RGB信号解码，再按照各自的同步信号存储在第1和第2帧存储器内，并与某一方的图像信号同步地读取这些帧存储器，同时按RGB信号的形态合成被读出的第1和第2图像信号，然后再从合成的RGB信号对复合图像信号编码。
按照这种方案，因为用RGB信号进行合成，所以不会发彩色副载波信号的同步问题，但是，其结构在从A/D变换器61c、62c到D/A变换器72之间的电路中必须分别有RGB的3个系统，所以电路结构变得极为庞大。
可是，在进行如复合图像信号的合成时，必须进行彩色副载波信号的相位同步，在这种情况下，原来一直采用模拟处理的所谓PLL等，所以必须用振荡器等复杂的电路元件，而且会发生模拟处理的特性零散及不稳定性等问题。
近年来，数字电视广播中见到的图像信号的数字化正在发展，在这种数字信号的处理时，要实现用数字信号处理的相位同步。
另外，在这样的相位同步之中，并不限于模拟信号与模拟信号、数字信号与数字信号的同类信号，即使在模似信号与数字信号混合存在的状况下，也要实现相位同步。
本发明就是鉴于这一点而提出的，其目的是提供一种能用简单的构成，按数字信号处理来形成与输入信号的相位同步的所希望的信号的相位同步方法及电路。
按照本发明的相位同步方法及电路，具有存储了所希望的信号波形的存储装置，读取存储在上述存储装置中的上述所希望的信号波形的信号的同时，对任意频率的输入信号和由上述存储装置中读取的上述所希望的信号波形的信号进行相位比较，再根据由上述的相位比较检测出的相位误差信号控制进行从上述存储装置中读出的地址信号，从而使从上述存储装置中读取的上述所希望的信号波形的信号的相位与上述任意频率的输入信号的相位同步。
附图简要说明
图1是表示按照本发明的相位同步电路的第1实施例的构成的方框图。
图2A至2D是说明图1的地址形成电路中的地址信号生成的时序图。
图3是说明相位同步过的信号的发生中的任意信号波形的生成方法的曲线图。
图4是表示用相位同步的信号形成彩色副载波信号的构成的方框图。
图5是表示按照本发明的相位同步电路的第2实施例的构成的方框图。
图6A至6D是说明图5的地址形成电路中的地址信号生成的时序图。
图7是按照本发明的相位同步电路的第3实施例的构成方框图。
图8A至8D是说明图7中的地址形成电路中的地址信号生成的时序图。
以下参照附图详细说明按照本发明的相位同步方法及电路。
本发明是用数字信号处理来形成与输入信号的相位同步的所希望的信号的技术方案，为此，在本发明中，读取存储在存储装置中的信号的同时，对输入信号与从存储装置中读出的信号进行相位比较，再根据检测出的相位误差信号控制存储装置的读出地址信号，从而使所读出的信号的相位与输入信号的相位同步。
本发明的第1实施例的构成如下，即：图1是表示按照本发明的相位同步电路的第1实施例构成的方框图。
在图1中，例如作为基准的模拟正弦波信号Sr被输入到输入端1，该正弦波信号Sr被提供给检测2个模拟信号间的相位差的方向和大小的相位检波电路2的一个输入端。
并且设置用数字量来存储所希望的正弦波信号的波形的存储器3，把来自输入端4的模拟信号提供给该存储器3的同时，提供来自所述的地址信号生成电路5的读出地址信号，就这样来读出正弦波信号的波形，而且把读出的这个数字正弦波信号Sd送到输出端6。
与此同时，把从存储器3读出的正弦波信号Sd送到D/A变换电路7，变换成模拟信号，再把这个经变换的模拟正弦波信号Sa提供给上述相位检波电路2的另一方的输入端。并且，用这个相位检波电路2检测上述2个模拟信号间的相位差的方向和大小，然后把该相位差信号(a)提供给上述地址信号生成电路5。
进一步如下所述，在地址信号生成电路5中进行上述的读出地址信号的生成。
即：把由上述的输入端4提供的模拟信号提供给构成地址信号生成电路5的计数器51的时钟端，而且用上述相位检波电路2按脉冲宽度调制(PWM)信号检测出送来的2个模拟信号间的相位差，再把所检测出的这个相位差信号(a)送到计数器51的使能端(EN)。
这样，在来自相位检波电路2的相位差信号为高电位期间，这个计数器51进行由输入端4送来的时钟信号的计数，并且把来自端子52的指示相位检波电路2进行检测的清零(CLR)信号送到该计数器51，用该清零信号把计数器51的计数值复位。
进一步把由计数器51计数的计数值提供到保持电路53，同时把紧接在上述清零信号之前形成的来自端子54的选通脉冲信号(STB)也送到该保持电路53，并用该选通脉冲信号把这时的计数器51的计数值保持在保持电路53内。
再把保持在该保持电路53内的，相当于相位差信号的高电位期间的时钟信号的计数值送到加法电路55，并用该加法电路55加上来自端子56的后述的规定值(-n)，进而把来自该加法电路55的加法计算值提供给加法电路57，用该加法电路57对来自存储器3的等差地址值进行加法运算。
在这里，这个等差地址值是根据存储器3中所存储的数字正弦波信号Sd的取样速率与时钟信号的比按等差数列求出的值。因此，该等差地址比值是可以予先存储在存储器3内的，再按顺序读出该存储器3内存储的值，并提供给加法电路57。
把这个用加法电路57加法计算得到的地址值(计数值＋规定值(-n)＋等差地址值)送到存储器3，并进行上述数字正弦波信号Sd的读出。
在这种情况下，计数值和规定值(-n)是在由输入端1输入的模拟正弦波信号Sr的每1个周期被更新的值。对应于此，等差地址值是每个时钟信号变化的值，把这些信号加在一起就形成每个时钟信号变化的读出地址，并把它送到存储器3。
在上述的电路中，由相位检波电路2把图2的A上所示的相位差信号(a)提供到计数器51，并把图2的B上所示的选通脉冲信号(STB)和清零(CLR)信号提供到端子52、54，再把图2的D上所示的时钟(CLK)信号供给输入端4。
因此，在相位差信号(a)的高电位期间的计数器51的计数值为(n)时，就从加法电路55输出加法运算值“0”，这样，把地址“0”作为始端的读出地址信号提供给存储器3，然后，从存储器3中，按与时钟信号同步的规定频率，以基准相位读出所存储的数字正弦波信号Sd。
进一步把读出的这个数字正弦波信号Sa送到输出端6，同时，经D/A变换电路7送到相位检波电路2。如果这时从相位检波器2把高电位期间的时钟信号的计数值达到(n)的相位差信号(a)输出的话，那么来自加法电路55的加法值仍为“0”，原样不变，该电路就稳定在这个状态下。
与此相反，一旦由输入端1输入的正弦波信号Sr的相位滞后，相位检波电路2的输出就变化，而使相位差信号(a)的高电位期间的长度变长，因此，计数器51的计数值变大(n＋Δ)，并从加法电路55输出“+Δ”的相加值。
因此，加法电路57输出把地址值“+Δ”作为始端的读出地址信号，并提供给存储器3，所以，这个存储器3就按照所存储的数字正弦波信号Sd与时钟信号同步的规定频率读出相位位移“+Δ”(相位滞后)数字正弦波信号Sd。
在由输入端1输入的正弦波信号Sr的相位变得超前的情况下，相位检波电路2的输出发生变化，使相位差信号(a)的高电位期间的长度变短，因此，计数器51的计数值变小(n－Δ)，加法电路55输出“-Δ”的加法值。
所以，加法电路57输出以地址值“-Δ”为始端的读出地址信号，并提供给存储器3。因此，存储器3按所存储的数字正弦波信号Sd与时钟信号同步的规定频率读出相位位移“-Δ”(超前相位)的数字正弦波信号Sd。
即：该存储器3读出由输入端1输入的正弦波信号Sr的相位变化量(±Δ)相移后的数字正弦波信号Sd。这样，与由输入端1输入的正弦波信号Sr相位同步的数字正弦波信号Sd就被送到输出端6，而且，这个动作每次由相位检波电路2进行检测时用清零信号把计数器51的计数值复位，重复执行。
图3表示实际上从存储器3读出数字正弦波信号Sd时的步骤。即：图3中，在存储器3中存储有只用实线表示的1/4周期的波形。
在读出数字正弦波信号Sd时，1/4周期①按原样顺序读出，逆时间轴读出1/4周期②，把极性翻转读出1/4周期③，逆时间轴且翻转极性读出1/4周期④，这样就把1个周期的数字正弦波信号Sd读取出来。
根据由输入端1输入的正弦波信号Sr的相位变化(±Δ)移动读出的这个信号的始端位置，从而把与输入端所输入的正弦波信号Sr相位同步的数字正弦波信号Sd送到输出端6。
在上述的电路中，因为取基准值(n)为计数器51的最大计数值的1/2，即：取计数器51的最大计数值为2n，所以能与由输入端1输入的正弦波信号Sr的-n～+n的相位的变化相对应，而且，由于与用计数器51所计数的最大计数值2n相当的时间取为所求出的正弦波信号的1周期以上，所以这就能与360度的相位变化相对应。
另外，在上述的电路中，由于使存储器3的读出位置整体偏离1/4周期，所以能够与由输入端1输入的正弦波信号Sr相位同步地取出数字余弦波信号，而且由于存储器3中存储任意波形，所以也能与输入信号相位同步地形成上述三角函数波形以外的其他波形的信号。
这样，按照上述的电路，在读出存储装置中所存储的信号的同时，对输入信号与从存储装置中读出的信号进行相位比较，再根据检测出的相位误差信号控制存储装置的读出地址信号，从而能使读出的信号的相位同步于输入信号的相位，并能够以简单的构成，用数字信号处理来形成与输入信号的相位同步的所希望的信号。
在图4中表示了使用如上所述形成的数字正弦波信号Sin和数字余弦波信号Cos来进行复合图像信号的编码的电路构成。
即：在图4中，例如数字图像信号的亮度信号Y和2轴彩色信号CB、CR通过输入端40被送到数字矩阵电路41，并由该矩阵电路41从上述信号中取出亮度信号Y和色差信号R-Y、B-Y，再把所取出的亮度信号送到数字的NTSC编码电路42。
把来自矩阵电路41的色差信号R-Y送到乘法电路43，与供给端子44的上述数字正弦波信号Sin相乘。把来自矩阵电路41的色差信号B-Y送到乘法电路45，与供给端子46的上述数字余弦波信号Cos相乘。把这些乘积信号用加法电路47相加，以数字形式形成彩色副载波信号Sc。
把这个彩色副载波信号Sc提供给数字的NTSC编码电路42，与上述亮度信号Y复合在一起，以数字形式形成例如NTSC制式的复合图像信号，再把该复合图像信号送到D/A变换电路48，变换为模拟信号之后送到输出端49。
就这样，使用与上述的图1的由输入端1输入的信号相位同步的数字正弦信号Sin和数字余弦信号Cos来进行复合图像信号的编码。因此，由于把这个由输入端1提供的信号作成为任意电视信号的彩色副载波，所以能形成与该电视信号的彩色副载波相位同步的复合图像信号，并能实现这些图像信号的合成。
即：在该电路中，能够使由输入端40提供的数字图像信号与由输入端1提供的模拟图像位号相位同步，并进行编码，所以，即使在模拟信号和数字信号混杂在一起的状况下，也能实现相位同步。
另外，图5是表示按照本发明的相位同步电路的第2实施例的构成的方框图。在图5中，与上述图1相对应的部分标以相同的符号，故省略了重复说明。
在第2实施例中，送到地址信号生成电路5中的输入端4的上述模拟信号被送到构成地址信号生成电路5的计数器61的时钟端子，并把来自上述相位检波电路2的相位差信号(a)(PWM信号)送到计数器61的进退位控制端(U/D)。
这样，在来自相位检波电路2的相位差信号为高电位期间，该计数器61中进行由输入端4输入的时钟信号的进位计数，而在低电位期间进行由输入端4输入的时钟信号的退位计数。而且把来自端子62的指示用相位检波电路2已进行过检测的清零(CLR)信号提供到这个计数器61，并用该清零信号使计数器61的计数值复位。
进一步把由计数器61所计数的计数值送到保持电路63，并把来自端子64的形成在紧接在上述清零信号之前的选通脉冲(STB)信号供给到该保持电路63，该选通脉冲信号把这时的计数器61的计数值保持在保持电路63中。
把保持在该保持电路63内的相当于相位差信号的高电位期间的时钟信号的计数值提供到加法电路65，该加法电路65对来自上述的存储器3的等差地址值进行相加运算，把由该加法电路65算出的地址值(计数值＋等差地址值)送到存储器3，进行上述数字正弦波信号Sd的读出。
在上述的电路中，图6的A所示的相位差信号(a)从相位检波电路2送到计数器61，并把图6的B、C所示的选通脉冲(STB)信号和清零(CLR)信号供给到端子62、64。进而把图6的D所示的时钟(CLK)信号送到输入端4。
因此，在相位差信号(a)的高电位期间和低电位期间的长度相等时，计数器61的计数值为“0”，因此，把地址值“0”作为始端的读出地址信号提供给存储器3，并从存储器3中按与时钟信号同步的规定频率以基准相位读出存储的数字正弦波信号Sd。
另外，在把该读出的数字正弦波信号Sd送到输出端6的同时，通过D/A变换电路7供给相位检波电路2。这时，如果从相位检波电路2输出高电位期间和低电位期间的长度相等的相位差信号(a)，那么计数器61的计数值仍旧为“0”，原样不变，该电路稳定在这种状态。
对此，一旦输入到输入端1的正弦波信号Sr的相位滞后，相位检波电路2的输出就变化，使相位差信号(a)的高电位期间变长，所以，从计数器61输出“+Δ”的加法值。
因此，从加法电路65输出把地址值“+Δ”作为始端的读出地址信号，并送到存储器3。这样，从该存储器3按照同步于所存储的数字正弦波信号Sd的规定频率读出相位移动“+Δ”(相位滞后)的数字正弦波信号Sd。
在由输入端1所输入的正弦波信号Sr的相位变得超前的情况下，相位检波电路2的输出就被改变，从而使相位差信号(a)的低电位期间变长，因此，从计数器61输出“-Δ”加数值。
所以，从加法电路65输出把地址值“-Δ”作为始端的读出地址信号，并送到存储器3，这样，再从该存储器3中按照存储的数字正弦波信号Sd与时钟信号同步的规定的频率读出相移“-Δ”(超前相位)的数字正弦波信号Sd。
也就是说，从该存储器3中读出由输入端1输入的正弦波信号Sr的相位变化了(±Δ)相移的数字正弦波信号Sd，这样，就把与由输入端1输入的正弦波信号Sr相位同步的数字正弦波信号Sd送到输出端6，而且在用相位检波电路2进行检测时，用清零信号使计数器61的计数值复位，重复执行这个动作。
这样，即使在该第2实施例的电路中，读出存储器中所存储的信号的同时，对输入信号和从存储器中读出的信号进行相位比较，再根据检测出的相位误差信号来控制存储器的读出地址信号，从而使读出的信号的相位与输入信号的相位同步，这样也能用简单的构成，以数字信号处理来实现与输入信号的相位同步的所希望的信号的形成。
图7是表示按照本发明的相位同步电路的第3实施例的构成的方框图，在图7中与图1相对应的部分均标注同样的标号，故省略重复说明。
即：在该第3实施例的电路中，改变了地址信号生成电路5内的上述相位检波电路2的构成，在该例中，由相位检波电路21按脉冲数调制(PNM)信号检测供给的2个模拟信号间的相位差的大小的同时，检测出表示相位差方向的U/D信号，并且把该相位差信号(a)(PNM信号)提供给构成地址信号生成电路5的计数器71的时钟端，同时把U/D信号送到进位退位控制端(U/D)。
这样，该计数器71根据由相位检波电路21供给的2个模拟信号间的相位差的大小和方向进行进位/退位计数，而且在来自上述相位检波电路21的PNM信号的脉冲数达到2m时，把来自端子72的清零(CLR)信号供给该计数器71，并用该清零信号使计数器71的计数值复位。
进而把该计数器71所计数值送到保持电路73，并把来自端子74的紧接上述清零信号之前形成的选通脉冲(STB)信号提供到该保持电路73，并且用该选通脉冲信号把这时的计数器71的计数值保持在保持电路73中。
把保持在该保持电路73内的计数器71的计数值提供到加法电路75，用该加法电路75加上来自上述存储器3的等差地址值，再把用该加法电路75加得的地址值(计数值＋等差地址值)送到存储器3，进行上述数字正弦波信号Sd的读出。
另外，在上述的电路中，从相位检波电路21把如图8的A、B所示的U/D信号和相位差信号(a)提供给计数器71，并把图8的C、D所示的选通脉冲(STB)信号和清零(CLR)信号送到端子72、74。
因此，在U/D信号的高电位期间和低电位期间的相位差信号(a)的脉冲数相等时，计数器71的计数值就为“0”，这样，就把地址值“0”作为始端的读出地址信号提供到存储器3，再从存储器3中按照与时钟信号同步的规定频率以基准相位读出所存储的数字正弦波信号Sd。
把读出的这个数字正弦波信号Sd送到输出端6的同时，通过D/A变换电路7提供给相位检波电路21。如果这时由相位检波电路21输出U/D信号高电位期间和低电位期间相等的相位差信号(a)，计数器71的计数值为“0”，原样不变，该电路就稳定在这种状态下。
与此相对应，当由输入端1输入的正弦波信号Sr的相位滞后时，相位检波器21的输出就发生变化，使U/D信号高电位期间的相位差信号(a)的脉冲数变多，因此，从计数器71输出“+Δ”的加法值。
因此，加法电路75输出把地址值“+Δ”作为始端的读出地址信号，并送到存储器3，这样，从存储器3中按照数字正弦波信号与时钟信号同步的频率读出相位位移了“+Δ”(相位滞后)的数字正弦波信号Sd。
在由输入端1输入的正弦波信号Sr的相位超前的情况下，相位检波电路21的输出变化，使U/D信号低电位期间的相位差信号(a)的脉冲数变多，因此计数器71输出“-Δ”的加法值。
加法电路75输出把地址值“-Δ”作为始端的读出地址信号，并送到存储器3，这样，从存储器3中按照所存储的数字正弦波信号Sd与时钟信号同步的规定频率读出相位位移了“-Δ”(超前相位)的数字正弦波信号Sd。
即：从该存储器3中读出由输入端1输入的正弦波信号Sr的相位变化了(±Δ)的数字正弦波信号Sd，这样，与由输入端1输入的正弦波信号Sr相位同步的数字正弦波信号Sd就被送到输出端6。通过在相位检波电路2检测时用清零信号使计数器71的计数值复位，来重复进行该动作。
这样，即使在该第3实施例的电路中，读出存储装置中所存储的信号的同时，对输入信号和从存储装置中读出的信号进行相位比较，再根据检测出的相位误差信号控制存储装置的读出地址信号，从而使被读出的信号的相位与输入信号的相位同步，这样也能用简单的构成，以数字信号处理来进行与输入信号的相位同步的所希望的信号的形成。
因此，使用本发明的这种相位同步方法及电路能够以简单的构成，用数字信号处理来进行与输入信号的相位同步的所希望的信号的形成。
在上述的实施例中，以进行复合图像信号的合成的情况为例说明了本发明的实用例，但是本发明也能适用于在其他电路装置中得到相位同步的数字信号的情况。表明在不背离本发明的综旨的范围内可以实现各种变形方案。

Claims (10)

1、一种相位同步方法，其特征在于具有存储了所希望的信号波形的存储装置；在读取上述存储装置中存储的上述所希望的信号波形的信号的同时，对任意频率的输入信号和上述存储装置中读出的上述所希望的信号波形的信号进行相位比较；根据由上述的相位比较所检测出的相位误差信号控制进行上述存储装置的读出的地址信号；从而使从上述存储装置中读出的上述所希望的信号波形的信号的相位与上述任意频率的输入信号的相位同步。
2、一种相位同步电路，其特征在于具有输入任意频率信号的输入装置、存储所希望的信号波形的存储装置、用来从上述存储装置中读出上述所希望的信号波形的生成地址信号的地址信号生成装置以及比较由上述存储装置中读出的上述所希望的信号波形的信号和由上述输入装置输入的上述任意频率信号的相位的相位比较装置；
根据由上述相位比较装置所得到的相位误差信号控制由上述地址信号生成装置所生成的上述地址信号；从上述存储装置中读出与上述输入装置输入的上述任意频率信号相位同步的上述所希望的信号波形的信号。
3、根据权利要求2的相位同步电路，其特征在于上述地址信号生成装置对基准地址信号和由上述相位误差信号形成的误差地址信号进行运算，从而生成上述地址信号。
4、根据权利要求3的相位同步电路，其特征在于上述误差信号是脉冲宽度调制信号；上述地址信号生成电路具有用上述脉冲宽度调制信号对时钟信号进行计数的计数电路、保持该计数电路计数值的保持电路以及对上述基准地址信号和上述保持电路中所保持的上述计数值进行运算的运算电路。
5、根据权利要求4的相位同步电路，其特征在于在上述脉冲宽度调制信号为一个极性时，上述计数电路对上述时钟信号进行进位计数，而在另一个极性时进行退位计数。
6、根据权利要求3的相位同步电路，其特征在于上述相位误差信号由表示相位误差大小的脉冲数调制信号和表示相位误差方向的进退位信号构成；该相位同步电路具有在上述进退位信号为一个极性时对上述脉冲数调制信号进位计数，而为另一极性时退位计数的计数电路、保持该计数电路的计数值的保持电路、对上述基准地址信号和上述保持电路中所保持的上述计数值进行运算的运算电路。
7、根据权利要求2的相位同步电路，其特征在于从上述存储装置中读出的上述所希望的信号波形的信号是数字信号；该相位同步电路具有数字/模拟变换器；该数字/模拟变换器把上述数字信号变换为模拟信号，再提供给上述相位比较装置。
8、根据权利要求7的相位同步电路，其特征在于从上述存储装置中读出的上述所希望的信号波形的信号是数字正弦信号或数字余弦信号。
9、根据权利要求8的相位同步电路，其特征在于由上述输入装置输入的上述任意频率信号是电视信号的彩色副载波信号。
10、根据权利要求2的相位同步电路，其特征在于上述所希望的信号波形的1/4周期波形存储在上述存储装置中，任意翻转该波形的极性和时间轴来读出1周期的信号波形。
CN96190370.8A 1995-04-21 1996-04-19 相位同步方法及电路 Pending CN1150870A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP097263/95 1995-04-21
JP9726395 1995-04-21

Publications (1)

Publication Number Publication Date
CN1150870A true CN1150870A (zh) 1997-05-28

Family

ID=14187662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96190370.8A Pending CN1150870A (zh) 1995-04-21 1996-04-19 相位同步方法及电路

Country Status (6)

Country Link
US (1) US5805231A (zh)
EP (1) EP0779713A4 (zh)
JP (1) JP3861291B2 (zh)
CN (1) CN1150870A (zh)
RU (1) RU2176430C2 (zh)
WO (1) WO1996033557A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815212A (en) * 1995-06-21 1998-09-29 Sony Corporation Video overlay circuit for synchronizing and combining analog and digital signals
KR100317289B1 (ko) * 1999-09-17 2001-12-22 구자홍 디지털 티브이의 동기신호 보정장치
US6255871B1 (en) * 2000-01-10 2001-07-03 General Electric Company Method and apparatus for improving capture and lock characteristics of phase lock loops
KR102057881B1 (ko) 2009-02-06 2019-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 구동 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122488A (en) * 1976-05-10 1978-10-24 Nippon Television Industry Corporation Sync signal generator with memorization of phase detection output
JPS6273805A (ja) * 1985-09-27 1987-04-04 Toshiba Audio Video Eng Corp 電圧制御発振回路
JPS6333925A (ja) * 1986-07-29 1988-02-13 Matsushita Electric Ind Co Ltd デジタル位相同期回路
JP2529288B2 (ja) * 1987-08-12 1996-08-28 松下電器産業株式会社 映像信号サンプリングクロック発生装置
JP2714112B2 (ja) * 1989-03-10 1998-02-16 株式会社日立製作所 テレビジョン受像機
JPH035966A (ja) * 1989-06-02 1991-01-11 Matsushita Electric Ind Co Ltd ジッタ抑圧回路
EP0472332B1 (en) * 1990-08-09 1995-11-08 Victor Company Of Japan, Limited Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal

Also Published As

Publication number Publication date
JP3861291B2 (ja) 2006-12-20
RU2176430C2 (ru) 2001-11-27
WO1996033557A1 (fr) 1996-10-24
EP0779713A4 (en) 1998-07-22
US5805231A (en) 1998-09-08
EP0779713A1 (en) 1997-06-18

Similar Documents

Publication Publication Date Title
DE69333475T2 (de) Verarbeitungseinrichtung für die Bilddatenumwandlung
DE3619427C2 (zh)
CN1130900C (zh) 数字式摄象机
CN1024245C (zh) 对放大的视频图象自动定中心的装置
CN110337685A (zh) 编码demura校准信息
CN1052840C (zh) 用于对数字视频信号进行插值的方法及装置
CN1783198A (zh) 显示装置及其显示方法
CN87103561A (zh) 图象的显示方法及装置
CN1761301A (zh) 将原始影像画面转换并产生目标影像画面的系统及方法
CN1063592A (zh) 在光栅图形显示器上用于电视图像存储和显像的三场缓冲器
CN1160964C (zh) 对复合视频信号的视频信号俘获和压缩的系统和方法
CN1129324C (zh) 高速数据语法分析装置
CN1222866C (zh) 制造转换视频格式查找表的方法和应用它的扫描格式转换器
CN1205598A (zh) 用于二进制形状编码的方法和装置
CN1068924A (zh) 实时图像去压缩的帧缓存组织的控制
CN1126412A (zh) 数据速率变换
Noll Scanned-display computer graphics
CN1221918C (zh) 内插数据的方法和装置
CN1150870A (zh) 相位同步方法及电路
CN1710946A (zh) 一种在数字图像上叠加字符的方法
CN87103642A (zh) 聚缩醛组合物及其制备方法
CN1078839A (zh) 同步信号发生装置
CN1126375C (zh) 视频信号编码系统的量化器
CN1155806A (zh) 视频信号处理装置
CN1082748C (zh) 用组合查询表产生正或余弦波形的系统、方法及程序产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication