DE2720432A1 - Fernseh-synchronsignalgenerator - Google Patents

Fernseh-synchronsignalgenerator

Info

Publication number
DE2720432A1
DE2720432A1 DE19772720432 DE2720432A DE2720432A1 DE 2720432 A1 DE2720432 A1 DE 2720432A1 DE 19772720432 DE19772720432 DE 19772720432 DE 2720432 A DE2720432 A DE 2720432A DE 2720432 A1 DE2720432 A1 DE 2720432A1
Authority
DE
Germany
Prior art keywords
signal
oscillator
memory
output
phase discriminator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772720432
Other languages
English (en)
Other versions
DE2720432C3 (de
DE2720432B2 (de
Inventor
Tsuneo Mikado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Television Industry Corp
Original Assignee
Nippon Television Industry Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5307276A external-priority patent/JPS52135616A/ja
Priority claimed from JP10036876A external-priority patent/JPS5325311A/ja
Application filed by Nippon Television Industry Corp filed Critical Nippon Television Industry Corp
Publication of DE2720432A1 publication Critical patent/DE2720432A1/de
Publication of DE2720432B2 publication Critical patent/DE2720432B2/de
Application granted granted Critical
Publication of DE2720432C3 publication Critical patent/DE2720432C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Description

Dipl. Ing. H. MITSCHERUC»-1 Dipl.-Ing. K. GUNSCHMANN
Dr.rer.nat. W. KÖRBER Dipl.-Ing. J. SCHMIDT-EVERS PATENTANWÄLTE
D-8000 MÖNCHEN 2 2 Steinsdorfstraße 10
Ίξ* (089) * 29 66 84
β· IIai 1977
NIPPON TELEVISION INDUSTRY CORPORATION 2, Tenjin-cho Hachioji-shi Tokio / Japan
Patentanmeldung Fernseh-Synchronsignalgenorator
709846/1103
BESCHREIBUNG
Die Erfindung bezieht sich auf einen Synchronsignalgenerator zum Gewinnen von Synchronsignalen in Abhängigkeit von einem Videosignal, und sie betrifft insbesondere einen Synchronsignalgenerator zum Gebrauch bei einem Fernsehsender oder einem Fernsehempfänger für den Hausgebrauch.
Die Figuren IA und IB zeigen Blockschaltbilder zweier bekannter Synchronsignalgeneratoren für Fernsehsender.
Bei dem Synchronsignalgenerator nach Fig. IA wird ein von außen zugeführtes Eingangsvideosignal VDS einer Farbsynchronsignal-Trennstufe 1 und einer Horizontal- und Vertikalsynchron- Trennstufe 2 zugeleitet. Ein Horizontalsynchronsignal und ein Vertikalsynchronsignal werden durch die Synchrontrennstufe 2 von dem Videosignal abgetrennt. Ein Farbsynchronsignal wird von dem Videosignal durch die Farbsynchrontrennstufe 1 abgetrennt, an die die Horizontal- und Vertikalsynchronsignale angelegt werden, um Farbsynchron-Steuerimpulse zum Abtrennen des Farbsynchronsignals zu gewinnen.
Das abgetrennte Farbsynchronsignal wird einem Phasendiskriminator 3 zugeführt. Ein Ausgangssignal eines durch 4 teilenden Frequenzteilers 4, das ein Vergleichssignal bildet, wird durch den Phasendiskriminator 3 phasenmäßig mit dem Farbsynchronsignal verglichen. Der Phasendiskriminator 3 liefert eine Ausgangsspannung in Abhängigkeit von dem Phasenunterschied zwischen dem Farbsynchronsignal und dem Vergleichssignal. Die Ausgangsspannung des Phasendiskriminators 3 wird einem spannungsgeregelten Oszillator 5 als Steuersignal zuge führt. Die Frequenz des Oszillators 5 wird durch die Ausgangsspannung des Phasendiskriminators 3 geregelt. Die geregelte Frequenz von 14,3 MHz beträgt das Vierfache der Frequenz des Farbsynchronsignals von 3,58.
709846/1103
Die Ausgangsfrequenz des Oszillators 5 wird durch den Frequenzteiler 4 durch 4 geteilt und zum Vergleich mit dem Farbsynchronsignal dem Phasendiskriminator 3 zugeführt. Die Ausgangsfrequenz des Oszillators 5 wird auch einem Frequenzteiler 6 als Standardfrequenzsignal zugeführt und wird durch den Frequenzteiler 6 geteilt. Synchronsignale, die mit den
in dem Eingangsvideosignal enthaltenen Synchronsignalen synchronisiert sind, werden von dem Frequenzteiler 6 abgegeben. Diese Anordnung wird auch als Synchronisator bezeichnet.
Ein Farbsynchronsignal von 3,58 MHz wird durch Teilung des
Standardfrequenzsignals von 14,3 durch 4 gewonnen, ein Horizontalsynchronsignal von 15,73 KHz wird durch Teilung des
Standardfrequenzsignals durch 2 . 455 gewonnen, und ein Vertikalsynchronsignal von 59,9 Hz wird durch Teilung des Standardfrequenzsignals durch 525 . 455 mittels des Frequenzteilers 6 gewonnen. Die Horizontal- und Vertikalsynchronsignale werden mit den entsprechenden Signalen in dem Videosignal durch Zuführen von Signalen der Synchrontrennstufe 2, und zwar Horizontal- und Vertikalsynchronsignalen, als Rücksetzimpulse an den Frequenzteiler synchronisiert.
Bei dem in Fig. IB gezeigten anderen Synchronsignalgenerator sind Teile, die in Fig. IA dargestellten Teilen entsprechen, mit den gleichen Bezugszeichen versehen. Das Ausgangssignal
P des Phasendiskriminators 3 wird über einen Widerstand 7
als Steuersignal dem spannungsgeregelten Oszillator 5 zugeführt, und es wird außerdem an eine Eingangsklemme eines
Niederfrequenzverstärkers 35 angelegt, von dem aus eine Ausgangsspannung q dem Oszillator 5 zugeführt wird.
Zu dem Niederfrequenzverstärker 35 gehören Widerstände 8 und 9, Kondensatoren 10 und 11 sowie ein Verstärker 12. Das Ausgangssignal P des Phasendiskriminators 3 wird dem Verstärker 12 über einen Integrationsschaltkreis zugeführt, zu dem der
Widerstand 8 und der Kondensator 10 gehören. Der nicht invertierende Verstärkungsfaktor des Verstärkers 12 beträgt etwa
tausend. Das Ausgangssignal des Verstärkers 12 wird durch den Kondensator 11 geglättet und als Signal q dem Oszillator 5
7 η 9 8 A 6 / 1 1 0 3
über den Widerstand 9 zugeführt. Das Signal q ist ein Niederfrequenzsignal, das infolge der Funktion der Integrationsschaltung und des Kondensators 11 nahezu eine Gleichspannung ist. Die Pegel der Signale P und q variieren gemäß Fig. 2 mit den Abweichungen Af von der Mittenfrequenz an dem Phasendiskriminator 3.
Bei der automatischen Freouenzsteuerschleife, die den Phasendiskriminator 3, den durch 4 teilenden Frequenzteiler 4 und den Oszillator 5 enthält, wirkt das Steuersignal P als Einfangsignal, um schnell Frequenzen zu steuern, die erheblich von der Mittenfrequenz abweichen, und das Steuersignal q wirkt als Einfang- und Haltesignal, um Frequenzen zu steuern, die nur wenig von der Mittenfrequenz abweichen.
Bei den bekannten Schaltungen gemäß Fig. IA und IB wird die Ausgangsspannung des Phasendiskriminators 3 als Steuersignal an den spannungsgeregelten Oszillator 5 angelegt. Der Oszillator 5 ist so ausgebildet, daß er weiterschwingt, wenn die Synchronsignale des Eingangsvideosignals ein Rauschen enthalten oder verschwinden. Wird jedoch wieder das normale Eingangsvideosignal empfangen, besteht die Möglichkeit, daß zwischen der Eigenfrequenz des Oszillators 5 und der zu synchronisierenden Frequenz ein Unterschied vorhanden ist. In diesem Fall variiert die Frequenz des Oszillators 5, bis sie mit der Frequenz des Synchronsignals in dem Eingangsvideosignal synchronisiert wird, d.h. bis der Synchronisatorbetrieb wieder herbeigeführt wird. In diesem Fall variieren die Frequenzen der von dem Frequenzteiler 6 gelieferten Signale, und das Bild wird verzerrt.
Der Erfindung liegt daher die Aufgabe zugrunde, einenvverbesserten Synchronsignalgenerator zu schaffen, bei dem dieser Nachteil im wesentlichen vermieden ist. Eine weitere Aufgabe der Erfindung ist die Schaffung eines Synchronsignalgenerators, durch den ein sehr stabiles Synchronsignal erzeugt werden kann, selbst wenn ein von außen zugeführtes Synchronsignal ein Rauschen enthält oder wenn es aus dem Eingangs-
7 0 9846/1103
videosignal ausfällt. Ferner wird durch die Erfindung ein Synchronsignalgenerator geschaffen, bei dem eine Steuerung mittels eines Speichers bewirkt wird.
Gemäß der Erfindung gehören zu einem Synchronsignalgenerator eine Synchronsignaltrennstufe zum Abtrennen eines Synchronsignals von einem Videosignal, ein Oszillator mit regelbarer Freauenz, ein Phasendiskriminator zum Unterscheiden der Ausgangssignale der Synchronsignaltrennstufe und des Oszillators, ein Speicher zum Speichern eines Ausgangssignals des Phasendiskriminators sowie eine Einrichtung zum Regeln der Frequenz des Oszillators in Abhängigkeit von dem Ausgangssignal des Speichers. Mit Hilfe eines solchen Generators kann mit einem Fernsehempfänger ein stabiles Bild empfangen werden, obwohl das zugeführte Videosignal vorübergehend nicht normal ist.
Ausfuhrungsbeispiele der Erfindung werden im folgenden anhand schematischer Zeichnungen näher erläutert. Es zeigt:
Fig. IA und IB Blockschaltbilder bekannter Synchronsignalgeneratoren;
Fig. 2 eine graphische Darstellung der Eingangssignalkennlinien für den spannungsgeregelten Oszillator nach Fig. IB;
Fig. 3 ein Blockschaltbild eines erfindungsgemäßen Synchronsignalgenerators ;
Fig. 4 ein Schaltbild eines Steuerschaltkreises des Generators nach Fig. 3;
Fig. 5 Wellenformen von Signalen an verschiedenen Punkten des Synchronsignalgenerators; und
Fig. 6 ein Blockschaltbild einer anderen Ausführungsform eines erfindungsgemäßen Synchronsignalgenerators.
Gemäß Flg. 3 wird die Ausgangsspannung des Phasendiskriminators 3 an eine Klemme 10a eines Schalters 10 und an einen Analog-Digital-Wandler 13 angelegt, um in ein digitales 6-Bit-Parallelsignal verwandelt zu werden. Dieses Digital-
7CT8A6/1 103
signal wird einem ersten Schieberegister 14 zugeführt. Die Umwandlung kann von einigen Malen bis zu Zehntausenden von Malen in der Sekunde durchgeführt werden. Bei der hier beschriebenen Ausführungsform wird die Frequenz des von der Synchrontrennstufe 2 gelieferten Vertikalsynchronsignals durch einen Frequenzteiler 18 durch 16 geteilt, um gemäß Fig. 5 ein Signal von 3,75 Hz zu erhalten, das an den Analog-Digital-Wandler 13 als Abfrageimpuls angelegt wird. Somit wird die Analog-Digital-Wandlung 3,75 mal in der Sekunde durchgeführt. Ein Endsignal b gemäß Fig. 5 wird am Ende jeder Analog-Digital-Wandlung von dem Wandler 13 geliefert und an eine Steuerschaltung 17 angelegt.
Gemäß der vorstehenden Beschreibung wird das Ausgangssignal des Analog-Digital-Wandlers 13 dem ersten Schieberegister zugeführt, und das Ausgangssignal des ersten Schieberegisters 14 wird einem zweiten Schieberegister 15 zugeführt. Sowohl das erste als auch das zweite Schieberegister 14 und 15 speichern und verschieben auf der Basis von 6-Bit-Parallel-Eingangs- und -Ausgangssignalen. Die Lage- und Verschiebetätigkeit der Schieberegister 14 und 15 wird durch einen Steuerschal tkreis 17 gesteuert. Das Ausgangssignal des zweiten Schieberegisters 15 wird einem Digital-Analog-Wandler 16 eingegeben und in ein Analogsignal umgewandelt. Das Analogsignal wird an eine andere Klemme 10b des Schalters 10 angelegt.
Anhand von Fig. 4 werden im folgenden der Steuerschaltkreis 17, der das erste und das zweite Schieberegister 14 und 15 steuert, der Schalter 10 und die Schalter 11 und 12 fern einzelnen beschrieben.
Das Endsignal b des Analog-Digital-Wandlers 13 wird an eine Eingangsklemme 21 angelegt. Gemäß Fig. 5 wird ein Signal f von einem Eingangszustandsdetektor nach Fig. 3 an eine andere Klemme 22 angelegt, um den Eingangszustand des von außen zugeführten Eingangsvideosignals VDS nachzuweisen. Das Vorhandensein, die Amplitude und das Rauschzustand des Videosignals werden durch den Eingangszustandsdetektor 29 nachgewiesen.
7C9846/1103
Wird z.B. der Pegel des Videosignals niedriger als ein vorbestimmter Pegel, erzeugt der Eingangszustandsdetektor 29 ein Ausgangssignal "O" und bei einem normalen Pegel ein Ausgangssignal "1".
Die Wellenform des Endsignals b wird durch einen monostabilen Multivibrator 23 umgewandelt, um ein Signal c gemäß Fig. 5 zu gewinnen. Das Signal c wird durch einen Inverter 24 invertiert, um ein Steuersignal h nach Fig. 5 zu erzeugen. Das Steuersignal h wird an das erste Schieberegister 14 angelegt. Das Signal c wird durch einen Inverter 25 zu: einem Signal d invertiert. Das Signal d wird an die T-Klemme einer Kippstufe 27 vom D-Typ angelegt. Ein Nachweissignal f von dem Anfangszustandsdetektor 29 wird über die Klemme 22 der D-Klemme der Kippstufe 27 zugeführt. Von dem Ausgang Q der Kippstufe wird gemäß Fig. 5 ein Signal g gewonnen. Das Signal g und das Signal c werden einem NAND-Gatter 26 zugeführt, welches ein Signal e erzeugt, das als Steuersignal dem zweiten Schieberegister 15 zugeführt wird.
Das Ausgangssignal g der Kippstufe 27 und das Signal f werden an ein NAND-Gatter 33 angelegt. Das Ausgangssignal des NAND-Gatters 33 wird durch einen Inverter 34 in ein Signal j umgewandelt, das an die Schalter 10, 11 und 12 weitergeleitet wird.
Gemäß Fig. 3 kann es sich bei den Schaltern 10, 11 und 12 um elektronische Schalter handeln, die durch das Signal j gesteuert werden. Ist das Signal j auf dem Pegel 11O", wird die Klemme 10b des Schalters 10 mit dem Oszillator 5 verbunden, und die Schalter 11 und 12 sind offen. Hat das Signal j den Pegel "1", wird die Klemme 10a des Schalters 10 mit dem Oszillator 5 verbunden, und die Schalter 11 und 12 werden geschlossen. Durch die Schalter 11 und 12 werden die von der Synchrontrennstufe 2 gelieferten Horizontal- und Vertikalsynchronsignale ferngehalten, so daß der Frequenzteiler 6 nicht in der oben beschriebenen Weise durch die Horizontal- und Vertikalsynchronsignale zurückgesetzt wird, wenn das Videosignal nicht normal ista
709846/1 103
-/- ίο
Anhand von Fig. 3 bis 5 wird nun die Wirkungsweise der vorstehend beschriebenen Anordnungen erläutert.
Das Ausgangssignal des Phasendiskriminators 3 wird durch den Analog-Digital-Wandler 13 in das digitale 6-Bit-Parallelsignal umgewandelt. Das Digitalwignal wird 3,75 mal pro Sekunde erneuert und ist in Fig. 5 als Signal k dargestellt. Das Ausgangssignal des Analog-Digital-Wandlers 13 wird durch das erste Schieberegister 14 an jeder Vorderflanke des Steuersignals h neu gespeichert. Das gespeicherte Signal ist in Fig. 5 als ein Signal 1 gezeigt. Da das Signal h die gleiche Frequenz von 3,75 Hz aufweist wie das Signal b, eilt das Signal 1 dem Signal k um eine vorbestimmte Zeitspanne nach.
Andererseits wird das Ausgangssignal des ersten Schieberegisters 14 an jeder Vorderflanke des Steuersignals e durch das zweite Schieberegister 15 neu gespeichert. Infolgedessen wird, wenn das Signal g auf dem Pegel "O" ist, das Ausgangssignal des ersten Schieberegisters 14 nicht durch das zweite Schieberegister 15 neu gespeichert. Das gespeicherte Signal des zweiten Schieberegisters 15 ist in Fig. 5 als Signal m dargestellt. Das Signal m wird durch den Digital-Analog-Wandler 16 in ein Analogsignal umgewandelt. Das Analogsignal wird an die Klemme 10b des Schalters 10 angelegt, während das Ausgangssignal des Phasendiskriminators 3, das dem digitalen Signal k entspricht, an die andere Klemme 10a des Schalters 10 angelegt wird. Wird der Schalter 10 durch das Signal j umgeschaltet, wird das AnalogsignaIm, das dem Digitalsignal m entspricht, dem spannungsgeregelten Oszillator 5 zugeführt. Während der Zeitspanne ti, während welcher das Videosignal normal ist, wird daher die dem Digitalsignal k entsprechende Spannung an den spannungsgeregelten Oszillator 5 angelegt. Während der Zeitspanne t2, während welcher das Videosignal nicht normal ist, wird die de« Digitalsignal m entsprechende Spannung, die gespeichert wurde, während das Videosignal normal war, an den spannungsgeregelten Oszillator 5 angelegt. Anschließend wird während der Zeitspanne t3, in der das Videosignal wieder normal wird, die dem Digitalsignal k entspre-
709846/1103
chende Spannung dem spannungsgeregelten Oszillator 5 zugeführt. Auf diese Weise kann selbst dann, wenn das Videosignal vorübergehend nicht normal ist, ein stabiles Bild erzeugt werden.
Im folgenden wird anhand von Fig. 6 eine andere Ausführungsform der Erfindung beschrieben. Wellenformen, die bei dieser Ausführungsform den Wellenformen an den betreffenden Punkten der ersten Ausführungsform entsprechen, sind in Fig. 5 gezeigt, obwohl die Maßstäbe sich unterscheiden.
Das Ausgangssignal des Verstärkers 12 wird dem Analog-Digital-Wandler 13 zugeführt und in ein paralleles 6-Bit-Digitalsignal umgewandelt. Die Umwandlung kann von einigen Malen bis zu Zehntausenden von Malen in der Sekunde stattfinden. Bei dieser Ausführungsform liefert die Synchrontrennstuffc 2 das Horizontalsynchronsignal a gemäß Fig. 5 an den Analog-Digital-Wandler 13 als Abfrageimpuls. Somit wird die Analog-Digital-Umwandlung 15734 mal pro Sekunde durchgeführt. Das Endsignal b nach Fig. 5 wird von dem Analog-Digital-Wandler 13 am Ende jeder Umwandlung erzeugt und an die Steuerschaltung 17 weitergegeben.
Das Ausgangssignal des Analog-Digital-Wandlers 13 wird an das erste Schieberegister 14 und dessen Ausgangssignal an ein zweites Schieberegister 15 geliefert. Sowohl das erste als auch das zweite Schieberegister 14 und 15 speichern und verschieben auf der Basis von 6-Bit-Parallel-Eingangs- und -Ausgangssignalen. Die Lade- und Verschiebefunktion der Schieberegister 14 und 15 werden durch die Steuerschaltung 17 gesteuert. Das Ausgangssignal des zweiten Schieberegisters 15 wird einem Digital-Analog-Wandler 16 eingegeben und in ein Analogsignal umgewandelt, das über einen Widerstand 9 und eine Reihenschaltung von Widerständen 37 und 38 an den spannungsgeregelten Oszillator 5 weitergeleitet wird. Die Werte der Widerstände 38 und 38 sind so gewählt, daß ihr Dämpfungsfaktor ein Tausendstel beträgt, wenn der Verstärkungsfaktor des Verstärkers 12 gleich tausend ist. Das gedämpfte Signal
709846/1103
wird von den Widerständen 37 und 38 zu einer Klemme 28b eines Schalters 28 geleitet, der zwischen dem Phasendiskriminator 3 und dem Widerstand 7 liegt. Das Ausgangssignal P des Phasendiskriminators 3 wird an eine andere Klemme 28a des Schalters 28 angelegt.
Die Steuerschaltung 17 zum Steuern der Schieberegister 14 und 15 sowie die Schalter 19, 20 und 28 gleichen denjenigen, die anhand von Fig. 4 bereits beschrieben wurden.
Bei den Schaltern 19, 20 und 28 gemäß Fig. 6 kann es sich um elektronische Schalter handeln, die durch das Signal j gesteuert werden. Ist das Signal j auf dem Pegel "O", verbindet der Schalter 28 die Klemme 28b mit dem Widerstand 7, und die Schalter 19 und 20 sind offen. Hat das Signal j den Pegel "1", verbindet der Schalter 28 die Klemme 28a mit dem Widerstand 7, und die Schalter 19 und 20 sind geschlossen. Der Schalter 28 wählt entweder das Ausgangssignal P des Phasendiskriminators 3 oder das durch Teilen des Ausgangssignals des Digital-Analog-Wandlers 16 gewonnene Signal. Die Schalter 19 und 20 halten die Horizontal- und Vertikalsynchronsignale von der Synchrontrennstufe 2 fern, so daß der Frequenzteiler 6 durch die Horizontal- und Synchronsignale nicht zurückgesetzt wird, wenn das Videosignal nicht normal ist.
Im folgenden wird anhand von Fig. 4 bis 6 die Funktion der beschriebenen Anordnungen erläutert.
Das Ausgangssignal des Phasendiskriminators 3 wird durch den Analog-Digital-Wandler 13 in das parallele 6-Bit-Digitalsignal verwandelt. Das Digitalsignal wird 15734 mal pro Sekunde erneuert und ist als Signal k in Fig. 5 dargestellt. Das Ausgangssignal des Analog-Digital-Wandlers 13 wird durch das erste Schieberegister 14 an jeder Vorderflanke des Steuersignals h neu gespeichert. Das gespeicherte Signal ist als Signal 1 in Fig. 5 dargestellt. Da das Signal h die gleiche Frequenz von 15734 Hz hat wie das Signal b, eilt das Signal 1 dem Signal k um eine vorbestimmte Zeitspanne nach.
709846/1103
Andererseits wird das Ausgangssignal des ersten Schieberegisters 14 durch das zweite Schieberegister 15 an jeder Vorderflanke des Steuersignals e neu gespeichert. Somit wird, während das Signal g den Pegel "O" hat, das Ausgangssignal des ersten Schieberegisters 14 durch das zweite Schieberegister 15 nicht neu gespeichert. Das gespeicherte Signal erscheint als Signal m in Fig. 5. Das Signal m wird durch den Digital-Analog-Wandler 16 in ein Analogsignal umgewandelt und dem Oszillator 5 und der Klemme 28b des Schalters 28 zugeführt.
Das Ausgangssignal P des Phasendiskriminators 3 wird an die Klemme 23p. des Schalters 28 angelegt. Während der Zeitspanne ti, während welcher das Videosignal normal ist, werden das Ausgangssignal P des Phasendiskriminators 3 als Einfangsignal und das Ausgangssignal des Digital-Analog-Wandlers 16 als Einfang- und Haltesignal dem Oszillator 5 zugeführt. Während der Zeitspanne t2, während welcher das Videosignal nicht normal ist, werden das Ausgangssignal des Digital-Analog-Wandlers 16 als Einfang- und Haltesignal, das aus dem für das normale Videosignal gespeicherten Digitalsignal m umgewandelt wird, und das durch Teilen des Ausgangssignals des Digital-Analog-Wandlers 16 gewonnene und die Widerstände 37 und 38 passierende Signal als Einfangsignal an den Oszillator 5 angelegt. Während der Zeitspanne t3, in der das Videosignal wieder normal wird, werden das Ausgangssignal P des Phasendiskriminators 3 als Einfangsignal und das Ausgangssignal des Digital-Analog-Wandlers 16 als Einfang- und Haltesignal an den Oszillator 5 angelegt.
Bei dieser Ausführungsform wird, wenn das Videosignal normal ist, das Speichersignal wiederholt erneuert und als Steuerspannung dem Oszillator 5 zugeführt. Wenn das Videosignal nicht normal ist, wird die Erneuerung des Speichersignals unterbrochen, und das Speichersignal, das für das normale Videosignal gespeichert worden ist, wird an den Oszillator 5 als Steuerspannung angelegt.
70S846/1103
Zwar sind Ausfuhrungsbeispiele der Erfindung anhand der Zeichnungen im einzelnen beschrieben worden, doch sei darauf hingewiesen, daß die Erfindung nicht auf diese Ausfuhrungsbeispiele beschränkt ist und die verschiedensten Abänderungen vorgenommen werden können. Beispielsweise kann, obwohl bei den beschriebenen Ausfuhrungsbeispielen zwei Schieberegister 14 und 15 verwendet werden, das erste Schieberegister 14 fortgelassen werden. In diesem Fall wird das Ausgangssignal des Analog-Digital-Wandlers 13 direkt dem zweiten Schieberegister 15 zugeführt. Andererseits können auch mehr als zwei Schieberegister benutzt werden, um die Nacheilung des Ausgangssignals des Digital-Analog-Wandlers 16 zu vergrößern.
Bei den beschriebenen AusfUhrungsformen wird das abgetrennte Farbsynchronsignal als Synchronisator benutzt. Bei der Verarbeitung eines Schwarz-Veiß-Videosignals kann das Horizontaloder das Vertikalsynchronsignal benutzt werden.
Der Patentanwalt:
UMA
7098(6/1103

Claims (9)

PATENTANSPRÜCHE
1. Synchronsignalgenerator rait einer Synchronsignaltrennstufe zum Abtrennen eines Synchronsignals von einem Videosignal, einem Oszillator mit regelbarer Frequenz sowie einem Phasendiskriminator zum Unterscheiden der Ausgangssignale der Synchronsignal trennstufe und des Oszillators, gekennzeichnet durch einen Speicher (14, 15) zum Speichern eines Ausgangssignals des Phasendiskriminators (3) und Steuereinrichtungen zum Steuern der Frequenz des Oszillators (5) in Abhängigkeit von dem Ausgangssignal des Speichers.
2. Synchronsignalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß zu dem Speicher mindestens ein Schieberegister (14, 15) gehört.
3. Synchronsignalgenerator nach Anspruch 2, dadurch gekennzeichnet, daß zu der Steuereinrichtung ein Analog-Digital-Wandler (13) zwischen dem Phasendiskriminator (3) und dem Speicher (14, 15) sowie ein Digital-Analog-V/andler (16) zwischen dem Speicher und dem Oszillator (5) gehören.
4. Synchronsignalgenerator nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß zu der Steuereinrichtung ein Eingangszustandsdetektor (29) zum Nachweisen der Eingangszustandsamplitude und des Rauschzustands des Videosignals (VDS) gehört und daß die Speicherfunktion des Speichers (14, 15) entsprechend dem Ausgangssignal des Eingangszustandsdetektors gesteuert wird.
5. Synchronsignalgenerator nach Anspruch 4, dadurch gekennzeichnet, daß zu der Steuereinrichtung ein Schalter (10) zum alternativen Zuführen des Ausgangssignals des Phasendiskriminators (3) oder des Ausgangssignals des Speichers als Steuersignal zu dem Oszillator (5) gehört, um seine Frequenz
709846/1103
ORIGINAL INSPECTED
zu steuern, und daß die Betätigung des Schalter chend dem Ausgangssignal des Elngangszustandsdetektors (29) gesteuert wird.
6. Synchronsignalgenerator nach Anspruch 5, dadurch gekennzeichnet, daß es sich bei dem Schalter (10) um einen elektronischen Schalter handelt.
7. Synchronsignalgenerator nach Anspruch 4, dadurch gekennzeichnet, daß zu dem Speicher ein erstes und ein zweites Schieberegister (14, 15) gehören, wobei das erste Schieberegister (14) wiederholt betätigt wird, um das Ausgangssignal des Phasendiskriminators (3) in konstanten Zeitabständen zu speichern, wobei das zweite Schieberegister (15) wiederholt betätigt wird, um das Ausgangssignal des ersten Schieberegisters in den genannten konstanten Zeitabständen zu speichern, während die Eingangsamplitude und der Rauschzustand des Videosignals (VDS) normal sind, und daß die wiederholte Speicheraktion durch das zweite Schieberegister unterbrochen wird, wenn die Eingangsamplitude oder der Rauschzustand des Videosignals nicht normal ist.
8. Synchronsignalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß zu der Steuereinrichtung eine erste Leitung zum Zuführen des Ausgangssignals des Phasendiskriminators (3) als Einfangsignal zu dem Oszillator (5) gehört, eine zweite Leitung zum Zuführen des Ausgangssignals des Phasendiskriminators (3) als Einfang- und Haltesignal zu dem Oszillator (5), wobei der Speicher (14, 15) in der zweiten Leitung liegt, ein Verstärker (12) in der zweiten Leitung, ein Schalter (28) in der ersten Leitung sowie ein Dämpfungsglied (37, 38) zwischen dem Speicher und dem Schalter, und daß der Schalter betätigt wird, um alternativ das Ausgangssignal des Phasendiskriminators und das Ausgangssignal des Dämpfungsgliedes als Einfangsignal dem Oszillator zuzuführen.
9. Synchronsignalgenerator nach Anspruch 8, dadurch gekennzeichnet, daß der reziproke Wert des Verstärkungsfaktors des Verstärkers (12) im wesentlichen gleich dem Dämpfungsfaktors des Dämpfungsgliedes (37, 38) ist.
' 1103
DE2720432A 1976-05-10 1977-05-06 Synchronisiersignalgenerator Expired DE2720432C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5307276A JPS52135616A (en) 1976-05-10 1976-05-10 Picture signal processor
JP10036876A JPS5325311A (en) 1976-08-23 1976-08-23 Synchronizing signal generator

Publications (3)

Publication Number Publication Date
DE2720432A1 true DE2720432A1 (de) 1977-11-17
DE2720432B2 DE2720432B2 (de) 1979-09-20
DE2720432C3 DE2720432C3 (de) 1980-06-04

Family

ID=26393779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2720432A Expired DE2720432C3 (de) 1976-05-10 1977-05-06 Synchronisiersignalgenerator

Country Status (4)

Country Link
US (1) US4122488A (de)
DE (1) DE2720432C3 (de)
GB (1) GB1575051A (de)
NL (1) NL7703927A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2458186A1 (fr) * 1979-06-01 1980-12-26 Thomson Brandt Dispositif de synchronisation de la base de temps ligne d'un dispositif de visualisation, et recepteur de television le comprenant
EP0044374A1 (de) * 1980-07-22 1982-01-27 Robert Bosch Gmbh Verfahren zur Frequenzsynchronisation eines freilaufenden, spannungsgesteuerten Oszillators einer Phase-locked-loop(PLL)-Schaltung in einem Funkempfänger
EP0430343A2 (de) * 1989-11-24 1991-06-05 Philips Patentverwaltung GmbH Digitaler Phasenregelkreis

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2048605B (en) * 1979-05-04 1983-03-30 Philips Electronic Associated Television receiver synchronizing arrangement
US4291332A (en) * 1980-04-10 1981-09-22 Tokyo Shibaura Denki Kabushiki Kaisha Phase-locked circuit
JPS57183195A (en) * 1981-05-07 1982-11-11 Nec Corp Regenerating circuit for color synchronizing signal
US4418364A (en) * 1981-09-28 1983-11-29 Rca Corporation Video player apparatus having caption generator
US4477841A (en) * 1981-10-06 1984-10-16 Rca Corporation Video player with caption generator having character background provisions
US4409626A (en) * 1981-10-06 1983-10-11 Rca Corporation Video disc player having vertical timing signal generator
GB2132042B (en) * 1982-12-15 1986-09-24 British Broadcasting Corp Frequency and timing sources
US4562457A (en) * 1982-12-23 1985-12-31 Grumman Aerospace Corporation Sync generator, video processor
US4611229A (en) * 1983-06-17 1986-09-09 Zenith Electronics Corporation Auto range horizontal automatic phase control
US4616229A (en) * 1983-09-30 1986-10-07 Westinghouse Electric Corp. System and method of compensating a doppler processor for input unbalance and an unbalance measuring sensor for use therein
US4729023A (en) * 1984-01-27 1988-03-01 Zenith Electronics Corporation Mode recognition for vertical countdown
GB8414449D0 (en) * 1984-06-06 1984-07-11 Motorola Inc Voltage controlled oscillator
US4677484A (en) * 1985-05-10 1987-06-30 Rca Corporation Stabilizing arrangement for on-screen display
US4769704A (en) * 1985-06-04 1988-09-06 Matsushita Electric Industrial Co., Ltd. Synchronization signal generator
DE3715913A1 (de) * 1987-05-13 1988-11-24 Thomson Brandt Gmbh Schaltungsanordnung zur automatischen umschaltung der regelgeschwindigkeit eines phasenregelkreises
DE3887266T2 (de) * 1987-10-26 1994-07-21 Philips Nv Horizontal-Synchronschaltung.
WO1996033557A1 (fr) * 1995-04-21 1996-10-24 Sony Corporation Procede et circuit de synchronisation de phase
US5631709A (en) * 1994-11-15 1997-05-20 Motorola, Inc. Method and apparatus for processing a composite synchronizing signal
US6097440A (en) * 1995-11-17 2000-08-01 Sony Corporation Synchronous processing device
US5872538A (en) * 1998-02-26 1999-02-16 Lockheed Martin Corporation Frequency domain correction of I/Q imbalance
DE69800528T2 (de) * 1998-06-19 2001-07-05 Ikegami Tsushinki Co., Ltd. Videosignalsynchronisierungsgerät
US6556250B1 (en) 1999-08-10 2003-04-29 General Instrument Corporation Method and apparatus for providing a timing signal with high frequency accuracy in video equipment for supporting an on-screen display in the absence of a video signal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3507983A (en) * 1966-11-04 1970-04-21 Int Video Corp Reproduction system and method for magnetically stored color video signals
US3659040A (en) * 1968-09-30 1972-04-25 Victor Company Of Japan A control system for a color synchronizing signal oscillator in a magnetic recording and reproducing apparatus
JPS5320169B2 (de) * 1972-04-24 1978-06-24
JPS5821872B2 (ja) * 1975-02-17 1983-05-04 ソニー株式会社 パルスハツセイカイロ
NL7502200A (nl) * 1975-02-25 1976-08-27 Philips Nv Een kleurentelevisieontvanger bevattende een kleurhulpdraaggolfregenerator.

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2458186A1 (fr) * 1979-06-01 1980-12-26 Thomson Brandt Dispositif de synchronisation de la base de temps ligne d'un dispositif de visualisation, et recepteur de television le comprenant
EP0044374A1 (de) * 1980-07-22 1982-01-27 Robert Bosch Gmbh Verfahren zur Frequenzsynchronisation eines freilaufenden, spannungsgesteuerten Oszillators einer Phase-locked-loop(PLL)-Schaltung in einem Funkempfänger
EP0430343A2 (de) * 1989-11-24 1991-06-05 Philips Patentverwaltung GmbH Digitaler Phasenregelkreis
EP0430343A3 (en) * 1989-11-24 1991-11-06 Philips Patentverwaltung Gmbh Digital phase locked loop

Also Published As

Publication number Publication date
DE2720432C3 (de) 1980-06-04
NL7703927A (nl) 1977-11-14
US4122488A (en) 1978-10-24
GB1575051A (en) 1980-09-17
DE2720432B2 (de) 1979-09-20

Similar Documents

Publication Publication Date Title
DE2720432A1 (de) Fernseh-synchronsignalgenerator
DE3342335C2 (de)
EP0074597B1 (de) Verfahren und Anordnung zur digitalen Regelung der Phase des Systemtaktes eines digitalen Signalverarbeitungssystems
EP0177076B1 (de) Schaltungsanordnung zum Ableiten digitaler Farbsignale aus einem analogen Fernsehsignal
DE2929127A1 (de) Elektrische schaltungsanordnung zum erzeugen einer ausgangsgroesse variabler frequenz
DE1292706B (de) Frequenzdiskriminator
DE3136216A1 (de) Schaltungsanordnung zum regeln der amplitude des farbsignals
DE2548747A1 (de) Vorrichtung und verfahren zur ableitung eines fernseh-qualitaetsparameters
DE966446C (de) Einrichtung zur elektrischen Schwingungserzeugung, insbesondere fuer Impulserzeugung bei der Fernsehuebertragung
DE3925615C2 (de) Austastsignal-Schaltung für Fernsehempfänger
DE4127815A1 (de) Signaldiskriminierungsschaltung und diese verwendendes aktives filter
DE2638282B2 (de) System zur Korrektur von Synchronisationsstörungen in einem Bildwiedergabegerät
DE2456533C2 (de) Schaltungsanordnung zum Abstimmen eines signalabhängigen Reaktanzelementes auf eine Empfangsfrequenz in einem Kanalwähler
DE3914249A1 (de) Verfahren und schaltung zur automatischen taktrueckgewinnung
DE945933C (de) Schaltungsanordnung zum Synchronisieren eines Oszillators auf eine Steuerschwingung
DE3931861A1 (de) Digitale schaltungsanordnung zur detektion von synchronisations-impulsen
DE2812549C2 (de) Fernsehempfänger mit einer Einrichtung zur gleichzeitigen Wiedergabe mehrerer Programme
DE2706273C3 (de) Schaltungsanordnung in einer Bildwiedergabeanordnung zum Erzeugen eines Ablenkstromes und zum Umwandeln einer Eingangsgleichspannung in eine nahezu konstante Ausgangsspeisegleichspannung
DE3229017C2 (de) Horizontal-Synchronschaltungsanordnung für eine Bildwiedergabeanordnung
DE3742488A1 (de) Abnahme- und amplitudenmesssystem fuer synchronsignale in fernsehumsetzern, insbesondere fuer satellitenuebertragungen
DE1039562B (de) Fernsehempfaenger mit Zeilenablenkschaltung
DE3879797T2 (de) Vertikal-Ablenkschaltung in einer Bildwiedergabeanordnung.
DE1038106B (de) Synchronisiereinrichtung fuer Fernsehempfaenger
DE976259C (de) Schaltungsanordnung zur selbsttaetigen Synchronisierung eines eine saegezahnaehnliche Spannung liefernden Wechselspannungs-Generators
EP0788276B1 (de) Videosignal-Klemmschaltung

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee