DE3044921C2 - - Google Patents
Info
- Publication number
- DE3044921C2 DE3044921C2 DE3044921A DE3044921A DE3044921C2 DE 3044921 C2 DE3044921 C2 DE 3044921C2 DE 3044921 A DE3044921 A DE 3044921A DE 3044921 A DE3044921 A DE 3044921A DE 3044921 C2 DE3044921 C2 DE 3044921C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output signal
- circuit
- frequency
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011156 evaluation Methods 0.000 claims description 9
- 230000010363 phase shift Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 description 11
- 230000035945 sensitivity Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 239000010453 quartz Substances 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung geht aus von einer Schaltung zum Erzeugen eines
frequenzgeregelten Signals nach dem Oberbegriff des Anspruchs 1.
Eine derartige Schaltung ist aus der
Zeitschrift "IEEE Transactions on Communications, Vol. (OM-27, No. 9, Sept. 1979, S. 1288 bis
1295 bekannt, s. dort die Fig. 1.
In Zusammenhang mit einem Videobandaufzeichnungsgerät, bei
dem das Farbträgersignal (Chrominanz- oder Chroma-Signal)
in einem Farbvideosignal in ein Niederfrequenzsignal umgesetzt,
dann einem Leuchtdichtesignal, das beispielsweise
frequenzmoduliert ist, überlagert und danach aufgezeichnet
wird, ist in dessen Wiedergabesystem ein Frequenzumsetzer
vorgesehen, der das Farbträgersignal mit einem Trägersignal
in das Signal mit der ursprünglichen Frequenz umsetzt.
Das Trägersignal für die Frequenzumsetzung wird durch die
in Fig. 1 dargestellte automatische Phasenregelschaltung 10
erzeugt. Am Eingang 1 liegt ein Farbsynchronsignal bzw. ein
Farb-Burstsignal SB (3,58 MHz) an, das von einem wiedergewonnenen
Farbträgersignal, welches frequenz-umgesetzt ist,
abgetrennt wurde. Das Farbsynchronsignal SB gelangt zusammen
mit einem von einem Bezugsoszillator 2 bereitgestellten
Bezugssignal SR (3,58 MHz) zu einem Phasenvergleicher
oder Phasenkomparator 3, der diese Signale phasenmäßig
vergleicht. Das Ausgangssignal des Phasenvergleichers 3
gelangt zu einem Tiefpaßfilter 4, um eine Regelspannung VC
zu erhalten, die einen Oszillator 5 mit veränderbarer
Frequenz speist, der im folgenden als VCO (= Voltage Controlled
Oscillator = spannungssteuerbarer Oszillator) bezeichnet ist.
Dieser VCO5 erzeugt in Abhängigkeit von der Regelspannung
VC ein Signal mit einer Frequenz (3,58 MHz + Jitter-Komponente).
Der Ausdruck "Regelspannung" umfaßt dabei sowohl
den Inhalt der reinen Steuerung als auch der Regelung im
Sinne einer geschlossenen Regelschleife.
Das vom VCO5 kommende Signal und ein Signal von einer AFC-
Schaltung 8 (Automatic Frequency Control Circuit = automatische
Frequenznachsteuer-Schaltung) werden einem
Frequenzumsetzer (Mischer) 6 zugeleitet, in dem ein
Trägersignal FC mit einer vorgebbaren Frequenz (4,27 MHz)
erzeugt wird, das dann über den Anschluß 7 einer Frequenzumsetzerschaltung
in einer Farbsignal-Verarbeitungsschaltung
wiedergabeseitig als umsetzendes Trägersignal bereitgestellt
wird.
In der in der zuvor beschriebenen Weise aufgebauten automatischer
Phasenregelschaltung 10 werden Quarzschwinger 2a
und 5a in Zusammenhang mit dem Bezugsoszillator 2 und
dem VCO5 verwendet. Wenn der Quarzschwinger 5a als
Frequenzbezugselement für den VCO5 benutzt wird, muß
die Regelempfindlichkeit des VCO5 im allgemeinen niedrig
gewählt werden. Daher ist es schwierig, den Farbwert bei
großen Phasenschwankungen im wiedergewonnenen Farbsignal
in einem sehr kurzen Zeitraum auf seinen ursprünglichen
Farbwert zu korrigieren.
Dagegen weist ein Sägezahngenerator bzw. ein Kippschwinger
(außer einem Quarzoszillator) normalerweise eine hohe
Regel- bzw. Steuerempfindlichkeit auf, und kann seine
Frequenz bis zu etwa einigen zehn kHz ändern. Daher sollte
ein Kippschwinger als VCO5 verwendet werden. Dabei können
sich jedoch Probleme aus einer möglichen Frequenzdrift
ergeben, da die C- und R-Elemente, die die frequenzbestimmenden
Elemente des Kippschwingers sind, in ihren Werten
streuen, frequenzändernden Temperatureinflüssen unterliegen
usw., schwankt die Schwingfrequenz stark (in der
Größenordnung von einigen hundert kHz). Ein so stark
in der Frequenz schwankender Oszillator kann daher nicht
als VCO5 verwendet werden.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
eine Schaltung zur Erzeugung eines frequenzgeregelten
Signals bzw. eines Signals, dessen Frequenz
synchron zur Frequenz eines Eingangssignals regelbar ist,
zu schaffen, die die zuvor beschriebenen Schwierigkeiten
nicht aufweist und die insbesondere eine Frequenzdrift
in einem von einem Oszillator mit veränderlicher Frequenz
bereitgestellten frequenzgeregelten Signal kompensieren
bzw. vermeiden kann.
Diese Aufgabe wird erfindungsgemäß mit den im kennzeichnenden
Teil des Anspruchs 1 angegebenen Merkmalen gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den
Unteransprüchen angegeben.
Die Erfindung wird nachstehend anhand der Zeichnungen
beispielsweise näher erläutert. Es zeigt
Fig. 1 das Blockschaltbild einer herkömmlichen automatischen
Phasenregelschaltung,
Fig. 2 das Blockschaltbild einer Ausführungsform der erfindungsgemäßen
frequenzgeregelten Oszillatorschaltung,
Fig. 3 eine graphische Darstellung, die den Frequenzlauf
des Ausgangssignals des Detektors wiedergibt,
der bei dem in Fig. 2 dargestellten Ausführungsbeispiel
Verwendung findet,
Fig. 4 ein Blockschaltbild für eine Ausführungsform des
Frequenzdifferenzdetektors, der bei der in Fig. 2
dargestellten Ausführungsform verwendet werden
kann,
Fig. 5A bis 5J jeweils Signalformen, anhand denen die
Funktionsweise des in Fig. 4 dargestellten Detektors
erläutert wird,
Fig. 6 und 7 Blockschaltbilder von Ausführungsbeispielen
für die Additions- oder Mischschaltung, wie sie
in der in Fig. 5 dargestellten Detektorschaltung
verwendet werden können,
Fig. 8A bis 8H jeweils Signalformen, anhand denen die
in Fig. 4 dargestellte Detektor- bzw. Frequenzdifferenzschaltung
erläutert wird,
Fig. 9 ein schematisches Blockschaltbild für eine weitere
Ausführungsform des Frequenzdifferenzdetektors
gemäß der vorliegenden Erfindung,
Fig. 10A bis 10I, 12A bis 12M und 13A bis 13L
jeweils Signalformen, an denen die Funktionsweise
des in Fig. 9 dargestellten Ausführungsbeispiels
erläutert wird, und
Fig. 14 ein schematisches Blockschaltbild für eine weitere
Ausführungsform der erfindungsgemäßen frequenzvariablen
Oszillatorschaltung.
Die vorliegende Erfindung wird nachfolgend beispielsweise
für den Fall beschrieben, bei dem die Erfindung in Zusammenhang
mit einem Videobandaufzeichnungsgerät eingesetzt
wird, bei dem das zuvor beschriebene Aufzeichnungssystem
Verwendung findet.
Fig. 2 zeigt ein schematisches Blockschaltbild einer Ausführungsform
der erfindungsgemäßen Schaltung zur Erzeugung
eines frequenzgeregelten Signals bzw. einer frequenzvariablen
Oszillatorschaltung. Bei der vorliegenden Ausführungsform
wird als frequenzvariabler Oszillator bzw.
als VCO5 außer einem Quarzschwinger ein veränderlicher
Kipp- bzw. Sägezahnoszillator, beispielsweise ein emittergekoppelter
Multivibrator und ein veränderlicher Oszillator
mit einem Keramikfilter verwendet, wie dies zuvor
beschrieben wurde, und die Regel- bzw. Steuerempfindlichkeit
des VCO5 wird so gewählt, bzw. eingestellt, daß der
Maximalwert der Schwingfrequenz des VCO5, die mit der
dem VCO5 angelegten Regelspannung VC veränderbar ist,
± 15 kHz nicht übersteigt und beispielsweise etwa ± 10 kHz
ist. In Fig. 2 sind die Elemente, die denen von Fig. 1 entsprechen,
mit denselben Bezugszeichen versehen und sollen
der Kürze halber nicht nochmals beschrieben werden.
Bei dem in Fig. 2 dargestellten Ausführungsbeispiel ist
ein Frequenzdifferenzdetektor 20 vorgesehen,
der den Frequenzunterschied zwischen dem
vom Bezugsoszillator 2 bereitgestellten Bezugsausgangssignal
SR und dem von VCO5 bereitgestellten Oszillatorausgangssignal
SO ermittelt. Dieser Detektor 20 liefert
ein Detektorausgangssignal VD, das proportional zur
Frequenzdifferenz Δf ist, wie dies in der graphischen
Darstellung gemäß Fig. 3 wiedergegeben ist. Das Detektorausgangssignal
VD wird zusammen mit der vom Tiefpaßfilter 4
bereitgestellten Regelspannung VC einem Differenzverstärker
21 mit hohem Verstärkungsfaktor zugeleitet, dessen Differenz-
Ausgangssignal VY über einen Tiefpaßfilter 22 an
einen Verstärker 23 gelangt, der zur Einstellung der Empfindlichkeit
verwendet wird. Die Verstärkerausgangsspannung VX
gelangt zu einem Addierer 24, der diese Ausgangsspannung
VX mit der zuvor erwähnten Regelspannung VC addiert.
Das Ausgangssignal des Addierers 24 wird dann dem VCO5
zugeleitet. Wenn die als automatische Phasenregelschaltung
verwendete frequenzvariable Oszillatorschaltung 10 in der
in Fig. 2 dargestellten Weise aufgebaut ist, hängt die
Schwingfrequenz fV des VCO5 gemäß der nachfolgend angegebenen
Gleichung (1) von den Regelspannungen VC und VX
ab, und das Detektorausgangssignal VD des Detektors 20
hängt gemäß der nachfolgend angegebenen Gleichung (2)
von dem Frequenzunterschied Δf ab:
fV = fR + K₁VC + K₂VX + fe (1)
VD = K₃ Δf = K₃ (fV - fR) (2)
hierbei ist
K₁ die Modulationsempfindlichkeit des VCO5, die an den
Klemmen der Regelspannung VC meßbar ist,
K₂ die Modulationsempfindlichkeit des VCO5, die an den Klemmen der Regelspannung VX (K₂ < K₁) meßbar ist,
K₃ die Modulationsempfindlichkeit des Detektors 20,
fe die durch eine Federkraft verursachte Fehlerfrequenz (Driftfrequenz) und
fR die Bezugsfrequenz.
K₂ die Modulationsempfindlichkeit des VCO5, die an den Klemmen der Regelspannung VX (K₂ < K₁) meßbar ist,
K₃ die Modulationsempfindlichkeit des Detektors 20,
fe die durch eine Federkraft verursachte Fehlerfrequenz (Driftfrequenz) und
fR die Bezugsfrequenz.
Aus der Gleichung (1) ergibt sich die Regelspannung VC wie
folgt:
Für das Differenzausgangssignal VY gilt folgende Gleichung:
VY = K₄ (VC - VD) (4)
Hierbei ist K₄ der Verstärkungsfaktor des Differenzverstärkers
21.
Durch Einsetzen der Gleichungen (2) und (3) in die Gleichung
(4) ergibt sich die Gleichung (5):
Wenn das Produkt aus der Modulationsempfindlichkeit K₁
und der Demodulationsempfindlichkeit K₃ so gewählt ist,
daß es die nachfolgend angegebene Gleichung (6)
K₁ · K₃ = 1 (6)
erfüllt, so erhält die Gleichung (5) die Form:
Da im Gleichspannungs- bzw. Gleichstrombereich VX = VY
ist, erhält man für die Regelspannung VX folgende Gleichung
(8):
Wenn der Verstärkungsfaktor K₄ des Differenzverstärkers 21
ausreichend groß ist, geht die Gleichung (8) in die
Gleichung (9) über:
Durch Einsetzen der Gleichung (9) in die Gleichung (1)
ergibt sich die Gleichung (10):
Die Gleichung (10) zeigt, daß die Schwingfrequenz fV
unabhängig von der Frequenzdrift ist.
Wenn die Gleichung (6) nicht vollständig befriedigt wird,
oder wenn das Produkt aus der Modulationsempfindlichkeit K₁
und der Demodulationsempfindlichkeit K₃ etwas von 1 abweicht,
so schwingt der VCO5 mit einer Frequenz, die etwas
von der Mittenfrequenz 3,58 MHz abweicht.
Wenn der VCO5 so geregelt bzw. gesteuert wird, daß das
Detektorausgangssignal VD, das vom Frequenzunterschied
Δf zwischen dem Oszillatorausgangssignal SO des VCO5 und
dem Bezugsausgangssignal SR abhängt, gleich der Regelspannung
VC wird, können Schwankungen der Schwingfrequenz fV,
die durch eine Frequenzdrift des VCO5 hervorgerufen werden,
vermieden bzw. eliminiert werden.
Bei konstanter Regelspannung VC wird das Detektorausgangssignal
VD proportional zu ΔfV um ΔVD größer, wenn sich
die Schwingfrequenz fV aufgrund der Frequenzdrift um ΔfV
ändert. Infolgedessen nimmt das Differenzausgangssignal
VY um - ΔVY ab. Gleichzeitig nimmt auch die Regel- bzw.
Steuer-Ausgangsspannung VX um - ΔVX ab, so daß die
Änderung ΔfV der Schwingfrequenz fV Null wird. Wenn sich
die Regelspannung VC in diesem Falle ändert, wird die
Schwingfrequenz fV in Abhängigkeit von der Änderung der
Regelspannung VC gesteuert bzw. geregelt, wie dies aus
Gleichung (10) ersichtlich ist.
Wenn die Regelspannung VC dagegen Wechselspannungs-Komponenten
enthält, die höher als die Ansprechzeit bzw. -geschwindigkeit
des Detektors 20 sind, wird das Ausgangssignal
VY des Differenzverstärkers 21 nicht Null. Wenn
die Zeitkonstante des Tiefpaßfilters 22 groß gewählt ist,
gelangt in diesem Falle jedoch keine externe Störung
an den VCO5. Dann wird die Regelspannung VX so geregelt
bzw. gesteuert, daß der Mittelwert der Regelspannung VC
mit dem Mittelwert des Detektorausgangssignals VD in
Übereinstimmung kommt, so daß die Schwingfrequenz fC
immer gleich der Bezugsfrequenz fR wird.
Wenn der Detektor 20, der den zuvor beschriebenen Frequenzunterschied
feststellt, in der in Fig. 4 dargestellten
Weise ausgebildet ist, kann das Detektorausgangssignal
VD mit der in Fig. 3 dargestellten Kennlinie bzw. Charakteristik
erzeugt werden.
Bei dem in Fig. 4 dargestellten Ausführungsbeispiel wird
das Oszillatorausgangssignal SO (vergleiche Fig. 5B) des
VCO5 einem Setz-Eingang S eines Flipflops 30 und das
Bezugsausgangssignal SR (vergleiche Fig. 5A) dem Rücksetz-
Eingang R des Flipflop 30 bereitgestellt. Der Flipflop 30
erzeugt ein in Fig. 5C dargestelltes Impulsausgangssignal
Pa, das mit einem Tiefpaßfilter 31 geglättet wird. Das
Ausgangssignal Pb (vgl. Fig. 5B) des Tiefpaßfilters 31
gelangt dann zu einer Differenzierstufe 32, in der das
Ausgangssignal Pb des Tiefpaßfilters 31 differenziert wird,
so daß sich ein differenziertes, in Fig. 5E dargestelltes
Impulssignal Pc ergibt. Wie Fig. 5E zeigt, wird die Polarität
der differenzierten Impulse des von der Differenzierstufe
32 erzeugten differenzierten Impulssignals Pc zwischen
den Fällen unterschiedlich, bei denen die Schwingfrequenz
fV kleiner oder größer als die Bezugsfrequenz fR ist.
Das differenzierte Impulssignal Pc gelangt an eine erste
Pegelbewertungs- bzw. Begrenzungsstufe 33A, dessen Bewertungs-
bzw. Begrenzungspegel als positiver Begrenzungspegel
L₁ gewählt ist, sowie an eine zweite Pegelbewertungs-
bzw. Begrenzungsstufe 33B, dessen Bewertungs- bzw. Begrenzungspegel
als negativer Begrenzungspegel L₂ gewählt ist.
Die erste Begrenzungsstufe 33A erzeugt daher ein erstes
in Fig. 5F dargestelltes begrenztes Ausgangssignal Pd1,
und die zweite Begrenzungsstufe 33B erzeugt ein zweites,
in Fig. 5G dargestelltes, begrenztes Ausgangssignal Pd2.
Das erste begrenzte Ausgangssignal Pd1 gelangt an einen
monostabilen Multivibrator 34A und das zweite begrenzte
Ausgangssignal Pd2 gelangt an einen monostabilen Multivibrator
34B, die Impulsausgangssignale Pe1 bzw. Pe2 mit
vorgegebenen Impulsbreiten erzeugen (vgl. die Fig. 5H und
5I), die dann an einen Kombinierer 35 gelangen und dort
addiert werden. Wenn die Bezugspegel der jeweiligen Impulsausgangssignale
Pe1 und Pe2 die Impulspegel EO sind
(vgl. die Fig. 5H und 5I), so erzeugt der Kombinierer 55
ein addiertes Ausgangssignal Pf, das in Fig. 5J dargestellt
ist. Wenn das addierte Ausgangssignal Pf des
Addierers 35 mit einem Tiefpaßfilter 36 geglättet wird,
ergibt sich ein Gleichspannungs-Ausgangssignal (Detektorausgangssignal
VD entsprechend dem Frequenzunterschied
zwischen der Schwingfrequenz fV und der Bezugsfrequenz
fR (vgl. Fig. 5J). Wenn der Detektor 20 gemäß Fig. 4
aufgebaut ist, läßt sich, wie zuvor beschrieben, ein
Ausgangssignal erhalten, das eine in Fig. 3 dargestellte
Kennlinie bzw. Charakteristik aufweist, bei der der
Frequenzunterschied über dem Detektorausgangssignal
bzw. der Detektorausgangsspannung aufgetragen ist.
In einem bestimmten Fall können die in Fig. 4 dargestellten
Multivibratoren 34A und 34B auch weggelassen werden.
In den Fig. 6 und 7 sind praktische Ausführungsformen des
Kombinierers 35 dargestellt.
Bei dem in Fig. 6 dargestellten Ausführungsbeispiel für
den Kombinierer 35 ist der Kombinierer als Stromschaltung ausgebildet.
In diesem Falle sind zwei Einheits-Stromquellen
40 und 41 parallel geschaltet, und eine Ausgangsklemme 35a
ist mit einer von ihnen verbunden. Zwei Impulsausgangssignale
Pe1 und Pe2 gelangen an einen Dekodierer 43 zur
Steuerung der Stromquellen, und die dekodierten Ausgangssignale
des Dekodierers 43 werden an die jeweilige Stromquelle
40 bzw. 41 geführt, um diese in der gewünschten Weise
ein- und auszuschalten.
Damit das Detektorausgangssignal VD bei fR < fV ein Maximum
und bei fR < fV ein Minimum im Fall von Fig. 5 wird,
reicht es beispielsweise aus, die Logikschaltung so auszubilden,
daß dann, wenn fR < fV ist, beide Stromquellen
40 und 41 eingeschaltet sind, und daß dann, wenn fR < fV
ist, beide Stromquellen 40 und 41 ausgeschaltet sind,
und wenn fR = fV ist, nur eine der beiden Stromquellen 40
und 41 eingeschaltet sind.
Bei dem in Fig. 7 dargestellten Ausführungsbeispiel ist
der Addierer 35 als Spannungsschaltung ausgebildet. In
diesem Falle ist eine Bezugsspannungsquelle 50, die
drei Spannungswerte, beispielsweise 4 V, 6 V und 8 V erzeugt,
sowie ein Schalter 51 vorgesehen. Dieser Schalter 51 wird
vom Ausgangssignal einer Steuerstufe 55 in der gewünschten
Weise gesteuert, wobei diese Steuerstufe aus einem Flipflop
56, einem ODER-Glied 57 und einem Dekodierer 58 besteht,
wie dies in Fig. 7 dargestellt ist. Ein Beispiel für den
logischen bzw. binären Vorgang dieser Schaltung ist in
der nachfolgend angegebenen Tabelle 1 wiedergegeben:
Es ist jedoch bei der in Fig. 4 dargestellten Schaltung
bekannt, daß der Flipflop 30 unter einer bestimmten
Voraussetzung fehlerhaft arbeiten bzw. betätigt werden
kann. Das heißt, wenn, wie in Fig. 8A dargestellt ist,
der Phasenunterschied eines Eingangssignals etwas von
360° abweicht, tritt ein Sägezahn-Ausgangssignal Pb mit
umgekehrter Polarität auf. Wenn Instabilitäten bzw. ein
Flackern, sogenannte Jitter- und Störsignale bei einem
Phasenunterschied nahe 0° auftreten, ändert sich das
Sägezahn-Ausgangssignal Pb bei einem kleinen Phasenunterschied
stark, wie dies in Fig. 8B dargestellt ist.
Wenn das Sägezahn-Ausgangssignal Pb mit den zuvor beschriebenen
Störungen bzw. plötzlichen Änderungen verwendet wird,
so arbeitet der VCO5 falsch bzw. fehlerhaft.
Fig. 9 zeigt eine weitere Ausführungsform des Frequenzdifferenz-
Detektors 20, der das zuvor beschriebene Fehlverhalten
vermeidet. Der Detektor 20 gemäß dieser Ausführungsform
weist eine Phasensprungschaltung auf, die
die aufgrund von Störsignalen oder Jittern hervorgerufene
Wiederumkehr des Sägezahnsignals vermeidet, wenn der
Phasenunterschied zwischen den Eingangssignalen SV und
SR 0° oder 360° wird. Der Detektor 20 besitzt weiterhin
einen verbesserten Spannungsvergleicher bzw. -komparator
70, der Unregelmäßigkeiten des differenzierten Signals
Pc kompensiert, die durch den Phasensprung des Sägezahnsignals
erzeugt werden.
Bei dieser Ausführungsform weist die Phasensprungschaltung
einen Phasenschieber 61 für 90° und einen Schalter 62 auf.
Das Bezugssignal SR des Bezugsoszillators 2 gelangt zunächst
zu der einen festliegenden Klemme a des Schalters 32 und
danach zum Phasenschieber 61, von dem aus das dann um 90°
phasenverschobene Bezugssignal SR an eine weitere feste
Klemme b des Schalters 62 gelangt. Ein beweglicher Schalterarm
c des Schalters 62 ist mit dem Setz-Eingang S des Flipflops
30 verbunden. Wie nachfolgend im einzelnen beschrieben
werden wird, wird der Schalter 62 durch das Signal des
Spannungsvergleichers 70 gesteuert.
Der Spannungsvergleicher 70 besteht im wesentlichen aus
einem Vergleicherpaar 68 und 69. Das von der Differenzierschaltung
32 (vgl. Fig. 10B) bereitgestellte differenzierte
Signal Pc gelangt an den positiven Eingang des Vergleichers
68 und an den negativen Eingang des Vergleichers 69.
Der hohe Bezugspegel L₁, der von den Gleichspannungsquellen
EA und EB bereitgestellt wird, gelangt an den negativen
Eingang des Vergleichers 68, und der niedere Bezugspegel
L₂, der von der Gleichspannungsquelle EB bereitgestellt
wird, gelangt an den positiven Eingang des Vergleichers 69.
Die Ausgangssignale Sc1 und Sc2 (vgl. die Fig. 10C) der
Vergleicher 68 und 69 gelangen an den Rücksetz- bzw. an
den Setzeingang R bzw. S des Flipflops 71 und weiterhin
an das ODER-Glied 72, dessen Ausgangssignal SOR dem nachtriggerbaren
monostabilen Multivibrator 73
bereitgestellt wird. Es sei hierbei erwähnt, daß das Ausgangssignal
SF1 des Flipflops 71 angibt, welches der
Signale SV und SR eine größere Frequenz aufweist, und das
Ausgangssignal SM des Multivibrators 73 gibt den Zeitpunkt
an, zu dem die Signale SC1 und SC2 auftreten. Die Signale
SF1 und SFM gelangen zu einer logischen bzw. Binärschaltung
74, in der das in Fig. 5J dargestellte Impulssignal Pf in
Abhängigkeit von den Signalen SF1 und SM einer Signalverformung
unterzogen wird. Darüber hinaus weist der Spannungsvergleicher
70 eine Bezugspegel-Änderungsstufe 80 auf,
die einen mit dem Signal SM angesteuerten T-Flipflop 63
und zwei Trapezsignalgeneratoren 64 und 65 besitzt, die
das Ausgangssignal SF2 bzw. SF3 des Flipflops 3 umformen.
Wie nachfolgend im einzelnen erläutert wird, gelangt das
Ausgangssignal SP1 des Trapezsignalgenerators 34 an den
negativen Eingang des Vergleichers 68 und das Ausgangssignal
SP3 des Trapezsignalgenerators 65 an den positiven
Eingang des Vergleichers 69, um die Bezugspegel L₁ und L₂
zu verändern.
Entsprechend dem in Fig. 9 dargestellten Ausführungsbeispiel
der Erfindung wird die Phase des Bezugsausgangssignals SR
im Phasenschieber 61 um 90° verschoben, der als Phasenverzögerungsschaltung
ausgebildet ist, und eines der Bezugsausgangssignale
SR, das nicht verzögert ist, und das vom
Phasenschieber 61 verzögert wurde, wird vom Schalter 62
ausgewählt. In diesem Falle wird das Impulssignal SF3
(vgl. Fig. 10E), welches durch Anlegen des Ausgangssignals
SM an den T-Flipflop 63 erzeugt wurde, als Schaltimpulssignal
verwendet.
Das das Ausgangssignal SM des Multivibrators 73 (vgl. Fig. 10D)
in Abhängigkeit von einer Änderung des in Fig. 10A dargestellten
Sägezahnsignals Pb erhalten wird, wird also die
Anstiegszeit des Ausgangssignals SM vom Flipflop 63 festgestellt.
Wenn die Phase des Bezugsausgangssignals FR aufgrund
des Impulssignals SF3 um 90° phasenverschoben ist,
wobei dieses Impulssignal die Anstiegszeit des Ausgangssignals
SM feststellt, wird also der Phasenunterschied
ΔR zwischen dem Oszillatorausgangssignal SV und dem Bezugsausgangssignal
SR zwangsläufig 270° oder 90° gemacht.
Auch wenn Jitter- oder Störsignale auftreten, werden daher
die in Fig. 8B dargestellten Änderungen vermieden, und
der VCO5 arbeitet fehlerfrei.
Wenn das Impulssignal SF3 den Wert "1" in dem in Fig. 9
dargestellten Ausführungsbeispiel aufweist, wird der
Schalter 62 in die in der Fig. 9 dargestellte Schalterstellung
umgeschaltet.
Wenn festgestellt wird, daß der Phasenunterschied 0° oder
360° wird, und dann die Phase des Bezugsausgangssignals
SR zwangsläufig um 90° phasenverschoben wird, wird der
Phasenunterschied zwischen dem Oszillatorausgangssignal
SV und dem Bezugsausgangssignal SR 270° oder 90°
je nach dem Phasenzustand des Bezugsausgangssignals SR.
Auf diese Weise wird ein differenziertes Impulssignal SD,
wie es in Fig. 11B dargestellt ist, erhalten. Da in
diesem Falle der positive differenzierte Impuls bei dem
Phasenunterschied von 90° größer als bei dem Phasenunterschied
von 270° ist, kann es in diesem Fall sein, daß
der positive differenzierte Impuls den ersten Bezugs-
bzw. Begrenzungspegel L₁ übersteigt. Wenn der positive
differenzierte Impuls den ersten Bezugs- bzw. Begrenzungspegel
L₁ übersteigt, erhält man das erste Vergleichsausgangssignal
Sc1 (vgl. Fig. 11C). Durch das Ausgangssignal
SI1 des Flipflops 71 (vgl. Fig. 11E) und durch das Ausgangssignal
SM des Multivibrators 73 (vgl. Fig. 11F) ergibt
sich also ein Impulsausgangssignal Pc, das in Fig. 11G
dargestellt ist. Daher kann der VCO5 in entsprechender
Weise wie bei dem zuvor beschriebenen Fall fehlerhaft arbeiten.
Wenn der positive differenzierte Impuls den ersten Bezugs-
bzw. Begrenzungspegel L₁ nicht übersteigt, so ergibt sich
das in Fig. 11H dargestellte Ausgangssignal SF1 des
Flipflops 71. In diesem Falle wird daher von dem in Fig.
11I dargestellten Impulsausgangssignal Pc der normale
Steuer- bzw. Regelvorgang ausgeführt.
Aus diesem Grunde wird mit dem in Fig. 9 dargestellten Ausführungsbeispiel
eine Verbesserung vorgenommen, um den
aufgrund der Phasenverschiebung von 90° verursachten Fehler
zu vermeiden. Bei diesem Ausführungsbeispiel gelangt ein
positiv invertiertes Ausgangssignal SF2 (vgl. Fig. 12G)
vom Flipflop 63 zum ersten Trapezsignalgenerator 34,
der ein Trapezausgangssignal SP2 erzeugt, dessen schräge
Flanke nur der Anstiegsflanke des Ausgangssignals SF2
entspricht, wie dies in Fig. 12H dargestellt ist. Dieses
Ausgangssignal SP2 gelangt an die Differenzierstufe 66
und wird dort differenziert, so daß sich ein differenziertes
Impulssignal Pd2 ergibt (vgl. Fig. 12I). Dieses
differenzierte Impulssignal PD2 wird mit dem ersten Detektor-
bzw. Bezugs- oder Begrenzungspegel L₁ überlagert und
dann dem Spannungsvergleicher 68 zugeleitet. Im differenzierten
Impulssignal Pd2 ist der der Anstiegsflanke des
Trapezausgangssignals SP2 entsprechende Teil ein scharfer
positiver Impuls und die anderen sich ändernden Impuls-
bzw. Signalteile sind nur kleine negative Impulse. Diese
Schaltung wirkt also als eine Differenzierschaltung, die
die negativen Impulse unterdrückt.
Wie bereits zuvor beschrieben wurde, wird das differenzierte
Impulssignal Pd2, das den Spitzenwert la aufweist,
mit dem ersten Detektor- bzw. Bezugs- oder Abschneidpegel
L₁ überlagert, und der Bezugspegelbereich
in der Nähe des positiven differenzierten Impulssignals
SD, das dem ersten Spannungsvergleicher 68 zugeleitet
wird, und einen relativ hohen Spitzenwert la aufweist,
wird mit dem erwähnten differenzierten Impulssignal
Pd2 angehoben (vgl. Fig. 12M), so daß das erste Vergleichsausgangssignal
SC1 nicht erzeugt wird. Infolgedessen
erhält das Ausgangssignal SF1 des Flipflops 71
die in Fig. 11H dargestellte Form, um eine Fehlfunktion
des VCO5 zu vermeiden.
Das invertierte Ausgangssignal SF3 des Flipflops 63 gelangt
an den zweiten Trapezsignalgenerator 65, der dann ein
Trapezausgangssignal SP3 erzeugt, in dem eine Anstiegsflanke
des Ausgangssignals SF3 eine schräge Flanke auftritt,
wie in Fig. 12K dargestellt ist. Dieses Trapezausgangssignal
SP3 gelangt dann an eine Differenzierschaltung
67, die ein differenziertes Impulssignal Pd3 erzeugt, in
dem ein positiver Impuls unterdrückt wird (vgl. Fig. 12L).
Das differenzierte Impulssignal Pd3 wird mit dem zweiten
Bezugs- bzw. Detektor- oder Begrenzungspegel L₂ überlagert
und dann dem zweiten Spannungsvergleicher 69 zugeleitet.
Dementsprechend erhält der Bezugs- bzw. Begrenzungspegel
nach dem Addiervorgang die in Fig. 12M dargestellte
Form. Wenn das differenzierte Impulssignal Pd3 in diesem
Falle überlagert wird, ist der Bezugs- bzw. Begrenzungspegel
in der Nähe eines Teils der negativen differenzierten
Impulse verändert, jedoch führt dies bei der Detektion
des differenzierten Impulssignals SD zu keinen Problemen.
Wenn fR < fV ist, ergeben sich die in Fig. 13 dargestellten
Ausgangssignale. In diesem Falle kann die Erzeugung
zweiter Vergleichsausgangssignale SC2, die eine Fehlfunktion
verursachen würden, durch das differenzierte
Impulssignal Pd3, das dem zweiten Bezugs- bzw. Begrenzungspegel
L₂ überlagert ist, unterdrückt werden.
Fig. 14 zeigt eine weitere Ausführungsform der in Fig. 4
dargestellten frequenzvariablen Oszillatorschaltung 10.
Bei der in Fig. 14 dargestellten Schaltungsanordnung
wird das vom VCO erzeugte Oszillatorsignal direkt mit dem
Eingangssignal SB verglichen. Diese Art der Oszillatorschaltung
wird vorzugsweise in der automatischen Phasenregelschaltung
eines Videobandaufzeichnungsgeräts verwendet.
In diesem Falle gelangt das Farbsynchron- bzw. Burstsignal,
das von der Farbart- bzw. Chrominanzkomponente getrennt ist,
als Eingangssignal SB an den Phasenvergleicher 3.
Claims (16)
1. Schaltung zum Erzeugen eines frequenzgeregelten Signals,
dessen Frequenz synchron zur Frequenz eines Eingangssignals
mittels einer automatischen Phasenregelschaltung regelbar ist,
- - welche einen das frequenzsynchrone Signal abgebenden frequenzvariablen Oszillator und einen Phasenkomparator (3) enthält, der in Abhängigkeit von Phasenverschiebungen des Eingangssignals eine dem frequenzvariablen Oszillator zur Steuerung dienende Regelspannung liefert,
- - und welche weiterhin einen Frequenzdifferenzdetektor (20) enthält, dessen einem Eingang das frequenzvariable Signal zugeführt wird und dessen Ausgangssignal über einen Tiefpaß (22) zusammen mit dem ebenfalls tiefpaßgefilterten Ausgangssignal des Phasenkomparators (3) einer Addierschaltung (24) zugeführt wird, die das den frequenzvariablen Oszillator (VCO) direkt beaufschlagende Regelsignal liefert,
gekennzeichnet durch
- - ein von einem Bezugsoszillator (2) geliefertes Bezugssignal (SR), das dem Phasenkomparator (3) und dem anderen Eingang des Frequenzdifferenzdetektors zugeführt wird,
- - eine Vergleichsschaltung (21), welche das Ausgangssignal des Phasenkomparators (3) und das Ausgangssignal (VD) der Frequenzdifferenzschaltung (20) vergleicht und ein der Frequenzdifferenz dieser Signale entsprechendes Ausgangssignal (VY) liefert, und durch
- - ein an die Vergleichsschaltung (21) angeschlossenes Tiefpaßfilter (22), das Störspannungskomponenten im Ausgangssignal der Vergleicherschaltung (21) unwirksam macht.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet,
daß der Frequenzdifferenzdetektor
(20) folgende Schaltungsteile aufweist:
- - eine Differenzsignalerzeugerstufe (30, 31), die ein Differenzsignal (Pb) mit einer Frequenz entsprechend der Frequenzdifferenz erzeugt,
- - eine Differenzierschaltung (32), die aus dem Differenzsignal (Pb) ein differenziertes Ausgangssignal (Pc) bildet,
- - ein Pegelkomparator (33A, 33B; 70), der das differenzierte Ausgangssignal (Pc) gegen einen ersten und einen zweiten Bezugspegel (L₁ bzw. L₂) vergleicht, ein erstes Ausgangssignal (Pe1; Sc1) erzeugt, wenn das differenzierte Ausgangssignal (Pc) größer als der erste Bezugspegel (L₁) ist, und ein zweites Ausgangssignal (Pe2, Sc2) erzeugt, wenn das differenzierte Ausgangssignal (Pc) kleiner als der zweite Bezugspegel (L₂) ist, und
- - eine Schaltung (35; 74), die das erste und zweite Ausgangssignal (Pe1, Sc1) und das zweite Ausgangssignal (Pe2, Sc2) kombiniert und ein der Frequenzdifferenz proportionales Gleichspannungsausgangssignal (Pf) erzeugt (Fig. 4 und 9).
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet,
daß die Differenzsignalerzeugerstufe
(30, 31) einen Flipflop (30) mit einem mit dem frequenzgeregelten
Signal (SO) beaufschlagten Setz-Eingang und
mit einem mit dem Bezugssignal (SR) beaufschlagten Rücksetzeingang,
sowie ein Tiefpaßfilter (31) aufweist,
das das Ausgangssignal (Pa) des Flipflops (30) einer
Signalumformung unterzieht und das zu differenzierende
Signal (Pb) erzeugt (Fig. 4 und 9).
4. Schaltung nach einem der Ansprüche 2 oder 3, dadurch
gekennzeichnet, daß die Differenzsignalerzeugerstufe
(30, 31) eine Phasenschieberschaltung aufweist,
die die Phase des Bezugssignals (SR) um einen vorgebbaren
Betrag verschiebt, wenn die Phasendifferenz
zwischen dem frequenzgeregelten Oszillator (5 bzw. SO)
und dem Bezugssignal (SR) 0° oder 360° wird (Fig. 9).
5. Schaltung nach Anspruch 4, dadurch
gekennzeichnet, daß die Phasenschieberschaltung
(61, 62) einen Phasenschieber (61) zur Phasenverschiebung
des Bezugssignals (SR) um 90° und einen Umschaltkreis
(32) zum Umschalten der Ausgangssignale des
Bezugsoszillators (2) und des Phasenschiebers (61) aufweist,
wobei der Setzeingang des Flipflops (30) mit dem
Ausgangssignal des Umschaltkreises (62) beaufschlagt ist
(Fig. 9).
6. Schaltung nach einem der Ansprüche 2 bis 5, dadurch
gekennzeichnet, daß der Pegelkomparator
(33A, 33B) eine erste Pegelbewertungsschaltung (33A),
deren Bewertungspegel auf den ersten Bezugspegel (L₁)
eingestellt ist, sowie eine zweite Pegelbewertungsschaltung
(33B) aufweist, deren Bewertungspegel auf den
zweiten Bezugspegel (L₂) eingestellt ist (Fig. 4).
7. Schaltung nach einem der Ansprüche 2 bis 5, dadurch
gekennzeichnet, daß der Pegelkomparator
(70) einen ersten, ein erstes Ausgangssignal (SC1) erzeugenden
Differenzverstärker (68) und einen zweiten,
ein zweites Ausgangssignal (SC2) erzeugenden Differenzverstärker
(69) aufweist, und daß das differenzierte
Ausgangssignal (PC) an einen positiven Eingang des ersten
Differenzverstärkers (68) und an einen negativen Eingang
des zweiten Differenzverstärkers (69), der erste Bezugspegel
(1) an den negativen Eingang des ersten Differenzverstärkers
(68) und der zweite Bezugspegel (L₂) an den
positiven Eingang des zweiten Differenzverstärkers (69)
gelegt ist (Fig. 9).
8. Schaltung nach einem der Ansprüche 2 bis 7, dadurch
gekennzeichnet, daß die
Kombinierschaltung (35) einen mit dem ersten und zweiten
Ausgangssignal (Pe1, Pe2) beaufschlagten Dekoder (55)
und einen vom Dekoder (55) gesteuerten Spannungsgenerator
(50) aufweist, der in Abhängigkeit vom Auftreten des
ersten bzw. des zweiten Ausgangssignals (Pe1, Pe2)
eine Gleichspannung mit drei unterschiedlichen Pegeln
erzeugt (Fig. 7).
9. Schaltung nach Anspruch 7, dadurch
gekennzeichnet, daß der Spannungsgenerator
(50) zwei Konstantstromquellen (40, 41) aufweist,
die vom Dekoder (43) so steuerbar sind, daß
- - beide Konstantstromquellen (40, 41) leiten, wenn der Dekoder (43) mit dem ersten Ausgangssignal (Pe1) beaufschlagt ist,
- - nur eine der Konstantstromquellen (40 oder 41) leitend ist, wenn der Codierer (43) von keinem der Ausgangssignale (Pe1, Pe2) beaufschlagt ist, und
- - keine der Konstantstromquellen (40, 41) auf Stromdurchlaß geschaltet ist, wenn der Dekoder (43) nur mit dem zweiten Ausgangssignal (Pe2) beaufschlagt ist (Fig. 6).
10. Schaltung nach Anspruch 8, dadurch
gekennzeichnet, daß der Spannungsgenerator
(50) Spannungsquellen, die eine Spannung mit drei
Bewertungsstufen erzeugt, sowie einen von den drei
Spannungsstufen beaufschlagten Schalter (31) aufweist,
wobei
- - die hohe Spannung bei Auftreten des ersten Ausgangssignals (Pe1) am Dekoder (55) erzeugt wird,
- - die mittlere Spannung erzeugt wird, wenn weder das erste noch das zweite Ausgangssignal (Pe1, Pe2) am Dekoder (55) anliegt, und
- - die niedere Spannung erzeugt wird, wenn das zweite Ausgangssignal (Pe1) am Dekoder (55) anliegt Fig. 7).
11. Schaltung nach Anspruch 2, dadurch
gekennzeichnet, daß die
Kombinierschaltung (74) eine mit dem ersten und zweiten
Ausgangssignal (Fc1, Fc2) beaufschlagte Schaltungsstufe
(71), die ein auf das Auftreten des ersten oder
zweiten Ausgangssignals (Fc1, Fc2) hinweisendes erstes
Hinweissignal (SF1) erzeugt, sowie eine mit dem ersten
und zweiten Ausgangssignal (SC₁, SC₂) beaufschlagte
Schaltungsstufe (72) aufweist, die ein auf das Auftreten
des ersten und zweiten Ausgangssignals (SC₁, SC₂) hinweisendes,
zweites Hinweissignal (SM) erzeugt (Fig. 9).
12. Schaltung nach Anspruch 11, dadurch
gekennzeichnet, daß die das erste Hinweissignal
(SF1) erzeugende Schaltungsstufe (71) aus
einem zweiten Flipflop besteht, dessen Setz-Eingang
mit dem zweiten Ausgangssignal (Sc2), und dessen Rücksetzeingang
mit dem ersten Ausgangssignal (Sc1) beaufschlagt
ist (Fig. 9).
13. Schaltung nach Anspruch 11, dadurch
gekennzeichnet, daß die das zweite Hinweissignal
(SM) erzeugende Schaltungsstufe (72) aus
einem ODER-Glied (72) besteht, das mit dem ersten und
zweiten Ausgangssignal (SC1, SC2) beaufschlagt ist
(Fig. 9).
14. Schaltung nach Anspruch 2, dadurch
gekennzeichnet, daß der Pegelkomparator
(70) eine Pegeländerungsschaltung (80) aufweist,
die den ersten und zweiten Bezugspegel (L₁, L₂) so ändert,
daß der erste Bezugspegel (L₁) über einem vorgegebenen
Intervall liegt, wenn das differenzierte Ausgangssignal
(Pc) kleiner als der zweite Bezugspegel (L₂) ist, und
der zweite Bezugspegel (L₂) kleiner als ein vorgebbares
Intervall ist, wenn das differenzierte Ausgangssignal
(Pc) höher als der erste Bezugspegel (L₁) ist (Fig. 9).
15. Schaltung nach Anspruch 14, dadurch
gekennzeichnet, daß die Pegeländerungsschaltung
(80) folgende Schaltungsteile aufweist:
- - einen dritten Flipflop (63), der vom ersten und zweiten Ausgangssignal angesteuert wird und ein in Gegenphase auftretendes Paar von Rechtecksignalen (SF2, SF3) erzeugt,
- - ein Paar Trapezsignal-Generatoren (64, 65), denen das jeweilige Rechtecksignal (SF2, SF3) des Rechtecksignalpaars zugeleitet werden,
- - ein Paar Differenzierschaltungen (66, 67), die das jeweilige von dem Trapezsignalgeneratorpaar erzeugte Trapezsignal differenzieren, und
- - ein Addierer, der das jeweilige differenzierte Ausgangssignal des differenzierten Ausgangssignalpaars (SP2, SP3) mit dem ersten bzw. zweiten Bezugspegel (L₁, L₂) addiert.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15466179A JPS5676636A (en) | 1979-11-29 | 1979-11-29 | Variable oscillation circuit |
JP8942680A JPS5714267A (en) | 1980-06-30 | 1980-06-30 | Detector for frequency difference |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3044921A1 DE3044921A1 (de) | 1981-06-11 |
DE3044921C2 true DE3044921C2 (de) | 1991-01-31 |
Family
ID=26430847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803044921 Granted DE3044921A1 (de) | 1979-11-29 | 1980-11-28 | Schaltung zur erzeugung eines frequenzgeregelten signals |
Country Status (7)
Country | Link |
---|---|
US (1) | US4388596A (de) |
AT (1) | AT392861B (de) |
CA (1) | CA1157537A (de) |
DE (1) | DE3044921A1 (de) |
FR (1) | FR2471087A1 (de) |
GB (1) | GB2065395B (de) |
NL (1) | NL8006540A (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5825746A (ja) * | 1981-08-10 | 1983-02-16 | Fujitsu Ltd | 搬送波再生回路 |
JPS5869125A (ja) * | 1981-10-20 | 1983-04-25 | Fuji Electric Co Ltd | 水晶発振器を用いた可変周波数発振器 |
GB2117198A (en) * | 1982-03-19 | 1983-10-05 | Philips Electronic Associated | Frequency synthesiser |
US4590602A (en) * | 1983-08-18 | 1986-05-20 | General Signal | Wide range clock recovery circuit |
JPS6067556U (ja) * | 1983-10-14 | 1985-05-14 | ヤマハ株式会社 | クロツク再生回路 |
US4590440A (en) * | 1984-07-06 | 1986-05-20 | American Microsystems, Inc. | Phase locked loop with high and/or low frequency limit detectors for preventing false lock on harmonics |
DE3514155A1 (de) * | 1985-04-19 | 1986-10-23 | Dr. Johannes Heidenhain Gmbh, 8225 Traunreut | Verfahren und einrichtung zur regelung des tastverhaeltnisses wenigstens eines elektrischen signals |
AU6403586A (en) * | 1985-08-08 | 1987-03-05 | Metrocast | Scanning receiver for nationwide radio paging system |
JPS6372204A (ja) * | 1986-09-12 | 1988-04-01 | Matsushita Electric Ind Co Ltd | 電圧制御発振器の変調感度補正回路 |
DE3722328A1 (de) * | 1987-07-07 | 1989-01-19 | Broadcast Television Syst | Schaltungsanordnung zur gewinnung eines taktsignals |
DE3820477A1 (de) * | 1988-06-16 | 1989-12-21 | Thomson Brandt Gmbh | Phasenregelkreis |
US5157355A (en) * | 1988-09-13 | 1992-10-20 | Canon Kabushiki Kaisha | Phase-locked loop device having stability over wide frequency range |
AU619708B1 (en) * | 1990-06-22 | 1992-01-30 | Fujitsu Limited | Toner |
US5247700A (en) * | 1990-11-16 | 1993-09-21 | Universal Cellular, Inc. | Cellular telephone with pager |
DE4409014A1 (de) * | 1994-03-16 | 1995-09-21 | Siemens Ag | Phasenregelschleife mit zusätzlichem Frequenzdiskriminator |
US5559473A (en) * | 1994-06-23 | 1996-09-24 | At&T Global Information Solutions Company | Multi-range voltage controlled oscillator |
US5477198A (en) * | 1994-06-23 | 1995-12-19 | At&T Global Information Solutions Company | Extendible-range voltage controlled oscillator |
AUPM972594A0 (en) * | 1994-11-28 | 1994-12-22 | Curtin University Of Technology | Steered frequency phase locked loop |
EP0768756B1 (de) * | 1995-10-13 | 2002-01-16 | Pioneer Electronic Corporation | Empfänger und Abstimmschaltung mit einem Frequenzsynthetisierer dafür |
US5748050A (en) | 1996-03-29 | 1998-05-05 | Symbios Logic Inc. | Linearization method and apparatus for voltage controlled oscillator |
US6172571B1 (en) | 1998-07-28 | 2001-01-09 | Cypress Semiconductor Corp. | Method for reducing static phase offset in a PLL |
US7777541B1 (en) | 2006-02-01 | 2010-08-17 | Cypress Semiconductor Corporation | Charge pump circuit and method for phase locked loop |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3703686A (en) * | 1971-09-17 | 1972-11-21 | Hekimian Laboratories Inc | Phase lock loop and frequency discriminator employed therein |
US4069462A (en) * | 1976-12-13 | 1978-01-17 | Data General Corporation | Phase-locked loops |
US4191976A (en) * | 1978-09-26 | 1980-03-04 | Data General Corporation | Circuit indicating phase relationship |
-
1980
- 1980-11-27 GB GB8038131A patent/GB2065395B/en not_active Expired
- 1980-11-28 DE DE19803044921 patent/DE3044921A1/de active Granted
- 1980-11-28 FR FR8025373A patent/FR2471087A1/fr active Granted
- 1980-11-28 US US06/211,112 patent/US4388596A/en not_active Expired - Lifetime
- 1980-12-01 NL NL8006540A patent/NL8006540A/nl not_active Application Discontinuation
- 1980-12-01 CA CA000365872A patent/CA1157537A/en not_active Expired
- 1980-12-01 AT AT5855/80A patent/AT392861B/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
NL8006540A (nl) | 1981-07-01 |
FR2471087A1 (fr) | 1981-06-12 |
AT392861B (de) | 1991-06-25 |
US4388596A (en) | 1983-06-14 |
DE3044921A1 (de) | 1981-06-11 |
FR2471087B1 (de) | 1984-01-13 |
GB2065395A (en) | 1981-06-24 |
CA1157537A (en) | 1983-11-22 |
GB2065395B (en) | 1983-07-06 |
ATA585580A (de) | 1990-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3044921C2 (de) | ||
DE2720432C3 (de) | Synchronisiersignalgenerator | |
DE2636481B2 (de) | Synchronisierschaltung | |
DE2746578A1 (de) | Digitalgesteuerter schaltregler | |
DE2720747B2 (de) | Taktimpuls-Regenerator | |
DE3333019A1 (de) | Synchronisierschaltung | |
DE2609555A1 (de) | Einrichtung zum wahrnehmen und kompensieren von fehlern in einem signalumsetzungssystem | |
DE2108802C3 (de) | Dropoutkompensator für Farbfernsehsignal | |
DE2624787A1 (de) | Vorrichtung zum frequenzvergleich | |
DE3644291C2 (de) | Videosichtgerät | |
DE1808439B2 (de) | Verfahren zum Aufzeichnen eines zusammengesetzten Farbfernsehsignals und/ oder Verfahren zur Wiedergabe sowie Vorrichtung zur Aufzeichnung und Vorrichtung zur Wiedergabe | |
EP0006988B1 (de) | Anordnung zur Taktsignalrückgewinnung bei der digitalen Signalübertragung | |
DE2540437A1 (de) | Winkelmodulationsanordnung | |
DE3644018C2 (de) | Synchronisierschaltung für Videozwecke | |
DE4013694A1 (de) | Phasenregelschaltung | |
DE1240919B (de) | Schaltungsanordnung zur Synchronisierung eines zeilenfrequenten Umschalters in einem Farbfernsehempfaenger | |
DE2448533A1 (de) | Schaltungsanordnung fuer einen phasendiskriminator mit unbegrenztem fangbereich | |
DE3631801C2 (de) | Automatische Phasenregelschaltung insbesondere für ein Videomagnetbandgerät | |
DE3202210C2 (de) | Vorrichtung zur Verarbeitung eines PAL-Farbvideosignals | |
DE2720896C2 (de) | Schaltung zum Regeln der Ausgangsfrequenz eines Wobbeloszillators | |
DE3107582C2 (de) | Farbsignal-Verarbeitungsschaltung | |
DE2816077C2 (de) | Frequenzgenerator | |
DE2950468A1 (de) | Phasennachfuehrschleife | |
DE1949784A1 (de) | Frequenzmodulationsschaltung | |
DE3017908A1 (de) | Phasendetektor mit verbesserter verstaerkung fuer horizontalfrequente fernsehsignale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN |