JPS5869125A - 水晶発振器を用いた可変周波数発振器 - Google Patents
水晶発振器を用いた可変周波数発振器Info
- Publication number
- JPS5869125A JPS5869125A JP56167618A JP16761881A JPS5869125A JP S5869125 A JPS5869125 A JP S5869125A JP 56167618 A JP56167618 A JP 56167618A JP 16761881 A JP16761881 A JP 16761881A JP S5869125 A JPS5869125 A JP S5869125A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- signal
- voltage
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は水晶発振器を用いた高精度、高安定な可変周
波数発振器に関するものである。
波数発振器に関するものである。
インバータを商用電源と同期運転する場合まだは複数台
のインバータを並列運転する場合、お互いの出力周波数
および出力電圧位相を合わせるため、位相差を検出して
その位相差が零となるようにインバータの出力周波数を
数パーセント程度制御する必要がある。このため、この
種インバータに使用する発振器は周波数可変機能を備え
ている必要がある。まだ、商用電源が停電した場合など
は単独運転となるため、この発振器の周波数精度により
装置の出力周波数精度が決定される。
のインバータを並列運転する場合、お互いの出力周波数
および出力電圧位相を合わせるため、位相差を検出して
その位相差が零となるようにインバータの出力周波数を
数パーセント程度制御する必要がある。このため、この
種インバータに使用する発振器は周波数可変機能を備え
ている必要がある。まだ、商用電源が停電した場合など
は単独運転となるため、この発振器の周波数精度により
装置の出力周波数精度が決定される。
一般に、定電圧定周波数インバータの場合、出力周波数
精度に対する要求は厳しく、温度変化、経年変化などを
含めた変動は０．１％以下に抑える必要がある。このた
め発振器は周波数制御量が零または一定値の場合その周
波数精度がこの値を決定するものでなくてはならない。
精度に対する要求は厳しく、温度変化、経年変化などを
含めた変動は０．１％以下に抑える必要がある。このた
め発振器は周波数制御量が零または一定値の場合その周
波数精度がこの値を決定するものでなくてはならない。
まだ、定電圧定周波数インバータは無停電電源システム
内に使用されることが多く、高い信頼性および安定性が
要求され、部品点数が少なく、かつ調整要素の少ないこ
とが条件となる。
内に使用されることが多く、高い信頼性および安定性が
要求され、部品点数が少なく、かつ調整要素の少ないこ
とが条件となる。
従来、この種の水晶発振器を用いた安定度の高い可変周
波数発振器として第１図に示す回路構成のものが知られ
ている。この第１図の回路において、水晶発振器ｌの周
波数Ｆｃｏの出力は周波数−電圧変換器２によシミ圧Ｖ
ｃｏに変換された後加算器８に入力され、この加算器８
には制御電圧Ｖｃも入力され、入力量Ｖｃｏ と制御電
圧Ｖｃの和が出力周波数を決定するだめの設定量となる
。一方加算器３の出力はＰ工調節器４を介して電圧−周
波数変換器５に接続され、周波数Ｎ Ｘ Ｆｏのパルス
信号に変換される。この信号は、分周器７によりｌ／Ｎ
の周波数に変換されて周波数ＦＯの出力信号となる一方
、周波数−電圧変換器６により電圧ＶＮ Ｘ ＦＯに変
換されて加算器８に帰還される。このような構成におい
て、加算器８の出力はＶｃ 十ＶＣＯとＶＮ ｘ Ｆ、
の差となる。これをＰＩ調節器により零となるように制
御すれば、電圧−周波数変換器５の出力周波数Ｎ ｘ
Ｆ’ｏは、周波数−電圧変換器５と６の利得および直線
性が同じであれば、Ｆｃｏ＋（制御電圧■ｃで決まる周
波数ＦＣ）となる。
波数発振器として第１図に示す回路構成のものが知られ
ている。この第１図の回路において、水晶発振器ｌの周
波数Ｆｃｏの出力は周波数−電圧変換器２によシミ圧Ｖ
ｃｏに変換された後加算器８に入力され、この加算器８
には制御電圧Ｖｃも入力され、入力量Ｖｃｏ と制御電
圧Ｖｃの和が出力周波数を決定するだめの設定量となる
。一方加算器３の出力はＰ工調節器４を介して電圧−周
波数変換器５に接続され、周波数Ｎ Ｘ Ｆｏのパルス
信号に変換される。この信号は、分周器７によりｌ／Ｎ
の周波数に変換されて周波数ＦＯの出力信号となる一方
、周波数−電圧変換器６により電圧ＶＮ Ｘ ＦＯに変
換されて加算器８に帰還される。このような構成におい
て、加算器８の出力はＶｃ 十ＶＣＯとＶＮ ｘ Ｆ、
の差となる。これをＰＩ調節器により零となるように制
御すれば、電圧−周波数変換器５の出力周波数Ｎ ｘ
Ｆ’ｏは、周波数−電圧変換器５と６の利得および直線
性が同じであれば、Ｆｃｏ＋（制御電圧■ｃで決まる周
波数ＦＣ）となる。
この方式の場合、出力周波数Ｆｏの精度は周波数−電圧
変換器２と６の精度で決定される。このため周波数−電
圧変換器２および６は利得および直線性が同じでかつ高
精度、高安定にする必要がある。しかしながら、一般に
、周波数−電圧変換器は哲抗、コンデンサ、ダイ、オー
ド、差動増幅器などを用いて構成するため、これらの特
性を満足するものとするには、回路構成が非常に複雑と
なることは勿論、多数の調整部を必要とし、信頼性、安
定性の問題の他、装置の大きさ、費用の点でも大きな障
害となる。
変換器２と６の精度で決定される。このため周波数−電
圧変換器２および６は利得および直線性が同じでかつ高
精度、高安定にする必要がある。しかしながら、一般に
、周波数−電圧変換器は哲抗、コンデンサ、ダイ、オー
ド、差動増幅器などを用いて構成するため、これらの特
性を満足するものとするには、回路構成が非常に複雑と
なることは勿論、多数の調整部を必要とし、信頼性、安
定性の問題の他、装置の大きさ、費用の点でも大きな障
害となる。
まだ、電圧−周波数変換器５の出力周波数Ｎ×Ｆｏは、
分周器により低い周波数に分周して使用されるだめ、デ
ィジタル制御を行なう場合等は数メガヘルツにも及ぶ高
い周波数のものが必要となり、非常に高価なものとなる
。
分周器により低い周波数に分周して使用されるだめ、デ
ィジタル制御を行なう場合等は数メガヘルツにも及ぶ高
い周波数のものが必要となり、非常に高価なものとなる
。
この発明の目的は、上述の欠点を除去して、高精度、高
安定で信頼度の高い可変周波数発振器を小型、低費用で
提供することにある。
安定で信頼度の高い可変周波数発振器を小型、低費用で
提供することにある。
この発明では、制御電圧を入力される電圧−周波数変換
器の出力周波数Ｆｖを水晶発振器の出力周波数Ｆ’ｃｏ
に比べて充分に低く選んでおき、水晶発振器の出力パル
スを交互のものに分割することにより周波数ＦｃＯ４の
２つのパルス列を得、電圧−周波数変換器の出力パルス
に応答して２つのパルス列のうちの一方のパルス列から
単位時間あたりＦｖ個のパルスを取り出し、この取り出
されたパルスを他方のパルス列に合成することにより単
位時間あたり（ＦｃＯ／２＋ Ｆｖ ）個のパルスを発
生し、これを分周することにより出力信号を得るように
している。出力信号の周波数を変えることはＦｖを変え
ることにより単位時間あたり合成される回数を変えるこ
とによって行なわれる。合成されるパルスは、上記した
ようにして水晶発振器の出力パルスを分割した２つのパ
ルス列のうちの一方から取り出されるものであるから、
他方のパルス列のパルスと重なり合うことはない。
器の出力周波数Ｆｖを水晶発振器の出力周波数Ｆ’ｃｏ
に比べて充分に低く選んでおき、水晶発振器の出力パル
スを交互のものに分割することにより周波数ＦｃＯ４の
２つのパルス列を得、電圧−周波数変換器の出力パルス
に応答して２つのパルス列のうちの一方のパルス列から
単位時間あたりＦｖ個のパルスを取り出し、この取り出
されたパルスを他方のパルス列に合成することにより単
位時間あたり（ＦｃＯ／２＋ Ｆｖ ）個のパルスを発
生し、これを分周することにより出力信号を得るように
している。出力信号の周波数を変えることはＦｖを変え
ることにより単位時間あたり合成される回数を変えるこ
とによって行なわれる。合成されるパルスは、上記した
ようにして水晶発振器の出力パルスを分割した２つのパ
ルス列のうちの一方から取り出されるものであるから、
他方のパルス列のパルスと重なり合うことはない。
以下実施例についてこの発明を説明する。
第２図はこの発明の実施例を示す。
第２図において、水晶発振器１１の出力は論理回路１８
および１４に入力され、また、制御電圧Ｖｃを入力され
る電圧−周波数変換器１２の出力は論理回路１４に入力
される。論理回路１３の一方の出力と論理回路１４の出
力はＡＮＤゲート１５に、ＡＮＤゲート１５の出力と論
理回路１８の他方の出力はＯＲゲート１６に入力され、
Ｏ，Ｒゲー）１６の出力Ｇは分周器１７を介して出力さ
れる。
および１４に入力され、また、制御電圧Ｖｃを入力され
る電圧−周波数変換器１２の出力は論理回路１４に入力
される。論理回路１３の一方の出力と論理回路１４の出
力はＡＮＤゲート１５に、ＡＮＤゲート１５の出力と論
理回路１８の他方の出力はＯＲゲート１６に入力され、
Ｏ，Ｒゲー）１６の出力Ｇは分周器１７を介して出力さ
れる。
論理回路１８は、Ｊ−にフリップフロップ８１、ＮＡＮ
Ｄゲート８２および３８で構成されており、水晶発振器
１１の出力を周波数ＦＣＯ／２の２つのパルス列に振り
分ける機能をもつ。また、論理回路１４は、Ｊ−にフリ
ップフロップ４１および４２とＡＮＤゲート４８で構成
されており、電圧−周波数変換器１２の出力と水晶発振
器１の出力とに応じて合成指令パルスを生ぜしめる機能
をもつ。
Ｄゲート８２および３８で構成されており、水晶発振器
１１の出力を周波数ＦＣＯ／２の２つのパルス列に振り
分ける機能をもつ。また、論理回路１４は、Ｊ−にフリ
ップフロップ４１および４２とＡＮＤゲート４８で構成
されており、電圧−周波数変換器１２の出力と水晶発振
器１の出力とに応じて合成指令パルスを生ぜしめる機能
をもつ。
論理回路１３を水晶発振器出力パルスを交互のものに分
割して２つのパルス列を生せしめる第１の回路装置と称
することにすれば、論理回路１４とＡＮＤゲート１５は
変換器１２の出力に応答して一方のパルス列から単位時
間あたｐＦｖ個のパルスを取り出す第２の回路装置と称
することができる。
割して２つのパルス列を生せしめる第１の回路装置と称
することにすれば、論理回路１４とＡＮＤゲート１５は
変換器１２の出力に応答して一方のパルス列から単位時
間あたｐＦｖ個のパルスを取り出す第２の回路装置と称
することができる。
このような構成において、水晶発振器１１の出力周波数
をＦｃｏｚ電圧−周波数変換器１２の中心周波数（制御
電圧■ｃを士△ＶＣだけ変化させ出力周波数Ｆｏを必要
とされる可変周波数士△Ｆｏだけ変化させるとした場合
、制御電圧Ｖｃで決まる周波数）をＦｖとし、ＦｖをＦ
ｃｏに比べて充分小さく選ぶと、第２図中（Ａ） −（
Ｇ）で示した線路上に現われるパルス波形はそれぞれ第
３図（４）−（Ｇ）のようになる。水晶発振器１１の出
力パルスＡは論理回路１８において２つのパルス列Ｂお
よびＣに振り分けられ、一方のパルス列ＢはＡＮＤゲー
ト１５に、他方のパルス列ＣはＯＲゲート１６に入力さ
れる。
をＦｃｏｚ電圧−周波数変換器１２の中心周波数（制御
電圧■ｃを士△ＶＣだけ変化させ出力周波数Ｆｏを必要
とされる可変周波数士△Ｆｏだけ変化させるとした場合
、制御電圧Ｖｃで決まる周波数）をＦｖとし、ＦｖをＦ
ｃｏに比べて充分小さく選ぶと、第２図中（Ａ） −（
Ｇ）で示した線路上に現われるパルス波形はそれぞれ第
３図（４）−（Ｇ）のようになる。水晶発振器１１の出
力パルスＡは論理回路１８において２つのパルス列Ｂお
よびＣに振り分けられ、一方のパルス列ＢはＡＮＤゲー
ト１５に、他方のパルス列ＣはＯＲゲート１６に入力さ
れる。
一方、電圧−周波数変換器１２の出力信号りはＪ−にフ
リップフロップ４１により信号Ａの立上り時点に同期し
た信号の反転信号４Ａに整形され、さらにＪ−にフリッ
プフロップ４２によ多信号４Ａの立上シ時点を信号Ａの
１サイクル分だけ遅延させ、この信号の反転信号４Ｂを
つくり、ＡＮＤゲート４３を通して信号Ｅとなる。ここ
で得られた信号ＢとＥはＡＮＤゲート１５に入力され、
出力として信号Ｆが得られる。さらに、この信号Ｆと信
号ＣはＯＲゲート１６に入力され、結果として、信号Ｇ
が得られる。この信号Ｇは分周器１７によりｌ／Ｎに分
周され最終出力信号となる。
リップフロップ４１により信号Ａの立上り時点に同期し
た信号の反転信号４Ａに整形され、さらにＪ−にフリッ
プフロップ４２によ多信号４Ａの立上シ時点を信号Ａの
１サイクル分だけ遅延させ、この信号の反転信号４Ｂを
つくり、ＡＮＤゲート４３を通して信号Ｅとなる。ここ
で得られた信号ＢとＥはＡＮＤゲート１５に入力され、
出力として信号Ｆが得られる。さらに、この信号Ｆと信
号ＣはＯＲゲート１６に入力され、結果として、信号Ｇ
が得られる。この信号Ｇは分周器１７によりｌ／Ｎに分
周され最終出力信号となる。
第２図に示した回路構成の場合、各々の周波数の関係は
Ｆｏ−１／Ｎ（η門＋Ｆｖ） となり、出力周波数を
変、えることは電圧−周波数変換器１２の出力周波数Ｆ
ｖを変えることにより７；秒単位で行なわれるが、定電
圧定周波数インバータの場合、一般に、出力周波数ＦＯ
（５０Ｈ２まだは６０Ｈｚ）に対して信号Ｇの周波数（
Ｆ ｅｏ ＋ Ｆｖ＞は充分に大きく、かつＦｃｏ ＞
＞ Ｆｖ ＞＞ Ｆｏの条件で各々の周波数を選択でき
るため、出力周波数は滑らかに変えることができる。
Ｆｏ−１／Ｎ（η門＋Ｆｖ） となり、出力周波数を
変、えることは電圧−周波数変換器１２の出力周波数Ｆ
ｖを変えることにより７；秒単位で行なわれるが、定電
圧定周波数インバータの場合、一般に、出力周波数ＦＯ
（５０Ｈ２まだは６０Ｈｚ）に対して信号Ｇの周波数（
Ｆ ｅｏ ＋ Ｆｖ＞は充分に大きく、かつＦｃｏ ＞
＞ Ｆｖ ＞＞ Ｆｏの条件で各々の周波数を選択でき
るため、出力周波数は滑らかに変えることができる。
また、出力周波数の精度は、水晶発振器の精度が誤差を
無視できるようなものであるとすれば、ＦＶ ＝（電圧−周波数変換器１２の精度）×Ｆｃｏ＋２Ｆｖ
となる。
無視できるようなものであるとすれば、ＦＶ ＝（電圧−周波数変換器１２の精度）×Ｆｃｏ＋２Ｆｖ
となる。
例えば、出力周波数Ｆｏ ＝ ５０Ｈｚ 、可変範囲±
２％、Ｎ＝２８Ｘ９６とした場合、電圧−周波数変換器
の周波数可変範囲は±２４．６ＫＨｚより犬であればよ
いので、仮に水晶発振器１１の周波数Ｆ’ｃｏを２．８
ＭＨｚに選ぶと、電圧−周波数変換器の中心周波数Ｆｖ
は７８．８ Ｋ Ｈｚとなり、出力周波数の精度は（電
圧−周波数変換器の精度）ｘＯ，０６４となる。
２％、Ｎ＝２８Ｘ９６とした場合、電圧−周波数変換器
の周波数可変範囲は±２４．６ＫＨｚより犬であればよ
いので、仮に水晶発振器１１の周波数Ｆ’ｃｏを２．８
ＭＨｚに選ぶと、電圧−周波数変換器の中心周波数Ｆｖ
は７８．８ Ｋ Ｈｚとなり、出力周波数の精度は（電
圧−周波数変換器の精度）ｘＯ，０６４となる。
ここで説明した分周器１７には実際の回路ではカウンタ
、Ｊ−にフリップフロップなどが使用されるため、信号
Ｇは直接制御回路内のクロック信号として使用される。
、Ｊ−にフリップフロップなどが使用されるため、信号
Ｇは直接制御回路内のクロック信号として使用される。
この発明によれば、水晶発振器の出力周波数Ｆｃｏに対
して電圧−周波数変換器の出力周波数Ｆｖを充分小さく
選び、簡単なディジタル回路により（”’ ＋ Ｆｖ
）の周波数のパルス列をつくり、これを分周することに
より可変の出力周波数を得るようにしているので、次に
述べるような利点が得られる。
して電圧−周波数変換器の出力周波数Ｆｖを充分小さく
選び、簡単なディジタル回路により（”’ ＋ Ｆｖ
）の周波数のパルス列をつくり、これを分周することに
より可変の出力周波数を得るようにしているので、次に
述べるような利点が得られる。
（１１高精度の電圧−周波数変換器を使用することなく
出力周波数を容易に高精度化できる。
出力周波数を容易に高精度化できる。
（２）高い周波数のディジタル回路に使用される場合で
も、低い周波数の電圧−周波数変換器を使用できるため
、低価格となる。
も、低い周波数の電圧−周波数変換器を使用できるため
、低価格となる。
（３）出力周波数の誤差が１７ （−２Ｆｖ ＞の値
Ｎ Ｆｃｏ ＋ ２ Ｆｖ に従って決まるため、電圧−周波数変換器に中心周波数
の調整機能をもたせるだけで、水晶発振器の周波数誤差
を容易に吸収でき、水晶発振器として低価格のものを使
用できる。
Ｎ Ｆｃｏ ＋ ２ Ｆｖ に従って決まるため、電圧−周波数変換器に中心周波数
の調整機能をもたせるだけで、水晶発振器の周波数誤差
を容易に吸収でき、水晶発振器として低価格のものを使
用できる。
（４）出力周波数を調整するのに電圧−周波数変換器の
中心周波数を調整するだけで済み、高安定である。
中心周波数を調整するだけで済み、高安定である。
（５）電圧−周波数変換器以外は全てディジタル回路で
あり、温度変化、経年変化などの影響を受けず高安定で
ある。
あり、温度変化、経年変化などの影響を受けず高安定で
ある。
（６）部品点数が少ないため、小形、低費用、高信頼度
である。
である。
この発明は上記した定電圧定周波数インバータの他、可
変周波数インバータなどの制御回路用の発振器としても
使用することができる。
変周波数インバータなどの制御回路用の発振器としても
使用することができる。
第１図は従来知られている水晶発振器を用いた可変周波
数発振器を示す図、第２図はこの発明の一実施例を示す
図、第８図は第２図の実施例の動作波形図である。 ｌｌ：水晶発振器 １２：電圧−周波数変換器 １８：論理回路 萱１Ｊ １４：論理回路 １５：ＡＮＤゲート １６ ：○Ｒゲゲー １７二分周器 特許出願人 富士電機製造株式会社 ＃／図
数発振器を示す図、第２図はこの発明の一実施例を示す
図、第８図は第２図の実施例の動作波形図である。 ｌｌ：水晶発振器 １２：電圧−周波数変換器 １８：論理回路 萱１Ｊ １４：論理回路 １５：ＡＮＤゲート １６ ：○Ｒゲゲー １７二分周器 特許出願人 富士電機製造株式会社 ＃／図
Claims (1)
- ｌ）出力周波数Ｆ’ｃｏを有する水晶発振器の出力パル
スを交互のものに分割することにより周波数Ｆｃｏ／２
の２つのパルス列を生ぜしめる第１の回路装置と、可変
の制御電圧に応答して水晶発振器出力周波数Ｆ”ｃｏよ
りも充分に低い周波数Ｆｖのパルスを生ぜしめる電圧−
周波数変換器と、この変換器の゛出力パルスに応答して
前記２つのパルス列のうちの一方のパルス列から単位時
間あたｐ Ｆｖ個のノ（ルスを取り出す第２の回路装置
と、この第２の回路装置により取り出されたパルスを他
方のパルス列に合成する合成装置と、この合成装置の出
力パルスを分周する装置とを具備する水晶発振器を用い
た可変周波数発振器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167618A JPS5869125A (ja) | 1981-10-20 | 1981-10-20 | 水晶発振器を用いた可変周波数発振器 |
| US06/413,775 US4489279A (en) | 1981-10-20 | 1982-09-01 | Variable-frequency oscillator having a crystal oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167618A JPS5869125A (ja) | 1981-10-20 | 1981-10-20 | 水晶発振器を用いた可変周波数発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5869125A true JPS5869125A (ja) | 1983-04-25 |
| JPS6313602B2 JPS6313602B2 (ja) | 1988-03-26 |
Family
ID=15853119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56167618A Granted JPS5869125A (ja) | 1981-10-20 | 1981-10-20 | 水晶発振器を用いた可変周波数発振器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4489279A (ja) |
| JP (1) | JPS5869125A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189314A (en) * | 1991-09-04 | 1993-02-23 | International Business Machines Corporation | Variable chip-clocking mechanism |
| US5289060A (en) * | 1992-09-16 | 1994-02-22 | Texas Instruments Incorporated | Programmable glitch filter |
| JPH06270001A (ja) * | 1993-03-19 | 1994-09-27 | Hideo Mizoguchi | ボーリングヘッド |
| JP3833547B2 (ja) * | 2002-02-22 | 2006-10-11 | 株式会社国際電気通信基礎技術研究所 | 可変回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4092604A (en) * | 1976-12-17 | 1978-05-30 | Berney Jean Claude | Apparatus for adjusting the output frequency of a frequency divider |
| GB2065395B (en) * | 1979-11-29 | 1983-07-06 | Sony Corp | Frequency controlled signal generating circuit arrangements |
| CH626500B (de) * | 1980-01-10 | Suisse Horlogerie | Oszillator mit digitaler temperaturkompensation. | |
| US4360788A (en) * | 1980-07-14 | 1982-11-23 | John Fluke Mfg. Co., Inc. | Phase-locked loop frequency synthesizer |
-
1981
- 1981-10-20 JP JP56167618A patent/JPS5869125A/ja active Granted
-
1982
- 1982-09-01 US US06/413,775 patent/US4489279A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4489279A (en) | 1984-12-18 |
| JPS6313602B2 (ja) | 1988-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0218406A2 (en) | Sampling clock generation circuit | |
| US6005420A (en) | Frequency multiplying circuit having a greater multiplying ratio | |
| JPS6256689B2 (ja) | ||
| JPH0773210B2 (ja) | 信号発生器 | |
| US4540945A (en) | Variable-frequency oscillation circuit | |
| JPS5869125A (ja) | 水晶発振器を用いた可変周波数発振器 | |
| US4876518A (en) | Frequency tracking system | |
| US6249560B1 (en) | PLL circuit and noise reduction means for PLL circuit | |
| JPH08274629A (ja) | ディジタルｐｌｌ回路 | |
| JPS58107727A (ja) | 位相同期回路 | |
| JPH01157123A (ja) | 周波数ロックループの周波数検出器 | |
| JPS60186116A (ja) | Ｐｌｌ回路 | |
| JPS58168333A (ja) | 位相同期ル−プ回路の位相比較方式 | |
| JPH08335875A (ja) | クロック発生器 | |
| JPS6333739B2 (ja) | ||
| JPH07120944B2 (ja) | Ｐｌｌ回路 | |
| JPS62279713A (ja) | ５６ＫＨｚクロツク発生回路 | |
| JPH10271000A (ja) | デジタル位相比較回路 | |
| JP2910643B2 (ja) | 位相同期回路 | |
| JPH02233019A (ja) | 周波数シンセサイザ | |
| JPH04115625A (ja) | 入力信号遅延回路 | |
| JPH02219310A (ja) | トーン検出回路 | |
| JPS61269532A (ja) | 位相ロツクル−プ回路 | |
| JPH09223963A (ja) | 周波数逓倍装置 | |
| JPH07123292A (ja) | 位相同期回路 |