JPS6313602B2 - - Google Patents
Info
- Publication number
- JPS6313602B2 JPS6313602B2 JP56167618A JP16761881A JPS6313602B2 JP S6313602 B2 JPS6313602 B2 JP S6313602B2 JP 56167618 A JP56167618 A JP 56167618A JP 16761881 A JP16761881 A JP 16761881A JP S6313602 B2 JPS6313602 B2 JP S6313602B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- voltage
- fco
- crystal oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013078 crystal Substances 0.000 claims description 22
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明は水晶発振器を用いた高精度、高安定
な可変周波数発振器に関するものである。
な可変周波数発振器に関するものである。
インバータを商用電源と同期運転する場合また
は複数台のインバータを並列運転する場合、お互
いの出力周波数および出力電圧位相を合わせるた
め、位相差を検出してその位相差が零となるよう
にインバータの出力周波数を数パーセント程度制
御する必要がある。このため、この種インバータ
に使用する発振器は周波数可変機能を備えている
必要がある。また、商用電源が停電した場合など
は単独運転となるため、この発振器の周波数精度
により装置の出力周波数精度が決定される。
は複数台のインバータを並列運転する場合、お互
いの出力周波数および出力電圧位相を合わせるた
め、位相差を検出してその位相差が零となるよう
にインバータの出力周波数を数パーセント程度制
御する必要がある。このため、この種インバータ
に使用する発振器は周波数可変機能を備えている
必要がある。また、商用電源が停電した場合など
は単独運転となるため、この発振器の周波数精度
により装置の出力周波数精度が決定される。
一般に、定電圧定周波数インバータの場合、出
力周波数精度に対する要求は厳しく、温度変化、
経年変化などを含めた変動は0.1％以下に抑える
必要がある。このため発振器は周波数制御量が零
または一定値の場合その周波数精度がこの値を決
定するものでなくてはならない。
力周波数精度に対する要求は厳しく、温度変化、
経年変化などを含めた変動は0.1％以下に抑える
必要がある。このため発振器は周波数制御量が零
または一定値の場合その周波数精度がこの値を決
定するものでなくてはならない。
また、定電圧定周波数インバータは無停電電源
システム内に使用されることが多く、高い信頼性
および安定性が要求され、部品点数が少なく、か
つ調整要素の少ないことが条件となる。
システム内に使用されることが多く、高い信頼性
および安定性が要求され、部品点数が少なく、か
つ調整要素の少ないことが条件となる。
従来、この種の水晶発振器を用いた安定度の高
い可変周波数発振器として第１図に示す回路構成
のものが知られている。この第１図の回路におい
て、水晶発振器１の周波数Fcoの出力は周波数―
電圧変換器２により電圧Vcoに変換された後加算
器３に入力され、この加算器３には制御電圧Vc
も入力され、入力量Vcoと制御電圧Vcの和が出
力周波数を決定するための設定量となる。一方加
算器３の出力はPI調節器４を介して電圧―周波
数変換器５に接続され、周波数Ｎ×Foのパルス
信号に変換される。この信号は、分周器７により
１／Ｎの周波数に変換されて周波数Foの出力信
号となる一方、周波数―電圧変換器６により電圧
VN×Foに変換されて加算器３に帰還される。こ
のような構成において、加算器３の出力はVc＋
VcoとVN×Foの差となる。これをPI調節器によ
り零となるように制御すれば、電圧―周波数変換
器５の出力周波数Ｎ×Foは、周波数―電圧変換
器５と６の利得および直線性が同じであれば、
Fco＋（制御電圧Vcで決まる周波数Fc）となる。
この方式の場合、出力周波数Foの精度は周波数
―電圧変換器２と６の精度で決定される。このた
め周波数―電圧変換器２および６は利得および直
線性が同じでかつ高精度、高安定にする必要があ
る。しかしながら、一般に、周波数―電圧変換器
は抵抗、コンデンサ、ダイオード、差動増幅器な
どを用いて構成するため、これらの特性を満足す
るものとするには、回路構成が非常に複雑となる
ことは勿論、多数の調整部を必要とし、信頼性、
安定性の問題の他、装置の大きさ、費用の点でも
大きな障害となる。
い可変周波数発振器として第１図に示す回路構成
のものが知られている。この第１図の回路におい
て、水晶発振器１の周波数Fcoの出力は周波数―
電圧変換器２により電圧Vcoに変換された後加算
器３に入力され、この加算器３には制御電圧Vc
も入力され、入力量Vcoと制御電圧Vcの和が出
力周波数を決定するための設定量となる。一方加
算器３の出力はPI調節器４を介して電圧―周波
数変換器５に接続され、周波数Ｎ×Foのパルス
信号に変換される。この信号は、分周器７により
１／Ｎの周波数に変換されて周波数Foの出力信
号となる一方、周波数―電圧変換器６により電圧
VN×Foに変換されて加算器３に帰還される。こ
のような構成において、加算器３の出力はVc＋
VcoとVN×Foの差となる。これをPI調節器によ
り零となるように制御すれば、電圧―周波数変換
器５の出力周波数Ｎ×Foは、周波数―電圧変換
器５と６の利得および直線性が同じであれば、
Fco＋（制御電圧Vcで決まる周波数Fc）となる。
この方式の場合、出力周波数Foの精度は周波数
―電圧変換器２と６の精度で決定される。このた
め周波数―電圧変換器２および６は利得および直
線性が同じでかつ高精度、高安定にする必要があ
る。しかしながら、一般に、周波数―電圧変換器
は抵抗、コンデンサ、ダイオード、差動増幅器な
どを用いて構成するため、これらの特性を満足す
るものとするには、回路構成が非常に複雑となる
ことは勿論、多数の調整部を必要とし、信頼性、
安定性の問題の他、装置の大きさ、費用の点でも
大きな障害となる。
また、電圧―周波数変換器５の出力周波数Ｎ×
Foは、分周器により低い周波数に分周して使用
されるため、デイジタル制御を行なう場合等は数
メガヘルツにも及ぶ高い周波数のものが必要とな
り、非常に高価なものとなる。
Foは、分周器により低い周波数に分周して使用
されるため、デイジタル制御を行なう場合等は数
メガヘルツにも及ぶ高い周波数のものが必要とな
り、非常に高価なものとなる。
この発明の目的は、上述の欠点を除去して、高
精度、高安定で信頼度の高い可変周波数発振器を
小型、低費用で提供することにある。
精度、高安定で信頼度の高い可変周波数発振器を
小型、低費用で提供することにある。
この発明では、制御電圧を入力される電圧―周
波数変換器の出力周波数Fvを水晶発振器の出力
周波数Fcoに比べて充分に低く選んでおき、水晶
発振器の出力パルスを交互のものに分割すること
により周波数Fco／２の２つのパルス列を得、電
圧―周波数変換器の出力パルスに応答して２つの
パルス列のうちの一方のパルス列から単位時間あ
たりFv個のパルスを取り出し、この取り出され
たパルスを他方のパルス列に合成することにより
単位時間あたり（Fco／２＋Fv）個のパルスを発
生し、これを分周することにより出力信号を得る
ようにしている。出力信号の周波数を変えること
はFvを変えることにより単位時間あたり合成さ
れる回数を変えることによつて行なわれる。合成
されるパルスは、上記したようにして水晶発振器
の出力パルスを分割した２つのパルス列のうちの
一方から取り出されるものであるから、他方のパ
ルス列のパルスと重なり合うことはない。
波数変換器の出力周波数Fvを水晶発振器の出力
周波数Fcoに比べて充分に低く選んでおき、水晶
発振器の出力パルスを交互のものに分割すること
により周波数Fco／２の２つのパルス列を得、電
圧―周波数変換器の出力パルスに応答して２つの
パルス列のうちの一方のパルス列から単位時間あ
たりFv個のパルスを取り出し、この取り出され
たパルスを他方のパルス列に合成することにより
単位時間あたり（Fco／２＋Fv）個のパルスを発
生し、これを分周することにより出力信号を得る
ようにしている。出力信号の周波数を変えること
はFvを変えることにより単位時間あたり合成さ
れる回数を変えることによつて行なわれる。合成
されるパルスは、上記したようにして水晶発振器
の出力パルスを分割した２つのパルス列のうちの
一方から取り出されるものであるから、他方のパ
ルス列のパルスと重なり合うことはない。
以下実施例についてこの発明を説明する。
第２図はこの発明の実施例を示す。
第２図において、水晶発振器１１の出力は論理
回路１３および１４に入力され、また、制御電圧
Vcを入力される電圧―周波数変換器１２の出力
は論理回路１４に入力される。論理回路１３の一
方の出力と論理回路１４の出力はANDゲート１
５に、ANDゲート１５の出力と論理回路１３の
他方の出力はORゲート１６に入力され、ORゲ
ート１６の出力Ｇは分周器１７を介して出力され
る。論理回路１３は、Ｊ―Ｋフリツプフロツプ３
１、NANDゲート３２および３３で構成されて
おり、水晶発振器１１の出力を周波数Fco／２の
２つのパルス列に振り分ける機能をもつ。また、
論理回路１４は、Ｊ―Ｋフリツプフロツプ４１お
よび４２とANDゲート４３で構成されており、
電圧―周波数変換器１２の出力と水晶発振器１の
出力とに応じて合成指令パルスを生ぜしめる機能
をもつ。論理回路１３を水晶発振器出力パルスを
交互のものに分割して２つのパルス列を生ぜしめ
る第１の回路装置と称することにすれば、論理回
路１４とANDゲート１５は変換器１２の出力に
応答して一方のパルス列から単位時間あたりFv
個のパルスを取り出す第２の回路装置と称するこ
とができる。
回路１３および１４に入力され、また、制御電圧
Vcを入力される電圧―周波数変換器１２の出力
は論理回路１４に入力される。論理回路１３の一
方の出力と論理回路１４の出力はANDゲート１
５に、ANDゲート１５の出力と論理回路１３の
他方の出力はORゲート１６に入力され、ORゲ
ート１６の出力Ｇは分周器１７を介して出力され
る。論理回路１３は、Ｊ―Ｋフリツプフロツプ３
１、NANDゲート３２および３３で構成されて
おり、水晶発振器１１の出力を周波数Fco／２の
２つのパルス列に振り分ける機能をもつ。また、
論理回路１４は、Ｊ―Ｋフリツプフロツプ４１お
よび４２とANDゲート４３で構成されており、
電圧―周波数変換器１２の出力と水晶発振器１の
出力とに応じて合成指令パルスを生ぜしめる機能
をもつ。論理回路１３を水晶発振器出力パルスを
交互のものに分割して２つのパルス列を生ぜしめ
る第１の回路装置と称することにすれば、論理回
路１４とANDゲート１５は変換器１２の出力に
応答して一方のパルス列から単位時間あたりFv
個のパルスを取り出す第２の回路装置と称するこ
とができる。
このような構成において、水晶発振器１１の出
力周波数をFco、電圧―周波数変換器１２の中心
周波数（制御電圧Vcを±△Vcだけ変化させ出力
周波数Foを必要とされる可変周波数±△Foだけ
変化させるとした場合、制御電圧Vcで決まる周
波数）をFvとし、FvをFcoに比べて充分小さく
選ぶと、第２図中Ａ―Ｇで示した線路上に現われ
るパルス波形はそれぞれ第３図Ａ―Ｇのようにな
る。水晶発振器１１の出力パルスＡは論理回路１
３において２つのパルス列ＢおよびＣに振り分け
られ、一方のパルス列ＢはANDゲート１５に、
他方のパルス列ＣはORゲート１６に入力され
る。一方、電圧―周波数変換器１２の出力信号Ｄ
はＪ―Ｋフリツプフロツプ４１により信号Ａの立
上り時点に同期した信号の反転信号４Ａに整形さ
れ、さらにＪ―Ｋフリツプフロツプ４２により信
号４Ａの立上り時点を信号Ａの１サイクル分だけ
遅延させ、この信号の反転信号４Ｂをつくり、
ANDゲート４３を通して信号Ｅとなる。ここで
得られた信号ＢとＥはANDゲート１５に入力さ
れ、出力として信号Ｆが得られる。さらに、この
信号Ｆと信号ＣはORゲート１６に入力され、結
果として、信号Ｇが得られる。この信号Ｇは分周
器１７により１／Ｎに分周され最終出力信号とな
る。
力周波数をFco、電圧―周波数変換器１２の中心
周波数（制御電圧Vcを±△Vcだけ変化させ出力
周波数Foを必要とされる可変周波数±△Foだけ
変化させるとした場合、制御電圧Vcで決まる周
波数）をFvとし、FvをFcoに比べて充分小さく
選ぶと、第２図中Ａ―Ｇで示した線路上に現われ
るパルス波形はそれぞれ第３図Ａ―Ｇのようにな
る。水晶発振器１１の出力パルスＡは論理回路１
３において２つのパルス列ＢおよびＣに振り分け
られ、一方のパルス列ＢはANDゲート１５に、
他方のパルス列ＣはORゲート１６に入力され
る。一方、電圧―周波数変換器１２の出力信号Ｄ
はＪ―Ｋフリツプフロツプ４１により信号Ａの立
上り時点に同期した信号の反転信号４Ａに整形さ
れ、さらにＪ―Ｋフリツプフロツプ４２により信
号４Ａの立上り時点を信号Ａの１サイクル分だけ
遅延させ、この信号の反転信号４Ｂをつくり、
ANDゲート４３を通して信号Ｅとなる。ここで
得られた信号ＢとＥはANDゲート１５に入力さ
れ、出力として信号Ｆが得られる。さらに、この
信号Ｆと信号ＣはORゲート１６に入力され、結
果として、信号Ｇが得られる。この信号Ｇは分周
器１７により１／Ｎに分周され最終出力信号とな
る。
第２図に示した回路構成の場合、各々の周波数
の関係はFo≒１／Ｎ（Fco／２＋Fv）となり、出力 周波数を変えることは電圧―周波数変換器１２の
出力周波数Fvを変えることにより２／Fco秒単位で 行なわれるが、定電圧定周波数インバータの場
合、一般に、出力周波数Fo（50Hzまたは60Hz）に
対して信号Ｇの周波数（Fco／２＋Fv）は充分に大 きく、かつFco≫Fv≫Foの条件で各々の周波数
を選択できるため、出力周波数は滑らかに変える
ことができる。
の関係はFo≒１／Ｎ（Fco／２＋Fv）となり、出力 周波数を変えることは電圧―周波数変換器１２の
出力周波数Fvを変えることにより２／Fco秒単位で 行なわれるが、定電圧定周波数インバータの場
合、一般に、出力周波数Fo（50Hzまたは60Hz）に
対して信号Ｇの周波数（Fco／２＋Fv）は充分に大 きく、かつFco≫Fv≫Foの条件で各々の周波数
を選択できるため、出力周波数は滑らかに変える
ことができる。
また、出力周波数の精度は、水晶発振器の精度
が誤差を無視できるようなものであるとすれば、 （電圧−周波数変換器１２の精度）×１／ＮFv／１
／Ｎ（Fco／２＋Fv） ＝（電圧−周波数変換器１２の精度）×2Fv／F
co＋2Fv となる。
が誤差を無視できるようなものであるとすれば、 （電圧−周波数変換器１２の精度）×１／ＮFv／１
／Ｎ（Fco／２＋Fv） ＝（電圧−周波数変換器１２の精度）×2Fv／F
co＋2Fv となる。
例えば、出力周波数Fo＝50Hz、可変範囲±２
％、Ｎ＝28×96とした場合、電圧―周波数変換器
の周波数可変範囲は±24.6KHzより大であればよ
いので、仮に水晶発振器１１の周波数Fcoを2.3M
Hzに選ぶと、電圧―周波数変換器の中心周波数
Fvは78.8KHzとなり、出力周波数の精度は（電圧
―周波数変換器の精度）×0.064となる。
％、Ｎ＝28×96とした場合、電圧―周波数変換器
の周波数可変範囲は±24.6KHzより大であればよ
いので、仮に水晶発振器１１の周波数Fcoを2.3M
Hzに選ぶと、電圧―周波数変換器の中心周波数
Fvは78.8KHzとなり、出力周波数の精度は（電圧
―周波数変換器の精度）×0.064となる。
ここで説明した分周器１７には実際の回路では
カウンタ、Ｊ―Ｋフリツプフロツプなどが使用さ
れるため、信号Ｇは直接制御回路内のクロツク信
号として使用される。
カウンタ、Ｊ―Ｋフリツプフロツプなどが使用さ
れるため、信号Ｇは直接制御回路内のクロツク信
号として使用される。
この発明によれば、水晶発振器の出力周波数
Fcoに対して電圧―周波数変換器の出力周波数Fv
を充分小さく選び、簡単なデイジタル回路により
（Fco／２＋Fv）の周波数のパルス列をつくり、これ を分周することにより可変の出力周波数を得るよ
うにしているので、次に述べるような利点が得ら
れる。
Fcoに対して電圧―周波数変換器の出力周波数Fv
を充分小さく選び、簡単なデイジタル回路により
（Fco／２＋Fv）の周波数のパルス列をつくり、これ を分周することにより可変の出力周波数を得るよ
うにしているので、次に述べるような利点が得ら
れる。
(1) 高精度の電圧―周波数変換器を使用すること
なく出力周波数を容易に高精度化できる。
なく出力周波数を容易に高精度化できる。
(2) 高い周波数のデイジタル回路に使用される場
合でも、低い周波数の電圧―周波数変換器を使
用できるため、低価格となる。
合でも、低い周波数の電圧―周波数変換器を使
用できるため、低価格となる。
(3) 出力周波数の誤差が１／Ｎ（2Fv／Fco＋2Fv）
の値に従つて決まるため、電圧―周波数変換器
に中心周波数の調整機能をもたせるだけで、水
晶発振器の周波数誤差を容易に吸収でき、水晶
発振器として低価格のものを使用できる。
に中心周波数の調整機能をもたせるだけで、水
晶発振器の周波数誤差を容易に吸収でき、水晶
発振器として低価格のものを使用できる。
(4) 出力周波数を調整するのに電圧―周波数変換
器の中心周波数を調整するだけで済み、高安定
である。
器の中心周波数を調整するだけで済み、高安定
である。
(5) 電圧―周波数変換器以外は全てデイジタル回
路であり、温度変化、経年変化などの影響を受
けず高安定である。
路であり、温度変化、経年変化などの影響を受
けず高安定である。
(6) 部品点数が少ないため、小形、低費用、高信
頼度である。
頼度である。
この発明は上記した定電圧定周波数インバータ
の他、可変周波数インバータなどの制御回路用の
発振器としても使用することができる。
の他、可変周波数インバータなどの制御回路用の
発振器としても使用することができる。
第１図は従来知られている水晶発振器を用いた
可変周波数発振器を示す図、第２図はこの発明の
一実施例を示す図、第３図は第２図の実施例の動
作波形図である。 １１：水晶発振器、１２：電圧―周波数変換
器、１３：論理回路、１４：論理回路、１５：
ANDゲート、１６：ORゲート、１７：分周器。
可変周波数発振器を示す図、第２図はこの発明の
一実施例を示す図、第３図は第２図の実施例の動
作波形図である。 １１：水晶発振器、１２：電圧―周波数変換
器、１３：論理回路、１４：論理回路、１５：
ANDゲート、１６：ORゲート、１７：分周器。
Claims (1)
- １ 出力周波数Fcoを有する水晶発振器の出力パ
ルスを交互のものに分割することにより周波数
Fco／２の２つのパルス列を生ぜしめる第１の回
路装置と、可変の制御電圧に応答して水晶発振器
出力周波数Fcoよりも充分に低い周波数Fvのパル
スを生ぜしめる電圧―周波数変換器と、この変換
器の出力パルスに応答して前記２つのパルス列の
うちの一方のパルス列から単位時間あたりFv個
のパルスを取り出す第２の回路装置と、この第２
の回路装置により取り出されたパルスを他方のパ
ルス列に合成する合成装置と、この合成装置の出
力パルスを分周する装置とを具備する水晶発振器
を用いた可変周波数発振器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167618A JPS5869125A (ja) | 1981-10-20 | 1981-10-20 | 水晶発振器を用いた可変周波数発振器 |
| US06/413,775 US4489279A (en) | 1981-10-20 | 1982-09-01 | Variable-frequency oscillator having a crystal oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167618A JPS5869125A (ja) | 1981-10-20 | 1981-10-20 | 水晶発振器を用いた可変周波数発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5869125A JPS5869125A (ja) | 1983-04-25 |
| JPS6313602B2 true JPS6313602B2 (ja) | 1988-03-26 |
Family
ID=15853119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56167618A Granted JPS5869125A (ja) | 1981-10-20 | 1981-10-20 | 水晶発振器を用いた可変周波数発振器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4489279A (ja) |
| JP (1) | JPS5869125A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06270001A (ja) * | 1993-03-19 | 1994-09-27 | Hideo Mizoguchi | ボーリングヘッド |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189314A (en) * | 1991-09-04 | 1993-02-23 | International Business Machines Corporation | Variable chip-clocking mechanism |
| US5289060A (en) * | 1992-09-16 | 1994-02-22 | Texas Instruments Incorporated | Programmable glitch filter |
| JP3833547B2 (ja) * | 2002-02-22 | 2006-10-11 | 株式会社国際電気通信基礎技術研究所 | 可変回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4092604A (en) * | 1976-12-17 | 1978-05-30 | Berney Jean Claude | Apparatus for adjusting the output frequency of a frequency divider |
| GB2065395B (en) * | 1979-11-29 | 1983-07-06 | Sony Corp | Frequency controlled signal generating circuit arrangements |
| CH626500B (de) * | 1980-01-10 | Suisse Horlogerie | Oszillator mit digitaler temperaturkompensation. | |
| US4360788A (en) * | 1980-07-14 | 1982-11-23 | John Fluke Mfg. Co., Inc. | Phase-locked loop frequency synthesizer |
-
1981
- 1981-10-20 JP JP56167618A patent/JPS5869125A/ja active Granted
-
1982
- 1982-09-01 US US06/413,775 patent/US4489279A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06270001A (ja) * | 1993-03-19 | 1994-09-27 | Hideo Mizoguchi | ボーリングヘッド |
Also Published As
| Publication number | Publication date |
|---|---|
| US4489279A (en) | 1984-12-18 |
| JPS5869125A (ja) | 1983-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4686488A (en) | Fractional N frequency synthesizer with modulation compensation | |
| EP0218406A2 (en) | Sampling clock generation circuit | |
| US4124821A (en) | Analog to frequency convertor | |
| SE9504165L (sv) | Frekvensnormal-generator | |
| US4092672A (en) | Master oscillator synchronizing system | |
| US4540945A (en) | Variable-frequency oscillation circuit | |
| JPH08505992A (ja) | ジッタを防止したフェイズロックドループの周波数合成用再トリガ・オシレータ | |
| JPS6313602B2 (ja) | ||
| US4573175A (en) | Variable digital frequency generator with value storage | |
| GB1447418A (en) | Frequency synthesiser | |
| US4876518A (en) | Frequency tracking system | |
| JPH08274629A (ja) | ディジタルｐｌｌ回路 | |
| JPS58107727A (ja) | 位相同期回路 | |
| US3582812A (en) | Frequency dividing and multiplying circuits using a sampling technique | |
| JPS63500768A (ja) | 位相変化装置 | |
| JPH11237489A (ja) | 基準周波数発生装置 | |
| US6747495B1 (en) | Low jitter analog-digital locker loop with lock detection circuit | |
| JPS60186116A (ja) | Ｐｌｌ回路 | |
| JP3246459B2 (ja) | 刻時同期方法及び刻時同期回路 | |
| JPS58168333A (ja) | 位相同期ル−プ回路の位相比較方式 | |
| JP3269079B2 (ja) | クロック分配回路 | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH04158278A (ja) | 半導体装置の測定装置 | |
| JPH07120944B2 (ja) | Ｐｌｌ回路 | |
| JPS6227912Y2 (ja) |