DE2712092A1

DE2712092A1 - Halbleiterbauelement

Info

Publication number: DE2712092A1
Application number: DE19772712092
Authority: DE
Inventors: Raymond Eugene Scherrer
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1976-03-25
Filing date: 1977-03-19
Publication date: 1977-10-06
Also published as: AU2355877A; IT1084953B; GB1557651A; FR2345812A1; US4036706A; FR2345812B3; ES457225A1

Description

R.E. Scherrer 3 Fl 931

Halbleiterbauelement

Die Priorität der Anmeldung Nr. 670 498 vom 25. 3. 1976 in den Vereinigten Staaten von Amerika wird beansprucht.

Die Erfindung beschäftigt sich mit einem Verfahren zur elektrischen Trennung innerhalb von Halbleiterbauelementen, insbesondere mit einem Verfahren zur Herstellung einer integrierten Schaltung mit einer elektrischen Isolation zwischen deren Funktionselementen.

Eine Anzahl von Methoden sind bisher angewendet worden, um zwischen Funktionselementen einer integrierten Schaltung eine Isolation zu erzielen; die meisten dieser Methoden haben sich jedoch aufgrund der hohen Kosten als unzulänglich und unzweckmäßig erwiesen.

Nach einer ersten Isolationsmethode sind gegengepolte pn-Obergänge vorgesehen. Die übergänge werden dadurch hergestellt, daß p-dotierende Verunreinigungen in eine n-dotierte Epitaxschicht soweit diffundiert werden, daß die p-dotierende Diffusion sich vollständig durch die Epitaxschicht bis zum p-dotierten Substrat erstreckt. Um große Sättigungsströme zu erzielen, wird gewöhnlich durch Diffusion vor dem Aufbringen der Epitaxschicht eine Schicht mit hoher Konzentration an einer η-dotierenden Verunreinigung gebildet. Da

17. März 1977 709840/0802 _₆_

— 6 —
R.E. Scherrer 3 Fl 931

es schwierig ist, eine ausreichend hohe Konzentration der p-dotierenden Verunreinigungen durch die Epitaxschicht zur überkompensation der hohen Konzentration vom N-Leitungstyp zu diffundieren, war die Verwendung einer Maske während der Diffusion der η-dotierenden Verunreinigungen wesentlich, so daß die hohe Konzentration nicht in den Bereichen vorhanden war, in die die p-dotierende Verunreinigungen diffundiert werden mußten. Somit waren zwei Diffusionsprozesse, welche je eine besondere Maske benötigten, erforderlich. Die Notwendigkeit der Verwendung von zwei Masken und der Durchführung von zwei Hochtemperatur-Diffusionsprozessen ließ die Kosten des hergestellten Bauelements anwachsen und hatte eine Schädigung des Halbleitermaterials zur Folge.

Bei dem Versuch, eine Maskierung und einen der Hochtemperatur-Diffusionsprozesse zu eliminieren, wurde auf einem p-dotierten Substrat eine zweifache η-dotierte Epitaxschicht gebildet. Die erste Schicht besaß eine hohe η-dotierende Verunreinigungskonzentration, während die zweite Schicht die herkömmliche η-dotierende Verunreinigungskonzentration aufwies. Die Isolation wurde dadurch erzielt, daß unter Bildung der pn-übergänge die p-dotierende Diffusion durch die zweifache Epitaxschicht zum p-dotierten Substrat erfolgte; es war jedoch schwierig, die p-dotierenden Verunreinigungen durch die hohe η-dotierende Verunreinigungskonzentration in der ersten Epitaxschicht genau zu diffundieren. Der p-dotierende Diffusionsprozeß mußte sich daher über eine Zeitdauer erstrecken, die sich für eine praktische Anwendung als unbrauchbar erwies und zur Schädigung des Halbleitermaterials beitrug.

Nach einer anderen Methode zur Erzielung einer Isolation wurde das Silicium im isolierenden Bereich teilweise geätzt

709840/0802

R.E. Scherrer 3 Fl 931

und anschließend zur Herstellung eines isolierenden SiIiciumdioxids oxydiert; es wurde jedoch festgestellt, daß eine Oxydationsdauer von etwa 10 Stunden bei 1OOO ⁰C für eine brauchbare Dicke des Siliciumdioxids erforderlich war, was sowohl zeitraubend als auch für das Halbleitermaterial schädlich war.

Eine weitere Isolationsmethode machte die Herstellung von Kanälen oder Gräben in einem einkristallinen Halbleitermaterial erforderlich. Dann wurde über den Kanälen eine Schicht aus polykristallinem Silicium ausgebildet. Das einkristalline Silicium wurde zur Freilegung von isolierenden Bereichen aus polykristallinem Silicium abgeläppt, welches ein Substrat mit isolierten Bereichen von einkristallinem Silicium, die die aktiven Elemente der Schaltung darstellten, bildete. Dieser Läppprozeß erwies sich als äußerst teuer und zeitaufwendig und gewährleistete keine zufriedenstellende Lösung hinsichtlich der erforderlichen Isolation.

Somit leiden sämtliche herkömmlichen Methoden unter einigen Mängeln. Die Methoden sind entweder zeitaufwendig, zu teuer oder schädigen das Halbleitermaterial aufgrund einer übermäßigen Behandlung bei extremen Temperaturen.

Nach der DT-OS 25 50 346 und der DT-OS 26 32 050 sind zur Erzielung einer elektrischen Isolation zwischen Funktionselementen einer integrierten Schaltung entweder die Verwendung von anodisch oxydiertem Metall oder von anodisch oxydiertem Silicium vorgesehen. Ein Dielektrikum aus einem anodisch oxydiertem Material ergibt eine zufriedenstellende Isolation und behebt die Schwierigkeiten, die der Isolationstechnik mit einem pn-übergang und der daraus sich ergebenden pn-Kapazität anhaften. Um eine anodisch gebildete

709840/0802

R.E. Scherrer 3 Fl 931

Schicht mit einer solchen ausreichenden Dicke zu erzielen, daß die Funktionselemente vollständig isoliert sind, war eine poröse, anodisch gebildete Schicht erforderlich. Es wurde festgestellt, daß eine poröse anodisch gebildete Schicht erhalten wird, falls während der anodischen Oxydation ein speziell geeigneter Elektrolyt verwendet wurde.

Die Verwendung eines durch anodische Oxydation hergestellten Isoliermaterials erwies sich als äußerst wirksam und verminderte die Kosten der Herstellung von integrierten Festkörperschaltungen beträchtlich. Praktisch ergaben sich jedoch einige Schwierigkeiten bei der Metallisierung über die Zwischenfläche zwischen dem Isoliermaterial und dem angrenzenden Halbleitermaterial insofern, als dort eine Neigung zur Lükkenbildung an den Rändern des Isoliermaterials bestand und dies bei den anschließend aufgebrachten Metallmustern eine Schaltungsunterbrechung zur Folge haben konnte.

Aufgabe der Erfindung ist die Angabe eines Halbleiterbauelements und eines Verfahrens zur Herstellung desselben, wobei, ohne Verlust der Vorteile der beiden eingangs erwähnten Anordnungen bzw. Verfahren, eine Lückenbildung und daher eine Unterbrechung eines Schaltkreises in einer integrierten Schaltung vermieden wird.

Die Erfindung betrifft ein Halbleiterbauelement mit einer Mehrzahl von mittels Isolationsbereichen getrennter Schichtteile einer Halbleiterschicht.

Die vorstehend erwähnte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 genannte Ausbildung gelöst.

709840/0802

R.E. Scherrer 3 Fl 931

Im Sinne der Erfindung liegt vorzugsweise eine solche elektrische Isolation für Halbleiterbauelemente, daß ein Raum zwischen elektronischen Funktionselementen in einer Schicht aus Halbleitermaterial vollständig gefüllt wird und eine glatte ebene Oberfläche für die anschließende Aufbringung von Isoliermaterial und metallischer Muster erhalten wird. Die Erfindung schließt manche der wünschenswerten Merkmale der einleitend genannten Offenlegungsschriften insofern ein, daß Hochtemperatur-Prozeßschritte und Maskierungsprozesse zum Fortfall kommen, welche bei herkömmlichen Isolationsmethoden erforderlich sind. Die den Isolationsmethoden mit pn-übergang und den daraus über die Obergänge gebildeten Kapaziäten sich ergebende Schwierigkeiten werden behoben und es wird außerdem die zur Ausbildung von dicken isolierenden Siliciumdioxidschichten erforderliche Temperatur vermieden.

Insbesondere ist nach der Erfindung ein Verfahren zur selektiven Auffüllung der Isolationsbereiche derart vorgesehen, daß eine ebene Oberfläche sich ergibt und weder ein Läppoder Polier-Prozeß zum Entfernen unerwünschten Materials von der Oberfläche des Halbleiterbauelementes erforderlich ist.

Bei einem Verfahren nach der Erfindung werden elektronische Funktionselemente beabstandet in einer Halbleiterschicht auf einem Substratkörper ausgebildet. Auf der Oberfläche des Halbleitermaterials wird eine Maskierungsschicht hergestellt und danach in ausgewählten Isolationsbereichen zwischen den beabstandeten Teilen unter Freilegung des Substratmaterials die Maskierungsschicht und das Halbleitermaterial durch Ätzen entfernt. Dann wird eine Isolierschicht auf den frei-

709840/0802

- 10 -

R.E. Scherrer 3 Fl 931

gelegten Oberflächenteilen des Substratmaterials und den Seitenflächen der beabstandeten Schichtteile ausgebildet. Über das Halbleiterbauelement wird Metall abgeschieden, so daß auf der Isolierschicht des Substrats und auf der oberflächlichen Maskierungsschicht Metallschichten entstehen. Die Metallschicht auf der Isolierschicht des Substrats ist von dem Metall auf der oberflächlichen Maskierungsschicht elektrisch getrennt und kann daher durch anodische Oxydation oder Plattieren derart behandelt werden, daß eine Schutzschicht auf der Oberfläche gebildet wird, ohne daß das auf der oberflächlichen Maskierungsschicht aufgebrachte Material in Mitleidenschaft gezogen wird. Ist das auf der Isolierschicht des Substrats befindliche Metall behandelt, so kann das auf der oberflächlichen Maskierungsschicht vorhandene Metall durch Ätzen mit einer solchen Verbindung entfernt werden, welche das oberflächlich vorhandene reine Metall aber kaum oder nicht das behandelte Substratmetall angreift. Der Zwischenraum zwischen den beabstandeten Schichtteilen kann dann unter Anwendung eines Plattierungsprozesses unter Ausbildung einer Metallschicht aufgefüllt werden, bis wieder eine ebene Oberfläche realisiert ist. Nach Ausbildung der ebenen Oberfläche können die üblichen Prozeßschritte angeschlossen werden, um die integrierte Festkörperschaltung einschließlich der Metallisierung der Kontaktierungsbereiche und des metallischen Zwischenverbindungsmusters herzustellen.

Die Erfindung macht somit Hochtemperatur-Diffusionsprozesse und einen Maskierungsprozeß überflüssig, was bei der Übergangs-Isolationsmethode erforderlich ist, wodurch die Kosten der integrierten Festkörperschaltung und die normalerweise bei Hochtemperatur-Diffusionsprozessen erfolgende Schädigung vermindert sind.

709840/0802 - n -

R.E. Scherrer 3

Fl 931

Im Bedarfsfalle kann das in den Isolationsbereichen befindliche Metall als Sammelschiene verwendet werden.

Das elektrolytisch abgeschiedene Metall füllt vollständig den Raum zwischen den aktiven Funktionselementen aus und läßt keine Lücke an der Zwischenfläche zwischen dem Isolationsbereich und den aktiven Zonen, so daß die den älteren Vorschlägen anhaftenden Schwierigkeiten überwunden sind.

Die Erfindung mit ihren Merkmalen und Vorteilen werden im folgenden an zwei Ausführungsbeispielen anhand der Zeichnungen erläutert,

deren Fig. 1 bis 7 deren Fig. 8

Querschnittsansichten eines Teils einer integrierten Festkörperschaltung während verschiedener Ilerstellungsstadien entsprechend einem ersten Ausführungsbeispiel der Erfindung zeigen,

die Aufsicht des Teils einer Halbleiterplatte mit einer Mehrzahl von darauf ausgebildeten Festkörperschaltungselementen mit einem gemeinsamen Verbindungssatz zeigt,

deren Fig. 9

schematisch einen Arbeitsprozeß bei dem Herstellungsverfahren nach der Erfindung veranschaulicht,

deren Fig. 10 bis 14 Querschnittsansichten des Teils

einer integrierten Festkörperschaltung während verschiedener Herstellungsstadien entsprechend einem ersten Ausführungsbeispiel nach der Erfindung zeigen,

709840/0802

- 12 -

R.E. Scherrer 3 Fl 931

deren Fig. 15 eine Querschnittsansicht einer verkapselten integrierten Festkörperschaltung enthält und

deren Fig. 16 bis 21 Querschnittsansichten des Teils

einer integrierten Festkörperschaltung zu unterschiedlichen Herstellungsstadien entsprechend dem zweiten Ausführungsbeispiel nach der Erfindung betreffen.

Die Fig. 1 zeigt einen Teil einer Halbleiterplatte 28 mit einem Substratkörper 30, der aus einer normalen Platte aus Halbleitermateril, vorzugsweise Silicium, des P-Leitungstyps mit einem spezifischen Widerstand von etwa 1 bis 3 52 · cm besteht; selbstverständlich könnte jedoch auch n-dotiertes Halbleitermaterial verwendet werden. Die Platte wird zur Erzielung einer einkristallinen Fläche 32 poliert, auf die eine Epitaxschicht 34 aus η-leitendem Halbleitermaterial zum Aufwachsen gebracht wird. Die Epitaxschicht 34 sollte so zum Aufwachsen gebracht werden, daß sie angrenzend an die Fläche eine große N -Verunreinigungskonzentration und eine normale N-Verunreinigungskonzentration über den Rest der Schicht aufweist. Die Änderung der Verunreinigungskonzentration kann durch das Wachstum einer Schicht mit abgestufter Verunreinigungskonzentration erreicht werden, die sich beginnend mit einer großen N -Konzentration bis auf eine niedrige N-Konzentration am Ende des Wachstumsprozesses ändert. Es können alternativ auch zwei unterschiedbare Schichten zum Aufwachsen gebracht werden, so die Teilschicht 36 mit einer großen N -Verunreinigungskonzentration und eine Teilschicht 38 mit einer normalen N-Verunreinigungskonzentration.

709840/0802 -13-

- 13 R.E. Scherrer 3 Fl 931

Die Epitaxschicht kann unter Verwendung von Verunreinigungsatomen von Phosphor, Arsen oder Antimon zum Aufwachsen gebracht werden, die den N-Leitungstyp der Schicht bewirken. Die Teilschicht 36 weist eine größere Verunreinigungskonzentration auf und wird während eines epitaxialen Prozesses bei einer Temperatur von etwa 1200 ⁰C und einer Verunreinigungs-

17 3

konzentration von gleich oder mehr als 2x10 Atomen/cm ausgebildet. Dieser Wachsturasprozeß wird über etwa eine Minute geführt, was eine Schicht mit einer Dicke von etwa 1 μΐη ergibt. Dann wird das Wachstum mit einer Verunreinigungskonzentration von etwa 1x10 Atomen/cm über eine Zeitdauer von etwa 7 Minuten fortgesetzt, wobei eine Teilschicht 38 mit einer Dicke von etwa 6 bis 7 μη» entsteht. Das vorstehend beschriebene Verfahren ergibt zwei unterscheidbare Teilschichten 36 und 38 mit verschiedenen Verunreinigungskonzentrationen. Es kann auch, falls ein graduierter Verunreinigungskonzentrationsverlauf erwünscht ist, dieser durch Aufbringen einer Epitaxschicht mit einer Verunreinigungskonzentration von

17 3

2x10 oder mehr Verunreinigungsatomen/cm über eine Minute und anschließendes Abstellen der Verunreinigungsquelle bei Weiterführung des epitaxialen Wachstums verwirklicht werden. Die restlichen Verunreinigungsatome ergeben den graduierten Konzentrationsverlauf. Die hohe N -Verunreinigungskonzentration in der Teilschicht 36 bewirkt einen niedrigen Sättigungswider stand, der das erhaltene Halbleiterbauelement zum Schalten bei einer großen Stromdichte befähigt.

Die η-leitende Halbleiterteilschicht 36 gemäß der Fig. 1 wird vorzugsweise durch Anwendung eines der vorstehend beschriebenen epitaxialen Wachstumsprozesses hergestellt; für die Zwecke der Erfindung kann jedoch zur Herstellung der N -Teilschicht 36 ein Diffusionsprozeß angewendet werden und dann

709840/0802

- 14 -

- 14 R.E. Scherrer 3 Fl 931

die Teilschicht 38 unter Verwendung eines normalen Epitaxprozesses ausgebildet werden.

Nach Herstellung der Epitaxschicht 34 wird das Halbleitermaterial zur Bildung einer isolierenden Maskierungsschicht 40 auf der gesamten Oberfläche der Epitaxschicht einem Oxydationsprozeß unterworfen.

Während die Oxydation des Halbleitermaterials eine bevorzugte Methode zum Herstellen der isolierenden Maskierungsschicht 40 ist, kann die Schicht auch durch Abscheiden von Siliciumnitrid oder einem Oxid hergestellt werden, welche beide isolierend sind und dem Siliciumätzmittel Widerstand leisten.

Unter Anwendung eines herkömmlichen Prozesses, beispielsweise eines Photolackprozesses, werden bestimmte Schichtteile 42 der Maskierungsschicht 40 durch Ätzen unter Freilegung des η-leitenden Halbleitermaterials in der Epitaxschicht entfernt. Die verbleibenden Teile der Maskierungsschicht 40 bilden eine Maske, wie die Fig. 2 veranschaulicht. Unter Verwendung der Maskierungsschicht 40 als Maske werden die beiden Basiszonen 44 des P-Leitungstyps durch einen p-dotierenden Diffusionsprozeß ausgebildet. Nach der Diffusion der beiden Basiszonen 44 wird die Oxidmaskierungsschicht 4O erneuert und sowohl die Emitterzone 46 als auch die Kollektor-Kontaktierungszonen 48 durch Ätzen freigelegt, die durch einen η-dotierenden Diffusionsprozeß gemäß der Fig. 3 hergestellt werden. Damit sind in der Halbleiterplatte 28 NPN-Transistorelemente hergestellt worden; diese Elemente müssen aber gegeneinander isoliert werden, bevor ein betriebsfähiges Halbleiterbauelement hergestellt werden kann.

7098A0/0802 -15-

R.E. Scherrer 3 Fl 931

Nach der Fig. 4 wird die Maskierungsschicht 40 auf der Oberfläche erneuert und Teile des Isoliermaterials oberhalb bestimmter Isolationsbereiche 50 zwischen den aktiven Elementen unter Anwendung von Photolackprozessen entfernt, wobei die dargestellte Maske aus der Maskierungsschicht 40 entsteht. Das innerhalb der Isolationsbereiche 5O freigelegte n-dotierte Halbleitermaterial wird insgesamt innerhalb der Isolationsbereiche soweit entfernt, daß der p-leitende Halbleitersubstratkörper 30 innerhalb der Isolationsbereiche 50 freigelegt ist, wobei beabstandete Teile der Epitaxschicht 34 entstehen, wie die Fig. 5 veranschaulicht. Das Siliciummaterial kann unter Verwendung einer HF-HNO^-Ätzlösung geätzt werden.

Nun wird die Halbleiterplatte 28 einer thermischen Wasserdampf oxydationsbehandlung über einen Zeitraum von etwa 10 Minuten ausgesetzt, um auf der freigelegten Halbleiteroberfläche eine Isolierschicht 52 in einer Dicke von etwa 10OO A zu erzeugen, wie die Fig. 6 zeigt. Die Isolierschicht 52 bedeckt sowohl den freigelegten Substratkörper 30 als auch die freigelegten seitlichen Wände der beabstandeten Teile der Epitaxschicht 34. Gemäß der Fig. 7 wird im Vakuum auf die Halbleiterplatte 28 unter Bildung einer Leitschicht 54 auf der oberflächlichen isolierenden Maskierungsschicht 40 und einer Leitschicht 56 auf dem Substratteil der Isolierschicht 52 ein Metall aufgedampft, vorzugsweise Aluminium. Der Oberflächenteil der Maskierungsschicht 40 trennt elektrisch die Leitschicht 54 von der Epitaxschicht 34, während die Isolierschicht 52 am Substrat elektrisch die Leitschrift 56 gegen den Substratkörper 30 und die seitlichen Wände der beabstandeten Teile der Epitaxschicht 34 isoliert. Die Leitschichten 54 und 56 werden in einer Dicke von etwa 1 μπι ausgebildet, so daß die Leitschicht 54 von der Leitschicht 56 sowohl räumlich als auch elektrisch getrennt ist.

709840/0802

— 16 —

R.E. Scherrer 3 Fl 931

Im nächsten Arbeitsgang wird die Leitschicht 56 zur Änderung ihrer Oberflächeneigenschaften elektrolytisch behandelt. Da die Leitschicht 5G durch die Isolierschicht 52 am Substratkörper gegen das Halbleitermaterial elektrisch isoliert ist, muß Vorsorge getroffen werden, einen elektrischen Kontakt an der Leitschicht 56 anzubringen. Die Fig. 8 zeigt einen Teil einer Halbleiterplatte 28 mit darauf in Mehrzahl angeordneten integrierten Festkörperschaltungen 60, welche metallische Verbindungen 62 aufweisen, die jedes der Bauelemente kontaktiert. Die Verbindungen 62 sind im wesentlichen Ansätze der Isolationsbereiche 50 mit der Leitschicht 56, wodurch eine Zwischenverbindungsleitschiene erhalten wird. Zum Anlegen eines elektrischen Potentials an die Leitschicht 56 über die gesamte Halbleiterplatte 28 ist ein einzelner Kontaktfleckansatz 64 vorgesehen.

Danach wird die aus Aluminium bestehende Leitschicht 56 teilweise anodisch oxydiert, indem ein positives Potential unmittelbar an den Kontaktfleckansatz angelegt wird, der mit den Verbindungen 62 und der aus Aluminium bestehenden Leitschicht 56 in Verbindung steht, während die Halbleiterplatte 28 und die Kathode 68 in eine den Elektrolyten 66 enthaltenden Anodisierungslösung eingetaucht werden, wie die Fig. 9 veranschaulicht. Der Elektrolyt 66 besteht vorzugsweise aus H₂SO.; es können jedoch auch für den gleichen Zweck andere Elektrolyten verwendet werden. An den Kontaktfleckansatz 64 wird ein Potential von etwa 7 V angelegt, das einen Strom von etwa 30 mA bewirkt. Um eine dünne Schicht 70 aus anodisch oxydiertem Aluminium zu erzeugen, die die Fig. 10 zeigt, wird die anodische Oxydation über einen Zeitraum von etwa 5 Minuten durchgeführt.

Dann wird die Halbleiterplatte 28 aus dem Elektrolyt 66

0 9840/0802

- 17 -

R.E. Scherrer 3 Fl 931

entfernt und in einer Lösung aus Ferrichlorid oder einer Bromverbindung geätzt, in der das nicht anodisch oxydierte Aluminium der Leitschicht 54 entfernt wird, während wenig oder keine Wirkung auf die Schicht aus anodisch oxydiertem Aluminium 70 und das anodisch nichtoxydierte Aluminium der Leitschicht 56 ausgeübt wird. Zur Entfernung der Leitschicht 54 von der Halbleiterplatte kann natürlich jede Ätzlösung verwendet werden, die reines Aluminium angreift, jedoch wenig oder keine Wirkung auf anodisch oxydiertes Aluminium ausübt, so daß eine Struktur gemäß der Fig. 11 erhalten wird. Nach dem Abätzen des reinen Aluminiums wird die Platte in einer HF-A'tzlösung angeordnet und die Schicht aus anodisch oxydiertem Aluminium 70 unter Freilegung des nicht anodisch oxydierten Aluminiums der Leitschicht 56 abgeätzt, wie die Fig. 12 veranschaulicht.

Wieder wird ein elektrischer Kontakt an dem Kontaktfleckansatz 64 hergestellt und die Platte, ähnlich wie in Fig. 9 gezeigt, in einem Molybdän-Plattierungsbad angeordnet und die Molybdän-Schicht 72 in einer Dicke von etwa 4 μΐη auf der Leitschicht 56 abgeschieden. Nach der elektrolytischen Abscheidung des Molybdäns wird die Platte in ein Tantal-Plattierungsbad gebracht und auf der Molybdän-Schicht eine Tantal-Schicht 74 mit einer Dicke von etwa 1 μΐη abgeschieden, wie die Fig. 13 veranschaulicht.

Dann wird die Platte wieder entsprechend der Fig. 9 in einer anodischen Oxydationslösung angeordnet, wobei ein positives Potential an den Kontaktfleckansatz 64 angelegt wird und die anodische Oxydationslösung eine 2 %ige Salpetersäurelösung oder einen Schwefelsäure-Elektrolyt enthält, so daß das Tantal in einer solchen ausreichenden Dicke anodisch oxydiert wird, daß zwischen der Oberfläche des Bauelements und dem

709840/0802

- 18 -

R.E. Scherrer 3 Fl 931

nicht anodisch oxydiertem Metall darunter gemäß der Fig. 14 eine gute elektrische Isolation erhalten wird. Bemerkenswert ist, daß das anodisch nichtoxydierte Metall unterhalb der anodisch oxydierten Tantal-Schicht 76 einen isolierten gemeinsamen Anschlußleiter bildet, der als Sammelschiene für eine integrierte Festkörperschaltung nützlich sein kann.

Durch Entfernung von bestimmten Teilen der Maskierungsschicht 40 von der Oberfläche und anschließendes Aufdampfen einer Aluminiumschicht 78 über das gesamte Bauelement zur Kontaktierung des freiqeleqten Halbleitermaterials innerhalb der Kontaktbereiche werden anschließend auf der Platte Emitter-, Basis- und Kollektorkontakte hergestellt. Dann werden die nicht erwünschten Teile des Aluminiums unter Verwendung eines Photolackprozesses entfernt, so daß die Kontakte gegeneinander isoliert sind.

Nun ist die Platte zum Prüfen und zur weiteren Bearbeitung bereit, die Ritzen, Brechen in Plättchen und das Verkapseln der Plättchen einschließen. Die Fig. 15 zeigt die auf einen gewöhnlich entsprechend den Anforderungen aus einem glasähnlichen Material bestehenden Gehäusesockel 82 montierte integrierte Festkörperschaltung. Das Gehäuse weist durchgeführte Kontaktierungsleiter 84, die über dünne Drahtverbindungen 86 mit den Kontaktflecken der Aluminiumschicht 78 verbunden werden, auf. Dann wird unter Anwendung von bekannten Verfahren, beispielsweise durch Aufbringen einer Glasfritte das Gehäuse dicht verschlossen.

Das vorstehend beschriebene Ausführungsbeispiel gewährleistet die vollständige Isolation zwischen aktiven Funktionselementen einer integrierten Schaltung unter Verwendung von auf den Randflächen der beabstandeten Teile der Epitaxschichten

7 09 840/0802

- 19 -

R.E. Scherrer 3 Fl 931

aufgebrachten Isolierschicht, während die Epitaxschichten die elektronischen Funktionselemente enthalten, wonach der Raum zwischen den Funktionselementen unter Anwendung eines Plattierungsprozesses mit elektrisch leitendem Metall vollständig aufgefüllt wird und möglicherweise an den Rändern der Isolierbereiche auftretende Spalten vermieden sind. Die besondere Kombination von Plattierungs-, Ätz- und anodischen Oxydationsprozessen ergeben eine verbesserte Methode zur Entfernung von nicht gewünschtem Aluminium von der Oberfläche der Halbleiterplatte ohne die Notwendigkeit für einen teuren Läppprozeß.

Bei dem vorstehend beschriebenen Ausführungsbeispiel werden auf der Aluminium-Leitschicht 56 Molybdän und Tantal abgeschieden. Das Plattieren von Molybdän und Tantal muß unter gesteuerten Bedingungen durchgeführt werden, welche das Verfahren für manche Hersteller unerwünscht machen. Somit soll ein weiteres Ausführungsbeispiel der Erfindung beschrieben werden, bei dem die Notwendigkeit zum Plattieren von Molybdän und Tantal entfällt.

Das angewendete Verfahren entsprechend dem zweiten Ausführungsbeispiel folgt den anhand der Fig. 1 bis 6 beschriebenen Arbeitsgängen des ersten Ausführungsbeispiels, wonach eine Isolierschicht 52 in den Isolationsbereichen und eine Maskierungsschicht 4O auf der Oberfläche der Halbleiterplatte 28 vorgesehen sind; deshalb bedarf es nicht der Wiederholung dieser Arbeitsgänge bei der Beschreibung des zweiten Ausführungsbeispiels .

Die Platte gemäß der Fig. 6 wird einem im Vakuum erfolgenden Aufdampfprozeß von Aluminium unterworfen, wobei eine Leitschicht 56 aus Aluminium auf der Isolierschicht 52 des Sub-

709840/0802

- 20 -

R.E. Scherrer 3 Fl 931

strats innerhalb der Isolationsbereiche 50 und eine Schicht aus Aluminium auf der auf der Oberfläche befindlichen Maskierungsschicht 40 ausgebildet werden. Der Aufdampfprozeß wird solange fortgesetzt, bis die Dicke der Aluminiumschichten etwa 2 500 AE beträgt. Nach dem Aufdampfen des Aluminiums wird die Platte einem Aufdampfprozeß von Kupfer unterworfen, so daß innerhalb der Isolationsbereiche 50 die Kupferschicht auf der Leitschicht 56 und die Kupferschicht 94 auf der Oberfläche der Schicht 90 aus Aluminium entsteht, wie am besten aus der Fig. 16 ersichtlich ist. Das Aufdampfen des Kupfers erfolgt solange, bis eine Schicht mit einer Dicke von etwa 2000 AE entstanden ist. Die Maskierungsschicht 40 isoliert elektrisch die Schicht 90 aus Aluminium und die Kupferschicht 94 gegen das Halbleitermaterial, während die Isolierschicht 52 die Leitschicht 56 und die Kupferschicht 92 isoliert. Die Leitschicht 56 und die Kupferschicht 92 befinden sich im Abstand zu der Schicht 90 aus Aluminium und der Kupferschicht 94, so daß dazwischen kein elektrischer Kontakt besteht . Unter Verwendung einer Struktur, wie sie anhand der Fig. 8 bereits beschrieben wurde, ist eine Zwischenverbindungsmatrix vorgesehen, so daß die Leitschichten 56 und die Kupferschichten 92 über die gesamte Platte hinweg elektrisch verbunden sind.

An den Kontaktansatz 64 wird, wie die Fig. 8 veranschaulicht, ein Kontakt angebracht, so daß an die Leitschichten 56 und die Kupferschichten 92 ein Potential angelegt werden kann. Die Platte wird in ein Nickelplattierungsbad gebracht und während einer Zeit von 10 Minuten beschichtet, wobei die Nickelschicht 96 gemäß der Fig. 17 entsteht. Danach wird die Platte aus dem Nickelplattierungsbad genommen und mit einer 25 %igen Salzsäurelösung geätzt, die das Nickel nicht

709840/0802 - 21 -

R.E. Scherrer 3 Fl 931

angreift, jedoch Aluminium und Kupfer, wodurch von der Oberfläche der Platte die Kupferschichten 94 und die Schichten aus Aluminium entfernt werden, wie die Fig. 18 veranschaulicht, Es ist zu bemerken, daß jedes Ätzmittel bei dem Verfahren nach der Erfindung verwendet werden kann, soweit es Nickel kaum beeinträchtigt, Aluminium und Kupfer aber angreift. Bei der Erfindung sind solche andere Metall-Ätzmittel-Kombinationen in Erwägung zu ziehen, bei denen selektiv Metall von der Oberfläche der Halbleiterplatte entfernt wird, das auf der Isolierschicht des Substrats aufgebrachte Metall jedoch nicht angegriffen wird. Nach dem Abätzen des Aluminiums und des Kupfers von der Oberfläche der Halbleiterplatte wird diese wieder in das Nickelplattierungsbad gebracht und Nickel mit einer solchen ausreichenden Dicke aufgebracht, daß mit dem Halbleitermaterial eine ebene Oberfläche erhalten wird, wie die Fig. 19 am besten veranschaulicht.

Gemäß der Fig. 20 wird über die Oberfläche der Halbleiterplatte eine Isolierschicht in einer Dicke von etwa 1 μΐη aufgebracht, die aus SiO_ oder einem abgeschiedenen Oxid bestehen kann. Danach werden in bestimmten Kontaktbereichen gemäß der Fig. 20 Kontaktöffnungen 98 in die Maskierungsschicht geätzt. Zur Ausbildung von Kontakten mit den bestimmten Bereichen des Halbleitermaterials wird eine Aluminiumschicht 78 auf die Oberfläche aufgedampft. Dann wird, wie die Fig. 21 veranschaulicht, zur elektrischen Trennung der auf der Platte befindlichen verschiedenen Kontakten das Aluminium unter Anwendung eines Photolackprozesses geätzt. Die Halbleiterplatte 28 der Fig. 21 zeigt eine elektrische Isolation zwischen aktiven Zonen der Epitaxschicht 34 und eine von den Schichten

- 22 -

709840/0802

R.E. Scherrer 3 Fl 931

aus Aluminium, Kupfer und Nickel gebildete Sammelschiene.

Die Halbleiterplatte gemäß der Fig. 21 befindet sich in einem Zustand zum Messen, Ritzen, Brechen und der Verkapselung, wie im Hinblick auf die Fig. 15 bereits beschrieben wurde.

Die Erfindung sieht die elektrische Isolation zwischen beabstandeten Teilen einer Schicht aus Halbleitermaterial unter Verwendung einer Isolierschicht auf den Randflächen der beabstandeten Schichtteilen vor, wonach in den Raum zwischen den Schichtteilen eine Abscheidung von Metall erfolgt, so daß eine ebene Oberfläche erhalten wird. Wird das Verfahren bei der Herstellung von integrierten Festkörperschaltungen angewendet, so entfallen die Hochtemperatur-Diffusionsprozesse und die bei den herkömmlichen Isolationsmethoden erforderlichen Maskierungsprozesse. Die Verwendung eines Isolationsmaterials als Isolator zwischen aktiven Funktionselementen einer integrierten Schaltung ergibt Vorteile im Hinblick auf den Stand der Technik, insbesondere werden diejenigen Probleme, die der parasitären Kapazität bei der Isolationsmethode mit einem pn-übergang zuzuordnen sind, behoben. Das plattierte Metall füllt vollständig die Isolationsbereiche aus, wobei ein planares Bauelement ohne eine Lücke zwischen dem Isolationsbereich und dem Halbleitermaterial erhalten wird. Ober das plattierte Metall wird ein günstig gelegenes Zwischenverbindungsnetz für die integrierte Festkörperschaltung erhalten. Die Erfindung stellt einen preiswerten, aber wirksamen Weg zur Erzielung einer Isolation zwischen den aktiven Funktionselementen einer integrierten Schaltung dar und behebt manche der Probleme, die den herkömmlichen Methoden eigentümlich sind.

5 Blatt Zeichnung
mit 21 Figuren

709840/0802

Claims

DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG

FREIBURG I. BR.

R.E. Scherrer 3 Fl 931

Patentansprüche

M .j Halbleiterbauelement mit einer Mehrzahl von mittels Isolationsbereichen getrennten Schichtteilen einer Halbleiterschicht, dadurch gekennzeichnet, daß die Isolationsbereiche (50) zwischen den Schichtteilen der Halbleiterschicht aus einer Isolierschicht (52) an der Grenzfläche der Isolationsbereiche (50) auf dem Halbleitermaterial und auf der Isolierschicht aufgebrachten Leitschicht (56) bestehen.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Isolationsbereiche (50) eine Halbleiterschicht des zweiten Leitungstyps auf einem halbleitenden Substratkörper (30) des ersten Leitungstyps durchdringen, so daß voneinander elektrisch getrennte Schichtteile der Halbleiterschicht entstehen, in denen Zonen von Funktionselementen angeordnet sind.
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Isolationsbereiche (50) eine Epitax-

^Go/sp 709840/0802

17. März 1977 - 2 -

ORIGINAL INSPECTED

- 2 R.E. Scherrer 3 Fl 9β7 »2092

schicht des zweiten Leitungstyps auf einem halbleitenden Substratkörper (30) des ersten Leitungstyps durchdringen.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die Isoiationsbereiche (50) eine aus zwei Teilschichten (36, 38) unterschiedlicher Störstellenkonzentration bestehende Epitaxschicht durchdringen, von denen die Teilschicht (36) mit höherer StörStellenkonzentration an den Substratkörper (30) angrenzt.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Isolationsbereiche (50) mit den Schichtteilen eine ebene Fläche bilden.
6. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß die Isolationsbereiche (50) mit Metall aufgefüllt sind.
7. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß die Isolationsbereiche (50) mit Metall und Isoliermaterial auf dem Metall aufgefüllt sind.
8. Halbleiterbauelement nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß das Metall in den Isolationsbereichen (50) mehrere übereinander aufgebrachte Metallschichten enthält, von denen die unterste Leitschicht (56) aus Aluminium besteht.
9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß auf der Leitschicht (56) aus Aluminium in den Isolationsbereichen (50) eine Molybdän-Schicht (72) und darüber eine Tantal-Schicht (74) aufgebracht sind.

709840/0802

R.E. Scherrer 3 Fl 931
10. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß auf der Leitschicht (56) aus Aluminium in den Isolationsbereichen (50) eine Kupferschicht (92) und darüber eine Nickelschicht (96) aufgebracht sind.
11. Halbleiterbauelement nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Metallschicht in den Isolationsbereichen (50) elektrisch über Verbindungen (62) zusammenhängen und mit einem Kontaktfleckansatz (64) versehen sind.
12. Verfahren zum Herstellen eines Halbleiterbauelements nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet,

daß das Halbleitermaterial innerhalb der Isolationsbereiche (50) entfernt wird,

daß eine Isolierschicht (52) an der Grenzfläche der Isolationsbereiche (50) erzeugt wird,

daß auf die Isolierschicht (52) ein Metall aufgedampft wird und ^

daß die Isolationsbereiche (50) elektrolytisch mit Metall aufgefüllt werden.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet,

daß über die die Isolierbereiche (50) aufweisende Halbleiteroberfläche das Metall aufgedampft wird,

daß das Metall auf der Isolierschicht (52) innerhalb der Isolierbereiche (50) elektrolytisch behandelt wird, so daß es durch Bildung einer Passi-

. 7098AO/0Θ02

R.E. Scherrer 3 Fl 931

vierungsschicht gegen ein das nicht behandelte Metall angreifende Ätzmittel schwächer angreifbar wird, und

daß die die Isolierbereiche (50) aufweisende Halbleiteroberfläche dem Ätzmittel ausgesetzt wird, so daß das Metall zwischen den Isolierbereichen (50) entfernt wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Metall innerhalb der Isolierbereiche (50) anodisch oxydiert wird.
15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß auf das aufgedampfte Metall innerhalb der Isolierbereiche (50) eine Schicht eines weiteren Metalls elektrolytisch aufgebracht wird, so daß das Metall innerhalb der Isolierbereiche (50) gegen das Ätzmittel schwächer angreifbar wird.
16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Passivierungsschicht innerhalb der Isolierbereiche (50) nach der Entfernung des Metalls zwischen den Isolierbereichen (50) entfernt wird und daß auf das aufgedampfte Metall weiteres Metall elektrolytisch aufgebracht wird.

709840/0802