DE2627307B2 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE2627307B2
DE2627307B2 DE19762627307 DE2627307A DE2627307B2 DE 2627307 B2 DE2627307 B2 DE 2627307B2 DE 19762627307 DE19762627307 DE 19762627307 DE 2627307 A DE2627307 A DE 2627307A DE 2627307 B2 DE2627307 B2 DE 2627307B2
Authority
DE
Germany
Prior art keywords
layer
opening
masking layer
masking
undercut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762627307
Other languages
English (en)
Other versions
DE2627307C3 (de
DE2627307A1 (de
Inventor
Pieter Johannes Wilhelmus Eindhoven Jochems
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2627307A1 publication Critical patent/DE2627307A1/de
Publication of DE2627307B2 publication Critical patent/DE2627307B2/de
Application granted granted Critical
Publication of DE2627307C3 publication Critical patent/DE2627307C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1.
Ein Verfahren dieser Art ist z. B. aus der US-PS 37 66 446 bekannt.
In der Halbleitertechnik und insbesondere in der Technologie der monolithischen integrierten Schaltungen werden oft Schaltungen und also Halbleiterschaltungselemente angestrebt, die bis zu sehr hohen Frequenzen, z. B. bis zu Frequenzen von 1 oder einigen GHz, brauchbar sind. Dabei ist es außerdem in vielen Fällen wünschenswert, daß eine monolithische integrierte Schaltung Bipolartransistoren sowohl vom npnals auch vom pnp-Typ enthält.
J5 Obschon das Erreichen derartiger sehr hoher Frequenzen bereits für vertikale npn-Transistoren mit technologischen Problemen einhergeht, ist dies insbesondere bei monolithischen Schaltungen mit npn- und pnp-Transistoren in einer einzigen epitaktischen Schicht der Fall. Dabei werden die pnp-Transistoren nahezu stets als laterale Transistoren ausgeführt. Es ist daher nicht nur praktisch unmöglich, wegen der lateralen Struktur und wegen der geringeren Löcherbeweglichkeit diese pnp-Transistoren für sehr hohe Frequenzen geeignet zu machen, sondern im allgemeinen werden auch die auf diese Weise in einer einzigen epitaktischen Schicht gebildeten npn- und pnp-Transistoren wegen ihrer sehr verschiedenen geometrischen Struktur elektrisch wesentliche Unterschiede aufweisen,
so was im allgemeinen nicht erwünscht ist.
Es wurde versucht, dieses Problem dadurch zu lösen, daß unter Verwendung zweier oder mehrerer aufeinanderliegender epitaktischer Schichten die npn- und pnp-Transistoren beide mit einer vertikalen Struktur ausgebildet werden, aber außer der Tatsache, daß die Bildung mehrerer epitaktischer Schichten eine erhebliche technologische Komplikation ergibt, treten durch die Ausdiffusion der auf verschiedenen Pegeln vorhandenen vergrabenen Schichten weitere Probleme auf.
Bei der nach dem aus der US-PS 37 66 446 bekannten Verfahren hergestellten Transistorstruktur treten diese Probleme in viel geringerem Maße auf. Dabei werden die Abmessungen der Emitterzone und des aktiven Basisgebietes durch ein übliches Photo-Ätzverfahren bestimmt. Es ist dabei aber schwierig, aktive Basisgebiete mit sehr kleiner Breite reproduzierbar zu erzeugen.
Aufgabe der Erfindung ist es, ein Verfahren eingangs beschriebener Art zu schaffen, mit dem auch sehr kleine
Abmessungen des aktiven Basisgebietes und der Emitterzone in Richtung vom Basiskontaktgebiet bis zum Kollektorkontaktgebiet reproduzierbar und ohne aufwendige Ausricht- und Maskierungsschritte realisiert werden können. Diese Aufgabe wird erfind jngsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Beim erfindungsgemäßen Verfahren werden die Abmessungen des aktiven Basisgebietes und der Emitterzone in seitlicher Richtung durch einen Unterätzschritt bestimmt, die genau kontrollierbar ist und beliebig klein gemacht v/erden kann.
Eine erfindungsgemäß hergestellte Halbleiteranordnung enthält einen lateralen Transistor, der imstande ist, bei hohen Frequenzen befriedigend zu arbeiten, in dem die Breite des aktiven Basisgebietes, von dem Emitter zu dem Kollektor gerechnet, sehr klein gemacht werden kann, wodurch der Unterschied in der Laufzeit der von den verschiedenen Punkten des Emitters aus injizierten Ladungsträger zu dem Kollektorkontaktgebiet klein gehalten werden kann. Daher ist vorzugsweise die Breite des aktiven Basisgebietes, von dem Basiskontaktgebiet zu dem Kollektorkontaktgebiet gemessen, höchstens gleich dem Mindestabstand zwischen dem aktiven Basisgebiet und dem Kollektorkontaktgebiet und vorzugsweise höchstens gleich der Hälfte dieses Abstandes. Die praktisch homogen dotierte Halbleiterschicht kann vom ersten Leitungstyp sein. Bei einer sehr so wichtigen bevorzugten Ausführungsform ist aber diese Halbleiterschicht vom zweiten Leitungstyp. Dies ermöglicht es nämlich, in der genannten Halbleiterschicht sowohl Hochfrequenz-npn- als auch -pnp-Transistoren anzuordnen, wobei die Halbleiterschicht die Kollektor- v> zone des vertikalen Transistors bildet. Um eine befriedigende Wirkung bei sehr hoher Frequenz zu ermöglichen, ist es weiter erwünscht, daß der Mindestabstand des Kollektorkontaktgebietes von dem aktiven Basisgebiet derart gering ist, daß sich die Erschöpfungszone des Kollektor-Basis-Übergangs über das ganze zwischenliegende praktisch homogen dotierte Halbleitergebiet erstreckt. Die sehr geringe Dicke des (praktisch nicht verarmten) aktiven Basisgebietes ist dann für die erreichbare Frequenz entscheidend.
Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeilen
Fig. 1 bis 10 aufeinanderfolgende Stufen der Herstellung einer Hableiteranordnung unter Verwendung des erfindungsgemäßen Verfahrens und
Fig. 11 bis 15 aufeinanderfolgende Stufen der Herstellung gemäß einer Abwandlung des Verfahrens nach der Erfindung.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet Entsprechende Teile sind in der Regel mit den gleichen Bezugsziffern bezeichnet.
Der Deutlichkeit halber ist in den meisten Fällen die Begrenzung dotierter, insbesondere diffundierter Gebiete nicht der Wirklichkeit gemäß, sondern rein schematisch dargestellt. Namentlich ist dabei die laterale Diffusion in den Zeichnungen vernachlässigt.
Bei dem im folgenden beschriebenen Ausführungsbeispiel wird von der Struktur nach F1 g. 1 mit einem p-leitenden Substrat 9 und einer η-leitenden Schicht 7 ausgegangen.
In den Figuren sind nur die Transistoren 71 und T2 dargestellt; weitere Schaltungselemente können sich an anderen Stellen der Scheibe befinden.
Auf der Oberfläche 2 werden nacheinander eine Siliziumnitridschicht 31 und eine Siliziumoxidschicht 32 aufeinander gebildet Diese Schichten können bekanntlich selektiv in bezug aufeinander mit besonderen Ätzmitteln geätzt werden. Auch können Maskierungsschichten aus anderen Materialien verwendet werden, vorausgesetzt, daß diese selektiv in bezug aufeinander geätzt werden können.
An der Stelle des Basiskontaktgebietes 5Λ, einschließlich des noch zu bildenden Teiles 5ß desselben, wird eine erste öffnung 33 und an der Stelle des zu bildenden Kollektorkontaktgebietes des pnp-Transistors Ti wird eine zweite öffnung 34 in der zweiten Maskierungsschicht 32 aus Siliziumoxid vorgesehen. Zu gleicher Zeit werden öffnungen an den Stellen der zu bildenden Kollektorkontaktfenster des npn-Transistors T2 und der Basiszone dieses Transistors vorgesehen (siehe Fig. 1). Dann wird innerhalb der ersten öffnung
33 die freiliegende erste Maskierungsschicht 31 aus Siliziumnitrid durch Ätzen entfernt, wobei die erste Maskierungsschicht 31 innerhalb der zweiten öffnung
34 gegen diesen Ätzvorgang z. B. mittels einer Photolackmaske 35 maskiert wird, die in diesem Beispiel alle Öffnungen, ausgenommen 33, abdeckt (siehe F i g. 2 und 3), wonach (siehe F i g. 3) durch Einführung eines Donators über die öffnung 33 der an die Oberfläche angrenzende Teil 5fl des Basiskontaktgebietes weiter gebildet wird. Dies kann z. B. durch Implantation von Borionen erfolgen, wobei die Maske 35 und die Oxidschicht 32 als Maske dienen, aber es kann erwünschtenfalls auch durch Diffusion erfolgen, wobei dann zunächst die Maske 35 entfernt werden muß. Wenn die Schicht 7 dünn ist, kann das Basiskontaktgebiet 5 in dieser Stufe auch vollständig bis auf der vergrabenen Schicht 8 angeordnet werden, aber bei etwas dickeren Schichten ist es wünschenswert, das Gebiet 5 in zwei Schritten zu bilden, wie in diesem Beispiel angegeben ist.
Nach Entfernung der Photolackmaske 35 wird durch thermische Oxidation auf dem Basiskontaktgebiet eine Isolierschicht 36 gebildet, die etwa 1 μπι dick ist und zum Teil in den Körper versenkt ist, wobei der übrige Teil der Halbleiteroberfläche vor dieser Oxidation durch die Siliziumnitridschicht 31 geschützt wird (siehe F i g. 4).
Bevor nun das aktive Basisgebiet 4 gebildet wird, wird wenigstens der Randteil der Maskierungsschichten 31 und 32, der der zweiten öffnung 34 am nächsten liegt, einem Ätzmittel, in diesem Falle Phosphorsäure, bei etwa 150°C ausgesetzt, das das Siliziumnitrid 31 angreift, aber die Oxidschicht 32 praktisch nicht angreift (siehe Fig.5). Die Nitridschicht 31 wird dabei über einen seitlichen Abstand weggeätzt, der kleiner als die Hälfte und in diesem Beispiel kleiner als ein Drittel des Mindestabstandes zwischen der ersten und der zweiten öffnung 33 und 34 ist. Während dieses Ätzvorgangs ist die Schicht 31 auf der Oberseite durch eine darauf liegende, sich bis zum Rande der ersten öffnung 33 erstreckende, durch die Schicht 32 gebildete Maske maskiert. Durch Unterätzung wird ein Teil der Schicht 31 mit einer Breite von etwa 1 μιη entfernt, der in F i g. 5 mit 37 bezeichnet ist. In diesem Beispiel wird zu gleicher Zeit die Nitridschicht 31 innerhalb der zweiten Öffnung 34 und innerhalb der Kontaktfenster und des Basisfensters des npn-Transistors Ti weggeätzt. Dabei tritt naturgemäß eine gleiche Unterätzung auf, die aber in der Figur der Deutlichkeit halber nicht angegeben ist und die bei der Bemessung der Masken berücksichtigt
wird. Es ist aber auch möglich, diese anderen Öffnungen zunächst zu maskieren und erst später in einem zweiten Nitridätzschritt freizuätzen.
Dann wird über den unter dem weggeätzten Teil 37 liegenden Oberflächenteil durch Einführung eines Akzeptors das aktive Basisgebiet 4 gebildet (siehe Fig. 6). Dies erfolgt im vorliegenden Beispiel dadurch, daß zunächst die Oxidschicht 32 völlig entfernt wird, alle Öffnungen, mit Ausnahme des weggeätzten Teiles 37, mit einer Photolackschicht 38 abgedeckt und danach Arsenionen implantiert werden. Die Dotierung des Gebietes 4 kann jedoch auch durch Diffusion stattfinden, wobei dann statt einer Photolackmaske z. B. eine aus einer pyrolytisch niedergeschlagenen Oxidschicht bestehende Maske verwendet werden soll und die Schicht 32 erwünschtenfaiis vorläufig beibehalten werden kann.
Danach wird, wie in F i g. 7 angegeben ist, die Basiszone 13 des npn-Transistors durch eine Implantation von Borionen und bei Anwendung der Nitridschicht 31 als Maske gebildet, wobei die übrigen Öffnungen von einer Photolackmaske 39 oder auf andere Weise abgedeckt werden, wonach über das Ganze eine pyrolytisch niedergeschlagene Schicht 40 aus Siliziumoxid abgelagert wird (siehe F i g. 8). Über ein Fenster in dieser Schicht 40 wird die η-leitende Emitterzone 12 des npn-Transistors Ti z. B. durch eine Arsenimplantation oder -diffusion gebildet. Die Schicht 40 wird nun mit Basiskontaktfenstem für den npn-Transistor Ti versehen und von dem ganzen Gebiet des pnp-Transistors T1 entfernt, während in die Isolierschicht 36 ein Basiskontaktfenster für den Transistor T1 geätzt wird. Dieses Basiskontaktfenster, das Emitterfens.er des Transistors T2 und der nicht für die Bildung der Emitterzone bestimmte Teil des aktiven Basisgebietes 4 werden dann mittels einer Photolackmaske 41 verschlossen (siehe F i g. 9), wonach durch Einführung eines Akzeptors über den durch die obenbeschriebene Unterätzung erhaltenen Oberflächenteil und über die zweite öfFnung 34 die Emitterzone 3 und das Kollektorkontaktgebiet 6 des pnp-Transistors Ty gebildet werden, was in diesem Beispiel durch Implantation von Borionen erfolgt. Auch diese Dotierung kann erwünschtenfalls durch Diffusion stattfinden, vorausgesetzt, daß statt der Photolackmaske 41 eine hitzebestindige Maske verwendet wird. Zugleich mit dieser Dotierung werden die Basiskontaktzonen 28 und 29 des npn-Transistors T2 gebildet (siehe F i g. 9). Nach Entfernung der Maske 41 und Entfernung der Oxidschicht 40 von dem Kollektorkontaktfenster des npn-Transistors Ti wird die Metallisierung durchgeführt und die Anordnung ist für die Fertigmontage bereit (siehe F i g. 10).
In diesem Beispiel wurde durch Unterätzung der Nitridschicht 31 das Dotierungsfenster für die Gebiete 3 und 4 erhalten. Nach einer Abwandlung des erfindungsgemäßen Verfahrens kann jedoch statt dessen auch die zweite Maskierungsschicht, d. h. im vorliegenden Beispiei die Oxidschicht 32, für die Unterätzung verwendet werden. Dies ist anhand Fig. 1! bis 15 dargestellt, in denen der Einfachheit halber nur die η-Typ Halbleiterschicht 7 und der darin angeordnete Transistor T2 dargestellt sind. Nach dieser Abwandlung wird z. B. nach dem Ätzen der ersten und der zweiten öffnung 33 und 34 in die Oxidschicht 32 an den Stellen der zu bildenden Basis- und Kollektorkontaktgebiete zunächst nur in der ersten öffnung 33 die Nitridschicht 31 weggeätzt wonach eine Photolackmaske 50 erzeugt wird, die sich bis zu dem Rand der ersten Öffnung 33 erstreckt und in diesem Beispiel auf der von der öffnung 34 abgekehrten Seite einen Teil dieses Randes bedeckt (siehe F i g. 11). Dann wird ein Teil 51 der Maskierungs- -, schicht 32 unter dem Rand der Maske 50 weggeätzt (siehe F i g. 12), wonach die Maske 50 entfernt und in der Öffnung 33, z. B. durch Ionenimplantation oder Diffusion, das Basiskontaktgebiet 5 unter Verwendung der Siliziumnitridschicht 31 als Maske gebildet wird, wobei ίο oder wonach dieses Basiskontaktgebiet 5 mit einer Isolierschicht 52, z. B. einer Siliziumoxidschicht, überzogen wird (siehe Fig. 13).
Die öffnung 34 wird nun z. B. mit einer Photolackmaske 53 abgedeckt und mittels einer heißen Phosphoris säurelösung wird das freiliegende Siliziumnitrid weggeätzt, wonach (siehe Fig. 14) das aktive Basisgebiet 4 implantiert wird. Nach Entfernung der Maske 53 werden dann das Kollektorkontaktgebiet 6 und die Emitterzone 3 gebildet (siehe Fig. 15) und nach Metallisierung kann die Anordnung fertigmontiert werden.
• Wie im vorhergehenden Beispiel können auch hier die Zonen 3 und 6 vom p-Typ und die Gebiete 4 und 5 vom η-Typ sein, wodurch ein pnp-Transistor erhalten 2ί wird. Es dürfte aber einleuchten, daß auf analoge Weise auch ein npn-Transistor gebildet werden kann. Im allgemeinen gilt überhaupt, daß in allen Beispielen die Leitungstypen der unterschiedlichen Halbleitergebiete und -zonen alle (zu gleicher Zeit) in die entgegengesetzjo ten Leitungstypen umgewandelt werden können, obgleich dies in der Praxis manchmal technologische Probleme ergeben kann.
In diesem Zusammenhang sei noch bemerkt, daß in den beschriebenen Beispielen außerdem bei übrigens gleichbleibenden Leitungstypen der Leitungstyp der Schicht 7 umgekehrt werden kann. So wird in den pnp-Transistoren der Fig. 10 und 15 der Kollektor-Basis-Übergang zwischen dem p-leitenden Kollektorkontaktgebiet 6 (das in diesem Falle die ganze Kollektorzone bildet) und der Schicht 7 gebildet Wenn in den genannten Figuren nach einer Weiterbildung die Schicht 7 statt n-ieitend p-ieitend ist, wird der pn-übergang zwischen der Kollektor- und der Basiszone zwischen den η-leitenden Basisgebteten 4 und 5 und der p-leitenden Schicht 7 gebildet.
Bei Anwendung einer Transistorstruktur gleich der des Transistors Ti in einer monolithischen integrierten Schaltung wird die Schicht 7 im allgemeinen n-leitend und das Substrat 9 p-leitend sein. Es ist aber auch so möglich, daß die Schicht 7 und das Substrat 9 beide vom gleichen Leitungstyp sind oder daß die Schicht 7 durch eine homogen dotierte Siliziumscheibe gebildet wird. In diesem Falle ist die vergrabene Schicht 8 in der Regel überflüssig.
Erwünschtenfalls können auch andere Halbleitermaterialien als Silizium, z. B. Germanium oder Hl-V-Verbindungen, wie GaAs, und für die Isolierschichten andere Materialien als Siliziumoxid und Siliziumnitrid, z. B. Aluminiumoxid, verwendet werden, vorausgesetzt, daß die Anforderungen in bezug auf die selektive Ätzbarkeit erfüllt werden. Auch können statt Photolackmasken andere Maskierungsschichten verwendet werden. Die Geometrie der erhaltenen Anordnungen kann innerhalb weiter Grenzen geändert werden, wie bereits aus dem Vergleich des Transistors T1 nach F i g. 10 mit dem Transistor nach F i g. 15 hervorgeht.
Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung mit einem Bipolartransistor, bei dem in einer praktisch homogen dotierten Halbleiterschicht ein an die Oberfläche angrenzendes hochdotiertes Basiskontaktgebiet vom ersten Leitungstyp gebildet wird, bei dem ferner die Oberfläche mit einer ersten isolierenden und einer darauf liegenden zweiten Maskierungsschicht, die aus einem anderen Material als die erste Schicht besteht, versehen wird, bei dem in der zweiten Maskierungsschicht nebeneinander eine wenigstens teilweise an der Stelle des Basiskontaktgebiets liegende erste und eine zweite Öffnung geätzt werden, und durch weiteres Ätzen ein erster und ein zweiter Oberflächenteil freigelegt werden, bei dem bei maskiertem zweitem Oberflächenteil im ersten Oberflächenteil ein an das Basiskontaktgebiet angrenzendes, niedriger als dieses dotiertes und weniger tiefes aktives Basisgebiet des ersten Leitungstyps, und dann in beiden Oberflächenteilen gleichzeitig eine Emitterzone bzw. ein Kollektorkontaktgebiet des zweiten Leitungstyps gebildet werden, dadurch gekennzeichnet, daß nach dem Ätzen der zweiten Maskierungsschicht (32) die erste Maskierungsschicht (31) innerhalb der zweiten Öffnung (34) maskiert und innerhalb der ersten Öffnung (33) durch Ätzen selektiv entfernt wird, daß durch Einführen von Dotierungsstoff über die erste Öffnung (33) wenigstens ein Teil des Basiskontaktgebietes (5, 5B) gebildet und anschließend mit einer Isolierschicht (36, 52) überzogen wird, daß vor der Bildung des aktiven Basisgebictes (4) innerhalb der ersten Öffnung (33) wenigstens der Randteil der Maskierungsschichten (31, 32), der der zweiten Öffnung (34) am nächsten liegt, einem Ätzmittel, das nur eine der Maskierungsschichten angreift, ausgesetzt wird, wobei die angegriffene Maskierungsschicht auf ihrer Oberseite maskiert und seitlich über einen Teil (37, 51) unterätzt wird, und unter diesem Teil (37, 51) der erwähnte erste, und unter der zweiten Öffnung (34) der erwähnte zweite Oberflächenteil freigelegt werden, wobei die auf dem Basiskontaktgebiet gebildete Isolierschicht (36, 52) wenigstens teilweise beibehalten bleibt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Maskierungsschicht (31) seitlich unterätzt und gleichzeitig innerhalb der zweiten Öffnung (34) entfernt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die seitlich unterätzte Maskierungsschicht die zweite Maskierungsschicht (32) ist, daß das Basiskontaktgebiet (5) nach dem Unterätzen erzeugt wird, und dann die unter dem unterätzten Teil (51) und innerhalb der zweiten Öffnung liegenden Teile der ersten Maskierungsschicht (31) entfernt werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Maskierungsschicht (31) aus Siliciumnitrid und die zweite Maskierungsschicht (32) aus Siliciumoxid besteht.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Isolierschicht (36, 52) aus thermisch erzeugtem Siliciumoxid besteht.
6. Verfahren nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht (7) vom ersten Leitungstyp und niedriger als das aktive Basisgebiet (4) dotiert ist
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die HaIbleiierschicht (7) vom zweiten Leitungstyp und niedriger als das Kollektorkontaktgebiet (6) dotiert ist.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Abstand, über den die Maskierungsschicht seitlich unterätzt wird, kleiner als die Hälfte, vorzugsweise kleiner als ein Drittel des Mindestabstandes zwischen der ersten (33) und der zweiten Öffnung (34), ist.
DE19762627307 1975-06-30 1976-06-18 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE2627307C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7507733A NL7507733A (nl) 1975-06-30 1975-06-30 Halfgeleiderinrichting.

Publications (3)

Publication Number Publication Date
DE2627307A1 DE2627307A1 (de) 1977-01-20
DE2627307B2 true DE2627307B2 (de) 1981-07-02
DE2627307C3 DE2627307C3 (de) 1982-03-11

Family

ID=19824046

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762627307 Expired DE2627307C3 (de) 1975-06-30 1976-06-18 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (6)

Country Link
JP (1) JPS526085A (de)
CA (1) CA1059240A (de)
DE (1) DE2627307C3 (de)
FR (1) FR2316741A1 (de)
GB (1) GB1542897A (de)
NL (1) NL7507733A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2454698A1 (fr) * 1979-04-20 1980-11-14 Radiotechnique Compelec Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede
JPS57192608A (en) * 1981-05-21 1982-11-26 Hisashi Watanabe Supporter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1811136A1 (de) * 1968-11-27 1970-11-05 Telefunken Patent Verfahren zum Herstellen eines Planartransistors
US3766446A (en) * 1969-11-20 1973-10-16 Kogyo Gijutsuin Integrated circuits comprising lateral transistors and process for fabrication thereof
US3873989A (en) * 1973-05-07 1975-03-25 Fairchild Camera Instr Co Double-diffused, lateral transistor structure
US3829709A (en) * 1973-08-31 1974-08-13 Micro Components Corp Supply reversal protecton circuit

Also Published As

Publication number Publication date
CA1059240A (en) 1979-07-24
GB1542897A (en) 1979-03-28
FR2316741A1 (fr) 1977-01-28
DE2627307C3 (de) 1982-03-11
FR2316741B1 (de) 1982-04-16
NL7507733A (nl) 1977-01-03
DE2627307A1 (de) 1977-01-20
JPS526085A (en) 1977-01-18
JPS5634104B2 (de) 1981-08-07

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE2502235C2 (de)
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
EP1415340A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE69509698T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate und kurzem Kanal, und entsprechender Transistor
EP0062883A2 (de) Verfahren zur Herstellung eines integrierten bipolaren Planartransistors
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2627922A1 (de) Halbleiterbauteil
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE3129755C2 (de) Verfahren zur Herstellung einer I↑2↑L-Halbleiterschaltungsanordnung

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee