DE2627307A1 - Halbleiteranordnung und verfahren zu deren herstellung - Google Patents

Halbleiteranordnung und verfahren zu deren herstellung

Info

Publication number
DE2627307A1
DE2627307A1 DE19762627307 DE2627307A DE2627307A1 DE 2627307 A1 DE2627307 A1 DE 2627307A1 DE 19762627307 DE19762627307 DE 19762627307 DE 2627307 A DE2627307 A DE 2627307A DE 2627307 A1 DE2627307 A1 DE 2627307A1
Authority
DE
Germany
Prior art keywords
layer
base
contact area
zone
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762627307
Other languages
English (en)
Other versions
DE2627307C3 (de
DE2627307B2 (de
Inventor
Pieter Johannes Wilhel Jochems
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2627307A1 publication Critical patent/DE2627307A1/de
Publication of DE2627307B2 publication Critical patent/DE2627307B2/de
Application granted granted Critical
Publication of DE2627307C3 publication Critical patent/DE2627307C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor

Description

PHN 8θ69
C Π M T |-! — Ά - .< ■ ' - η, VOOR/Va/JV/CB
25.5.1976
Halbleiteranordnung und Verfahren zu deren Herstellung.
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem Bipolartransistor mit einer an eine Oberfläche des Körpers grenzenden Emitterzone von einem ersten Leitungstyp, einer ebenfalls an die Oberfläche grenzenden Basiszone vom zweiten Leitungstyp, die die Emitterzone innerhalb des Körpers völlig umgibt, und.einer an die Oberfläche grenzenden Kollektorzone vom ersten Leitungstyp, wobei die Basiszone ein aktives Basisgebiet und ein mit diesem zusammenhängendes Basiskontaktgebiet enthält, das tiefer und höher
609883/08Q4
-2.- PHN 8069
25-5.1976
dotiert als das aktive Basisgebiet ist land, wie die Emitterzone, an der Oberfläche kontaktiert ist, wobei die Kollektorzone ein an die Oberfläche grenzendes und an dieser Oberfläche kontaktiertes Kollektorkontaktgebiet vom ersten Leitungstyp mit einer höheren Dotierungskonzentration als das angrenzende Halbleitermaterial enthält und, in einer zu der Oberfläche parallelen Richtung gesehen,das aktive Basisgebiet sich zwischen dem Basiskontaktgebiet und dem Kollektorkontaktgebiet befindet, und wobei die Emitterzone, das aktive Basisgebiet, das Basiskontaktgebiet und das Kollektorkontaktgebiet in einer an die Oberfläche grenzenden praktisch homogen dotierten Halbleiterschicht gebildet sind und eine andere Dotierung als diese Schicht aufweisen, welche Schicht das Kollektorkontaktgebiet und die Basisgebiete umgibt.
Die Erfindung bezieht sich weiterhin auf ein besonders geeignetes Verfahren:: zur Herstellung einer derartigen Halbleiteran ο rdnung.
Eine Halbleiteranordnung der
obenbeschriebenen Art ist z.B. aus der US-PS 3.766.446 bekannt.
609883/0804
-3- PHN 8009
25.5.1976
In der Halbleitertechnik und insbesondere in der Technologie der monolithischen integrierten Schaltungen werden oft Schaltungen und also Halbleiterschaltungselemente angestrebt, die bis zu sehr hohen Frequenzen, z.B. bis zu Frequenzen von 1 oder einigen GHz, brauchbar sind. Dabei ist es ausserdem in vielen Fällen wünschenswert, dass eine monolithische integrierte Schaltung Bipolartransistoren sowohl vom npn- als auch vom pnp-Typ enthält.
Obschon das Erreichen derartiger sehr hoher Frequenzen bereits für vertikale npn-Transistoren mit technologischen Problemen einhergeht, ist dies insbesondere bei monolithischen Schaltungen mit npn- und pnp- Transistoren in einer einzigen epitaktischen Schicht der Fall. Dabei werden die pnp-Transistoren nahezu stets als laterale Transistoren ausgeführt. Es ist daher nicht nur praktisch unmöglich, wegen der lateralen struktur und wegen der geringeren Löcherbeweglichkeit diese pnp.-Transistoren für sehr hohe Frequenzen geeignet zu machen, sondern im allgemeinen werden auch die auf diese
609883/0806
-h- PHN 8O69
25.5.1976
Veise in einer einzigen epitaktischen Schicht gebildeten npn- und pnp-Transistoren wegen ihrer sehr verschiedenen geometrischen Struktur elektrisch wesentliche Unterschiede aufweisen, was im allgemeinen nicht erwünscht ist.
Es wurde versucht, dieses Problem dadurch zu lösen, dass unter Verwendung zweier oder mehrerer aufeinander liegender epitaktischer Schichten die npn- und pnp-Transistoren beide mit einer vertikalen Struktur ausgebildet werden, aber ausser der Tatsache, dass die Bildung mehrerer epitaktischer Schichten eine erhebliche technologische Komplikation ergibt, treten durch die Ausdiffusion der auf verschiedenen Pegeln vorhandenen vergrabenen Schichten weitere Probleme auf.
Bei der beschriebenen bekannten Transistorstruktur treten diese Probleme in viel geringerem Masse auf, aber ein wesentlicher Nachteil ist der, dass, sich die Emitterzone bei dem bekannten Transistor nach der US-PS 3.766.446 zu einem grossen Teil innerhalb des hochdotierten Basiskontaktgebietes befindet. Der Emitter-Basis-Ubergang des bekannten Transistors enthält
6098R3/Q8(H
5 8069
25-5.1976
dadurch einen wesentlichen Teil, über den
praktisch keine Injektion von Minoritätsladungsträgern in die Basis stattfindet,
aber der .infolge seiner zusätzlichen Oberfläche wohl die Emitter-Basis-Kapazität
in erheblichem Masse erhöht, zu welcher
Erhöhung ausserdem die hohe Dotierung des
Basiskontaktgebietes noch beiträgt. Dies übt
insbesondere bei niedrigen Strömen einen sehr ungünstigen Einfluss auf die Hochfrequenzetigenschaften, wie u.a. die Grenzfrequenz,
aus.
Die Erfindung bezweckt u.a., die
bei der genannten bekannten Halbleiteranordnung auftretenden Probleme zu vermeiden aäer
wenigstens in erheblichem Masse zu verringern.
Die Erfindung bezweckt weiter, eine Halbleiteranordnung mit einer neuen Transistorstruktur zur Anwendung bei sehr hohen Frequenzen zu schaffen.
Auch bezweckt die Erfindung, einen lateralen Hochfrequenztransistor zu schaffen, der zusammen mit einem vertikalen Transistor
mit einer zu dem lateralen Transistor komplementären Struktur mit entsprechenden elektrischen Eigenschaften in einer einzigen epitak-
609883/0804
-6- PHN" 8069
25.5.1976
tischen Schicht in einer monolithischen integrierten Schaltung verwendet werden kann.
Die Erfindung bezweckt ausserdem, einen zur Anwendung in monolithischen integrierten Schaltungen besonders geeigneten selbstisolierenden lateralen Hochfrequenz
transistor zu schaffen.
Der Erfindung liegt u.a. die
Erkenntnis zugrunde, dass das Hochfrequenzverhalten des Transistors erheblich dadurch verbessert werden, kann, dass die Lage der Emitterzone in dem Basisgebiet auf geeignete Weise gewählt wird.
Weiter liegt der Erfindung die
Erkenntnis zugrunde dass es vorteilhaft ist, eine derartige laterale Transistorstruktur anzuwenden, dass der Ladungstransport in dem direkt an die Emitterzone grenzenden aktiven Basisgebiet im wesentlichen in einer zu der Halbleiteroberfläche praktisch senkrechten Richtung stattfindet. Der Erfindung liegt ausserdem die Erkenntnis zugrunde, dass dies dadurch erreicht werden kann, dass dafür gesorgt wird, dass der Unterschied in der Laufzeit durch die Basiszone von Minoritäts-
609883/0804
-7- PHN δο69
25-5.1976
ladungsträgem von verschiedenen Punkten der Emitterzone zu der Kollektorzone möglichst gering ist.
Daher ist eine Halbleiteranordnung der eingangs beschriebenen Art nach der Erf indung dadurch gekennzeichnet, dass die Emitterzone praktisch völlig innerhalb des aktiven Basisgebiets liegt.
Die Halbleiteranordnung nach der Erfindung enthält einen lateralen Transistor, der imstande ist, bei hohen Frequenzen befriedigend zu arbeiten, in dem die Breite des aktiven Basisgebietes, vondem Emitter τα dem Kollektor gerechnet, sehr klein gemacht werden! kann, wodurch der Unterschied in der Laufzeit der von den verschiedenen Punkten des Emitters aus injizierten Ladungsträger zu dem Kollektorkontaktgebiet klein gehalten werden kann. Daher ist vorzugsweise die Breite des aktiven Basisgebietes, von dem Basiskontaktgebiet zu dem Kollektorkontaktgebiet gemessen, höchstens gleich dem Mindestabstand zwischen dem aktiven Basisgebiet und dem Kollektorkontaktgebiet und vorzugsweise höchstens gleich der Hälfte dieses Abstandes. Die praktisch homogen dotierte Halbleiterschicht
609883/08(H
-8- PHN 8069
25.5.1976
kann vom ersten Leitung.= typ sein. Eine sehr wichtige bevorzugte Ausführungsform ist aber dadurch gekennz ei clone t, dass diese Halbleiterschicht vom zweiten Leitungstyp ist. Die letztere Ausführungsform ermöglicht es nämlich, in der genannten Halbleiterschicht sowohl Hochfrequenz-npn- als auch -pnp-Transistoren anzuordnen, wobei die Halbleiterschicht die Kollektorzone des vertikalen Transistors bildet. Um eine befriedigende ¥irkung bei sehr hoher Frequenz zu ermöglichen, ist es weiter erwünscht, dass der Mindestabstand des Kollektorkontaktgrebietes von dem aktiven Basisgebiet derart gering ist, dass sich die Erschöpfungszone des Kollektor-Basis-Ubergangs über das ganze zwischenliegende praktisch homogen dotierte Halbleitergebiet erstreckt. Die sehr geringe Dicke des (praktisch nicht verarmten) aktiven Basisgebietes ist dann für die erreichbare Frequenz entscheidend.
Wenn sich die Halbleiterschicht auf einem Substrat von einem dem der Halbleiterschicht entgegengesetzten Leitungstyp befindet, ist es, um das Sammeln der vom
60988 3/0804
-9- PHN 8069
25.5-1976
Emi-tter des lateralen Transistors emittierten Ladungsträger durch das Substrat zu verhindern, erwünscht, dass eine vergrabene Schicht vom zweiten Leitungstyp vorhanden ist, die mit dem Basiskontaktgebiet verbunden ist.
Die Erfindung bezieht sich weiterhin auf ein Verfahren, mit dessen Hilfe die beschriebene Anordnung auf besonders geeignete ¥eise hergestellt werden kann. Dieses Verfahren ist nach der Erfindung dadurch gekennzeichnet, dass auf der Oberfläche einer praktisch homogen dotierten Halbleiterschicht nacheinander eine erste und eine zweite Maskierungsschicht aufeinander gebildet werden, die selektiv in bezug aufeinander geätzt werden können; dass an der Stelle des zu bildenden Basiskontaktgebietes eine erste Öffnung und an der Stelle des zu bildenden Kollektorkontaktgebietes eine zweite Öffnung in der zweiten Maskierungsschicht vorgesehen wird; dass dann innerhalb der ersten Öffnung die freiliegende erste Maskierungsschicht durch Ätzen entfernt wird} wobei die erste Maskierungsschicht innerhalb der zweiten Öffnung gegen diesen Ätzvorgang maskiert wird, wonach durch Einführung eines den zweiten Lei-
609883/0804
PHN 8069 -10- 25-5.1976
tungstyp bestimmenden Dotierungselements über die erste Öffnung wenigstens ein Teil des Basiskontalctgebietes gebildet wird, das danach mit einer elektz-isch isolierenden Schicht überzogen wird, und dass vor der Bildung des aktiven Basisgebietes innerhalb der ersten Öffnung wenigstens der Randteil der Maskierungsschichten, der der zweiten öffnung am nächsten liegt, einem Ätzmittel ausgesetzt wird, das nur eine der beiden genannten Maskierungsschichten angreift, wodurch diese Maskierungsschicht selektiv über einen seitlichen Abstand weggeätzt wird, der kleiner als die Hälfte und vorzugsweise kleiner als ein Drittel des MindestabStandes zwischen der ersten und der zweiten öffnung ist, wobei die geätzte Maskierungsschicht auf der Oberseite gegen, diesen Ätzvorgang durch eine darauf liegende, sich bis zum Rande der ersten Öffnung erstreckende Maske maskiert wird, wonach über den unter diesem weggeätzten Teil liegenden Oberflächenteil durch Einführung eines den zweiten Leitungstyp bestimmenden Dotierungselements das aktive Basisgebiet gebildet wird und durch Ein-
609883/0804
-AA- PHN 8069
25-5.1976
führung eines den ersten Leitungstyp bestimmenden Dotierungselements über den genannten Oberflächenteil und die zweite öffnung die Emitterzone und das Kollektorkontaktgebiet gebildet werden.
Einige Ausführungsformen der
Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch eine Draufsicht auf eine Anordnung nach der Erfindung,
Fig. 2 schematisch einen Querschnitt längs der Linie U-JI durch die Anordnung nach Fig. 1,
Figuren 3 his 9 die Anordnung nach den Figuren 1 und 2 in aufeinanderfolgenden Herstellungsstufen,
Fig. 10 bis 19 aufeinanderfolgende Stufe der Herstellung einer Halbleiteranordnung unter Verwendung des erfindungsgemässen Verfahrens , und
Figuren 20 bis 2k aufeinanderfolgende Stufen der Herstellung gemäss einer Abwandlung des Verfahrens nach der Erfindung.
Die Figuren sind schematisch und nicht ma ssb tab Ii ch gezeichnet. Entsprechende
6098 B 3/0804
-11- PHN SO69
25-5.1976
Teile sind'in der Regel mit den gleichen Bezugsziffern bezeichnet.
Der Deutlichkeit halber ist in den meisten Fällen die Begrenzung dotierter, insbesondere diffundierter Gebiete nicht der Wirklichkeit gemäss, sondern rein schematisch .dargestellt. Namentlich ist dabei die laterale Diffusion in den Zeichnungen vernachlässigt. In der Draufsicht nach Fig. 1 ist die Metallisierung schraffiert und sind die Grenzen dotierter Gebiete mit vollen Linien angedeutet.
Fig. 1 zeigt schematisch in Draufsicht und Fig. 2 schematisch im Querschnitt längs der Linie II-II eine Halbleiteranordnung nach der Erfindung. Die Anordnung enthält einen Halbleiterkörper 1 (in diesem Beispiel eine Siliziumscheibe), die u.a. einen Bipolarpnp-Transistor T1 enthält. Der Transistor T1 weist eine an die Oberfläche 2 des Körpers grenzende Emitterzone 3 von einem ersten Leitungst}rp (in diesem Beispiel eine pleitende Zone), eine ebenfalls an die Oberfläche 2 grenzende Basiszone (4, 5) vom zweiten Leitungstyp (in diesem Beispiel also
609883/0804
-13- PHN 8069
25-5.1976
eine η-leitende Zone), die die Emitterzone. 3 innerhalb des Körpers völlig umgibt, und eine an die Oberfläche 2 grenzende Kollektorzone 6 vom ersten (p-)Leitungstyp auf. Die Basiszone enthält ein aktives Basisgebiet k und ein mit diesem zusammenhängendes Basiskontaktgebiet 5j das tiefer ist und höher als das aktive Basisgebiet h dotiert und, wie die Emitterzone 3, an der Oberfläche 2 kontaktiert ist.
Die Kollektorzone enthält ein an die Oberfläche 2 grenzendes und an dieser Oberfläche 2 kontaktiertes Kollektorkontaktgebiet 6 vom ersten (p-) Leitungstyp mit einer höheren Dotierungskonzentration als das angrenzende Halbleitermaterial. Dabei befindet sich, in einer zu der Oberfläche parallelen Richtung gesehen, das aktive Basisgebiet k zwischen dem Basiskontaktgebiet 5 und dem Kollektorkontaktgebiet 6, während die Emitterzone 3» die Basisgebiete h und 5 und das Kollektorkontaktgebiet 6 eine andere Dotierung als eine an die Oberfläche 2 grenzende homogen dotierte, in diesem Beispiel η-Typ Halbleiterschicht 7 mit einem spezifischen Widerstand von etwa 1 bis 2/1 .cm aufweisen und in dieser Schicht gebildet
609883/0804
- 1 4- PPIN8 O 69
25-5.1976
sind, welche Schicht das Kollektorkontakt- -gebiet 6 und die Basisgebiete 4 und 5 umgibt. Da die Schicht 7 in diesem Beispiel eine η-leitende Schicht ist, wird die Kollektorschicht völlig durch das Kollektorkontaktgebiet 6 gebildet; dies braucht nicht immer der Fall zu sein, weil, wie nachstehend noch hervorgehen wird, die Gebiete 3> 4, 5 und 6 auch in einer p-leitenden Schicht gebildet sein können.
Nach der Erfindung liegt die
Emitterzone 3 nun praktisch völlig innerhalb des aktiven Basisgebietes 4. Dadurch wird die Emitter-Basis-Ubergang erhalten, der sich praktisch vollständig an der Injektion beteiligt und dabei eine Mindestkapazität aufweist, wodurch vor allem bei niedrigen Strömen die Hochfrequenzeigenschaften- erheblich verbessert werden und u.a. die Grenzfrequenz (f™) erhöht wird.
Das Basiskontaktgebiet 5 ist durch die Halbleiterschicht 7 hindurch mit einer nleitenden vergrabenen Schicht 8 verbunden und bildet mit dieser Schicht ein zusammenhängendes η-leitendes Gebiet. Die vergrabene
609883/0804
ΡΗΛ 8069
-15- 25-5.1976
Schicht 8 befindet sich zwischen der Schicht 7 und einem daran grenzenden nleitenden Substrat 9 mit einem spezifischen Widerstand von etwa 5 -Ω. .cm. und erstreckt sich bis unterhalb des Kollektorkontaktgebietes 6, wobei aber das Gebiet 6 nicht völlig über der Schicht 8 zu liegen braucht. Diese vergrabene Schicht dient dazu, zu vermeiden, dass von der Emitterzone 3 injizierte Löcher zum Teil an dem pn-Ubergang 10 gesammelt werden, der im Betriebszustand in der Sperrichtung vorgespannt ist. ¥enn das Substrat 9 den gleichen Leitungstyp wie die Schicht 7 aufweist, kann die vergrabene Schicht 8 erwünschtenfalls weggelassen werden. Dies ist auch der Fall, wenn der Transistor in einem einzigen homogen dotierten Körper ohne epitaktische Schicht gebildet ist.'Die Gebiete 3j 5 und 6 sind über Fenster in einer auf der Oberfläche 2 gebildeten Isolierschicht 11 kontaktiert, die in diesem Beispiel aus Siliziumoxid besteht.
Da die Abmessung, von dem Emitter zu dem Kollektor gerechnet, des aktiven
609883/0804
-16- PHN 8069
25.5.1976
Basisgebietes h, in dem sich der Emitter befindet, sehr klein gehalten werden kann (in Fig.· 1 beträgt der Abstand a 1 ,um), kann der Unterschied in der Laufzeit der Löcher von jedem Punkt der Emitterzone 3 zu dem Kollektorkontaktgebiet 6 minimal sein; dies ist insbesondere der Fall, wenn , wie im vorliegenden Beispiel, die Breite a des aktiven Basisgebietes k, von dem Basiskontaktgebiet 5 zu dem Kollektorkontaktgebiet 6 gemessen, höchstens gleich der Hälfte des indestabstandes b zwischen dem aktiven Basisgebiet h und dem Kollektorkontaktgebiet 6 ist. In Fig.1 die, wie bereits erwähnt wurde, der Deutlichkeit halber* nicht massstäblich gezeichnet ist, beträgt der Abstand a 1 /um und der Abstand b 3/um. Der letztere Abstand ist derart gering, dass sich die Erschöpfungszone des Kollektor-Basis-Spannung über den ganzen zwischenliegenden Teil der Schicht 7 erstreckt. Unter diesen Bedingungen findet in diesem lateralen Transistor in dem praktisch nicht verarmten aktiven Basisgebiet k der Ladungstransport durch diffundierende emittierte Löcher im wesentlichen in einer zu der Halbleiterober-
609883/0804
PHN 8069 -17- 25.5.1976
fläche 2 praktisch senkrechten Richtung statt, wodurch die Hochfrequenzeigenschaften des Transistors im Vergleich zu denen der üblichen lateralen pnp-Transistoren erheblich verbessert werden. Das Gebiet zwischen dem aktiven Basisgebiet k und dem Kollektorkontaktgebiet 6 ist, wie bereits erwähnt, völlig erschöpft und die wirksame Basisdicke ist daher sehr gering, weil die Tiefe der Emitterzone 3 etwa 0,2/um und die des aktiven Basisgebietes k etwa 0,3/um beträgt.
Im beschriebenen Beispiel bildet die praktisch homogen dotierte η-Typ Halbleiterschicht 7 nicht nur einen Teil des pnp-Transistors T , sondern auch einen Teil eines zweiten zu dem Transistor T komplementären bipolaren iipn-JTransistors T0 mit einer an die Oberfläche 2 grenzenden n-leitenden Emitterzone 12 und einer ebenfalls an die Oberfläche 2 grenzenden pAeitenden Basiszone 13> die die Emitterzonei2 innerhalb des Halbleiterkörpers völlig umgibt, wobei die Kollektorzone des Transistors T„ durch die Schicht 7 gebildet wird, in der zur Herabsetzung des Kollektori-eihenwiderstandes aus-
609883/0804
-18- PHN 8069
25.5.1976
serdem eine η-leitende vergrabene Schicht lh und η-leitende Kontaktzonen 15 gebildet sind. Auch ist noch ein Widerstand R vorgesehen, der aus einer p-leitenden Oberflächenzone 16 mit ρ -Kontaktzonen 17 und 18 besteht. Diese drei Schaltungselemente sind durch! p-leitende Isolierzonen 19 voneinander getrennt.
Dadurch, dass der Ladungstränsport in dem nicht verarmten Gebiet zwischen dem Emitter-Basis-Ubergang und dem Kollektor-Basis-Ubergang sowohl bei dem Transistor T1 als auch bei dem Transistor T„ im wesentlichen in einer zu der Oberfläche 2 senkrechten Richtung stattfindet, kann der Unterschied in den Verstärkungskennlinien gering gehalten werden. Die Erfindung schafft also die Möglichkeit, in einer einzigen epitaktischen Schicht 7zwei komplementäre Transistoren anzuordnen, deren Kennlinien vergleichbar sind.
Die beschriebene Anordnung kann z.B. auf folgende Weise hergestellt werden. Es wird (siehe Fig. 3) von einem p-leitenden Siliziumsubstrat 9 mit einem spezifischen Widerstand von etwa 5 -Ω- «cm ausgegangen. Auf diesem Substrat wird auf allgemein bekanntem photolitho—
609883/0804
-19- PHN 8069
2N- ir
graphischem Wege eine Oxidmaske 21 gebildet,
die an den Stellen der zu bildenden vergrabenen n-leitenden Schichten 14, 8 und 20
Öffnungen aufweist. Diese Schichten werden
z.B. durch eine Arsendiffusion gebildet
(siehe Fig. 3)j wonach die Oxidschicht 21
entfernt und durch Anwendung üblicher Techniken eine z.B. 3/um dicke η-leitende Siliziumschicht 7 epitaktisch angewachsen.wird. Die
Schicht 7 weist einen spezifischen Widerstand von 1 bis 2-CL.cm. Huf; die vergrabenen
Schichten weisen vor dem epitaktischen Anwachsen einen Schichtwiderstand von 15 bis
25 Λ pro Quadrat auf. Durch eine Bordiffusion werden durch die ganze Dicke der Schicht 7
hindurch Trennkanäle 19 his zu dem Substrat 9 diffundiert. Dann wird eine neue Oxidmaske 22 gebildet, in die Offnungen an den Stellen der zu bildenden Kontaktzonen 15 des npn-Transistors und der Basiskontaktzone 5 des pnp-Transistors geätzt werden (siehe Fig. 4).
Anschliessend werden durch eine tiefe η-Diffusion, z.B. eine Phosphordiffusion, die η-leitenden Zonen 15 und 5 gebildet, wonach die Maske 22 durch eine neue Oxidmaske 23 ersetzt
609883/0804
-20- PHN 8069
25.5.1976
wird, die, wie die vorhergehenden Masken, durch thermische Oxidation oder durch pyrolytische Ablagerung gebildet wird, wobei in diese Maske 23 öffnungen zur Bildung der p-leitenden Zonen 13 und 16 geätzt werden (siehe Fig. 5)· Diese Zonen 13 und werden danach entweder durch Diffusion oder durch Ionenimplantation von z.B. Bor gebildet, wonach über das Ganze auf pyrolytischem Wege eine Oxidschicht Zh niedergeschlagen wird, in die eine öffnung zum Erzeugen der Emitterzone 12 des npn-Transistors geätzt wird (siehe Fig. 6).
Nach der Bildung der Emitterzone 12, z.B. durch eine Arsenimplantation, und einer ansehliessenden Ausglühbehandlung durch Erhitzung bei 10000C in Stickstoff werden alle für die weiteren Dotierungen benötigten öffnungen und alle Kontaktfenster geätzt. Die so erhaltene Maske ist in Fig. 7 in vereinfachter Form schematisch dargestellt und mit 1 1 bezeichnet-r
Dann wird eine Photolackmaske 25 gebildet, die alle öffnungen verschliesst, ausgenommen die öffnungen zur Bildung des
609883/0804
-21- PHN 8OÖ9
25-5.1976
aktiven Basisgebietes h und der Emitterzone 3 und das Basiskontaktfenster des pnp-Transistors T1 (siehe Fig. 7)« Anschliessend wird durch Implantation von/z.B. Arsenionen das aktive Basisgebiet 4 des Transistors T1 erzeugt, wobei innerhalb des Basiskontaktfensters ein η -Kontaktfenster 26 in dem Basiskontaktgebiet 5 erhalten wird (siehe Fig. 8). Die Photolackmaske 25 maskiert dabei gegen diese Implantation und braucht nicht sehr genau angeordnet zu werden, weil auch die Oxidschicht 11 gegen diese Implantation maskiert. Dann wird die Photolackmaske 25durch eine neue Photolackmaske 27 ersetzt (siehe Fig. 8), die nur die Basiskontaktfenster des npn-Transistors T„, die Kollektor:1?enster und die Emitterfenster des pnp-Transistors T und die Kontaktfenster des Widerstandes R frei lässt. Wie aus Fig. 1 ersichtlich ist, erstreckt sich die Emitterzone 3 des pnp-Transistors T1 nicht völlig um dasBasiskontaktfenster herum, sondern die Emitterzone 3 ist in zwei getrennte Zonen aufgespalten, um beim Kontaktieren des Emitters und der Basis Kurzschluss des Emitter-Basis-Ubergangs zu vermeiden.
Nun werden durch eine Implantation
609883/0804
-22- PHN 8O69
25.5.1976
von Borionen, wobei die Maske 27 und die Oxidschicht 11 als Maskierung dienen, die Kontaktdiffusionen 28 und 29 des npn-Transistors Tp, die Kollektorkontaktzone 6, die Emitterzone 3 des pnp-Transistors T1 und die Kontaktzonen 17 und 18 des Widerstandes R gebildet (siehe Fig. 9)· Nach. Entfernung der Photolackmaske 27 wird dann auf übliche Weise die Metallisierung vorgesehen, wonach die Struktur gemäss Figuren 1 und 2 erhalten ist.
Es leuchtet ein, dass, wo oben
Ionenimplantationen benutzt worden sind, auch Diffusionen Anwendung finden können. Dabei muss dann aber die Tatsache berücksichtigt werden, dass beim Diffundieren statt Photolackmasken Oxidmasken oder andere hitzebeständige Masken verwendet werden, für deren Herstellung die üblichen photοlithograph!sehen Ätzverfahren angewandt werden können.
Bei dem obenbeschriebenen Herstellungsverfahren lassen sich, wegen der sehr geringen Abmessungen gewisse Maskenfenster schwer durch Anwendung von PhotxLackmasken herstellen; dies gilt z.B. für die
609883/0804
-23- PHN8O69
25.5.1976
Fenster in der Oxidschicht 11 (Fig. 7), die zur Bildung des aktiven Basisgebietes h und der Emitterzone 3 des Transistors T1 dienen. Ein Verfahren, bei dem dieser Nachteil durch Anwendung eines Unterätzschrittes verringert wird, wird nun an Hand der Figuren 10 bis 19 beschrieben.
Es wird von der Struktur nach Fig. 10 mit einem p-leitenden Substrat 9 und einer η-leitenden Schicht 7 ausgegangen, die auf gleiche Weise wie im vorhergehenden Beispiel erhalten werden kann. In den Figuren sind nur die Transistoren T1 und Tp dargestellt; weitere Schaltungselemente können sich an anderen Stellen der Scheibe befinden. Die Bezugsziffern entsprechen denen nach den Figuren 1 bis 9, wobei die gleichen Teile der Anordnung mit den gleichen Bezugsziffern versehen sind.
Nach der Erfindung werden auf der Oberfläche 2 nacheinander eine Siliziumnitridschicht 31 und eineSiliziumoxidschicht 32 aufeinander gebildet. Diese Schichten können bekanntlich selektiv in bezug aufeinander mit besonderen Ätzmitteln geätzt werden. Auch können Maskierungsschichten aus anderen
609883/0804
-2h- PHN 8O69
25.5-1970
Materialien verwendet werden, vorausgesetzt, dass diese selektiv in bezug aufeinander geätzt werden können.
An der Stelle des Basiskontaktgebietes 5A, einschliesslich des noch zu bildenden Teiles 5B desselben, wird eine erste öffnung 33 und an der Stelle des zu bildenden Kollektorkontaktgebietes des pnp-Transistors T1 wird eine zweite öffnung 3^ in der zweiten Maskierungsschicht 32 aus Siliziumoxid vorgesehen. Zu gleicher Zeit werden öffnungen an den Stellen der zu bildenden Kollektorkontaktfenster des npn-Transistors Tp und der Basiszone dieses Transistors vorgesehen (siehe Fig. 1O). Dann wird innerhalb der ersten Öffnung 33 die freiliegende erste Maskierungsschicht 31 aus Siliziumnitrid durch Ätzen entfernt, wobei die erste Maskierungsschicht 3I innerhalb der zweiten öffnung 3^ gegen diesen Ätzvorgang z.B. mittels einer Photolackmaske 35 maskiert wird, die in diesem Beispiel alle öffnungen, ausgenommen 33j abdeckt (siehe Figuren 11 und 12), wonach (siehe Fig. 12) durch Einführung eines Donators über die öffnung 33 der an die Oberfläche grenzende Teil 5B des Basiskontaktgebietes weiter gebildet wird. Dies kann z»B. durch
809883/0804
PHN8O -25- 25-5.1976
Implantation von Borionen erfolgen, wobei die Maske 35 und die Oxidschicht 32 als Maske dienen, -aber es kann erwünschtenfalls auch durch Diffusion erfolgen, wobei dann zunächst die Maske 35 entfernt werden muss. Wenn die Schicht 7dünn ist, kann das Basiskontaktgebiet 5 in dieser Stufe auch vollständig bis auf der vergrabenen Schicht 8 angeordnet werden, aber bei etwas dickeren Schichten ist es ränschenswert, das Gebiet 5 in zwei Schritten zu bilden, wie in diesem Beispiel angegeben ist.
Nach Entfernung der Photolackmaske 35 wird durch thermische Oxidation auf dem Basiskontaktgebiet eine Isolierschicht 36 gebildet, die etwa 1 /um Dick ist und zum Teil in den Körper versenkt ist, wobei der übrige Teil der Halbleiteroberfläche vor dieser Oxidation durch die Siliziumnitridschicht 31 geschützt wird (siehe Fig. 13)·
Bevor nun das aktive Basisgebiet h gebildet wird, wird wenigstens der Randteil der Maskierung s s cliicht en 3I und 32, der der zweiten öffnung 3'+ am nächsten liegt, einem Ätzmittel, in diesem Falle Phosphorsäure,
09883/0804
-26- PHN 8OÖ9
25.5.1976
bei etwa 15OQC ausgesetzt, das das Siliziuiiitrid 31 angreift, aber die Oxidschicht 32 praktisch nicht angreift (siehe Fig. 1^). Die Nitridschicht 31 wird dabei über einen seitlichen Abstand weggeätzt, der kleiner als die Hälfte und in diesem Beispiel kleiner als ein Drittel des Mindestabstand.es zwischen der ersten und der zweiten öffnung 33 und 3^ ist. Während dieses Ätzvorgangs ist die Schicht 31 auf der Oberseite durch eine darauf liegende, sich bis zum Rande der ersten öffnung 33 erstreckende, durch die Schicht 32 gebildete Maske maskiert. Durch Unterätzung wird ein Teil der Schicht 31 mit einer Breite von etwa 1 /um entfernt, der in Fig. 1h mit 37 bezeichnet ist. Jn diesem Beispiel wird zu gleicher Zeit die Nitridschicht innerhalb der zweiten öffnung "}h und innerhalb der Kontaktfenster und des Basisfensters des npn-Transistors T weggeätzt. Dabei tritt naturgemäss eine gleiche Unterätzung auf, die aber in der Figur der Deutlichekeit halber nicht angegeben ist und die bei der Bemessung der Masken berücksichtigt wird. Es ist aber auch
möglich, diese anderen öffnungen zunächst zu
609883/0804
-27- PHN 8069
25.5.1976
maskieren und erst später in einem zweiten Nitridätzschritt freizuätzen.
Dann wird über den unter dem weggeätzten Teil 37 liegenden Oberflächenteil durch Einführung eines Akzeptors das aktive Basisgebiet 4 gebildet (siehe Fig. 15)· Dies erfolgt im vorliegenden Beispiel dadurch, dass zunächst die Oxidschicht 32 völlig entfernt wird, alle Öffnungen, mit Ausnahme des weggeätzten Teiles 37) mit einer Photolackschicht 38 abgedeckt und danach Arsenionen implantiert werden. Die Dotierung des Gebietes 4 kann jedoch auch durch Diffusion stattfinden, wobei dann statt einer Photolackmaske z.B. eine aus einer pyrolytisch niedergeschlagenen Oxidschicht bestehende Maske verwendet werden soll und die Schicht 32 erwunschtenfalls vorläufig beibehalten werden kann.
Danach wird, wie in Fig. 16 angegeben ist, die Basiszone 13 des npn-Transistors durch eine Implantation von Borionen und bei Anwendung der Nitridschicht 31 als Maske gebildet, wobei die übrigen Öffnungen von einer Photolackmaske 39 oder auf andere Weise abgedeckt werden, wonach über das
609883/0804
-28- PHN 8069
25.5.1976
Ganze eine pyrolytisch niedergeschlagene Schicht kO aus Siliziumoxid abgelagert wird (siehe Fig.17)· Über ein Fenster in dieser Schicht 40 wird die nleitende Emitterzone 12 des npn-Transistors T„ z.B. durch eine Arsenimplantation oder -diffusion gebildet. Die Schicht hO wird nun mit Basiskontaktfenstern für den npn-Transistor T„ versehen und wird von dem ganzen Gebiet des pnp-Transistors T1 entfernt, während in die Oxidschicht 36 ein Basiskontaktfenster für den Transistor T geätzt wird. Dieses Basiskontaktfenster, das Emitterfenster des Transistors T„ und der nicht für die Bildung der Emitterzone bestimmte Teil des aktiven Basisgebietes k werden dann mittels einer Photolackmaske kl verschlossen (siehe Fig. 18), wonach durch Einführung eines Akzeptors über den durch die obenbeschriebene Unterätzung erhalten Oberflächenteil und über die zweite Öffnung "}K die Emitterzone 3 und das Kollektorkontaktgebiet 6 des pnp-Transistors T1 gebildet werden, was in diesem Beispiel durch Implantation von Borionen erfolgt. Auch diese Dotierung kann erwünschtenfalls durch Diffusion stattfinden, vorausgesetzt, dass statt der Photolackmaske 4i
609883/0804
PHN 8069 -29- 25.5.1976
eine hitzebeständige Makse verwendet wird. Zugleich mit dieser Dotierung werden die Basiskontaktzonen 28 und 29 des npn-Transistors T_ gebildet (siehe Fig. 18). Nach Entfernung der Maske 41 und Entfernung der Oxidschicht 4θ von dem Kollektorkontaktfenster des npn-Transistors T2 wird die Metallisierung durchgeführt und die Anordnung ist für die Fertigmontage bereit (siehe Fig. 19)«
In diesem Beispiel wurde durch
Unterätzung der Nitridschicht 31 das Dotierungsfenster für die Gebiete 3 und 4 erhalten. Nach einer Abwandlung des erfindungsgemässen Verfahrens kann jedoch stattdessen auch die zweite Maskierungsschicht, d.h. im vorliegenden Beispiel die Oxidschicht 32, für die Unterätzung verwendet werden. Dies ist in den Figuren 20 bis 2k angegeben, in denen der Einfachheit halber nur die η-Typ Halbleiterschicht 7 und der darin angeordnete Transistor T„ dargestellt sind. Nach dieser Abwandlung wird z.B. nach dem Ätzen der ersten und der zweiten öffnung 33 und 3^ in die Oxidschicht 32 an den Stellen der zu bildenden Basis- und Kollektorkontaktgebiete zunächst nur in der ersten Öffnung 33 die Nitridschicht 31
609883/0804
-30- PHN 8069
25.5-1976
weggeätzt, wonach eine Photolackmaske 50 "erzeugt wird, die sich bis zu dem Rand der ersten Öffnung 33 erstreckt und in diesem Beispiel auf der von der Öffnung ?>h abgekehrten Seite einen Teil dieses Randes bedeckt (siehe Fig. 2θ). Dann wird ein Teil 51 der Maskierungsschicht 32 unter dem Rand der Maske 50 weggeätzt (siehe Fig. 21), wonach die Maske 50 entfernt und in der Öffnung 33» z.B. durch Ionenimplantation oder Diffusion, das Basiskontaktgebiet 5 unter Verwendung der Siliziumnitridschicht 31 als Maske gebildet wird, wobei oder wonach dieses Basiskontaktgebiet 5 mit einer Isolierschicht 52, z.B. einer Siliziumoxidschicht, überzogen wird (siehe Fig. 22).
Die öffnung 2>h wird nun z.B. mit einer Photolackmaske 53 abgedeckt und mittels einer heissen Phosphorsäurelösung wird das freiliegende Siliziumnitrid weggeätzt, wonach (siehe Fig. 23) das aktive Basisgebiet K implantiert wird. Nach Entfernung der Maske werden dann das Kollektorkontaktgebiet 6 und die Emitterzone 3 gebildet (siehe Fig. 24) und nach Metallisierung kann die Anordnung fertigmontiert werden.
609883/0804
-31- PHN 8069
25.5.1976
Vie im vorhergehenden Beispiel
'können auch hier die Zonen 3 und 6 vom p-Typ und die Gebiete h und 5 vom η-Typ sein, wodurch, ein pnp-Transistor erhalten wird. Es dürfte aber einleuchten, dass auf analoge Weise auch ein npn-Transistor gebildet werxlen kann. Im allgemeinen gilt überhaupt, dass in allen Beispielen die Leitungstypen der unterschiedlichen Halbleitergebiete und -zonen alle (zu gleicher Zeit) in die entgegengesetzten Leitungstypen umgewandelt werden könne} obgleich dies in der Praxis manchmal technologische Probleme ergeben kann.
In diesem Zusammenhang sei noch bemerkt, dass in den beschriebenen Beispielen ausserdem bei übrigens gleichbleibenden Leitungstypen der Leitungstyp der Schicht umgekehrt werden kann. So wird in den pnp-Transistoren der Figuren 2, 19 und 24 der Kollektor-Basis-Übergang zwisehen dem pleitenden Kollektorkontaktgebiet 6 (das in diesem Falle die ganze Kollektorzone bildet) und der Schicht 7 gebildet. Wenn in den genannten Figuren nach einer Weiterbildung die Schicht 7 statt η-leitend p-leitend ist,
609883/0804
-32- PHN 8θ69
25-5.1976
wird der pn-übergang zwischen der Kollektor- und der Basiszone zwischen den n-leitenden Basisgebieten k und 5 und der p-leitenden Schicht 7 gebildet.
Bei Anwendung einer Transistorstruktur gleich der des Transistors T1 in einer monolithischen integrierten Schaltung wird die Schicht 7 im allgemeinen η-leitend und das Substrat 9 p-leitend sein. Es ist aber auch möglich, dass die Schicht 7 und das Substrat beide vom gleichen Leitungstyp sind oder dass die Schicht 7 durch eine homogen dotierte Siliziumscheibe getdLdet wird. In diesem Falle ist die vergrabene Schicht 8 in der Regel üb e r f lü s s i g.
Es ist einleuchtend, dass sich die Erfindung nicht auf die gegebenen Ausführungsbeispiele beschränkt, sondern dass im Rahmen der Erfindung für den Fachmann viele Abwandlungen möglich sind. So können erwünschtenfalIs andere Halbleitermaterialien als Silizium, z.B. Germanium oder IIJ-V-Verbindungen, wie G-aAs, und für die Isolierschichten andere Materialien als Siliziumoxid und Siliziumnitrid, z.B. Aluminiumoxid, verwendet werden, vorausgesetzt,
609883/0804
-33- PHN 8069
25.5.1976
dass die Anforderungen in bezug auf die se-lektive Ätzbarkeit erfüllt werden. Auch können statt Photolackmasken andere Maskierungsschichten verwendet werden. Die Geometrie der erhaltenen Anordnungen kann innerhalb weiter Grenzen geändert werden, wie bereits aus dem Vergleich des Transistors T1 nach Figuren 2 und 19 mit dem Transistor nach Fig. 2k hervorgeht, welche Transistoren beide Ausführungsformen der Anordnung nach der Erfindung sind.
609883/0804

Claims (11)

  1. PATENTANSPRÜCHE:
    f 1.J Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem Bipolartransistor mit einer an eine Oberfläche des Körpers grenzenden Emitterzone von einem ersten Leitungstype, einer ebenfalls an die Oberfläche grenzenden Basiszone vom zweiten Leitungstyp, die die Emitterzone innerhalb des Körpers völlig umgibt, und einer an die Oberfläche grenzenden Kollektorzone vom ersten Leitungstyp, wobei die Basiszone ein aktives Basisgebiet und ein mit diesem zusammenhängendes Basiskontaktgebiet enthält, das tiefer und höher dotiert als das aktive Basisgebiet ist und, gleich wie die Emitterzone, an der Oberfläche kontaktiert
    ist, wobei die Kollektorzone ein an die Oberfläche grenzendes und an dieser Oberfläche kontaktiertes Kollektorkontaktgebiet vom ersten Leifcungstyp mit einer höheren Dotierungskonzentration als das angrenzende Halbleitermaterial enthält, und, in einer zu der Oberfläche parallelen Richtung gesehen, das aktive Basisgebiet sich zwischen dem Basiskontaktgebiet und dem Kollektorkontaktgebiet befindet, und wobei die Emitterzone,
    609883/0804
    -35- PHN 8069
    25·5·1976
    das aktive Basisgebiet, das Basiskontaktgebiet und das Kollektorkontaktgebiet in einer an die Oberfläche grenzenden praktisch homogen dotierten Halbleiterschicht gebildet sind und eine andere Dotierung als lese Schicht aufweisen, welche Schicht das Kollektorkontaktgebiet und die Basisgebiete umgibt, dadurch gekennzeichnet, dass die Emitterzone praktisch völlig innerhalb des aktiven Basisgebiets liegt.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Breite des aktiven Basisgebietes vom dem Basiskontaktgebiet zu dem Kolleüorkontaktgebiet gemessen, höchstens gleich dem Mindestabstand zwischen dem aktiven Basisgebiet und dem Kollektorkontaktgebiet und vorzugsweise höchstens gleich der Hälfte dieses Abstandes ist.
  3. 3· Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die praktisch homogen dotierte Halbleiterschicht vom zweiten Leitungstyp ist.
  4. 4. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüchen, dadurch gekennzeichnet, dass der Mindestabstand zwischen dem Kollektorkontaktgebiet und dem
    609883/0804
    -36- pHN 8069
    25-5.1976
    aktiven Basisgebiet derart klein ist, dass die Erschöpfungszone des Kollektor-Basis-Ubergangs sich über das ganze zwischenliegende praktisch homogen dotierte Halbleitergebiet erstreckt.
  5. 5. Halbleiteranordnung nach einem oder mehreren der vorstehenden Atisprüche, dadurch gekennzeichnet, dass das Basiskontaktgebiet durch die Halbleiterschicht hindurch mit einer vergrabenen Schicht vom zweiten Leitungstyp verbunden ist und mit dieser ein zusammenhängendes Gebiet vom zweiten Leitungstyp bildet, welche vergrabene Schicht sich zwischen der HaIbJeLt er schicht und einem daran grenzenden Substrat von einem dem der Halbleiterschicht entgegengesetzten Leitungstyp befindet und sich bis unterhalb des Kollektorkontaktgebietes erstredt.
  6. 6. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die praktisch homogen dotierte Halbleiterschicht nicht nur einen Teil des genannten Transistors, sondern auch einen Teil eines zweiten zu dem ersten Transistor komplementären Bipolartransistors mit
    609883/0804
    PHN 8069 25. 5. 1976
    einer an die Oberfläche grenzenden Emitterzone vom gleichen Leitungstyp wie die Halbleiterschicht und einer ebenfalls an die Oberfläche grenzenden Basiszone von dem dem der Schicht entegegengesetzten Leitungstyp bildet, die die Emitterzone innerhalb des Körpers völlig umgibt, wobei/lie Kollektorzone des zweiten Transistors durch die Halbleiterschicht gebildet wird.
  7. 7· ■ Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die praktisch homogen dotierte Halbleiterschicht η-leitend ist.
  8. 8. Verfahren zur Herstellung einer Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf der Oberfläche einer praktisch homogen dotierten Halbleiterschicht nacheinander eine erste und eine zweite Maskierungsschicht aufeinander gebildet werden, die selektiv in bezug aufeinander geätzt werden können; dass an der Stelle des zu bildenden Basiskontaktgebietes eine erste öffnung und an der Stelle des zu bildenden Kollektorkontaktgebietes eine zweite öffnung
    609883/0804
    PHN 8069 25- 5.1976
    in der zweiten Maskierungsschicht vorgesehen wird; dass dann innerhalb der ersten öffnung die freiliegende erste Maskierungsschicht durch Ätzen entfernt wird, wobei die erste Maskierungsschicht innerhalb der zweiten öffnung gegen diesen Ätzvorgang maskiert wird, wonach durch Einführung eines den zweiten Leitungstyp bestimmenden Dotierungselements über die erste öffnung wenigstens ein Teil des Basiskontaktgebietes gebildet wird, das anschliessend mit einer elektrisch isolierenden Schicht überzogen wird, und dass vor der Bildung des aktiven Basisgebietes innerhalb der ersten öffnung wenigstens der Randteil der Maskierungsschichten, der der zweiten öffnung am nächsten liegt, einem Ätzmittel ausgesetzt wird, das nur eine der beiden genannten Maskierungsschichten angreift, wodurch diese Maskierungsschicht selektiv über einen seitlichen Abstand weggeätzt wird, der kleiner als die Hälfte nnd vorzugsweise kleiner als ein Drittel des Mindestabstandes zwischen der ersten und der zweiten öffnung ist, wobei die geätzte Maskierungsschicht auf der Oberseite gegen
    609883/0804
    -39- PHN 8o69
    25.5-1976
    diesen Ätzvorgang durch eine darauf liegende, sich bis zu dem Rand der ersten öffnung erstreckende Maske maskiert wird, wonach über den unter diesem weggeätzten Teil liegenden Oberflächenteil durch Einführung eines den zweiten Leitungstyp bestimmenden Dotierungselements das aktive Basisgebiet gebildet wird und durch Einführung eines den ersten Leitungstyp bestimmenden Dotierungselements über den genannten Oberflächenteil und die zweite öffnung die Emitterzone und das Kollektorkontaktgebiet gebildet werden.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Maskierungsschicht, die seitlich selektiv weggeätzt wird, die erste Maskierungsschicht ist, und dass die darauf liegende sich bis zum Rand der ersten öffnung erstreckende Maske durch die zweite Maskierungsschicht gebildet wird. ·
  10. 10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Maskierungsschicht, die seitlich selektiv weggeätzt wird, die zweite Maskierungsschicht ist.
  11. 11. Verfahren nach einem oder mehreren der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die erste Maskierungsschicht aus Siliziumnitrid und die zweite Maskierungsschicht aus Siliziumoxid besteht.
    609883/08(K
    Le
    erseite
DE19762627307 1975-06-30 1976-06-18 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE2627307C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7507733A NL7507733A (nl) 1975-06-30 1975-06-30 Halfgeleiderinrichting.

Publications (3)

Publication Number Publication Date
DE2627307A1 true DE2627307A1 (de) 1977-01-20
DE2627307B2 DE2627307B2 (de) 1981-07-02
DE2627307C3 DE2627307C3 (de) 1982-03-11

Family

ID=19824046

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762627307 Expired DE2627307C3 (de) 1975-06-30 1976-06-18 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (6)

Country Link
JP (1) JPS526085A (de)
CA (1) CA1059240A (de)
DE (1) DE2627307C3 (de)
FR (1) FR2316741A1 (de)
GB (1) GB1542897A (de)
NL (1) NL7507733A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2454698A1 (fr) * 1979-04-20 1980-11-14 Radiotechnique Compelec Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede
JPS57192608A (en) * 1981-05-21 1982-11-26 Hisashi Watanabe Supporter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2024331A7 (de) * 1968-11-27 1970-08-28 Telefunken Gmbh
US3766446A (en) * 1969-11-20 1973-10-16 Kogyo Gijutsuin Integrated circuits comprising lateral transistors and process for fabrication thereof
US3829709A (en) * 1973-08-31 1974-08-13 Micro Components Corp Supply reversal protecton circuit
DE2420239A1 (de) * 1973-05-07 1974-11-28 Fairchild Camera Instr Co Verfahren zur herstellung doppelt diffundierter lateraler transistoren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2024331A7 (de) * 1968-11-27 1970-08-28 Telefunken Gmbh
US3766446A (en) * 1969-11-20 1973-10-16 Kogyo Gijutsuin Integrated circuits comprising lateral transistors and process for fabrication thereof
DE2420239A1 (de) * 1973-05-07 1974-11-28 Fairchild Camera Instr Co Verfahren zur herstellung doppelt diffundierter lateraler transistoren
US3829709A (en) * 1973-08-31 1974-08-13 Micro Components Corp Supply reversal protecton circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Vol. 14, Nr. 1, Juni 1971, S. 171 *

Also Published As

Publication number Publication date
CA1059240A (en) 1979-07-24
FR2316741B1 (de) 1982-04-16
GB1542897A (en) 1979-03-28
NL7507733A (nl) 1977-01-03
JPS5634104B2 (de) 1981-08-07
DE2627307C3 (de) 1982-03-11
JPS526085A (en) 1977-01-18
FR2316741A1 (fr) 1977-01-28
DE2627307B2 (de) 1981-07-02

Similar Documents

Publication Publication Date Title
EP0032999B1 (de) Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur
CH623959A5 (de)
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2224634A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2926334C2 (de)
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE1614383B2 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE3022122C2 (de)
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
WO2003015163A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE1439758C3 (de) Verfahren zur Herstellung von Transistoren
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2627307A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2403816A1 (de) Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung
DE2627922A1 (de) Halbleiterbauteil
DE3026779C2 (de)

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee