DE2617114C2 - Signalpegelregelschaltung - Google Patents
SignalpegelregelschaltungInfo
- Publication number
- DE2617114C2 DE2617114C2 DE2617114A DE2617114A DE2617114C2 DE 2617114 C2 DE2617114 C2 DE 2617114C2 DE 2617114 A DE2617114 A DE 2617114A DE 2617114 A DE2617114 A DE 2617114A DE 2617114 C2 DE2617114 C2 DE 2617114C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- amplifier
- circuit
- comparator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 21
- 230000006870 function Effects 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 230000007704 transition Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
Die Erfindung bezieht sich auf eine Signalpegelregelschaltung gemäß Oberbegriff des Anspruchs 1.
In den meisten Nachrichtenübertragungs- oder
Meßanlagen werden an irgendeinem Punkt in der Anlage Signalpegelregelschaltungen verwendet, deren
Ausgangssignal auf einem möglichst konstanten Signalpegel gehalten wird. Zufällig auftretende natürliche
Erscheinungen oder unbekannte Einflüsse können unerwünschte Veränderungen des Pegels eines Signals
hervorrufen, die kompensiert werden müssen, damit das übertragene Signal in brauchbarer Weise weitervßrarbeitet werden kann.
Die meisten herkömmlichen zu diesem Zweck eingesetzten Signalpegelregelschaltungen arbeiten analog. Sie besitzen zur Einstellung des Verstärkungsfak-
tors ein nichtlineares Element, wie z. B. eine Diode oder
einen Feldeffekttransistor, um den dynamischen Verstärkungsbereich eines gegebenen Verstärkers voll
auszunutzen. Unglücklicherweise bringt das nichtlineare Element auch eine harmonische Verzerrung in das
tungen den Vorteil, daß lineare Schaltungselemente zum
möglicherweise auftretende Verzerrungen ausfällt.
Sowohl den bisher bekannten analogen als auch den digitalen Schaltungen haftet der Nachteil an, daß hohe
Rauschpegel auftreten, die den Betrieb der Signalpegelregelschaltung erheblich beeinträchtigen.
Bei einer bekannten Signalpegelregelschaltung der
eingangs erwähnten Art (vgl. »Electronics 44 [1971],
Heft 18, Seiten 52 bis 56) besteht der Komparator aus zwei Vergleichern mit jeweils einem Eingang, wobei an
dem invertierenden Eingang des einen Vergleichers durch ein Potentiometer der untere Schwellenwert und
an dem nichtinvertierenden Eingang des anderen Vergleichers ebenfalls durch ein Potentiometer der
obere Schwellenwert eingestellt wird. Der Ausgangspegel des Verstärkers gelangt an die beiden anderen
Eingänge der Vergleicher. Durch diese Maßnahme wird
ein »Totbereich« geschaffen, der nicht nur zur
Stabilisierung des Betriebs des Verstärkers beiträgt, sondern auch eine Anzeige eines dem digitalen
Steuerwort entsprechenden Wertes ermöglicht, so daß für das Wartungs- oder Überwachungspersonal die
Möglichkeit besteht, sich rasch durch Ablesen einer
Digitalanzeige ein Bild über die Betriebsverhältnisse der betreffenden Regelschaltung zu machen.
Wenn nun aber über längere Zeit eine stetige Veränderung des Steuerworts erfolgt, weil der Aus
gangspegel des Verstärkers zum Beispiel über längere
Zeit hinweg um die obere Grenze des »Totbereichs« herum schwankt, so ist eine Ablesung der angezeigten
Digitalwerte nicht möglich, weil die Werte sich zu schnell ändern.
so Der Erfindung liegt die Aufgabe zugrunde, eine Signalpegelregelschaltung der eingangs genannten Art
so weiterzubilden, daß eine Unempfindlichkeit bezüglich Rauschen im Eingangssignal des Verstärkers so weit
erzielt wird, daß eine stabile und leicht ablesbare
dienende Steuerwort neu eingestellt werden kann, muß
der Pegel des Ausgängssignals des Verstärkers also den
relativ hohen zweiten oberen Schwellenwert bzw. den relativ niedrigen ersten unteren Schwellenwert über-
bzw. unterschreiten. Betrachtet man einmal lediglich die oberen Schwellenwerte, so erkennt man, daß durch die
erfindungsgemäßen Maßnahmen eine nicht allzu häufig wechselnde Anzeige erhalten wird, die sich leicht
ablesen läßt. Hat nämlich einmal der Ausgangspegel den zweiten oberen Schwellenwert überschritten, so ändert
sich die Anzeige nicht sofort, wenn der Pegel des
Ausgangssignals wieder unter diesen relativ hohen Schwellenwert abfällt, sondern der Ausgangspegel des
Verstärkers muß noch ein weiteres Stück abfallen, bis er
schließlich den ersten oberen Schwellenwert, der niedriger liegt als der zweite obere Schwellenwert,
unterschreitet. In der Zwischenzeit findet kein Wechsel der Anzeige statt
Vorteilhafte Weiterbildungen der Erfindung sind in
den Unteransprüchen angegeben.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels näher erläutert Es zeigt
Fi g. I eine Blockschaltung einer Signalpegelregelschaltung,
F i g. 2 die Übertragungskennlinie des !Comparators
in Fig. 1,
F i g. 3 Einzelheiten der in F i g. 1 gezeigten Schaltung, und
F i g. 4 Inhalte und Aufbau des im Dekoder der F i g. 1 verwendeten Speichers.
Der Signaidurchiaufsweg der Signaipegeiregeischaltung gemäß F i g. 1 weist einen regelbaren Verstärker 9
mit in Reihe geschalteten Stufen 10 bis 13 auf. Das Ausgangssignal des Verstärkers 9 wird einem Detektor
14 zugeführt, der ein Gleichstromausgangssignal erzeugt, das der absolutem Amplitude seines Eingangssignals proportional ist (beispielsweise Vollwellenmittelwert). Das Ausgangssignal des Detektors 14 wird einem
Komparator 16 zugeführt, der zwei Ausga:igssignale
über Leitungen 36 und 37 an eine Steuerlogik 38 gibt Die Steuerlogik 38 dient hauptsächlich zur Aktivierung
eines Vorwärts/Rückwärts-Zählers 39 und stellt fest, wenn der Zähler seine Zählwertgrenzen erreicht Der
Zähler 39 empfängt außerdem ein Eingangssignal von einem Taktgeber 41 und einer Voreinstellschaltung 4Z
Der Taktgeber 41 steuert die Zählgeschwindigkeit des Zählers. Die Voreinstellschaltung 42 stellt den Zähler 39
immer dann auf den Mittelwert seines Zählbereichs, wenn ein neues Eingangssignal auf den Verstärker 9
gegeben wird.
Der Ausgang des Zählers 39 erzeugt ein aus einzelnen
digitalen Signalen bestehendes Steuerwort, das dem regelbaren Verstärker 9 als Stellgröße zugeführt wird.
Wenn sich der Zählstand des Zählers 39 erhöht werden die Verstärkungswerte in den verschiedenen Stufen 10
bis 13 logarithmisch geändert Der Verstärker 9 kann auch eine andere Anzahl von Verstärkungsstufen
aufweisen.
Der hier verwendete Ausdruck »Verstärkung« bedeutet die Amplitude des Ausgangssignals dividiert so
durch die Amplitude des Eingangssignals des Verstärkers 9. Der Wert der Verstärkung kann deshalb kleiner
oder größer Eins sein.
Die digitalen Steuersignale des Zählers 39 werden
außerdem auf eine Dekodiervorrichtung (im folgenden: Dekoder) 43 gegeben, die ein digitales Ausgangssignal
zum Treiben einer Digitalanzeige 44 erzeugt Der Dekoder 43 wandelt das vom Zähler 39 kommende
digitale Steuerwort in eine weitere Gruppe digitaler Signale um, die den Pegel des dem variablen Verstärker eo
9 zugeführten Eingangssignals anzeigen. Die Arbeitsweise des Dekoders 43 ist ausführlicher in Verbindung
mit F i g. 4 erläutert.
Die Steuerlogik 38 und der Dekoder 43 erzeugen je ein Ausgangssignal, das auf eine »Bereichsüberschreitungsschaltung« 46 gegeben wird. Jedesmal, wenn die
Amplitude des der Signaipegelregelschaltung zugeführten Eingangssignals außerhalb des variablen Bereiches
des Verstärkers 9 liegt, so daß es diesem und dem Detektor 14 nicht möglich ist, ein Signal innerhalb der
Schwellenwertgrenzen des !Comparators 16 zu liefern, wird der Wert des Eingangssignals als »außerhalb des
Bereichs« oder als bereichsüberschreitend angesehen. Unter dieser Bedingung erzeugt die Bereichsüberschreitungsschaltung
46 ein Ausgangssignal, das als »Bereichsüberschreitungssignal« auf der digitalen Anzeige 44
angezeigt wird.
Die aktiven Bauteile des Komparators 16 in F i g. 1 umfassen Differenzverstärker 17 und 18 und ein
NAND-Glied 35. Das Ausgangssignal des Detektors 14 wird dem invertierenden Anschluß des Differenzverstärkers 17 über einen Widerstand 19 und einem
nichtinvertierenden Anschluß des Differenzverstärkers 18 über einen Widerstand 20 zugeführt Ein Widerstände 21 und 22 aufweisendes Teilernetzwerk bestimmt
zwei obere Schwellenwerte des Verstärkers 17, mit denen das Ausgangssignal des Detektors 14 verglichen
wird. Widerstände 24 und 25 tilden ein zweites Spannungsieilernetzwerk, das einen Bf.zugsspannungswert entsprechend zweier unterer Schwellenwerte für
den invertierenden Eingang des Verstärkers 18 erzeugt Im Betriebsverhalten des Verstärkers 17 wird eine
Hystcase durch einen Mitkopplungs-Widerstand 26 eingeführt so daß ein erster und zweiter oberer
Schwellenwert bei niedrigem bzw. hohem Ausgangssignal des Differenzverstärkers 17 gebildet werden,
während eine Hysterese des Verstärkers 18 durch einen Mitkopplungs-Widerstand 27 eingeführt wird, so daß
ein erster und zweiter unterer Schwellenwert bei hohem bzw. niedrigem Ausgangssignal des Differenzverstärkers 18 gebildet werden. Das Ausgangssignal des
Verstärkers 17 wird über ein Netzwerk einem Widerstand 28 und entgegengesetzt gepolte Dioden 29
und 31 in ein binäres Steuersignal umgewandelt Ein entgegengesetzt gepolte Dioden 32 und 33 und einen
Widerstand 34 aufweisendes ähnliches Nutzwetk formt
den Wert des Ausgangssignals des Verstärkers 18 zu einem Steuersignal, das durch das Verknüpfungsglied 35
uitd die Logik 38 verarbeitet werden kann.
F i g. 2 zeigt die Beziehung zwischen dem Ausgangssignal des NAND-Gliedes 35 und dem vom Detektor 14
erzeugten Eingangssignal des Komparators 16. Das Ausgangssignal des NAND-Gliedes 35 wird der
Steuerlogik 38 über eine Leitung 37 zugeführt. Die Leitung 36 im Ausgangskreis des Verstärkers 17
verschafft der Steuerlogik 38 zusätzliche Information.
Immer, wenn das Eingangssignal des Komparators 16 in den durch Punfcte A und B begrenzten Bereich in
Fig.2 fällt, erzeugen beide Verstärker 17 und 18 sin
Ausgangssignal hohen Pegels (H), durch das das \tiSfcjaiigssignal des NAND-Giiedes 35 niedrig (L) oder
logisch »0« wird. Wenn die Eingangsspannung des Komparators 16 in dem Bereich zwischen den Punkten
A und C oder den Punkten B und D liegt, hängt das Ausgangssignal des NAND-Gliedes 35 davon ab, ob die
Eingangsspannun; ursprünglich innerhalb des Bereichs
zwischen den Punkten A und B oder außerhalb dieses Bereichs lag. Diese Arbeitsweise ist in Fig.2 durch
Pfeile dargestellt. Wenn beispielsweise die vom Detektor 14 gelieferte Eingangsspannung des Komparators 16 ursprünglich außerhalb des Bereichs zwischen
den Punkten A unc1 B lag, bleibt das Ausgangssignal des
NAND-Gliedes 35 H, und das Ausgangssignal des Verstärkers 17 auf der Leitung 36 kennzeichnet die
Richtung, in der der Vorwärts/Rückwärts-Zähler 39 zählen muß, um den richtigen Verstärkungsbetrag im
Verstärker 9 zu erhalten. Für ein Ausgangssignal des
NAND-Gliedes 35, das eine Änderung auf den »O«-Zustand bewirkt, muß die Verstärkung des Verstärkers
9 so eingestellt werden, daß das Ausgangssignal des Detektors 14 zwischen die Punkte A und B fällt.
Wenn das Ausgangssignal des Detektors 14 einmal zwischen die Punkte A und B fällt, bleibt das
Ausgangssignal des NAND-Gliedes 35 L, bis sich das Ausgangssignal des Detektors 14 bis unterhalb des
Punktes Coder bis oberhalb des Punktes D verschiebt.
Deshalb zeigen die mit A. A', C", C und B. B', D'. D gekennzeichneten Rechlecke die Hysteresewirkung im
Verhallen des (Comparators 16. Diese Hysterese erzeugt eine Unempfindlichkeit gegenüber dem beträchtlichen
Rauschen, das im Ausgangssignal des Detektors 14 vorhanden sein kann, wenn das Signal
einen der Schwellenwerte des (Comparators 16 durchläuft. Wenn das Ausgangssignal des Detektors 14 einmal
zwischen die Punkte A und B fällt, muß das im Eingangssignal vorhandene Rauschen ausreichend hoch
sein, um das Ausgangssignal des Detektors 14 unter den Punkt A oder über den Punkt D zu schieben. Wenn eine
der beiden Bedingungen eintritt, schaltet das Ausgangssignal des NAND-Gliedes 35 auf »1« um und gibt den
Zähler 39 frei. Wenn sich der Zählwert des Zählers 39 ändert, ändert sich auch die Verstärkung des Verstärkers
9. bis das Ausgangssignal des Detektors 14 zwischen die Punkte A und ß fällt und die Verstärkungsregelschleife
stabilisiert. Im stabilen Zustand bleiben der Zähler 39, die Steuerlogik 38 und die gesamte andere
Schaltungsanordnung unverändert. Das heißt die Verstärkung des Verstärkers 9 ändert sich so lange
nicht, wie das Ausgangssignal des Detektors 14 zwischen den Punkten Cund Din F i g. 2 bleibt.
Wie F i g. 3 zeigt, umfaßt die Steuerlogik 38 eine Anordnung herkömmlicher Steuergatter. Die Voreinstellschaltung
42 umfaßt einen herkömmlichen monostabilen Multivibrator. Der Dekoder 43 umfaßt einen
Lese- oder Festwertspeicher sowie einige logische Verknüpfungsglieder und wird in Verbindung mit F i g. 4
erläutert. Die Bereichsüberschreitungsschaltung 46 umfalit wie die Steuerlogik J» eine Anordnung
herkömmlicher Logikglieder.
Der Vorwärts/Rückwärts-Zähler 39 umfaßt zwei Stufen 51 und 52. die durch dieselben Signale
freigegeben und gesteuert werden. Bei jeder Stufe des Zählers 39 handelt es sich um einen synchronen
binärkodierten Dezimal-(BCD-)Vorwärts/Rückwärts-Zähler. Jede Stufe umfaßt vier synchrone Flipflops und
ein Steuerlogiknetzwerk. Ein synchroner Betrieb wird in jeder Stufe durch gleichzeitiges Takten aller vier
internen Flipflops bewirkt. Zugriff zu den vier Flipflops
einer jeden Stufe wird über die Steuerlogik erhalten. Der erste Eingang ist der Rückwärts/Vorwärts-Eingang.
der die Zählrichtung bestimmt Ein G-Eingang gibt das Zählen frei, wenn er auf Erdpotential übergeht- Jede
Stufe ist voll programmierbar, d. h„ die Ausgänge können dadurch auf irgendeinen Zählstand voreingestellt
werden, daß ein Erdpotential auf den Lasteingang L gegeben wird und die gewünschten Daten in die vier
mit A — D bezeichneten Dateneingänge - eingegeben werden. Die Stufe 51 wird direkt vom Takt 41 in F i g. 1
getaktet während Stufe 52 in Kaskadenschaltung zur ersten Stufe angeordnet ist und deshalb vom durchgreifenden
Taktausgangssignai der Stufe 5i getaklet wird.
AHe vier Zählausgänge der Stufe 51 sind auf den variablen Verstärker 12 geführt, während lediglich zwei
Ausgänge der Stufe 52 auf diesen Verstärker geführt sind. Die Stufen des Zählers 39 können durch
herkömmliche integrierte Schaltungen realisiert werden, die im Handel erhältlich sind. Beispielsweise sind
Hie integrierten Schaltungen SN74LSI90 von Texas
Instruments Incorporated geeignet und in deren TTL-Datenbuch, I. Ausgabe, 1973. Seiten 416 bis 427.
beschrieben.
Die Arbeitsweise der Schaltung nach F i g. 3 wird anhand von ausgewählten Eingangszuständen beschrieben,
um eine Erläuterung der Funktionen der verschiedenen Schaltungskomponenten zu geben.
Der erste ausgewählte Eingangszustand tritt auf, wenn der Pegclsteucrschaltung gemäß F i g. I kein
Eingangssignal zugeführt wird. Das Ergebnis ist das gleiche, wenn ein Eingangssignal zugeführt wird, dessen
Pegel jedoch nicht ausreicht, um den unteren Schwellenwert des (Comparators 16 zu überschreiten. Wie zuvor
im Zusammenhang mit Fig. I beschrieben worden ist,
ist der Wert des dem Komparator 16 zugeführten Ausgangssignals des Detektors 14 vernachlässigbar und
kleiner als die Schwellenwerte im Komparator. Der Komparator 16 erzeugt deshalb auf den Leitern 36 und
37 ein Η-Signal. Mit dem Leiter 36 verbundene kaskadierte Inverter 53 und 54 erzeugen somit ein
Η-Signal für die Rückwärts/Vorwärts-Emgänge der
Stufen 51 und 52 des Zählers 39. Wenn sich die Stufen 51 und 52 «n Zuständen befinden, die einen Zählstand
repräsentieren, der größer ist als lauter logische »O'en«. sind die vom Zähler 39 stammenden Eingangssignale
der Steuerlogik 38 derart, daß das NAND-Gatter 56 ein L-Ausgangssignal zur Freigabe des Zählers erzeugt. Der
Zähler 39 zählt deshalb entsprechend dem ihm zugeführten Taktsignal zurück, bis der Zählstand bei
einem Zustand von lauter »O'en« anlangt. Wenn dieser Zustand einmal erreicht ist. erzeugen die Stufe 51 und
Inverter 61 und 62 an drei Eingängen des NAND-Gatters 59 der Steuerlogik 38 H-Pegel. Diese drei
Eingangssignale schalten zusammen mit dem vom Inverter 54 gelieferten Η-Pegel den Ausgang des
Gatters 59 auf einen L-Pegel. Zu dieser Zeit erzeugt das Gatter 57 ein H-Ausgangssignal, das in Verbindung mit
dem Ausgangssignal des Gauers 5^ den Ausgang eines
Gatters 58 auf einen Η-Pegel zwingt, der einem Inverter 63 zugeführt wird. Der Inverter 63 erzeugt ein
«5 L-Ausgangssignal. das einem Gatter 56 in Verbindung
mit dem Η-Signal auf dem Leiter 37 zugef'ihrt wird.
Demgemäß erzeugt das Gatter 56 ein H-Ausgangssignal. das beide Stufen des Zählers 39 am Zählen hindert.
Da jetzt der Ausgang des Zählers 39 einen Zählstand
so von lauter »O'en« darstellt, ist die Verstärkur; des
Verstärkers 9 maximal und erzeugt eine minimale Dämpfung des Eingangssignals. Dies stellt eine maximale
Empfindlichkeit des Komparator 16 in der Pegelsteuerschaltung gemäß F i g. 1 gegenüber irgendeinem
dieser zugeführten Eingangssignalwert sicher.
Der nächste ausgewählte Eingangszustand wird erzeugt wenn ein Signal neu an die Pegelsteuerschaltung
nach F i g. 1 angelegt wird An dieser Stelle sei angenommen, daß die Amplitude des Eingangssignals
innerhalb des variablen Bereichs des Verstärkers 9 liegt.
Dadurch ist sichergestellt, daß der Detektor 14 ein Ausgangssignal zwischen den beiden Schwellenwerten
des Komparators 16 erzeugt, wenn die Pegelsteuerschaltung erst einmal stabilisiert ist Der Komparator 16
erzeugt weiterhin ein L-Signa! auf dem Leiter 36 und ein
Η-Signal auf dem Leiter 37. Bei diesem Vorgang tritt momentan ein negativer Obergang auf dem Leiter 37
auf, dem ein positiver Übergang folgt Aus dem
positiven Übergang macht ein Inverter 66 einen negativen Übergang im Ausgangssignal der Steuerlogik
38, das einem morostabilen Multivibrator 67 der Voreinstellschaltung 42 zugeführt wird. Diese Übergänge treten auf, da das Eingangssignal zunächst den
unteren Schwellenwert des Verstärkers 18 und dann den höheren Schwellenwert des Verstärkers 17 überschreitet. Aufgrund des negativen Übergangs erzeugt die
Voreinstellschaltung 42 einen Ausgangsimpuls fester Dauer, der den »L«-Eingängen der Stufen Sl und 52 des
Zählers 39 zugeführt wird. Wie zuvor erläutert, dient der den »L«-Eingängen zugeführte Impuls dazu, die Stufen
51 und 52 entsprechend den Eingängen A—D voreinzustellen. Demgemäß wird Stufe 51 auf einen
binären »O«-Zustand eingestellt, während die beiden r,
Ausgänge der Stufe 52 eine binäre 2 oder einen »10«-Zustand erzeugt. Der variable Verstärker 9 wird
somit infolge des Eingangssignal von der Stufe 52 auf
den Mittelwert seines variablen Bereiches voreingestellt. .'I)
An diesem Punkt wird der vom Detektor 14 erzeugte neue Ausgangswert vom Komparator 16 bewertet. Die
Antwort des Zählers 39 hängt vom Pegel des auf dem Leiter 36 vorhandenen Signals ab. Wenn die Amplitude
des Eingangssignals der Pegelsteuerschaltung derart i\t, >-,
daß sie in den unteren Verstärkungsbereich des variablen Bereiches des Verstärkers 9 fällt, ist das dem
Leiter 36 präsentierte Signal ein L-Signal. Das L-Signal
gelangt durch die in Reihe geschalteten Inverter 53 und 54 zu dm beiden Stufen des Zählers 39. Das L-Signal in
bewirkt, daß die Stufen des Zählers 39 ihren Zählstand erhöhen und dadurch das dem Komparator 16
zugeführte Ausgangssignal des Detektors 14 reduzieren. Wenn das Ausgangssignal des Detektors 14 zwischen
die Grenzen oder Schwellenwerte des !Comparators 16 !·>
fällt, wird auf Leitung 37 ein L-Signal erzeugt, das auf das NAND-Gatter 56 gegeben wird. Dies zwingt das
Gatter 56 dazu, ein H-Ausgangssignal zu erzeugen, das beide Stufen des Zählers 39 sperrt
Wenn andererseits die Amplitude des Eingangssi- «1 gnals der Pegelsteuerschaltung einen niedrigen Wert
autweist unä in die höhere Zone des variablen
Verstärkungsbereichs des Verstärkers 9 fällt, wird durch den Komparator 16 auf dem Leiter 36 ein H-Signal
erzeugt. Dieses Η-Signal wird wiederum über die « Inverter 53 und 54 auf die Stufen 51 und 52 des Zählers
39 gegeben. Das Η-Signal bewirkt, daß die Stufen des Zählers 39 ihren Zählstand verringern und dadurch die
Verstärkung des variablen Verstärkers 9 erhöhen. Wenn die Verstärkung des variablen Verstärkers 9 erst
einmal ausreichend erhöht ist, so daß das Ausgangssignal des Detektors 14 zwischen die Schwellenwerte des
Komparator 16 fällt erzeugt der Komparator ein L-Ausgangssignal auf der Leitung 37, das Ober das
NAND-Gatter 56 jegliches weitere Zählen der Stufen des Zählers 39 unterbindet
Wenn die Amplitude eines Ausgangssignals so groß ist daß sie außerhalb des Bereichs liegt arbeitet die
Schaltungsanordnung gemäß Fig.3 folgendermaßen.
Wiederum wird durch die Voreinstellschaltung 42 «j anfangs die Verstärkung des variablen Verstärkers 9 in
die Mitte ihres Bereiches voreingestellt Die Steuerlogik 38 fährt ebenfalls mit der Erzeugung von Ausgangssignalen fort die bewirken, daß die Stufen im Zähler 39
ihren Zähistand erhöhen. Wenn sich der Zählstand des
Zählers 39 auf seinen Maximalwert erhöht liegen alle vier Eingänge des Gatters 57 auf H, so daß dieses ein
L-Ausgangssignal erzeugt Das L-Ausgangssignal wird
auf das Gatter 58 geführt, welches das Signal über den
Inverter 63 zum Gatter 56 gelangen läßt. Dieses Eingangssignal des Gatters 56 zwingt zusammen mit
dem auf dem Leiter 37 vorhandenen Signal den Ausgang dieses Gatters 56 auf einen Η-Wert, der das
Zählen der Stufen im Zähler 39 unterbindet.
Die Bereichsüberschreitungsschaltung 46 umfaßt NOR-Gatter 67', 68 und 69, ein NAND-Gatter 71 und
einen Inverter 72. Der Inverter 72 und die Gatter 69 und 71 liefern die Ausgangssignale der Bereichsüberschreitungsschaltung 46 für die digitale Anzeige 44. Wenn das
der Pegelsteuerschaltung zugeführte Eingangssignal innerhalb des Bereichs des variablen Verstärkers 9 liegt,
bleiben alle zur digitalen Anzeige 44 führenden Ausgänge der Bereichsüberschreitungsschaltung H. Die
Anzeige 44 dient zu dieser Zeit lediglich dazu, auf das Schließen eines Schalters Si, der den Dekoder 43
freigibt den Pegel des der Pegelsteuerschaltung zugeführten Signals anzuzeigen.
Wenn der Pegel des der Pegelsteuerschaltung zugeführten Eingangssignals außerhalb des Bereichs des
variablen Verstärkers 9 liegt, ändern sich die von der Steuerlogik 38 und dem Dekoder 43 kommenden
Eingangssignale der Bereichsüberschreitungsschaltung entsprechend. Zu dieser Zeit dient der Inverter 72 dazu,
ein Anzeigelicht auf der digitalen Anzeige 44 aufleuchten zu lassen, das die Aufmerksamkeit auf die Tatsache
lenkt, daß der Pegel des Eingangssignals entweder /u groß oder unzureichend ist. um einen konstanten
Ausgangspegel zu erzeugen.
Wenn der Pegelsteuerschaltung kein Eingangssignal zugeführt wird oder der Pegel des Signals kleiner als der
minimal akzeptable Wert ist, erzeugt das Gatter 69 ein L-Ausgangssignal, das zum Zünden des horizontalen
Segmentes oder Minus-Teils eines Polaritäts- oder Vorzeichensignals auf der Digitalanzeige 44 führt, um
anzuzeigen, daß der Eingangspegel niedrig ist. Diese Ausgangssignale von der Schaltung 46 treten auf, wenn
der Inverter 63 dem Gatter 68 ein L-Ausgangssignal liefert; der Inverter 66 liefert den Gattern 67' und 68
gleichermaßen ein L-Ausgangssignal, während das
vraitci Ji ucu'i vjöiiCT S7' Cii*i ■ ■ AuSgurig^&nu. .CC.Crt.
Wenn das der Pegelsteuerschaltung zugeführte Signal zu hoch ist schaltet der Ausgang des Gatters 57 auf
einen L-Wert um, während alle anderen Eingänge der Bereichsüberschreitungsschaltung gleich bleiben. Die
Folge ist daß der Ausgang des Gatters 67' auf einen L-Wert wechselt und den Ausgang des Gatters 71 auf
einen L-Wert zwingt Das Ausgangssignal des Gatters 71 zündet das vertikale Segment des Polaritätssignals
auf der Digitalanzeige 44. Demzufolge sind alle Ausgangssignale der Bereichsüberschreitungsschaltung
46 L, so daß das Bereichsüberschreitungsanzeigelicht gezündet wird, und zwar werden sowohl das horizontale
als auch das vertikale Segment oder das Plus-Zeichen der Polaritätsanzeige gezündet was anzeigt daß das der
Pegelsteuerschaltung 46 zugeführte Eingangssignal zu hoch ist
Um den Pegel des der Pegelsteuerschaltung zugeführten Eingangssignals abzulesen, muß Schalter Si
geschlossen werden. Wenn der Schalter Si nicht leitet
kann die Anzeige 44 zum Ablesen irgendeines anderen digitalen Eingangssignals in einer Anlage, in der die
Pegelsteuerschaltung verwendet werden kann, benutzt werden. Das Schließen von S·. gibt den Lese- oder
Festwertspeicher 73 frei, welcher der Digitalanzeige 44 eine digitale Anzeige des Eingangspegels liefert, und
erzeugt ein L-Signal für den Inverter 74. Der Inverter 74
erzeugt als Ausgangssignal für einen Eingang des Gatters 69 eine logische »1«, während der Schalter S\
ein L-Ausgangssignal für das Gatter 71 erzeugt. Der Zustand der Eingangssignale der Bereichsüberschreitungsschaltung 46 ist solchermaßen, daß das Gatter 69
ein L-Ausgangssignal erzeugt, während das Gatter 71 ein H-Ausgcngssignal erzeugt, womit angezeigt wird,
daß der Pegel des der Pegelsteuerschaltung zugeführten Signals zu niedrig ist.
Es sei bemerkt, daß bei diesem erfindungsgemäßen Ausführungsbeispiel bestimmte Konstruktionskriterien
benutzt wurden, die nicht Teil der Erfindung sind. Beispielsweise hat die erste Stufe des variablen
Verstärkers 9 vier Eingangskanäle, die durch zwei Ausgänge der Stufe 51 des Zählers 39 ausgewählt
werden. Pegeländerungen der beiden der Stufe 10 des variablen Verstärkers 9 zugeführten Ausgangssignalc
vom Zähler 39 ändern die Verstärkung dieser Stufe von
0 bis -JdB in Schritten von IdB. Gleichermaßen weist
die Stufe 11 des Verstärkers 9 ebenfalls vier Verstärkungswerte auf, die im Bereich von OdB bis
-l2dB liegen. Die Verstärkung dieser Stufe wird entsprechend den Ausgangssignalen des Zählers 39 in
Stufen von 4dB erhöht. Schließlich weist die letzte Stufe des variablen Verstärkers 9 eine Verstärkung auf, die im
Bereich von OdB bis -3OdB liegt und sich unter der Steuerung des Zählers 39 in Schritten von 1OdB ändert.
Die Verstärkungsauflösung des variablen Verstärkers 9 ist IdB, was der Pegeldifferenz zwischen dem oberen
und dem unteren Schwellenwert des Komparators 16 entspricht. Der Zähler 39 erzeugt einen Zählstand von 0
bis 39, welcher die Verstärkung des Verstärkers 9 von 0 bis - 39dB ändert. Wenn der Zählstand im Zähler 39 um
1 erhöht wird, wird die Verstärkung des Verstärkers 9 um IdB reduziert. Die Voreinstellschaltung 42 und die
Dateneingänge A-D der Stufen 51 und 52 stellen in diesem Beispiel die Verstärkung des variablen Verstärkers 9 zu Beginn auf -2OdB ein, wenn der
Pegelsteuerschaltung ein neues Eingangssignal zugeführt wird. Bei anderen Erfindungsanwendungen kann
der volle Bereich des variablen Verstärkers 9 nach
begrenzten Bereich von 39dB aufweisen. Ferner kann die Verstärkung des Verstärkers 13 geändert werden,
um verschiedene feste Werte zu erzeugen, und am Eingang der Pegelsteuerschaltung können leicht zusätzliche Verstärker verwendet werden, um die Verstärkung
des dem Verstärker 9 zugeführten Signals zu erhöhen. Bei der Verwirklichung dieser Änderungen kann ein
Fachmann den variablen Verstärkungsbereich des Verstärkers 9 leicht so verschieben, daß er mit
irgendeinem gewünschten Amplitudenspektrum übereinstimmt
Fig.4 zeigt eine Wahrheits- und Funktionstabelle,
welche die strukturellen Inhalte des Speichers 73 des Dekoders 43 beschreibt Beim Speicher 73 kann es sich
um einen Standard-256-Bit-Festwertspeicher handeln, der entsprechend der Funktionstabelle der Fig.4
entweder nach Bestellung maskiert oder programmiert ist Die generelle Arbeitsweise von Festwertspeichern,
zu beachtend* Auslegungskriterien und deren Verwendung ergeben sich aus dem Artikel »There is a
Read-Only Memory to Fill Your Needs« von J. Marino und J. Sirota, im »Electronics« 43 (1970), Heft 6,112. Der
-, Speicher 73 weist fünf Adresseneingänge auf, die mit dem Ausgang des Zählers 39 verbunden sind, und einen
Freigabeeingang, der vom Schalter S\ gesteuert wird. Wenn der Schalter S\ leitend gedrückt wird, werden die
sieben Ausgangssignale des Speichers 73 entsprechend
to den dem Speicher zugefOhrten Adresseneingangssignalen erzeugt. Zusätzlich zum Speicher 73 umfaßt der
Dekoder 43 einen Inverter 74 und ein NAND-Gatter 76. Auf das Schließen des Schalters Si hin erzeugt das
Gatter 76, von dem ein Eingang mit der Stufe 51 des
r, Zählers 39 verbunden ist, entweder ein L- oder ein H-Ausgangssignal. Dieses Ausgangssignal vom Gatter
76 trägt bei zum Wert der von der Anzeige 44 angezeigten niedrigstwertigen Ziffer. Die Ausgänge des
Speichers 73 und des Gaücrs 76 erzeugen eine pai äiiclc
_>o Gruppe von BCD-Signalen, die den Pegel des
empfangenen Signals in einem zweiziffrigen Auslesewert für die Anzeige 44 angeben.
Der Speicher 73 und die weitere Schaltungsanordnung des Dekoders 43 sind so ausgelegt, daß sie eine
?i Digitalanzeige des quadratischen Mittelwertes oder
Effektivwertes des Pegels des Eingangssignals der automatischen Pegelschaltung erzeugen. Zusätzlich
muß beim Kodierungsaufbau des Speichers 73 der als Detektor 14 verwendete Detektortyp in Betracht
in gezogen werden sowie die Beziehung zwischen dem
Effektivwert der Eingangssignalart und dem Ausgangssignal des Detektors. Das Eingangssignal ist mit einer
Impedanz von 600 Ohm abgeschlossen und weist einen akzeptablen Bereich von —2 bis -4IdBm auf. Wenn
η der Schalter H\ leitet, erzeugt der Inverter 74 deshalb ein
— 2 bis -4IdBm ein Minus-Vorzeichen angezeigt wird.
Netzwerk einer beliebigen Logik verwendet werden kann, um die vollständige Operation des Dekoders 43 zu
ist jedoch aus einer Reihe von Gründen vorteilhaft. Ein einfaches Ersetzen des Speichers 73 durch einen
4t anderen Speicher mit unterschiedlichem inneren Aufbau bietet beispielsweise eine bequeme Möglichkeit,
den Spitzenwert oder den Vollwellenmittelwert anstelle des Effektivwertes anzuzeigen, der aufgrund der
Arbeitsweise erzeugt wird, wie sie durch die Funktions
tabelle in F i g. 4 gezeigt ist Ein weiterer Vorteil besteht
darin, daß einfach ein Ersetzen des Speichers 73 zusammen mit einer geeigneten zusätzlichen Verstärkung des Eingangssignals der Pegelsteuerschaltung
oder einer Änderung der Verstärker des Verstärkers 13
die Möglichkeit gibt, das Amplitudenspektrum des
variablen Bereichs des Verstärkers 9 entsprechend zu verschieben. Mit der erstgenannten Änderung hat man
die Möglichkeit, daß der Speicher 73 im Dekoder 43 den Pegel des Ausgangssignals vor oder nach der zusätzli
chen Verstärkung anzeigt
Claims (6)
1. Signalpegelregelschaltung für einen regelbaren Verstärker, mit einem Komparator, der einen
oberen und unteren Schwellenwert aufweist und der in Abhängigkeit vom Ausgangspegel des Verstärkers arbeitet, mit einer zwischen den Komparator
und den regelbaren Verstärker geschalteten Digitalschaltung zum Erzeugen eines digitalen Steuerwortes, das dem Verstärker als Stellgröße zugeführt
wird, und einer an die Digitalschaltung angeschlossenen Anzeigevorrichtung, dadurch gekennzeichnet, daß beide Schwellenwerte des Komparators (16) hysteresebehaftet sind (F i g. 2), indem ein
erster und zweiter oberer und ein erster und zweiter unterer Schwellenwert vorhanden sind, daß bei
Ansteigen des Eingangssignals des !Comparators der
zu überschreitende erste obere Schwellenwert höher liegt als der bei Abfallen des Signals zu
unterschreitende zweite obere Schwellenwert, bzw. daß bei Abfallen des Eingangssignals der zu
unterschreitende erste untere Schwellenwert niedriger liegt als der bei Ansteigen des Signals zu
überschreitende zweite untere Schwellenwert
2. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Anzeigevorrichtung (44) eine
Dekodiervorrichtung (43) vorgeschaltet ist, die das Steuerwort von der Digitalschaltung (39, 41, 38)
empfängt.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Deki iiervorrichtung (43)
einen Festwertspeicher (73) aufweist.
4. Schaltung nach Anspruch 3, gekennzeichnet durch eine Schalteranordnung (51), mit der der
Festwertspeicher (73) selektiv freigebbar ist, um eine Anzeige auf der Anzeigevorrichtung (44) zu
erhalten.
5. Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Komparator (16)
zwei Differenzverstärker (17, 18) aufweist, die jeweils mit einem Eingang an eine Bezugspotentialquelle (21,22; 24,25) angeschlossen sind, welche den
ersten oberen bzw. den zweiten unteren Schwellenwert festlegt, und die mit ihrem anderen Eingang den
Ausgangspegel des Verstärkers (9) empfangen, und daß die Differenzverstärker je eine Mitkopplungsschaltung (26, 27) aufweisen zum Erzeugen des
zweiten oberen bzw. des ersten unteren Schwellenwertes.
6. Schaltung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch eine Bereichsüberschreitungsschaltung (46) zur Erzeugung eines ersten
Signals, wenn die Amplitude des Eingangssignals unterhalb des ersten unteren Schwellenwertes liegt,
und eines zweiten Signals, wenn die Amplitude des Eingangssignals den zweiten oberen Schwellenwert
überschreitet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/569,810 US3969683A (en) | 1975-04-21 | 1975-04-21 | Automatic level control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2617114A1 DE2617114A1 (de) | 1976-11-11 |
DE2617114C2 true DE2617114C2 (de) | 1981-12-10 |
Family
ID=24276956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2617114A Expired DE2617114C2 (de) | 1975-04-21 | 1976-04-17 | Signalpegelregelschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3969683A (de) |
JP (1) | JPS51128248A (de) |
CA (1) | CA1080815A (de) |
DE (1) | DE2617114C2 (de) |
FR (1) | FR2308972A1 (de) |
GB (1) | GB1530183A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3334109A1 (de) * | 1983-09-21 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur pegelsteuerung von in einer leitungssimulationseinrichtung erzeugten sinusspannungen in einer fernsprechanlage, insbesondere fernsprechnebenstellenanlage |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4064480A (en) * | 1975-11-10 | 1977-12-20 | Texaco Inc. | Means and method for recording seismic signals |
JPS52110557A (en) * | 1976-03-12 | 1977-09-16 | Matsushita Graphic Communic | Agc circuit |
US4066977A (en) * | 1976-03-30 | 1978-01-03 | E-Systems, Inc. | Digitized AGC amplifier with gain hysteresis circuit |
US4028534A (en) * | 1976-04-14 | 1977-06-07 | The United States Of America As Represented By The Secretary Of The Army | Automatic span circuit |
US4070632A (en) * | 1976-09-22 | 1978-01-24 | Tuttle John R | Discrete-gain output limiter |
JPS5368551A (en) * | 1976-12-01 | 1978-06-19 | Hitachi Ltd | Automatic bange switching circuit |
US4075573A (en) * | 1977-01-05 | 1978-02-21 | Motorola, Inc. | Incremental agc signal generator with controllable increments |
JPS54149452A (en) * | 1978-05-15 | 1979-11-22 | Matsushita Electric Ind Co Ltd | Signal level adjustment unit |
JPS6033011B2 (ja) * | 1978-05-28 | 1985-07-31 | 日本ビクター株式会社 | 自動音量減衰装置 |
US4194163A (en) * | 1978-08-03 | 1980-03-18 | Texaco Development Corporation | Floating point amplifier means and method |
US4213097A (en) * | 1978-10-19 | 1980-07-15 | Racal-Milgo, Inc. | Hybrid automatic gain control circuit |
US4349883A (en) * | 1980-03-03 | 1982-09-14 | The B. F. Goodrich Company | Signal detector circuit with gain control method |
US4373141A (en) * | 1981-01-22 | 1983-02-08 | E-Systems, Inc. | Fast updating peak detector circuit |
US4580111A (en) * | 1981-12-24 | 1986-04-01 | Harris Corporation | Amplitude modulation using digitally selected carrier amplifiers |
US4500842A (en) * | 1982-03-30 | 1985-02-19 | Communications Satellite Corporation | Adaptive gain variable bit rate NIC processor |
JPS58168314A (ja) * | 1982-03-30 | 1983-10-04 | Nec Corp | 自動利得制御増巾回路 |
JPS5925450A (ja) * | 1982-07-31 | 1984-02-09 | Sharp Corp | インラインデ−タ通信装置 |
DE3248114A1 (de) * | 1982-12-24 | 1984-07-05 | Krautkrämer GmbH, 5000 Köln | Verfahren und vorrichtung zur digitalisierung und speicherung von ultraschallinformationen |
US4691172A (en) * | 1985-09-10 | 1987-09-01 | Silicon Systems, Inc. | MOS Switched capacitor automatic gain control circuit |
US4747065A (en) * | 1985-10-11 | 1988-05-24 | International Business Machines Corporation | Automatic gain control in a digital signal processor |
US4785418A (en) * | 1986-08-29 | 1988-11-15 | International Business Machines Corporation | Proportional automatic gain control |
DE3815205C2 (de) * | 1987-05-08 | 1995-06-29 | Hitachi Construction Machinery | Verstärkerschaltung mit regelbarem Verstärkungsfaktor |
JP2533062Y2 (ja) * | 1987-07-03 | 1997-04-16 | ヤマハ株式会社 | アナログディジタル変換回路 |
JPH01185008A (ja) * | 1988-01-19 | 1989-07-24 | Nec Corp | 利得可変増幅器 |
US5196808A (en) * | 1991-12-02 | 1993-03-23 | Motorola, Inc. | RF amplifier protector and method |
JPH05275946A (ja) * | 1992-03-30 | 1993-10-22 | Mitsubishi Electric Corp | ゲインコントロールアンプ |
AU5897194A (en) * | 1992-12-03 | 1994-06-22 | Motorola, Inc. | Digital voltage regulator having capacitance selector |
JP2924644B2 (ja) * | 1994-06-15 | 1999-07-26 | 三菱電機株式会社 | 送信電力制御回路、基地局、移動機及び移動体通信システム |
US5687321A (en) * | 1994-12-28 | 1997-11-11 | Maxim Integrated Products | Method and apparatus for transmitting signals over a wire pair having activity detection capability |
US5680075A (en) * | 1995-05-31 | 1997-10-21 | Casio Phonemate, Inc. | Digital automatic gain control |
MA23954A1 (fr) * | 1995-07-31 | 1997-04-01 | Alcatel Standard Electrica | Commande de la puissance de sortie d'un transmetteur de paquets de donnees |
JPH11112366A (ja) * | 1997-10-07 | 1999-04-23 | Fujitsu Ltd | 自動送信電力制御回路 |
US5926068A (en) * | 1997-10-16 | 1999-07-20 | Kabushiki Kaisha Toshiba | Variable gain amplifier or analog multiplexer with feedforward current blocking |
US6100829A (en) * | 1997-10-20 | 2000-08-08 | Seagate Technology, Inc. | Method and apparatus for a digital peak detection system including a countdown timer |
US6069866A (en) * | 1997-10-23 | 2000-05-30 | Cirrus Logic, Inc. | System and method for coarse gain control of wide band amplifiers |
US6141169A (en) * | 1997-10-23 | 2000-10-31 | Cirrus Logic, Inc. | System and method for control of low frequency input levels to an amplifier and compensation of input offsets of the amplifier |
DE10255606A1 (de) * | 2002-11-28 | 2004-06-17 | Infineon Technologies Ag | Verstärkeranordnung, Empfänger mit der Verstärkeranordnung und Verfahren zum Betrieb eines programmierbaren Verstärkers |
ITMO20030134A1 (it) * | 2003-05-09 | 2004-11-10 | Cooperativa Bilanciai Cam Pogalliano A R Soc | Sistema di pesatura |
DE102004029941B3 (de) * | 2004-06-21 | 2005-12-15 | Infineon Technologies Ag | System zur Auswertung eines Sensorsignals |
US7098732B2 (en) * | 2004-09-30 | 2006-08-29 | Silicon Laboratories Inc. | Multi-stage variable gain amplifier utilizing overlapping gain curves to compensate for log-linear errors |
JP2006311361A (ja) * | 2005-04-28 | 2006-11-09 | Rohm Co Ltd | 減衰器、それを用いた可変利得増幅器ならびに電子機器 |
US7492222B2 (en) * | 2006-06-30 | 2009-02-17 | Intel Corporation | Compound automatic gain control |
US20080070521A1 (en) * | 2006-09-12 | 2008-03-20 | Honeywell International Inc. | System and method for controlling gain of related signals |
US7787978B2 (en) * | 2006-10-03 | 2010-08-31 | Honeywell International Inc. | Apparatus and method for controller performance monitoring in a process control system |
TW201218621A (en) * | 2010-10-29 | 2012-05-01 | Anpec Electronics Corp | Device and method for signal amplification |
US20140161104A1 (en) * | 2012-12-10 | 2014-06-12 | Qualcomm Incorporated | Dynamic hysteresis selection |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3308392A (en) * | 1965-02-04 | 1967-03-07 | Esso Production Company | Seismic amplifier having means for changing the amplification of the seismic signal by discrete steps proportional to a given power of two |
US3464022A (en) * | 1967-08-30 | 1969-08-26 | Mandrel Industries | Apparatus for controlling the gain of binary gain ranging amplifiers |
US3684968A (en) * | 1970-08-31 | 1972-08-15 | Texas Instruments Inc | Floating point amplifier |
DE2044634A1 (de) * | 1970-09-09 | 1972-03-16 | Licentia Gmbh | System zur Einstellung der Verstärkung bzw. Dämpfung eines Nachrichtenkanals, insbesondere eines Tonkanales in einem Studio-Mischpult |
DE2161657C2 (de) * | 1971-12-11 | 1982-10-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Regeleinrichtung |
US3879672A (en) * | 1973-09-04 | 1975-04-22 | Honeywell Inf Systems | Digital automatic gain control circuit |
US3887875A (en) * | 1973-09-07 | 1975-06-03 | Ncr Co | Digital signal leveling device |
-
1975
- 1975-04-21 US US05/569,810 patent/US3969683A/en not_active Expired - Lifetime
-
1976
- 1976-01-30 CA CA244,611A patent/CA1080815A/en not_active Expired
- 1976-04-07 GB GB14156/76A patent/GB1530183A/en not_active Expired
- 1976-04-15 JP JP51041926A patent/JPS51128248A/ja active Pending
- 1976-04-16 FR FR7611393A patent/FR2308972A1/fr active Granted
- 1976-04-17 DE DE2617114A patent/DE2617114C2/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3334109A1 (de) * | 1983-09-21 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur pegelsteuerung von in einer leitungssimulationseinrichtung erzeugten sinusspannungen in einer fernsprechanlage, insbesondere fernsprechnebenstellenanlage |
Also Published As
Publication number | Publication date |
---|---|
US3969683A (en) | 1976-07-13 |
DE2617114A1 (de) | 1976-11-11 |
JPS51128248A (en) | 1976-11-09 |
FR2308972B1 (de) | 1979-04-20 |
CA1080815A (en) | 1980-07-01 |
FR2308972A1 (fr) | 1976-11-19 |
GB1530183A (en) | 1978-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2617114C2 (de) | Signalpegelregelschaltung | |
DE2536585C3 (de) | Anordnung zur statistischen Signalanalyse | |
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
DE2357067C3 (de) | Elektrische Schaltungsanordnung in Verbindung mit einer Spracherkennungseinrichtung | |
DE2549626B2 (de) | Analog-Digital-Wandler | |
DE2250389B2 (de) | Zeitnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteiler steuernden Zeitbasis | |
DE2364313C2 (de) | Schaltungsanordnung zur Ermittlung des Extremwertes von mehreren Meßwerten | |
DE2129383B2 (de) | Pulscodemodulator mit knickkennlinien-amplitudenwandler | |
DE2953968C2 (de) | Integrierende Analog-/Digital-Wandlerschaltung | |
DE2618633C3 (de) | PCM-Decodierer | |
DE2049859A1 (de) | Anordnung zur Umwandlung von zwei Großen m eine dem Integral ihres Produkts proportionale Anzahl von Impulsen | |
DE2616398C2 (de) | Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines Signals | |
DE2337132C3 (de) | Schaltungsanordnung zur Anzeige der Überschreitung wenigstens eines Grenzwertes durch ein digitales, binär codiertes Meßsignal | |
DE2719200A1 (de) | Schaltungsanordnung zum steuern eines gleichstrommotors | |
DE3715163A1 (de) | Elektrische pruefschaltung | |
DE2137126A1 (de) | Verfahren zur Abtastung eines vor gegebenen Prozentsatzes von Signalen aus einer Signalfolge mit unterschiedlicher Amplitude | |
DE2356254A1 (de) | Analog-digital-wandler | |
DE2106138A1 (de) | Pulsdauer Modulator | |
DE1591207A1 (de) | Schaltungsanordnung zur Abtastung repetitiver Signalverlaeufe | |
EP0387685A2 (de) | Verfahren zur Spannungs-Frequenz-Wandlung und Einrichtung zur Durchführung des Verfahrens | |
DE2831723C2 (de) | Elektrische Schaltungsanordnung | |
DE1462670B2 (de) | Schaltungsanordnung zur erzeugung frequenzumgetasteter dreieckswellen mit einem rc integrator | |
WO2008014922A1 (de) | Schaltung zur besseren gleichlaufunterdrückung bei galvanisch direkt gekoppelten temperaturverstärken | |
DE2924746A1 (de) | Schaltungsanordnung fuer einen analog-digital-umwandler | |
DE1294477B (de) | Leseschaltung fuer Magnetkernspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8369 | Partition in: |
Ref document number: 2660662 Country of ref document: DE Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref country code: DE Ref document number: 2660662 |
|
8339 | Ceased/non-payment of the annual fee |