DE258653T1 - Programmierbare dynamische logische felder mit nor-nor-struktur in c-mos-technologie. - Google Patents

Programmierbare dynamische logische felder mit nor-nor-struktur in c-mos-technologie.

Info

Publication number
DE258653T1
DE258653T1 DE198787111161T DE87111161T DE258653T1 DE 258653 T1 DE258653 T1 DE 258653T1 DE 198787111161 T DE198787111161 T DE 198787111161T DE 87111161 T DE87111161 T DE 87111161T DE 258653 T1 DE258653 T1 DE 258653T1
Authority
DE
Germany
Prior art keywords
group
transistor
gates
electrode
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE198787111161T
Other languages
English (en)
Inventor
Guido Ivrea Ghisio (Torino)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telecom Italia SpA
Original Assignee
CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSELT Centro Studi e Laboratori Telecomunicazioni SpA filed Critical CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Publication of DE258653T1 publication Critical patent/DE258653T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
    • H03K19/1772—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register with synchronous operation of at least one of the logical matrixes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Claims (3)

  1. '1AN DER WERTH, LEDERER & RIEPuREH' DR. A. VAN DER WERTH
    Patentanwälte l1i<3< 19741
    DR. FRANZLEDERER
    Dip1 Chem. Munrhen
    &Pgr; O C O &Ggr; C O ANTON FREIHERR
    UZdöooo riedererv. paar
    Dipl.-lng. Landshul
    D-8300 Landshut Frhr. Riederer &ngr;. Paar, Postfach 2664, D-8300 Landshut Postfach 2664, Freyung 615
    m (08 71) 2 21 70
    Europäische Patentanmeldung 87 111 161.3-2210 Telefax (O8 71) 2 21 43(CCItt2,3)
    Publikationsnummer 0 258 653 TetexM44^glalad
    CSELT Centro Studi e Laboratori
    Telecomunicazioni S.p.A. München © (089)472947
    m T. &Iacgr; . Telefax (0 89) 470 57 23 (CCITT 2,3)
    Torino, Italien Telex 524 624 leder d
    Ihre r-, ,
    Your Her
    Unsere _, ,
    our Ref:
    Patentansprüche
    1. Dynamisches programmierbares logisches Feld mit Vor-Aufladung (VorEntladung), ausgeführt in C-MOS-Technologie mit einer ersten Klinke (Ll), die als Eingangselement für das Feld dient, einer ersten und einer zweiten Gruppe logischer NOR-Glieder (PA, PO) zur Erzeugung logischer Produkte der Eingangssignale des Felds bzw. logischer Summen dieser Produkte, einer zweiten Klinke (L2), die als Ausgangselement des Felds dient, und einer ersten und einer zweiten Sperrschaltung (BLKl, BLK2; BLKl, BLK3), die zwischen die erste Klinke (Ll) und die erste Gruppe der NOR-Glieder (PA) bzw. zwischen die erste Gruppe (PA) und die zweite Gruppe (PO) der NOR-Glieder eingesetzt sind und dazu entworfen sind, den Signaldurchgang zur ersten bzw. zur zweiten Gruppe (PA, PO) der NOR-Glieder zu sperren, wenn ein erstes und ein zweites Steuersignal (Fl, F2), die die Vor-Aufladung (Vor-Entladung) in der ersten bzw. zweiten Gruppe von NOR-Gliedern steuern, einen logischen Wert aufweisen, der eine solche Vor-Aufladung (Vor-Entladung) ermöglicht, und die jeweils soviele Elemente enthalten, als zur ersten Gruppe (PA) bzw. zur zweiten Gruppe (PO) der NOR-Glieder Signale zu übertragen sind, dadurch gekennzeichnet, daß jedes Element der ersten Sperrschaltung (BLKl) aus zwei Transistoren mit komplementärer Kanaldotierung (MTlO, MT9; MT12, MTIl; MTIlO, MT109; MT112, MTlIl; MT210, MT209; MT212, MT211) besteht, von denen der erste die Quellenelektrode und die Abflußelektrode in Serie mit der Signaldurchgangsleitung geschaltet hat und dann gesperrt ist, wenn das erste Steuersignal (Fl) auf diesem logischen Wert ist,
    während der zweite Transistor an einer der Elektroden für Quelle und Abfluß geerdet ist und an der anderen Elektrode mit der Elektrode des ersten Transistors, der an die erste Gruppe der NOR-Glieder (PA) angeschlossen ist, verbunden ist und die Glieder der ersten Gruppe von NOR-Gliedern (PA) dann sperrt, wenn das erste Steuersignal sich auf diesem logischen Wert befindet; und daß jedes Element der zweiten Sperrschaltung (BLK2, BLK3) wenigstens einen dritten und einen vierten Transistor mit komplementärer Kanaldotierung (MT20, MT23; MT120, MT220, MT223; MT26, MT25; MT126, MT125, MT226, MT225) umfaßt, von denen der dritte Transistor (MT20, MT120, MT220, MT26, MT126, MT226) Elektroden für Quelle und Abfluß in Reihe mit der Leitung aufweist, die eines der bewirkten Produkte von der ersten Gruppe von NOR-Gliedern (PA) zur zweiten Gruppe von NOR-Gliedern (PO) überträgt, und der vierte Transistor (MT23, MT123, MT223, MT25, MT125, MT225) mit einer der Elektroden für Quelle und Abfluß geerdet ist und mit der anderen an die Elektrode des dritten Transistors angeschlossen ist, die mit der zweiten Gruppe logischer Glieder (PO) verbunden ist und die Glieder dieser zweiten Gruppe entsprechend dem logischen Wert des zweiten Steuersignals sperrt.
  2. 2. Programmierbares logisches Feld nach Anspruch 1, dadurch gekennzeichnet, daß jedes Element des zweiten Sperrkreises (BLK2) einen fünften Transistor (MT21, MT121, MT221) umfaßt, dessen Kanaldotierung gleich der des vierten Transistors ist und der parallel zum dritten Transistor (MT20, MT120, MT220) geschaltet ist, um die Ladungsüberläufe von der ersten Gruppe von NOR-Gliedern (PA) zur zweiten Gruppe von NOR-Gliedern (PO) wiederherzustellen.
  3. 3. Programmierbares logisches Feld nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Transistor (MTlO, MT12, MTIlO, MT112, MT210, MT212) ein p-Kanal-Transistor ist und der zweite Transistor (MT9, MTIl, MT109, MTlIl, MT209, MT211) ein n-Kanal-Transistor ist.
    4· Programmierbares logisches Feld nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der dritte Transistor (MT20, MT120, MT220, MT26, MT126, MT226) ein p-Kanal-Transistor ist und der vierte und der fünfte Transistor (MT21, MT23; MT121, MT123; MT221, MT223) n-Kanal-Transistoren sind.
DE198787111161T 1986-08-04 1987-08-03 Programmierbare dynamische logische felder mit nor-nor-struktur in c-mos-technologie. Pending DE258653T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT67627/86A IT1195119B (it) 1986-08-04 1986-08-04 Perfezionamenti alle schiere logi che programmabili dinamiche a struttura nor nor realizzate in tecnolo gia c mos

Publications (1)

Publication Number Publication Date
DE258653T1 true DE258653T1 (de) 1990-05-03

Family

ID=11304014

Family Applications (1)

Application Number Title Priority Date Filing Date
DE198787111161T Pending DE258653T1 (de) 1986-08-04 1987-08-03 Programmierbare dynamische logische felder mit nor-nor-struktur in c-mos-technologie.

Country Status (6)

Country Link
US (1) US4769562A (de)
EP (1) EP0258653A3 (de)
JP (1) JPS6342220A (de)
CA (1) CA1257912A (de)
DE (1) DE258653T1 (de)
IT (1) IT1195119B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2611099B1 (fr) * 1987-02-12 1993-02-12 Bull Sa Reseau logique dynamique
JPH0193927A (ja) * 1987-10-06 1989-04-12 Fujitsu Ltd プログラム可能な論理回路
JPH01221916A (ja) * 1988-02-29 1989-09-05 Nec Corp プログラマブル・ロジック・アレイ
US5629907A (en) * 1991-06-18 1997-05-13 Dallas Semiconductor Corporation Low power timekeeping system
US5544078A (en) * 1988-06-17 1996-08-06 Dallas Semiconductor Corporation Timekeeping comparison circuitry and dual storage memory cells to detect alarms
US4959646A (en) * 1988-06-17 1990-09-25 Dallas Semiconductor Corporation Dynamic PLA timing circuit
EP0348539A1 (de) * 1988-06-28 1990-01-03 Deutsche ITT Industries GmbH Programmierbares CMOS-Logik-Feld
US5070262A (en) * 1988-10-06 1991-12-03 Texas Instruments Incorporated Signal transmission circuit
US5008569A (en) * 1989-09-11 1991-04-16 Northern Telecom Limited High-speed dynamic CMOS circuit and precharge generator
US4950928A (en) * 1989-09-14 1990-08-21 Advanced Micro Devices, Inc. Dynamic PLA circuit with no "virtual grounds"
JP2575899B2 (ja) * 1989-10-26 1997-01-29 株式会社東芝 プリチャージ式論理回路
US5021690A (en) * 1989-11-13 1991-06-04 Advanced Micro Devices, Inc. Programmable logic array apparatus
FR2654881B1 (fr) * 1989-11-23 1994-10-14 Sgs Thomson Microelectronics Reseau logique programmable en technologie cmos.
US5274282A (en) * 1990-10-02 1993-12-28 Sgs-Thomson Microelectronics, S.R.L. Monostabilized dynamic programmable logic array in CMOS technology
US5121005A (en) * 1991-04-01 1992-06-09 Motorola, Inc. Programmable logic array with delayed active pull-ups on the column conductors
JPH06231578A (ja) * 1993-02-04 1994-08-19 Nec Corp ダイナミック型デコーダ
US5528463A (en) * 1993-07-16 1996-06-18 Dallas Semiconductor Corp. Low profile sockets and modules for surface mountable applications
US5579206A (en) * 1993-07-16 1996-11-26 Dallas Semiconductor Corporation Enhanced low profile sockets and module systems
DE69422794T2 (de) * 1994-02-18 2000-06-08 Stmicroelectronics S.R.L., Agrate Brianza Programmierbare logische Feldstruktur für nichtflüchtige Halbleiterspeicher, insbesondere Flash-EPROMS
US5568066A (en) * 1994-11-17 1996-10-22 Advanced Micro Devices, Inc. Sense amplifier and or gate for a high density programmable logic device
US5739654A (en) * 1994-12-19 1998-04-14 International Business Machines Corporation Precision tool control system for a workpiece positioning apparatus
GB9426335D0 (en) * 1994-12-29 1995-03-01 Sgs Thomson Microelectronics A fast nor-nor pla operating from a single phase clock
US5541537A (en) * 1995-06-02 1996-07-30 International Business Machines Corporation High speed static circuit design
US5926038A (en) * 1997-11-10 1999-07-20 The United States Of America As Represented By The Secretary Of The Navy Two-phase dynamic logic circuits for gallium arsenide complementary HIGFET fabrication
US6229338B1 (en) * 2000-02-04 2001-05-08 International Business Machines Corporation Method and apparatus for reducing dynamic programmable logic array propagation delay
US6600959B1 (en) 2000-02-04 2003-07-29 International Business Machines Corporation Method and apparatus for implementing microprocessor control logic using dynamic programmable logic arrays
US6433581B1 (en) * 2000-08-16 2002-08-13 Elan Research Configurable dynamic programmable logic array
US6304102B1 (en) * 2000-09-13 2001-10-16 Elan Research Repairable dynamic programmable logic array
US6765408B2 (en) 2002-02-11 2004-07-20 Lattice Semiconductor Corporation Device and method with generic logic blocks
EP3183447A1 (de) 2014-08-21 2017-06-28 Continental Automotive GmbH Ventileinsatz für elektronisches ventil und elektronisches ventil mit dem ventileinsatz

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057732B2 (ja) * 1976-12-17 1985-12-17 富士通株式会社 プログラム可能なｃｍｏｓ論理アレイ
GB2089160B (en) * 1980-12-05 1985-04-17 Rca Corp Programmable logic gates and networks
US4420695A (en) * 1981-05-26 1983-12-13 National Semiconductor Corporation Synchronous priority circuit
JPS5897922A (ja) * 1981-12-07 1983-06-10 Toshiba Corp 論理積和回路
DE3215671C2 (de) * 1982-04-27 1984-05-03 Siemens AG, 1000 Berlin und 8000 München Programmierbare Logikanordnung
JPS59125125A (ja) * 1982-12-30 1984-07-19 Fujitsu Ltd プログラマブル・ロジツク・アレイ
US4577190A (en) * 1983-04-11 1986-03-18 At&T Bell Laboratories Programmed logic array with auxiliary pull-up means to increase precharging speed
CA1204171A (en) * 1983-07-15 1986-05-06 Stephen K. Sunter Programmable logic array
US4700088A (en) * 1983-08-05 1987-10-13 Texas Instruments Incorporated Dummy load controlled multilevel logic single clock logic circuit
US4569032A (en) * 1983-12-23 1986-02-04 At&T Bell Laboratories Dynamic CMOS logic circuits for implementing multiple AND-functions
JPS60200527A (ja) * 1984-03-26 1985-10-11 Fujitsu Ltd 平板状物体の載置方法
US4668880A (en) * 1984-03-26 1987-05-26 American Telephone And Telegraph Company, At&T Bell Laboratories Chain logic scheme for programmed logic array
EP0178437A1 (de) * 1984-09-19 1986-04-23 Siemens Aktiengesellschaft Programmierbare Schaltung in dynamischer C-MOS-Technik
RU2098922C1 (ru) * 1985-10-22 1997-12-10 Сименс АГ Устройство коммутации широкополосных сигналов
US4697105A (en) * 1986-07-23 1987-09-29 American Telephone And Telegraph Company, At&T Bell Laboratories CMOS programmable logic array
US4710650A (en) * 1986-08-26 1987-12-01 American Telephone And Telegraph Company, At&T Bell Laboratories Dual domino CMOS logic circuit, including complementary vectorization and integration

Also Published As

Publication number Publication date
IT8667627A0 (it) 1986-08-04
US4769562A (en) 1988-09-06
CA1257912A (en) 1989-07-25
EP0258653A2 (de) 1988-03-09
EP0258653A3 (de) 1989-10-18
JPS6342220A (ja) 1988-02-23
IT1195119B (it) 1988-10-12

Similar Documents

Publication Publication Date Title
DE258653T1 (de) Programmierbare dynamische logische felder mit nor-nor-struktur in c-mos-technologie.
DE2544974A1 (de) Anordnung zum darstellen logischer funktionen
DE2144235A1 (de) Verzögerungsanordnung
DE3416268A1 (de) Stromverstaerkungseinrichtung
DE2548178A1 (de) Signalverstaerkerschaltung
DE2514462A1 (de) Schaltungsanordnung zur umwandlung eines spannungspegels
DE872952T1 (de) CMOS-Eingangs- oder Ausgangsverstärker mit einem der Speisespannung gleichen Eingangsspannungsbereich
DE2421988C2 (de) Analogspannungsschalter
DE4040046C1 (de)
DE2248423B2 (de) Ladungsübertragungssy stern
DE2141915C3 (de) Transistor-Treiberschaltkreis
DE1180558B (de) Digitales Rechengeraet zur Erzeugung einer Schluesselimpulsfolge fuer die Verschluesselung von Nachrichtensignalen
DE2926842C2 (de) Schaltung zum Lesen von Strömen elektrischer Ladungen und Ladungstransferfilter unter Verwendung dieser Schaltung
DE3437378A1 (de) Audio-empfaenger mit symmetrischem basisband
DE69318222T2 (de) System aus einer Ausgangs- und einer Eingangspufferschaltung
DE2001538A1 (de) Dynamisches Schieberegister
DE2511488A1 (de) Cmos-inverter
DE2747512A1 (de) Ctd-transversalfilter
DE2640731A1 (de) Dynamische decoderstufe
DE3411911A1 (de) Schalterstromkreis-vorrichtung
DE69630511T2 (de) Hochgeschwindigkeits- und Hochgenauigkeits-Analog-Digital-Wandler
DE1287128B (de) Logische Schaltung mit mehreren Stromlenkgattern
DE2419064A1 (de) Analoginverter
DE2608576A1 (de) Aus feldeffekt-transistoren vom gleichen kanaltyp aufgebauter differenzverstaerker mit hoher gleichtaktunterdrueckung
DE2517977A1 (de) Konferenzschaltung