DE2420370A1 - Speicherschaltung mit mnos-elementen - Google Patents
Speicherschaltung mit mnos-elementenInfo
- Publication number
- DE2420370A1 DE2420370A1 DE19742420370 DE2420370A DE2420370A1 DE 2420370 A1 DE2420370 A1 DE 2420370A1 DE 19742420370 DE19742420370 DE 19742420370 DE 2420370 A DE2420370 A DE 2420370A DE 2420370 A1 DE2420370 A1 DE 2420370A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- layer
- silicon
- capacitors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000011156 evaluation Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 239000002800 charge carrier Substances 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Description
SIEMENS AKTIEFGESSLLSCIiAJi1T i4ünchen, den 26,4.1974
Berlin und München· WitteIsbacherplatz
VPA 74/7059
Speicherschaltung mit MOS-Eleaenten
Die Erfindung betrifft eine Speicherschaltung der im Oberbegriff des Patentanspruches 1 genannten Art.
Man kennt bereits Speieherschaltungen mit Metall-Nitrid-Oxiä-Silizium-Transistoren
(MOS-Transistor). Solche Schaltungen besitzen den Vorteil, daß die eingeschriebene Information
auch bei Ausfall der Versorgungsspannung erhalten bleibt. Ein
weiterer Vorteil liegt darin, daß der Raumbedarf solcher Schaltungen verhältnismäßig gering ist.
Es ist eine Aufgabe der Erfindung, eine Speicherschaltung mit noch geringerem Raumbedarf anzugeben. Diese Aufgabe
wird gelöst durch eine Speicherschaltung der im Oberbegriff des Patentanspruches 1 genannten Art, wobei die Speicherschaltung
entsprechend dem Kennseichen dieses Anspruches ausgebildet
ist.
Die gemäß der Erfindung als Speicherelemente benutzten Kondensatoren besitzen die Eigenschaft, daß die Plachbandspannung
dieser Kondensatoren auf einen hohen oder niedrigen V/ert geschaltet werden kann, indem an eine Kondensatorelektrode
gegenüber der Gegenelektrode ein positives oder negatives elektrisches Potential angelegt wird, unter Flachbandspannung
versteht man die Spannung, die auf eine Metall-Isolator- Halbleiter-Struktur einwirken muß, so daß die Energiebänder des
Halbleiters, Isolators und Metalls ohne Krümmung, d.h. flach, sind, vergleiche auch R.S.C. Cobbold "Theory and applications of
field-effect transistors'! New York (1970) S. 188.
VPA 9/710/4050 Rta/Htr
' 509845/0586
— ρ —
Den verschiedenen Flachbandspannungen entsprechen bei gleicher,
an den Kondensatorelektröden liegender Spannung, verschiedene
Werte der Kapazität "bei diesen Kondensatoren. Dementsprechend erfolgt das Einschreiben einer Information in eine erfindungsgemäße
Speicherschaltung dadurch, daß ein oder mehrere Kondensatoren auf verschiedene Kapazitäten geschaltet werden,
das Auslesen der Information erfolgt dadurch, daß diese unterschiedlichen Kapazitäten abgefragt werden können.
Im folgenden wird die Erfindung anhand der Figuren erläutert. Die Figuren 1 bis 3 zeigen Schnittbilder von Speicherkondensatore:
für eine erfindungsgemäße Speicherschaltung bei verschiedenen
Betriebszustanden.
Figur 4 zeigt die Abhängigkeit der Kapazität der Speicherkondensatoren
von der angelegten Spannung. Figur 5 zeigt eine erfindungsgemäße Speicherschaltung mit einer
Auswerteschaltung.
Anhand der Kurven in den Figuren 6 bis 9 wird die Betriebsweise der Speicherschaltung erläutert.
Gemäß einer bevorzugten Ausführungsform wird die Speichermatrix in Siliziumtechnik hergestellt. Dementsprechend beziehen
sich die Figuren 1 bis 3 auf diese Ausführungsform.
Gepjäß Figur 1 ligort auf einem Substrat 1, das beispielsweise
η-leitend ist, eine Schicht aus Siliziumdioxid Z (SiOp), auf
dieser Schicht liegt eine weitere Schicht aus Siliziumnitrid y
(Si N-), auf dieser Schicht liegt eine metallische Gateelektrode
4. Als Gegenelektrode 5 ist in das Substrat ein gegenüber dem Substrat entgegengesetzt dotiertes Gebiet eingebettet, das sich
etwas unter der Schicht aus Siliziumdioxid erstreckt. Das
Substrat liegt über einen Anschluß 6 auf beispielsweise Erdpotential. Zwischen der Gateelektrode und dem Anschluß 6 kann
die Spannung TLp zwischen der Gegenelektrode und dem Anschluß 6
die Spannung IL, angelegt werden. Bei einem ersten Betriebszustand
ist die Spannung IL, gegenüber dem Erdpotential positiv, die Spannung U- hat den Wert O. Es bildet sich im η-leitenden Substrai
VPA 9/71ü/4ü3U
5098A5/0586
-■ 3 -
eine Anreicherungsschicht 11 aus, die aus negativen Ladungsträgern
besteht. An der Grenzfläche zwischen der Schicht aus Siliziumdioxid und der Schicht aus Siliziumnitrid fangen Haftstellen
10 ebenfalls negative Ladungsträger ein, d.h. diese Grenzfläche wird vom Substrat beladen. Aufgrund der Aufladung
dieser Grenzfläche verschiebt sich die Flachbandspannung dieses
Kondensators in Richtung positiver Spannungswerte. Verwendet man anstelle des η-leitenden Substrates ein p-leitendes
Substrat, so verschiebt sich die Flachbandspannung in umgekehrter
Richtung.
Figur 2 zeigt einen Betriebszustand, bei dem U& einen stark
negativen Wert aufweist. Hier bildet sich an der Grenzfläche der Schicht aus Siliziumdioxid zum Substrat eine Inversionsschicht
12 aus. Diese Inversionsschicht ist p-leitend. Diese p-leitende Inversionsschicht stellt mit dem p-dotierten Gebiet
der Gegenelektrode 5 eine.gemeinsame Elektrode dar. Liegt diese Gegenelektrode, wie dargestellt, auf 0 Y, so fällt die gesamte
Spannung TJ-, am Isolator, d.h. an den Schichten aus Siliziumdioxid
und Siliziumnitrid, ab. Die Haftstellen an der Grenzfläche zwischen diesen beiden Schichten werden entladen. Es
bleibt eine positive Restladung zurück, durch die die Flachbandspannung
des Kondensators zu negativen Spannungswerten verschoben wird.
Wird gemäß der Figur 3 auch an die Gegenelektrode eine negative Spannung angelegt, deren Absolutwert größer als der Absolutwert der Spannung U„ ist, so fällt am Isolator nur die Differenz
dieser beiden Spannungen ab. Bei entsprechender Wahl der Spannung HU kann die resultierende Spannung am Isolator so
klein gehalten werden, daß der Ladungszustand der Haftstellen 10, vergleiche Figur 1, unverändert bleibt.
Man kann also durch Variation der Spannungen U& und U-p die Haftstellen
aufladen, vergleiche Figur 1, oder entladen, vergleiche Figur 2, oder unverändert lassen, vergleiche Figur 3. Aus der
VPA 9/710/4050
' 509845/0586
letzteren Figur ist ersichtlich, daß der Ladungszustand auch
dann erhalten bleibt, wenn die Spannungen IL, und TL. wegfallen,
d.h. den Wert O V annehmen; die eingespeicherte Information bleibt also auch bei Betriebsstörungen, z.B. Ausfall der Versorgungsspannung,
erhalten.
Die Figur 4 zeigt die Abhängigkeit der Kapazität der in den
vorangegangenen Figuren dargestellten Kondensatoren in Abhängigkeit von der Spannung IL,, die an der Gateelektrode anliegt.
Auf der Abzisse ist die Spannung IL, aufgetragen, an der Ordinate das Verhältnis der Gesamtkapazität Cm des Kondensators
zu der Kapazität des Isolators Cj. Solange TL, positive oder nur
schwach negative Werte besitzt, beträgt das Verhältnis der Kapazitäten gleich 1. Dieser Zustand entspricht dem Betriebszustand,
der in der Figur 1 dargestellt ist. Nimmt U„ stärker negative Werte an, so verarmt das Substrat an der Grenzfläche
zum Isolator an beweglichen Ladungsträgern, und die Kapazität C™ wird kleiner. Sobald die Spannung IL. ausreicht, um im
Substrat die Inversionsschicht 12 2u erzeugen, steigt die Kapazität
Cm wieder an, und das Verhältnis Cm zu Cj ist gleich 1. Dies ist
mit der Kurve 40 dargestellt. Die Kurve 40 entspricht also dem Verlauf der Kapazität, für den Fall, daß die Haftstellen 10
aufgeladen sind.
Falls die Haftstellen entladen sind, ergibt sich ein Verlauf der Kapazität, wie es die Kurve 41 angibt. Diese Kurve hat
die gleiche Form wie die Kurve 40, ist jedoch zu negativen Werten von IL, hin verschoben.
Die Werte ILq, IL1 an den Minima der Kurven entsprechen der
jeweiligen Flachbandspannung des Kondensators für den jeweiligen
Betriebszustand.
Legt man nun eine Lesespannung, beispielsweise die Spannung υ.« oder die Spannung IL ^, an zwei Kondensatoren, die auf
unterschiedliche Flachbandspannungen geschaltet sind, so haben
diese Kondensatoren für die angegebenen Spannungen unter-
VPA 9/710/4050
509845/0586
schieäliche Kapazitäten. Das Verhältnis der Kapazitäten der
beiden Kondensatoren beträgt ca. 4:1 bis 5:1. Diesen beiden Kapazitäten kann man nun die dualen Zahlen 0 und 1 zuteilen, d.h.,
man kann Informationen in eine Speichertnatrix, die aus solchen
Kondensatorelementen aufgebaut ist,einschreiben.
Figur 5 zeigt ein Schaltbild für eine solche Speichermatrix und eine Bewerterschaltung. Aus Gründen der Übersichtlichkeit ist
nur eine 2x2-Speichermatrix dargestellt. Diese besteht aus den
Speicherkondensatoren 101, 102, 10^ und 104. Diese Speicherkondensioren
liegen an den Kreuzungspunkten der Gateleitungen 110, 120 mit den Spaltenleitungen 111, 112. Die Gateleitungen
sind an die Bewerterschaltungen 106, 107, die beide einen gleichen Aufbau haben und ein Elipflop enthalten, angeschlossen.
Die Bewerter sind mit den Ausgängen A-j und A2 verbunden.
Zunächst wird das Löschen und Einschreiben von Informationen beschrieben: Zum Einschreiben einer 0 wird ein Spannungsimpuls
an die Gateleitung 110 angelegts d.h. diese Gateleitung liegt
auf einem Potential, das positiv gegenüber dem an den Spaltenleitungen 111, 112 liegenden Erdpotential ist. Damit ist in den
Speicherkondensatoren 101 und 102 eine 0 eingeschrieben. Soll nun beispielsweise in den Kondensator 102 eine 1 eingeschrieben
werden, so wird an die Gateleitung 110 ein gegenüber Erdpotential negativer Spannungsimpuls angelegt, die Spaltenleitung
112 liegt dabei auf Erdpotential. Damit wird in dem Speicherkondensator 102 eine 1 eingeschrieben. Um ein gleichzeitiges
Einschreiben einer 1 in den Speicherkondensator 101 zu vermeiden, muß während des Einschreibens der 1 in den Kondaisator
102 auch an die Spaltenleitung 111 eine negative Spannung angelegt werden. Entsprechend dem in Figur 5 dargestellten Betriebszustand
kann damit die ladung der Haftstellen in dem Kondensator 111 nicht verändert werden.
Im Kondensator 111 ist nun also eine 0 gespeichert, im Kondensator 102 eine 1.
VPA 9/710/4050
509845/0586
Das Auslesen erfolgt In der folgenden Weise: An die Gateleitung 110 wird die Lesespannung angelegt, d.h. eine Spannung
die entweder der Spannung IL0 oder der Spannung TJ^1 in der
I"igur 4 entspricht. Über die Spaltenleitungen 111 und 112, die
beispielsweise auf Erdpotential liegen, werden nun die Kondensatoren 101 und 102 über den Widerstand 200 auf diese
Lesespannung aufgeladen. Die Zeit T für das Aufladen wird durch die Kapazität bestimmt: T=R a C, dabei ist R der Widerstand
des Widerstandes 200 und C die Kapazität des jeweiligen Kondensators. Ist ein Kondensator im O-Zustand, so wird der
90^-Wert der Lesespannung etwa 4 bis 5mal schneller erreicht,
als wenn der Kondensator im 1-Zustand ist.
Dies wird anhand der Figuren 6 und 7 erläutert: Für eine kurze
Zeitspanne t-r liegt die Gateleitung auf der Spannung U-r-, vergleiche
Figur 6« Während dieser Zeit lädt sich gemäß Figur 7 ein Kondensator Im 1-Zustand bis auf die Spannung U^ auf, ein
Kondensator im O-Zustand bis auf die Spannung IJq, die ungefähr
dem 4 bis 5-fachen Wert der Spannung U1 entspricht.
Das Auslesen erfolgt nun folgendermaßen: Es soll beispielsweise der Kondensator 101 ausgelesen werden. Dazu wird an die
Spaltenleitung 111 die Spannung 0 Y angelegt, an die Gateleitung 110 wird die Lesespannung U^ angelegt, ebenso an die
SpaLtenleitung 112, um eine Änderung des Ladungszustandes der
Hafisfcellen des Kondensators 102 zu vermeiden. Im Kondensator 101 sei eine 0 gespeichert. Damit steigt während der Zeitspanne
t-r die Spannung in der Gateleitung 110 auf den Wert
Uq, entsprechend der Figur 7. Während dieser Seitspanne liegt,
vergleiche Figur 9, am Gate des Transistors 130 die Spannung U1 .,
so daß dieser Transistor leitet. Damit wird das Flipflop in seinen labilen Punkt gesetzt. Nach Ablauf der Zeitspanne t-jwird
an das Gate des Transistors 151 die Spannung U angelegt,
131 vergleiche Figur 8, womit der Transistor 131 leitend gemacht
wird. Damit liegt die Spannung Uq am Knoten 1.5:5 des Flipflops,
dieses kippt in die der Vo^zugslage entgegengesetzte Lage. Über
VPA 9/71O/4-U5O
509845/0586
den Verstärker Α.. gelangt das Signal an den Ausgang.
Bei dem Flipflop handelt es sich um ein unsymmetrisches Flipflop. Diese Unsymmetrie kann beispielsweise durch verschieden groß
gewählte Lastwiderstände 134, 155 erzielt werden. Der Kondensator
Hü an der Verbindungsleitung des Flipflops zum Ausgang A1 dient dazu, daß beim Kurzschließen des Flipflops durch
den Transistor 130, der labile Punkt des Flipflops einwandfrei erreicht wird.
Ist in dem Kondensator 1u1 eine 1 gespeichert, so reicht die
Spannung TJ^ in der Figur 7 nicht aus, das Flipflop in die
der Vorzugslage entgegengesetzte Lage zu bringen. Damit kippt das Flipflop in seine Vorzugslage zurück.
6 Patentansprüche
9 Figuren
9 Figuren
VPA 9/710/4050
509846/0586
Claims (1)
- PatentansprücheΓΙ. Speicherschaltung mit Metall-Isolator I - Isolator II - Halbleiter-Speicherelementen, dadurch gekennzeich net , daß die Speicherelemente Speicherkondensatoren sind, deren Kapazität für eine vorgegebene, an die Kondensatoren anlegbare Spannung auf einen hohen oder einen niederen Wert schaltbar ist, und daß die Kondensatoren zwischen dem Isolator I und dem Isolator II Grenzflächen besitzen, die elektrisch aufladbar und wieder entladbar sind.2. Speicherschaltung nach Anspruch 1, dadurch g e k e η η zeichnet , daß die Speicherkondensatoren Metall-Nitrid-Oxid-Silizium-Kondensatoren sind, die aufgebaut sind aus einer Schicht (2) aus Siliziumdioxid (SiO2), die auf einem Siliziumsubstrat (1), das für einen Leitungstyp dotiert ist, liegt, und einer Schicht (3) aus Siliziumnitrid (Si5N1,), die auf der Siliziumoxidschicht liegt, und einer metallischen Gateelektrode (4)» die auf der Siliziumnitridschicht liegt und eine Elektrode des Kondensators darstellt, und einem in das Substrat eingebetteten Gebiet, das einen gegenüber dera Substrat entgegengesetzten Leitungstyp aufweist und eine Gegenelektrode (5) des Kondensators bildet, wobei diese Gegenelektrode (5) gegenüber der Siliziumdioxidschicht (2) seitlich versetzt im Substrat angeordnet ist und sich nur in einem schmalen Randbereich unterhalb dieser Siliziumoxidschicht erstreckt, und dadurch, daß das Substrat einen Masseanschluß (6) besitzt.5. Speicherschaltung nach Anspruch 2, dadurch g e k e η η zeichnet , daß das Siliziurasubstrat η-dotiert ist.4. Verfahren zum Einspeichern von Informationen in eine Speicherschaltung nach einem der Ansprüche 2 oder 3, dadurch ge kennzeichnet , daß die Speioherkondensatoren auf einem hohen oder niederen Kapazitätswert geschaltet werden,VPA 9/7IO/4O5O509845/0586indem an die Gateelektrode ein solches, gegenüber Masse positives oder negatives Potential gelegt wird, daß Haftstellen (10) an der Grenzfläche zwischen der SiOp- und der SiJL·-Schicht aufgeladen bzw. entladen werden.5. Verfahren zum Auslesen von Informationen, die in eine Speicher-Matrix nach einem der Ansprüche 1 bis 3 eingespeichert sind, dadurch gekennzeichnet , daß Bewerterschaltungen (106, 107) mit unsymmetrischen Flipflops verwandt werden.6. Bewerterschaltung zur Durchführung des Verfahrens nach Anspruch 5> dadurch gekennzeichnet , daß diese Bewerterschaltung ein Flipflop mit zwei verschieden großen Lastwiderstanden (134-j 135)enthält.VPA 9/710/4050508845/0588
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742420370 DE2420370A1 (de) | 1974-04-26 | 1974-04-26 | Speicherschaltung mit mnos-elementen |
IT2247875A IT1037412B (it) | 1974-04-26 | 1975-04-18 | Circuito elettrico di memorizzazione con elementi mnos |
FR7512802A FR2269175A1 (en) | 1974-04-26 | 1975-04-24 | Capacitive semiconductor memory circuit - with silicon oxide layer on doped silicon substrate covered by insulating layer |
JP50050178A JPS50155180A (de) | 1974-04-26 | 1975-04-24 | |
BE155826A BE828444A (fr) | 1974-04-26 | 1975-04-25 | Circuit de memoire comportant des elements metal-nitrure-oxyde-semiconducteur |
NL7504970A NL7504970A (nl) | 1974-04-26 | 1975-04-25 | Geheugenschakeling met mnos-elementen. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742420370 DE2420370A1 (de) | 1974-04-26 | 1974-04-26 | Speicherschaltung mit mnos-elementen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2420370A1 true DE2420370A1 (de) | 1975-11-06 |
Family
ID=5914101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742420370 Pending DE2420370A1 (de) | 1974-04-26 | 1974-04-26 | Speicherschaltung mit mnos-elementen |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS50155180A (de) |
BE (1) | BE828444A (de) |
DE (1) | DE2420370A1 (de) |
FR (1) | FR2269175A1 (de) |
IT (1) | IT1037412B (de) |
NL (1) | NL7504970A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3018529A1 (de) * | 1979-05-14 | 1980-11-27 | Japan Broadcasting Corp | Informations-aufzeichnungsmedium sowie aufzeichnungs- und wiedergabevorrichtung unter verwendung eines solchen aufzeichnungsmediums |
DE3109031A1 (de) * | 1980-03-19 | 1981-12-24 | Plessey Overseas Ltd., Ilford, Essex | "halbleiterspeicherelement und daraus hergestellte anordnung" |
-
1974
- 1974-04-26 DE DE19742420370 patent/DE2420370A1/de active Pending
-
1975
- 1975-04-18 IT IT2247875A patent/IT1037412B/it active
- 1975-04-24 FR FR7512802A patent/FR2269175A1/fr not_active Withdrawn
- 1975-04-24 JP JP50050178A patent/JPS50155180A/ja active Pending
- 1975-04-25 BE BE155826A patent/BE828444A/xx unknown
- 1975-04-25 NL NL7504970A patent/NL7504970A/xx unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3018529A1 (de) * | 1979-05-14 | 1980-11-27 | Japan Broadcasting Corp | Informations-aufzeichnungsmedium sowie aufzeichnungs- und wiedergabevorrichtung unter verwendung eines solchen aufzeichnungsmediums |
DE3109031A1 (de) * | 1980-03-19 | 1981-12-24 | Plessey Overseas Ltd., Ilford, Essex | "halbleiterspeicherelement und daraus hergestellte anordnung" |
Also Published As
Publication number | Publication date |
---|---|
JPS50155180A (de) | 1975-12-15 |
BE828444A (fr) | 1975-08-18 |
NL7504970A (nl) | 1975-10-28 |
IT1037412B (it) | 1979-11-10 |
FR2269175A1 (en) | 1975-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2154024A1 (de) | Binäres Speicherelement aus einer Flip-Flop Schaltung | |
DE2303409A1 (de) | Monolithisch integrierbare speicheranordnung | |
DE3009719C2 (de) | ||
DE3036375A1 (de) | Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers | |
DE2409058A1 (de) | Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb | |
DE1803035B2 (de) | Permanentspeicherzelle | |
DE2332643C2 (de) | Datenspeichervorrichtung | |
DE2242332C3 (de) | Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff | |
DE3038641C2 (de) | Halbleiter-Speicherschaltung | |
DE2727147A1 (de) | Halbleiterspeicher | |
DE2622307C2 (de) | Integrierte Halbleiterspeichervorrichtung | |
DE2201028B2 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
DE2754987C2 (de) | Halbleiter-Speichervorrichtung | |
DE2363089A1 (de) | Speicherzelle mit feldeffekttransistoren | |
DE2431079C3 (de) | Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen | |
DE2309616C2 (de) | Halbleiterspeicherschaltung | |
DE2613497B2 (de) | ||
DE2442134B1 (de) | Verfahren zum Betrieb eines Speicherelementes | |
DE2420370A1 (de) | Speicherschaltung mit mnos-elementen | |
DE2734354A1 (de) | Speicherelement | |
DE2247553B2 (de) | Speicherzelle | |
DE2360887A1 (de) | Komplementaer-speicherelement | |
DE2441385B2 (de) | Verfahren zum Vergrößern des Lesesignals bei einem Ein-Transistor-Speicherelement | |
DE3100129A1 (de) | "halbleiterspeicher mit auffrischschaltung" | |
DE2739086C2 (de) | Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens |