DE2324554A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE2324554A1
DE2324554A1 DE19732324554 DE2324554A DE2324554A1 DE 2324554 A1 DE2324554 A1 DE 2324554A1 DE 19732324554 DE19732324554 DE 19732324554 DE 2324554 A DE2324554 A DE 2324554A DE 2324554 A1 DE2324554 A1 DE 2324554A1
Authority
DE
Germany
Prior art keywords
epitaxial layer
elements
layer
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732324554
Other languages
English (en)
Other versions
DE2324554C2 (de
Inventor
David Latham Grundy
Kenneth Lawson Hughes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Overseas Ltd
Original Assignee
Ferranti PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ferranti PLC filed Critical Ferranti PLC
Publication of DE2324554A1 publication Critical patent/DE2324554A1/de
Application granted granted Critical
Publication of DE2324554C2 publication Critical patent/DE2324554C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/09—Resistor-transistor logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

PAl EW-ANWAlTc
DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANS LEYH
München 71, 2324554
Melchiorstr. 42
Unser Zeichen: A 12 647
FERRANTI LIMITED
Hollinwood-Lancashire
England
Halbleitervorrichtung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft eine Halbleitervorrichtung mit einer Vielzahl von Elementen in einem Halbleiterkörper zur Bildung einer Schaltung in Verbindung mit einer geeigneten Metallisierung.
Die Elemente der Halbleitervorrichtung können z.B. Transistoren und Widerstände oder Gruppen von solchen sein/ die funktioneile Einheiten, wie z.B. logische Tore und Flip-Flops bilden. Die Elemente oder die Gruppen von Elementen können wenigstens teilweise durch eine Metallisierung miteinander verbunden sein, so daß durch unterschiedliche Verbindung der Elemente oder der Gruppen von Elementen eine Vielzahl von unterschiedlichen Komponenten oder Schaltungen gebildet wird. Die Elemente oder die Gruppen von Elementen können ferner wenigstens teilweise innerhalb des Halbleiterkörpers miteinander verbunden sein.
Lh/fi - 2 -
309850/0850
- 2 -· A 12 647
. . ■ 222-554
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen und ein Verfahren zu ihrer Herstellung ;" anzugeben, die es ermöglicht, in Verbindung mit einem aus einer " Vielzahl unterschiedlicher Metallisierungsmuster einen gewünschten Schaltkreis zu bilden.
Erfindungsgemäß wird dies erreicht, durch einen Halbleiterkörper
mit einer epitaxialen Schicht eines Leitfähigkeit'styps auf einem Substrat desselben Leitfähigkeitstyps, die als leitende Fläche
verwendbar ist, ferner durch eine Vielzahl von eindiffundiertsn
Bereichen entgegengesetzten Leitfähigkeitstyps, die die Bereiche der Elemente der Vorrichtung bilden und durch ein eindiffundiertes Netzwerk leitender Pfade.
Jeder Halbleiterkörper hat zweckmäßigerweise eine Kontaktflächen die mit einer Passivierungs-Schicht überzogen ist, wobei sich
die Kontakte des Halbleiterkörpers durch Aussparungen in der
Passivierungsschicht hindurcherstrecken.
Zwischen den Kontakten werden zweckmäßigerweise die Leiter zur
Bildung des gewünschten Schaltkreises vorgesehen, wobei das
ausgewählte Leiter-Muster wenigstens eine lietallisierungsschicht umfaßt, die auf der oder den Passivierungsschichten angeordnet
ist. Die Metallisierung verbindet somit die Kontakte der Vorrichtung in der gewünschten Weise. Sie kann ferner dazu dienen, bestimmte Elemente der Schaltung zu verbinden, um bestimmte Unter-Einheiten oder Unter-Komponenten der Schaltung zu schaffen.
Das Substrat des Halbleiterkörpers, das als leitende Fläche verwendet wird, ist zweckmäßigerweise stark dotiert, und es.hat z.B,. einen Widerstand von weniger als Q,5 Ohm/cm, vorzugsweise etwa
0,1 Ohm/cm. ■
Die Halbleitervorrichtung kann mit bipolaren Transistor-Schaltungs-
— *3 »
3Q98&0/O&S0-
- 3 - A 12 647
elementen versehen sein z.B. sogenannten Kollektor-Diffusions-Isolations-Transistoren oder sogenannten Iso-Planar-Transistoren oder dergleichen.
Die einzelnen Elemente oder Gruppen von Elementen bzw. Komponenten der Halbleitervorrichtung sind zweckmäßigerweise wenigstens teilweise innerhalb der epitaxialen Schicht des Halbleiterkörpers angeordnet, wobei auf der Oberfläche der epitaxialen Schicht Anschlußkon talc te vorgesehen sind.
Beispielsweise Ausführungsformen der Erfindung werden nachfolgend anhand der Zeichnung erläutert, in der
Fig. 1 im Schnitt längs der Linie I-I von Fig. 2 einen Teil einer Halbleitervorrichtung nach der -Erfindung zeigt.
Fig. 2 zeigt die Kalbleitervorrichtung nach Fig. 1 in Draufsicht.
Fig. 3 zeigt ein Schaltbild eines NOR-Tores mit positiver Logik, das die Vorrichtung nach den Fig. 1 und 2 enthält.
Fig. 4 zeigt schematisch eine Halbleitervorrichtung mit einem rechtwinkeligen Feld identischer Komponenten, von denen jede ein NOR-Tor nach Fig. 3 aufweist.
Fig. 5 zeigt im Schnitt einen bipolaren Iso-Planar-Transistor nach einer weiteren Ausführungsform der Erfindung.
Die Fig. 1 und 2 zeigen einen Teil einer Komponente 10 einer Halbleitervorrichtung, die eine Vielzahl solcher Komponenten innerhalb eines Halbleiterkörpers aufweist, so daß die Vorrichtung in Verbindung mit einer Vielzahl von unterschiedlichen Hetallisierungs-Mustern aus Leitern eine gewünschte Schaltung bildet. Die Komponente 10 umfaßt eine funktionelle Einheit in Form einer logischen Tor-
309860/0850
4 - A 12 647
schaltung. Die Schaltung ist in Fig. 3 dargestellt. Die Halbleitervorrichtung enthält ein Feld aus Komponenten 10, wie in Fig. 4 gezeigt ist.
Jede Komponente 10 hat zwei bipolare Transistoren 11 und 12, die in Kollektor-Diffusions-Isolations-Weise aufgebaut sind. Der aus Silicium bestehende Halbleiterkörper umfaßt ein Substrat 13 mit P Leitfähigkeit und eine epitaxiale Schicht 14 mit P Leitfähigkeit. Ferner sind stark dotierte vergrabene Schichten 15 mit N+ Leitfähigkeit in dem Halbleiterkörper an der Grenzfläche 16 ■zwischen dem Substrat 13 und der epitaxialen Schicht 14 vorgesehen, die Teile der Kollektoren der Transistoren 11 und 12 bilden. Zur Vervollständigung der Kollektoren sind Sperrschichten 17 vorgesehen, die durch die epitaxiale Schicht 14 hindurchdiffundiert sind und mit den Schichten 15 in Kontakt stehen, wobei jeweils eine vergrabene Schicht 15 und eine Sperrschicht 17 eine Basis -18 mit P Leitfähigkeit in der epitaxialen Schicht umgrenzt. Der Oberflächenteil der epitaxialen Schicht entfernt vom Substrat hat P+ Leitfähigkeit und ist durch eine nicht-selektive Diffusion gebildet worden ehe die Emitter hergestellt wurden.Aus Gründen der Übersichtlichkeit ist jedoch dieser Oberflächenteil nicht gezeigt. -
In Fig. 2 sind ebenfalls wegen der Übersichtlichkeit die vergraben» Schichten nicht gezeigt, während die PiJ Übergänge strichpunktiert dargestellt sind.
Weitere Elemente der Vorrichtung, beispielsweise Widerstände oder PN Übergang-Feldeffekttransistoren können gleichzeitig mit den Transistoren 11 und 12 hergestellt und in ähnlicher Weise aufgebaut sein. Ein solcher Kiderstand 20 ist in Fig. 2 gezeigt und er besteht aus einer Sperrschicht 21 mit N+ Leitfähigkeit, die mit einer vergrabenen Schicht mit W+ leitfähigkeit zusammenwirkt und einen Widerstandsbereich 22 der epitaxialen Schicht mit P Leit-
3oy b b-υ /Ü85JÖ
A 12 647
fähigkeit uiagrenzt. Der Widerstandsbereich 22 hat verbreiterte !•ndbereiche 23, wodurch das Anbringen von Kontakten erleichtert wird. Sämtliche Komponenten der Vorrichtung werden soir.it gleichzeitig gebildet. ,Zusammen mit der Bildung der Trennschichten 17 und 21 wird ferner ein Netzwerk aus leitenden Pfaden 24 mit £\+ Leitfähigkeit in die epitaxiale Schicht 14 des Halbleiterkörpers mit P Leitfähigkeit eindiffundiert.
wie Fig. 4 zeigt, umfaßt das Netzwerk 24 eine Matrix aus sich schneidenden rechtwinkelig zueinander angeordneten leitenden Pfaden und jede Komponente 10' der Vorrichtung ist in einem Bereich der epitaxialen Schicht 14 ausgebildet, der durch die Matrix begrenzt wird. Die leitenden Bahnen oder Pfade 24 haben somit die Form einer durchlöcherten Schicht auf der Oberfläche der epitaxialen Schicht, wobei die Komponenten 10 in einem regelmäßigen rechtwinkeligen Feld aus öffnungen 25 in dieser Schicht ausgebildet sind.
Während der Herstellung der Diffusionsbereiche oder unmittelbar danach %*ird eine Passivierungsschicht 26 aus Siliciumoxyd auf der im übrigen freien Fläche 27 der epitaxialen Schicht 14 ausgebildet, wie in Fig. 1 gezeigt ist. In den Aussparungen 29 werden Kontakte 28 für den Halbleiterkörper ausgebildet, die durch die Passivierungsschicht 26 hindurchgehen. In Fig. 2 ist die Passivierungsschicht 26 nicht dargestellt, während die Aussparun gen 29 gestrichelt gezeigt sind.
Das Substrat 13 hat eine leitfähige Ebene und es wird eine Verbindung von der Fläche 27 zu dieser Ebene hergestellt, indem in einem Bereich 14 mit P Leitfähigkeit der epitaxialen Schicht, die an das Substrat angrenz^ ein Kontakt 28 vorgesehen wird. Auf diese Weise erhält man eine leitfähige Ebene in der Vorrichtunc ohne Modifizierung des Halbleiterkörpers.
Der nicht-selektive Teil der epitaxialen Schicht mit P+ Leit-
- ρ - A 12 647
fähigkeit (nicht gezeigt) kann weggelassen werden, aber dieser^·; ; ? . Teil trägt dazu bei, die Widerstände der Halbleitervorrichtung^,.-, zu stabilisieren, eine Oberflächeninversion zu verhindern und : r das Produkt aus Verstärkung mal Bandbreite des bipolaren Transistors zu erhöhen. Die Herstellung der. Halbleitervorrichtung wird erleichtert, da die einzelnen Elemente im wesentlichen denselben Aufbau haben, wobei jedoch auch unterschiedliche Elemente vorgesehen werden können. Das Element IO, dessen Schaltung in Fig. 3 gezeigt ist, umfaßt ein NOR-Tor, das eine nur geringe Anzahl von elektrischen Verbindungen erfordert. Die Schaltung umfaßt den Eingangstransistor 11, dessen Kollektor über den Widerstand 20 mit einer Speiseleitung verbunden ist, die aus dem eindiffundierten Netzwerk aus leitenden Pfaden 24 besteht. Der Emitter ist direkt an eine Erdrückleitung gelegt, die die leitende Ebene des Substrates 13 aufweist. Der Kollektor des Eingangs-Transistors 11 ist ferner mit der Basis des Ausgangs-Transistors 12 verbunden und der Kollektor des Transistors 1.2 ist direkt an die Speiseleitung 24 gelegt. Das MOR-Tor hat eine Vielzahl von Eingangskleramen 3p, von denen jede getrennt über einen Widerstand 31 (Fig. 3) mit der Basis des Transistors 11 verbunden ist. Ausgangsklemmen 32 und 33 sind entsprechend mit der Basis bzw. -dem Emitter des Transistors 12 verbunden und eine Diode 34 liegt zwischen der Ausgangsklemme 33 und dem Kollektor des Transistors 11.
Das HOR-Tor 10 hat ferner einen vorgegebenen eindiffundierten leitfähigen Pfad 36 zwischen dem Kollektor des Transistors 12 und der Leitung 24. ·
Die erforderlichen elektrischen Verbindungen zu und zwischen den Elementen 10 sowie die elektrischen Verbindungen, die zur Vervollständigung jedes NOR-Tores 10 erforderlich sind, bestehen aus metallischen Leitern und die Kontakte 28 sind alle aus einer anfänglich fortlaufenden Aluminiumschicht gebildet, die auf der Passivierungsschicht 26 niedergeschlagen ist. Aus dieser Metall!™
— *7 —
309850/0850
7 -- A 12 547
2 .V ■■-.!"->
sierungsschicht wird ein Leiter—4uster gebildet, das mit den Kontakten 28 zusammenwirkt. Hierbei ist nur eine ;ietallisierungsschicht erforderlich.
3 as eindiffundierte Netzwerk aus leitfähigen Pfaden gewährleistet, daß das letallisierungs-'Iuster aus Leitern einfacher aufgebaut ist als dies sonst zur Bildung der gewünschten Schaltung erforder lieh wäre. Die Verwendung des Substrates als leitende Fläche nat ebenfalls zur Folge, daß das Metallisierungs-'Iuster einfacher sein kann.
Ferner wird das itfetzwerk aus leitenden Pfaden ohne Modifizierung des Halbleiterkörpers und gleichzeitig mit den anderen Elementen Hergestellt, so daß es den erforderlichen niedrigen Flächenwiderstand hat. Die Halbleitervorrichtung kann mit einem aus einer Vielzahl von detallisierungsrnustern, die aus Leitern bestehen, kombiniert werden, um einen gewünschten Schaltkreis zu bilden.
In Fig. 2 sind die Aluirdnium-Leiter und die Kontakte 2 8 in ausgezogenen Linien dargestellt. Das NOR-Tor wird vervollständigt durch den entsprechenden Teil der Metallisierungs-Schicht, die einen Leiter 40 zwischen dem Emitter des Transistors 12 und der Ausgangsklemme 33 aufweist, einen Leiter 41 zwischen der Basis des Transistors 12 und der Ausgangsklemme 32, einen Leiter 42 zwischen dieser Basis und einem Ende 23 des Widerstandes 20, einem Leiter 43 zwischen dieser Basis und dem Kollektor des Eingangstransistors 11, einem Leiter 44 zwischen der Basis des Transistors 11 und dem Widerstand 31, einem Leiter 45 zwischen dem üraitter des Transistors 11 und einem Kontakt an dem geerdeten Substrat 13 und einem Leiter 46 zwischen dem anderen Ende 23-des Widerstandes 2O und dem eindiffundierten Netzwerk aus leitenden Pfaden 24.
Jodes Element 10 der Vorrichtung wird gespeist, indem eine elek-
OBIGlNAL
- S - A 12
trische Energiequelle mit dem Netzwerk 24 verbunden wird. Das Substrat 13 des Halbleiterkörpers ist geerdet und bildet somit die Rückleitung für die Energiequelle. Das Netzwerk 24 hat einen niedrigen Flächenwiderstand, so daß es sich für die Zufuhr von elektrischer Energie direkt zu den einzelnen Elementen der Vorrichtung eignet. Das Substrat 13 kann als■leitfähige Ebene verwendet werden, da das Substrat und die epitaxiale Schicht 14 vom selben Leitfähigkeitstyp sind. Eine elektrische Verbindung zu dem Substrat erfordert somit nur einen Kontakt auf der Fläche 27 der Vorrichtung in einem Bereich dieses einen Leitfähigkeitstyps der epitaxialen Schicht, der an das Substrat angrenzt, wobei keine Modifikation des Halbleiterkörpers für diesen Zweck erforderlich ist.
Die elektrischen Verbindungen zu und zwischen den Elementen der Vorrichtung umfassen ferner die übrigen nicht gezeigten Leiter des ausgewählten Leiter-Musters der Metallisierungsschicht. Durch einige dieser Leiter sind Einrichtungen für die Zufuhr von Signalen zu oder für den Empfang von Signalen von den einzelnen Elementen, wo erforderlich, angeschlossen und mit den Eingangs- und Ausgangsklemmen der Elemente verbunden. Zweckmäßigerweise verlaufen diese restlichen Leiter auf der Passivierungsschicht über dem eindiffundierten Netzwerk der leitenden Pfade.
Dort wo die übrigen Leiter über, die Passivierungsschicht verlaufen, sind sie so angeordnet, daß sie über die zentralen Teile der Widerstände und nicht über die PN Übergänge der Transistoren verlaufen. In Fig» 4, die die Anordnung der Elemente und des Netzwerkes aus leitenden Pfaden zeigt, ist die Passivierungsschicht und das Metallisierungsmuster aus den Leitern weggelassen.
Die Halbleitervorrichtung kann unterschiedliche Arten von Komponenten oder Elementen enthalten, wie z.B. das vorbeschriebene NOR-
- 9 - . 309850/0850
- 9 - A 12 647
2324RS4
Tor, aber auch Gruppen von Schaltungselementen, die in geeigneter Weise verknüpft sind, um funktionelle Einheiten, wie z.B. logische Tore oder Flip-Flops zu bilden. Die Gruppen von Schaltelementen können untereinander und mit dem eindiffundierten Netzwerk aus leitenden Pfaden durch die metallischen Leiter oder durch vorgegebene eindiffundierte leitende Pfade innerhalb des Halbleiterkörpers verbunden werden. Andererseits können die einzelnen Schaltkreiselemente teilweise durch die metallischen Leiter und teilweise durch die eindiffundierten leitenden Pfade miteinander verbunden werden. Durch unterschiedliche Verknüpfung der einzelnen Elemente oder Gruppen von Elementen können unterschiedliche Schaltkreiskomponenten und unterschiedliche Schaltkreise gebildet werden. IrySer vorbeschriebenen Ausfuhrungsform ist beispielsweise ein Transistor durch eine eindiffundierte leitende Bahn an das eindiffundierte Netzwerk angeschlossen. Die Widerstände können die Form dünner Filme auf der Passivierungsschicht haben.
Eine geeignete Ausführungsform der Erfindung kann beispielsweise quadratisch mit einer Seitenlänge von 3,5 mm sein und etwa 200 NOR-Tore und 8 Flip-Flops enthalten. Der spezifische Widerstand des Substrates des Halbleiterkörpers liegt bei 0,1 Ohm/cm und der Flächenwiderstand des eindiffundierten Netzwerks aus leitenden Pfaden liegt bei 5. Ohm (ohms per square). Das Netzwerk ist an eine Spannungsquelle mit + 5 Volt angeschlossen. Der Erdanschluß des Substrates hat einen Widerstand von etwa 30 Ohm. Die erfindungsgemäße Vorrichtung kann daher direkt mit üblichen TTL Schaltungen verwendet werden. Der spezifische Widerstand des Substrates ist kleiner als bei Kollektor-Diffusions-Isolations-Transistoren üblich ist, das Produkt aus Geschwindigkeit mal Leistung ist jedoch gut. Die wegen des geringeren Widerstandes etwas größere Kapazität zwischen Kollektor und Substrat beeinflußt die Vorrichtung jedoch parktisch nicht.
Obgleich vorstehend nur eine Metallisierungsschicht vorgesehen wurde,
- 10 309850/0 850
- 10 - A 12 647
was vorteilhaft ist, kann im Bedarfsfall auch- mehr als eine Metallisierungsschicht verwendet werden, wobei jede auf einer anderen Passivierungsschicht angeordnet ist. ·.
Fig. 5 zeigt eine weitere Ausfuhrungsform der erfindungsgemäßen Halbleitervorrichtung, die als bipolarer Iso-Planar-Transistor ausgebildet ist. Der in. Fig. 5 gezeigte Iso-Planar-Transistor 50 ist in einem Halbleiterkörper ausgebildet, der ein Substrat 51 mit P Leitfähigkeit und eine zunächst kontinuierliche epitaxial·/-Schicht 5*2 mit P Leitfähigkeit aufweist. Eine vergrabene Schicht 53 mit £J-f Leitfähigkeit ist an dem Teil der Grenzfläche zwischen der epitaxiaien Schicht 52 und dem Substrat 51 vorgesehen e an dem der Transistor 50 angeordnet istο Der Teil der epitaxialen Schicht um den Bereich herum, in welchem der Transistor 5O i^orgesehen ist, ist geätzt um eine flache Aussparung zu bilden \rc rauf dieser Teil der epitaxialen Schicht oxydiert wird,, um eine isolierende Sperrschicht 54 mit einer Fläche zu bilden, die koplanar zum übrigen Teil der epitaxialen Schicht liegt. Der Oberflächenteil 55 der epitaxialen Schicht innerhalb der Sperrschicht 54 ist stark mit Bor dotiert ( um eine P+ Leitfähigkeit zu schaffen. Danach wird ein Kontaktbereich 56 durch· Diffusion von Phosphor durch die epitaxiale Schicht hindurch so gebildet, daß'der Kontaktbereich in Verbindung mit der vergrabenen Schicht 53 steht, die den Kollektor bildet. Danach wird im Oberflächenteil 55, der P+ Leitfähigkeit hat, durch Diffusion von Phosphor in den Halbleiterkörper ein Emitter 57 mit N+ Leitfähigkeit gebildet. Phosphor wird ferner in den Oberflächenteil des Kontaktbereiches 56 eindiffundiert. Der Rest der epitaxialen Schicht mit P Leitfähigkeit innerhalb der isolierenden Sperrschicht bildet die Basis 58 des Transistors. Gleichzeitig mit der Bildung der "N+ Bereiche 5-6 und 57 wird in die epitaxiale Schicht des Halbleiterkörpers ein Netzwerk 59 aus leitenden Pfaden mit N-h Leitfähigkeit eindiffundiertο Eine gegen Diffusion widerstandsfähige Schicht 60 aus Siliciumoxyd wird auf die Oberfläche des Halbleiter-
- 11 -
tnn
- 11 τ Α 12
körpers aufgebracht zur Verwendung bei den selektiven oben beschriebenen Diffusionen. Die Siliciumoxyd-Schicht 60 wird mit Phosphor dotiert und sie bleibt auf dem Halbleiter-Körper für Zwecke der Passivierung.
Der Transistor 50 wird nun mit Kontakten 61, 62 und 63 für den Kontaktberaich 56, den Emitter 57 und die Basis 58 versehen. Jie Kontakte 61, 62 und 63 erstrecken sich durch öffnungen 64, 65 und 66 in der Siliciumoxyd-Schicht 60. Die Kontakte werden aus einer anfangs kontinuierlichen Metallschicht auf der Siliciumoxyd-Schicht im Bereich der öffnungen 64, 65 und 66 geätzt.
Das S^ubstrat 51 des Halbleiterkörpers enthält eine leitfähige Ebene zu der eine Verbindung hergestellt wird, indem nur ein Kontakt,(nicht gezeigt) zu einem Bereich mit P Leitfähigkeit der epitaxialen Schicht, der an das Substrat angrenzt,geschaffen wird.
Das eindiffundierte Netzwerk aus leitenden Pfaden wird ohne besondere Modifikation des Halbleiterkörpers für diesen Zweck gebildet. Die Verwendung des Substrates als leitfähige Ebene ergibt sich dadurch, weil das Substrat ausreichend stark dotiert ist, d.h. es hat einen Widerstand von weniger als 0,5 Ohm/cm und vorzugsweise einen solchen von 0,1 Ohm/cm.
Die Halbleitervorrichtung nach der Erfindung kann geeignet in jedem Halbleiterkörper ausgebildet werden, der eine epitaxiale Schicht eines Leitfähigkeitstyps auf einem Substrat desselben Leitfähigkeitstip hat. Ferner kann das Netzwerk der leitenden Pfade entgegengesetzter" Leitfähigkeit gleichzeitig mit den Bereichen der einzelnen Elemente der Vorrichtung, die diese Leitfähigkeit und einen für leitende Pfade geeigneten Widerstandswert haben, eindiffundiert werden.
30985Ü/08S0

Claims (1)

  1. A 12-647
    2"/4h54
    Patentans-prüche
    Halbleitervorrichtung mit einer Vielzahl von Elementen,' die in Verbindung mit einem geeigneten Muster von metallischen Leitern eine Schaltung bildet, gekennzeichnet durch einen Halbleiterkörper mit einer epitaxialen Schicht eines Leitfähigkeitstyps auf einem Substrat desselben Leitfähigkeitstyps, ferner durch eine Vielzahl von eindiffundierten Bereichen entgegengesetzten Leitfähigkeitstyps, die sowohl Bereiche der einzelnen Schaltungselemente der Vorrichtung'als auch ein Netzwerk aus leitenden Pfaden bilden.
    Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie Schaltungselemente eines bipolaren Kollektor-Diffusions-Isolations-Transistors enthält.
    Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie Schaltungselemente eines bipolaren Iso-Planar-Transistors enthält.
    Vorrichtung nach einem der vorhergehenden. Ansprüche, dadurch gekennzeichnet , daß das Netzwerk aus leitenden Pfaden eine Matrix aus sich schneidenden leitfähigen Pfaden aufweist, und daß die Elemente der Vorrichtung innerhalb der Bereiche der epitaxialen Schicht zwischen den sich schneidenden leitenden Pfaden angeordnet sind.
    Verfahren zur Herstellung einer Hableitervorrichtung nach einem· der vorhergehenden Ansprüche, dadurch g e k e η η zeichnet , daß auf ein Substrat des einen Leitfähig-
    309850/0850
    ORfGINAt INSPECTED
    A 12 647
    keitstyps eine epitaxiale Schicht desselben Leitfähigkeitstyps aufgebracht wird und daß in die epitaxiale Schicht Verunreinigungen des entgegengesetzten Leitfähigkeitstyps eindiffundiert werden.
    309850/08S0
    Leerseite
DE19732324554 1972-05-30 1973-05-15 Halbleitervorrichtung und verfahren zu ihrer herstellung Granted DE2324554A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB2516872A GB1393027A (en) 1972-05-30 1972-05-30 Semiconductor devices

Publications (2)

Publication Number Publication Date
DE2324554A1 true DE2324554A1 (de) 1973-12-13
DE2324554C2 DE2324554C2 (de) 1987-08-13

Family

ID=10223324

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732324554 Granted DE2324554A1 (de) 1972-05-30 1973-05-15 Halbleitervorrichtung und verfahren zu ihrer herstellung

Country Status (5)

Country Link
JP (1) JPS4962091A (de)
AR (1) AR199106A1 (de)
BR (1) BR7304001D0 (de)
DE (1) DE2324554A1 (de)
GB (1) GB1393027A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3401362C3 (de) * 1983-02-04 1998-03-26 Fev Motorentech Gmbh Verfahren zur Steuerung von Viertakt-Kolbenbrennkraftmaschinen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1552459A (de) * 1967-01-23 1969-01-03
DE2133977A1 (de) * 1970-07-10 1972-01-13 Philips Nv Halbleiteranordnung
DE1764274A1 (de) * 1967-05-09 1972-03-30 Motorola Inc Kapazitiv entkoppelte Anordnung zur Verteilung von Versorgungsspannungen in integrierten Schaltungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1552459A (de) * 1967-01-23 1969-01-03
DE1764274A1 (de) * 1967-05-09 1972-03-30 Motorola Inc Kapazitiv entkoppelte Anordnung zur Verteilung von Versorgungsspannungen in integrierten Schaltungen
DE2133977A1 (de) * 1970-07-10 1972-01-13 Philips Nv Halbleiteranordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Electronics", Bd. 41, No. 22, 1968, S. 6E u. 8E *

Also Published As

Publication number Publication date
JPS4962091A (de) 1974-06-15
GB1393027A (en) 1975-05-07
AR199106A1 (es) 1974-08-08
DE2324554C2 (de) 1987-08-13
BR7304001D0 (pt) 1974-07-11

Similar Documents

Publication Publication Date Title
DE2905022C2 (de)
DE1614872C3 (de) Halbleiteranordnung
DE2334405A1 (de) Lsi-plaettchen und verfahren zur herstellung derselben
DE3423211C2 (de) Halbleiterbauteil
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
DE1284517B (de) Integrierte Halbleiterschaltung
DE1639254A1 (de) Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung
DE2655575A1 (de) Kompakte monolithische halbleiterstruktur
DE2531927A1 (de) Polykristallines silizium-widerstandselement fuer integrierte schaltungen
DE69412327T2 (de) Monolithisches Diodengitter
DE2523221C2 (de)
DE2554612A1 (de) Integrierte halbleiterschaltung
DE1764378A1 (de) Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE2531367C2 (de)
DE2054863A1 (de) Spannungsverstärker
DE3634850C2 (de)
DE2736324C2 (de) Logische Verknüpfungsschaltung
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE3230067A1 (de) Permanentspeichervorrichtung
DE2040012A1 (de) Integrierter Schaltungswiderstand und Verfahren zur Herstellung desselben
DE1772668B2 (de) Schalteranordnung fuer elektronische musikinstrumente
DE2324554A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung

Legal Events

Date Code Title Description
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2366626

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2366626

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PLESSEY OVERSEAS LTD., ILFORD, ESSEX, GB

8328 Change in the person/name/address of the agent

Free format text: BERENDT, T., DIPL.-CHEM. DR. LEYH, H., DIPL.-ING. DR.-ING. HERING, H., DIPL.-ING., PAT.-ANWAELTE, 8000 MUENCHEN