DE2319807C3 - Schaltungsanordnung zur Anfangseinstellung eines automatischen Entzerren im Störungsfall - Google Patents
Schaltungsanordnung zur Anfangseinstellung eines automatischen Entzerren im StörungsfallInfo
- Publication number
- DE2319807C3 DE2319807C3 DE19732319807 DE2319807A DE2319807C3 DE 2319807 C3 DE2319807 C3 DE 2319807C3 DE 19732319807 DE19732319807 DE 19732319807 DE 2319807 A DE2319807 A DE 2319807A DE 2319807 C3 DE2319807 C3 DE 2319807C3
- Authority
- DE
- Germany
- Prior art keywords
- fault
- event
- equalizer
- setting
- automatic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03127—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals using only passive components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
Gegenstand der Erfindung ist eine Schaltungsanordnung zur Anfangseinstellung eines automatischen
Entzerrers im Störungsfall mit einer an den Steuereingang eines jeden Einstellgliedes des automatischen
Entzerrers angeschlossenen Regelschaltung zur Erzeugung der für die automatische Entzerrung erforderlichen
Steuerspannung.
Es ist bereits eine Schaltungsanordnung zur adaptiven Entzerrung der in einem zur Übertragung quantisierter
Datenrignale di-mende.i Nachrichtenkanal
auftretenden linearen Verarmungen bekannt, bei der die Entzerrung in einem dem Narc richtenkanal nachgeschalteten
Entzerrer erfolgt, der den verzerrten Signalen Korrektursignale zufügt, die über Einstellglieder
einer Verzögerungsschaltung entnommen sind (DE-AS 1911 476). Bei dieser bekannten Anordnung
ist an den Steuereingang eines jeden Einstellgliedes des automatischen Entzerrers eine Regelschaltung zur
Erzeugung der für die automatischen Entzerrung erforderlichen Steuerspannung angeschaltet.
Bei PCM- und FDM-Systemen, bei denen mehrpegelige, beispielsweise 16pegelige Signale verwendet
werden, ist beispielsweise bei vorübergehendem Verlust der Takt- oder Trägerphase im Modem oder bei
plötzlichen Störungen auf der Leitung die Entzerrung des ankommenden PCM-Signals nicht mehr möglich,
weil die Impulse extrem starke Verzögerungen oder zusätzliche additive Störungen aufweisen. Da eine
einwandfreie Entzerrung nicht mehr aufrechterhalten werden kann, werden die Einstellglieder in Undefinierter
Weise verstellt. Dies hat den Nachteil, daß beim Wiederherstellen des störungsfreien Betriebes
Schwierigkeiten bestehen, die richtige Einstellung der Regelschaltungen zu finden.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Steuerung eines automatischen Entzerrers
im Störungsfall aufzuzeigen, die verhindert, daß bei stärken Störungen eine automatische Einstellung des Entzerrers erfolgt.
Die Lösung dieser Aufgäbe besteht darin, daß ein
Gleichspannungsgenerator zur Erzeugung einer der Anfangseinstellung des Entzerrers entsprechenden
Gleichspannung vorgesehen ist und daß im Störungsfall der Gieichspannungsgenerätöi' anstelle der Regelschaltung
an den Steuereingang des Einstellgliedes anschaltbar ist.
Die erfindungsgemäße Lösung verhindert, daß sich
die Entzerrereinstellung im Störungsfall willkürlich bis zur völligen Divergenz verändern kann. Im Störungsfall
wird eine automatische Einstellung der Re-
gelschaltungen des Entzerrers unterbunden und ein bestimmtes Gleichspannungspotential angelegt. Dadurch
wird die Verzerrung nicht schlechter als ohne zugeschalteten Entzerrer. Nach der Beseitig!, ng des
Störungsfalles wird der Entzerrer wieder automatisch
vom definierten Anfangszustand sehr rasch in die richtige Entzerrereinstellung gesteuert, d. h. es wird
ohne Schwierigkeiten in kürzester Zeit die richtige Einstellung der Regelschaltungen gefunden.
Nachfolgend soll die Erfindung anhand von vorteilhaften Ausführungsbeispielen, die in den Figuren dargestellt
sind, näher erläutert werden.
Fig. 1 zeigt ein Blockschaltbild, das eine vorteilhafte Ausführungsform eines automatischen Entzerrers
darstellt;
Fig. 2 zeigt eine Schaltungsanordung gemäß der Erfindung zur Anfangseinstellung des automatischen
Entzerrers und
Fig. 3 und 4 zeigen vorteilhafte Ausgestaltungen gemäß der Erfindung.
Fig. 1 zeigt einen bekannten Transversalentzerrer, wie er beispielswej<5e in der DE-PS 2027544 beschrieben
ist. Mit 1 und 2 wird je eine Verzögerungsleitung bezeichnet, an die ein Eingangssignal IN angelegt
wird. Mit der Hybridspule 3 wird ein Bezugssignal
jo Sm über ein Eiiratellglied 4 abgeleitet und einem
Summierverstärker 5 zugeführt. Die Verzögerungsleitungen 1 und 2 sind mit mehreren Anzapfungen in
Abständen entsprechend einer Verzögerungszeit r versehen, an die die Einstellglieder 10 bis In bzw.
20 bis In geschaltet werden, von denen ein gegenüber dem Bezugssignal voreilendes Signal 51 und ein nacheilendes
Signal 52 abgeleitet werden. Die Signale 51 und 52 werden dem Summierverstärker 5 zugeführt
und entzerren das obengenannte Bezugssignal Sm. Am Ausgang OUT des Summierverstärkers 5 erscheint
das entzerrte Eingangssignal. Zur Erzielung der Entzerrung müssen die Einstellglieder 10 bis 1«,
4,20 bis In in geeigneter Weise geregelt werden. Die
Regelung wird durch Korrelatoren bewirkt, die aus
4*5 den Multiplizierer η /110 bis AIn, AlO bis AIn und
den Intergratoren ilO bis JIn, 720 bis J2n bestehen.
Der aus dem Multiplizierer Am und dem Integrierer Jm bestehende Korrelator dient zur Verstärkungsregelung
(AGC). Der Klemme /1 wird ein Fehlerbit zu-
-,n geführt, während der Klemme /2 ein Polaritätsbit zugeführt
wird. Da an den Klemmen ti und ti nur binäre
Signale auftreten, können die Multiplizierer A10 bis
A \n. Am, A 20 bis A In vorteilhaft als Moduk>-2-Addierer
ausgeführt werden. Über ein Schieberegister SÄ 1, das die Verzögerung von (N + \)r erzeugt, wobei
IN + 1 die gesamte Zahl der Einstellglieder darstellt,
und ein Schieberegister SÄ2, das aus den Verzögerungselementen T mit djr Verzögerungszeit r
besteht und das die Stufenzahl 2N + 1 aufweist, wer-
,f,o den die obengenannten Korrelatoren in bekannter
' Weise gesteuert, Die Steuerung erfolgt beispielsweise,
wie in der DE-PS 2027544 oder in dem Aufsatz von
R, W. Lucky in Bell Technical Journal, Febr, 1966,
Seiten 255 bis 286, »Techniques for Adaptive Equal!-
zation of Digital Communication Systems« beschrieben.
Die Fig, 2 zeigt den Steuerkreis für eines der Einstellglieder
10 bis In, 4,20 bis 2/i, Dieser Steuerkreis
23 IS
gilt auch für die weiteren Einstellglieder.
In dieser Figur bedeuten:
Ra Festwiderstand, der an der Anzapfung der Verzögerungsleitung 1 angeschaltet ist,
FET Feldeffekttransistor, der zwischen dem Widerstand Ra und dem invertierenden Eingang eines Differenzverstärkers A geschaltet ist und als veränderlicher Widerstand wirkt.
Ro Festwiderstand, der zwischen dem Widerstand
Ra Festwiderstand, der an der Anzapfung der Verzögerungsleitung 1 angeschaltet ist,
FET Feldeffekttransistor, der zwischen dem Widerstand Ra und dem invertierenden Eingang eines Differenzverstärkers A geschaltet ist und als veränderlicher Widerstand wirkt.
Ro Festwiderstand, der zwischen dem Widerstand
Ra und dem nichtinvertierenden Eingang des ui
Differenzverstärkers A geschaltet ist.
A Differenzverstärker, der den durch den Widerstand Ro und den Transistor FET in zwei Teile geteilten Strom aus der Anzapfung aufnimmt und ein Differenzsignal erzeugt.
A Differenzverstärker, der den durch den Widerstand Ro und den Transistor FET in zwei Teile geteilten Strom aus der Anzapfung aufnimmt und ein Differenzsignal erzeugt.
In diesem Steuerkreis wird durch die Regelung der an das Gatter des Feldeffekttransistors FET anzulegenden
Spannung am Ausgang des Verstärkers A ein Differenzsignal erzeugt, welches ein abgeschwächtes
und gegebenenfalls im Vorzeichen gedrehtes Abbild des Signais an der Anzapfung der Verzögerungsleitung
1 darstellt. Dieses Differenzsignal dient zur Entzerrung des obengenannten Bezugssignals. Gemäß
der Erfindung wird an das Gatter des Feldeffekttransistors FET eine Regelschaltung CVS und ein Gleichspannungsgenerator
ISS, der die Spannung für die Anfangseinstellung erzeugt, über die Umschalter
SWl und 51^2angeschaltet. Die Regelschaltung CKS
besteht aus einem Operationsverstärker OP, einem Integrationswiderstand Rj, einem Mitkopplungswi- jo
derstand Rp, einem Gegenkopplungswiderstand Rn und dem vorgeschalteten Korrelator. Sie erzeugt eine
Steuerspannung, die für die selbsttätige Einstellung des Entzerrers erforderlich ist. Der Operationsverstärker
OP mit der bereits beschriebenen Beschaltung π
wirkt zusammen mit einem zwischen dem Gatter des Transistors FET und dem Bezugspotential liegenden
Kondensator Cj als Integrator. Das Gatter des Transistors FET stellt den Steuereingang des Einstellgliedes
dar. Von uen Umschaltern SWl und SW2 ist jeweils
ein Schalter geöffnet und einer geschlossen, und ihre Umschaltung wird durch einen Stördetektor Det und
eine Ansteuerschaltung CTL für die Schalter, die
durch den Stördetektor gesteuert wird, bewirkt.
Nachfolgend wird die Wirkungsweise der in Fig. 2 dargestellten Schaltungsanordnung beschrieben, im
störungsfreien Betrieb ist der Schalter SWl geschlossen und die Regelschaltung CVS an das Gatter des
Transistors FET angeschaltet, wodurch die automatische Einstellung des Lntzerrers realisiert wird. Wenn
ein Störungsfall auftritt, erkennt dies der Stördetektor Det, und durch die Ansteuerschaltung CTL wird der
Schalter 5Wl geöffnet und der Schalter SWl geschlossen.
Hierdurch wird der Gleichspannungsgenerator ISS an das Gatter des Transistors FET geschaltet
und die Übertragungseigenschaft des Einstellgliedes auf einen vorgewählten Zustand eingestellt. Die Regelschaltung
CKS, die zusammen mit dem Kondensator Cj als Integrator arbeitet, erzeugt zwar im störungsfreien
Zustand die für die automatische Entzerrung erforderliche Steuerspannung, kann jedoch
im Störungsfäll eine einwandfreie Entzerrung nicht aufrechterhalten und verändert in Undefinierter
Weise die Einstellung des Einstellgliedes. Wenn der Entzerrer im Störungsfall auf den vorgewählten Anfangszustand
umgeschaltet wird, können solche Undefinierten Änderungen der Entzerreinstellung vermieden
werden. Wenn die Synchronisation wieder hergestellt wird, wird vom Stördetektor das logische
Signal »0« ausgegeben und der automatische Entzerrer von der Anfangsstellung aus wieder in Betrieb gesetzt.
Dieses Verfahren hat den Vorteil, daß sich die Entzerrereinstellung im Störungsfall nicht willkürlich
bis zur völligen Divergenz verändern kann, d. h., daß die Verzerrung nicht schlechter wird als ohne zugeschalteten
Entzerrer.
Für die Auffindung des Störungsfalles können willkürlicheVerfahren
verwendet we. -en. Beispielsweise kann vürteiihaii die Fehlerhäufigkcit -"ibenvacht «erden.
In Fig. 4 ist das Blockschaltbild für eine solche Anordnung aufgezeigt. Durch einen Fehlerdetektor
ED werden die Fehler aufgefunden, und die Zahl dieser Fehler wird durch einen Integrator oder einen
Zähler J gezählt. Wenn ein bestimmter Wert der Fehlerhäufigkeit innerhalb einer vorgegebenen Zeit erreicht
ist, wird eine Schmitt-Trigger-Schaltung Sch in Betrieb gesetzt, die über die Ansteujrschaltung CTL
die Schalter SWl, SW2 umschaltet. Die Fehlerhäufigkeit ist im störungsfreien Betrieb des Entzerrers
sehr gering. Wenn aber das Verhalten des Übertragungsweges sprunghaft geändert wird und dadurch der
Störungsfall auftritt, wird die Fehlerhäufigkeit plötz-Hch
vergrößert, so daß die Umschaltung der Schalter durchgeführt wird.
Ein vorteilhaftes Ausführungsbeispiel für eine Ansteuerschaltung CTL der Schalter SWl, SVl ist in
Fig. 3 dargestellt. Bei diesem Ausführungsbeispiel werden als Schalter SWl, SWl aus je einer Spule Ll
b^w. Ll und je einem Kontakt bestehende mechanische
Relais verwendet. Hierbei können auch elektronische Schalter verwendet werden. Die Spule Ll bzw.
Ll wird durch den Transistor TrI bzw. TrI in ihre
Erregung gesteuert. Der Transistor TrI nimmt vom
Stördetektor Det übe einen Inverter Gl und der Transistor TrI über einen Inverter Gl einen Steuerimpuls
auf. Im störungsfreien Betrieb erzeugt der Stördetektor Det am Ausgang das logische Signal »1«,
so daß der Transistor TrI durchlässig gesteuert und der Transistor TrI gesperrt ist, die Spule Ll erregt
und der Schalter 51^1 geschlossen ist. Wenn infolge
des Störungsfalles der Stördetektor Det am Ausgang das logische Signal »0« abgibt, wird der Transistor
TrI in den leitenden Zustand und der Transistor TrI
in den gesperrten Zustand gesteuert, wodurch die Umschaltung der Schalter SWl, SWl bewirkt
wini.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Schaltungsanordnung zur Anfangseinstellung eines automatischen Entzerrers im Störungsfall, mit einer an den Steuereingang eines jeden Einstellgliedes des automatischen Entzerrers angeschlossenen Regelschaltung zur Erzeugung des für die automatische Entzerrung erforderlichen Steuerspannung, dadurch gekennzeichnet, daß ein Gleichspannungsgenerator (ISS) zur Erzeugung einer der Anfangseinstellung des Entzerrers entsprechenden Gleichspannung vorgesehen ist und daß im Störungsfall der Gleichspannungsgenerator (ISS) anstelle der Regelschaltung (CVS) an den Steuereingang des Einstellgliedes (10 bis 1/2, 20 bis 2/1) anschaltbar ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3892672A JPS492416A (de) | 1972-04-18 | 1972-04-18 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2319807A1 DE2319807A1 (de) | 1973-11-15 |
DE2319807B2 DE2319807B2 (de) | 1980-05-08 |
DE2319807C3 true DE2319807C3 (de) | 1981-01-15 |
Family
ID=12538817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732319807 Expired DE2319807C3 (de) | 1972-04-18 | 1973-04-18 | Schaltungsanordnung zur Anfangseinstellung eines automatischen Entzerren im Störungsfall |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS492416A (de) |
DE (1) | DE2319807C3 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5813710Y2 (ja) * | 1978-10-19 | 1983-03-17 | 日本電子科学株式会社 | ロ−ル式チヤ−ト紙 |
JPS56107614A (en) * | 1980-01-31 | 1981-08-26 | Nec Corp | Automatic equalizer |
JPS57109089A (en) * | 1980-12-26 | 1982-07-07 | Nec Corp | Initial value resetting circuit for operational amplifier |
JPS5859652A (ja) * | 1981-10-05 | 1983-04-08 | Nec Corp | 適応形トランスバ−サル形等化器のリセツト方式 |
JPS58107714A (ja) * | 1981-12-22 | 1983-06-27 | Fujitsu Ltd | 可変等化器の発散防止方式 |
JPS58209254A (ja) * | 1982-05-31 | 1983-12-06 | Nec Corp | 復調器 |
JPS5952928A (ja) * | 1982-09-20 | 1984-03-27 | Nec Corp | 適応型トランスバ−サル等化器 |
JPS5962228A (ja) * | 1982-10-01 | 1984-04-09 | Nec Corp | 自動等化器 |
DE3650204T2 (de) * | 1985-08-30 | 1995-06-22 | Fujitsu Ltd | Funkdaten-übertragungssystem. |
-
1972
- 1972-04-18 JP JP3892672A patent/JPS492416A/ja active Pending
-
1973
- 1973-04-18 DE DE19732319807 patent/DE2319807C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2319807B2 (de) | 1980-05-08 |
JPS492416A (de) | 1974-01-10 |
DE2319807A1 (de) | 1973-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2926900C2 (de) | ||
DE1226626B (de) | Verfahren und Anordnung zur UEbertragung binaerer Daten | |
DE2320306A1 (de) | Digitale uebertragungsanlage mit einem variablen entzerrer | |
DE1154831B (de) | Anordnung zur Regenerierung einer ein Taktsignal enthaltenden bipolaren Impulsfolge unter Verwendung von Impulsuebertragungsverfahren nach Art der Pulskodemodulation | |
DE1041530B (de) | Schaltungsanordnung zur Herstellung einer zweiseitig gerichteten Verbindung zur UEbertragung von Signalen oder Nachrichten zwischen zwei Stromkreisen | |
DE2319807C3 (de) | Schaltungsanordnung zur Anfangseinstellung eines automatischen Entzerren im Störungsfall | |
DE2027544B2 (de) | Automatischer Entzerrer fur phasenmoduliert« Datensignale | |
DE2619964A1 (de) | Anordnung zur impuls-zeitlagekorrektur | |
DE1762829A1 (de) | Selbsteinstellender Analog-Digitalwandler | |
DE2114733C3 (de) | Vorrichtung zum Dekodieren eines Vierpegelsignals | |
DE2208054C3 (de) | Verfahren und Schaltungsanordnung zur Entzerrung von Wählimpulsen in Fernmeldeanlagen | |
EP0264035A2 (de) | Phasendiskriminator, insbesondere für eine PLL-Schaltung | |
DE1257836B (de) | Verfahren zur Regeneration einer Kondensatorspannung | |
DE1157650B (de) | Anordnung zur Verzoegerung von Impulsen | |
DE1474495B2 (de) | Anordnung zur Umformung der Ausgangssignale doppelter Polarität eines Lese-Magnetkopfes | |
DE1254207B (de) | Abtasteinrichtung fuer Zeitmultiplexsysteme | |
DE2810706A1 (de) | Schaltanordnung zur wiedereinfuehrung der gleichspannungskomponente | |
DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
DE2061588B1 (de) | Schaltung zur Entzerrung und/oder Konstanthaltung des Tastverhältnisses | |
DE2829276C2 (de) | Schaltungsanordnung zur Wechselimpulserzeugung | |
EP0098588B1 (de) | Adaptiver Entzerrer zur Entzerrung mehrstufiger Signale | |
DE2547804C3 (de) | Elektronischer Schalter für ein Wechselspannungssignal | |
EP0010720A1 (de) | Vollelektronische Schleifenschlussschaltung | |
DE1462659A1 (de) | Optimales Suchfilter | |
DE2626034A1 (de) | Schaltmodulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |