DE1157650B - Anordnung zur Verzoegerung von Impulsen - Google Patents

Description

In elektronischen digitalen Rechenanlagen werden Anordnungen benötigt, die eine bestimmte Verzögerung zwischen dem an eine dieser Schaltungen angelegten Eingangssignal und dem daraus abgeleiteten Ausgangssignal bewirken. Wenn z. B. ein Addierwerk eine Serienaddition ausführt, muß der »Ubertrags«- Ausgang des Addierwerks um eine Ziffernzeit verzögert und dem Addierwerk als »vorheriger Übertrag« wieder zugeführt werden. Außerdem werden Signale beim Durchlaufen der verschiedenen Teile eines Ziffernrechners oft ungewollt durch Leitungskapazitäten usw. verzögert, so daß sie schließlich nicht mehr mit dem grundlegenden Taktimpuls der Maschine synchron sind. Ein solches Signal muß dann unter Hinzufügung einer entsprechenden Ergänzungsverzögerung mit dem folgenden Taktimpuls synchronisiert werden.

Die erfindungsgemäße Anordnung verzögert und regeneriert Impulse in Anlagen mit Taktfrequenzsteuerung, bei der der zu regenerierende Impulszug dem einen Eingang eines »UND«-Schalters zugeführt wird, so daß bei Koinzidenz ein von dem Ausgang des »UND«-Schalters beeinflußter Transistor abgeschaltet wird, indem erfindungsgemäß die Emitter-Kollektor-Strecke eines zweiten Transistors in Reihe mit der Emitter-Kollektor-Strecke des ersten Transistors geschaltet ist, daß dieser zweite Transistor mit einem dritten Transistor eine bistabile Anordnung bildet und daß die bistabile Anordnung durch die Taktimpulse stets in den einen stabilen Zustand zurückgeschaltet wird.

Die erfindungsgemäße Anordnung erzielt daher ohne Verwendung von Laufzeitgliedern (Verzögerungsleitungen u. dgl.) eine Synchronisierung von Datenimpulsen.

In Fig. 1 ist eine schematische Darstellung einer Verzögerungsanordnung dargestellt;

Fig. 2 zeigt Impulsformen an verschiedenen Punkten der Schaltung nach Fig. 1.

Dem NPN-Transistor 15 in Fig. 1 ist ein UND-Schalter 10 zugeordnet, der aus den Dioden 11 und 12 und dem Widerstand 13 besteht. Dieser Schalter läßt nur dann ein an die Diode 12 angelegtes Eingangssignal durch, wenn zugleich an der Diode 11 ein Abtastimpuls angelegt wird; er wählt also aus einem beliebig verformten Eingangsimpuls nur den in zeitlicher Koinzidenz mit dem Abtastimpuls befindlichen Teil aus und leitet ihn über den Kondensator 14 auf die Basis des Transistors 15. Da beide Impulse von — 5 Volt auf 0 Volt gerichtet sind, erscheint am Punkt A in Fig. 1 ein relativ positiver Impuls, dessen vordere und hintere Flanke mit den entsprechenden Anordnung zur Verzögerang von Impulsen

Anmelder:

IBM Deutschland

Internationale Büro-Maschinen

Gesellschaft m.b.H.,
Sindelfingen (Württ.), Tübinger Allee 49

Beanspruchte Priorität:
V. St. v. Amerika vom 4. September 1956 (Nr. 607 665)

Genung Leland Clapper, Vestal, N. Y. (V. St. Α.), ist als Erfinder genannt worden

Flanken des Abtastimpulses synchronisiert ist. Die rechte Belegung des Kondensators 14 wird durch die über den Widertand8 angelegte positive Spannung zufolge der dadurch leitenden Diode 9 auf Erdpotential begrenzt. Dadurch wird der Kondensator 14 zunächst mit seiner dem Punkt A zugewandten Belegung positiv aufgeladen, während am Punkt B praktisch keine Potentialänderung auftritt. Erst wenn die abfallende Flanke des am Punkt A vorhandenen Impulses beginnt, tritt eine entsprechende synchrone Änderung des Potentials an Punkt B ein, d. h., am Punkt B entsteht in Koinzidenz mit der rückwärtigen Flanke des Abtastimpulses immer dann ein negativer Impuls, wenn gleichzeitig ein Eingangsimpuls vorhanden ist (Fig. 2).

In Reihe mit dem NPN-Transistor 15 ist nun ein PNP-Transistor 16 derart angeordnet, daß die Emitter beider Transistoren direkt miteinander verbunden sind. Vor der Basiselektrode dieses Transistors 16 ist ein weiterer »UND«-Schalter 30 angeordnet. Er besteht aus dem Widerstand 34 und den Dioden 31 und 32.

Da die Transistoren 15 und 16 mit ihren Kollektor-Emitter-Pfaden in Reihe geschaltet sind, tritt ein Stromfluß nur auf, wenn beide Transistoren leitend sind. Das am Kollektor des Transistors 16 auftretende Potential wird durch eine parallel zum Widerstand 17 angeordnete Diode 18 auf — 5 V begrenzt. Der Punkt E hat daher etwa Erdpotential während des »EIN«-Zustandes beider Transistoren und etwa — 5 Volt, wenn mindestens einer der komplementären Transistoren 15 oder 16 gesperrt ist.

309 749/353

Die am Punkt E vorhandene Spannung wird weiter einem Verstärker mit komplementären Transistoren zugeführt und von dessen Ausgang auf die Basiselektrode des Transistors 16 rückgekoppelt. Die Verstärkerstufe besteht aus den mit ihren Kollektoren zusammengeschalteten Transistoren 25 (PNP) und 26 (NPN). Die Basiselektroden dieser Transistoren sind an einen Spannungsteiler aus den Widerständen 19, 20, 21, 22 angeschlossen. Die Widerstände 19 und 22 sind wesentlich hochohmiger als die Widerstände 20 und 21. Die Widerstände 20 und 21 sind durch Kondensatoren 23 und 24 für höhere Frequenzen überbrückt. Die Vorspannungen sind so gewählt, daß ein Erdpotential des Punktes Ζ? den Transistor 26 leitend macht und den Transistor 25 sperrt und daß ein Potential von etwa — 5 Volt des Punktes E die Basis des PNP-Transistors 25 so weit negativ werden läßt, daß er leitet, während gleichzeitig der NPN-Transistor 26 gesperrt wird. Die Ausgangsspannung ist also gerade umgekehrt zu der Spannung am Punkt E gepolt.

Die bereits erwähnte Rückkopplung des Ausgangspotentials dieser Schaltung auf die Basiselektrode des Transistors 16 bewirkt eine bistabile Arbeitsweise der gesamten Anordnung. Der mit D bezeichnete Punkt zwischen den Widerständen 27 und 28 und den Kondensatoren 29 und 33 erhält über die Rückkopplungsleitung ein gegenüber Erde geringfügig positives Potential, wenn der Transistor 16 aufhört, zu leiten, so daß der nichtleitende Zustand des Transistors 16 aufrechterhalten wird.

Der Kondensator 29 bildet für die Impulsspannungen einen relativ zum parallel geschalteten Widerstand 27 niederohmigen Weg.

Zur Überwindung der an die Basis des Transistors 16 in der oben beschriebenen Weise angelegten Vorspannung wird der aus den Dioden 31 und 32 und dem Widerstand 34 bestehende »UND«-Schalter durch einen Verzögerungsimpuls geöffnet.

Da der Punkt D bei abgeschaltetem Transistor 16 über die Rückkopplungsleitung geringfügig über Erdpotential gehalten wird, kann sich der Kondensator 33 zufolge der Potentialdifferenz zwischen den Punkten C und D nur wenig aufladen. Sobald die Vorderflanke des Verzögerungsimpulses beginnt, fällt das Potential des Punktes C steil ab, und diese Änderung wird über den Kondensator 33 auch auf den Punkt D übertragen. Das negativer werdende Potential des Punktes D spannt den Transistor 16 zum Leitendwerden vor. Der Transistor 16 wird aber nur leitend, wenn zu dieser Zeit eine binäre »0« im Eingangssignal des Transistors 15 enthalten ist, das auch dessen Basiselektrode zum Leitendwerden vorspannt. Falls einer binären »1« unmittelbar danach eine weitere binäre »1« folgt, ist das Potential des Punktes B gleichzeitig mit dem Potential des Punktes!) abgefallen, dies bedeutet aber für den NPN-Transistor 15 und den PNP-Transistor 16 eine Sperrung.

In der Fig. 2 ist ein Beispiel für die Wirkungsweise der Anordnung in Form des Potentialverlaufs an den bereits erläuterten Stellen gezeigt.

Zur Zeit t₂ ist eine Koinzidenz zwischen einem gegen die ursprüngliche Lage verzögerten und deformierten Eingangsimpuls und dem Abtastimpuls zur Zeit i₂ vorhanden. Die linke Seite des Kondensators (Punkte) wird positiv aufgeladen, am PunktB erscheint erst am Ende des Impulses zur Zeit i₂ ein negativer Impuls, der den NPN-Transistor 15 abschaltet. Dadurch wird das Kollektorpotential des Transistors 16 (Punkt E) auf — 5 Volt begrenzt, und über die umkehrende Ausgangsstufe und die Rückkopplungsleitung wird der Punkt C auf nahezu Erdpotential angehoben, so daß jetzt auch der Transistor 16 gesperrt wird. Der nächste Verzögerungsimpuls bringt zur Zeit i₃ mit seiner Vorderflanke das Potential des Punktes C wieder auf negative Werte, so daß der Transistor 16 erneut zum Leitendwerden vorgespannt wird. Ob der Transistor 16 leitend wird, hängt aber noch von dem Vorspannungszustand des Transistors 15 ab. Da zur Zeit i₃ der »UND «-Schalter 10 geschlossen ist, weil kein Eingangsimpuls vorhanden ist, ist auch der Transistor 15 zum Leiten vorgespannt, so daß beide Transistoren leitend werden und zufolge der bistabilen Eigenschaften der Rückkopplung auch diesen Zustand beibehalten. Da auch zur Zeit t_i noch kein Eingangssignal vorhanden ist, bleibt dieser Zustand unverändert erhalten. Zur Zeit t_s tritt wieder ein Eingangsimpuls auf, und es findet eine Umschaltung in den anderen Zustand analog zu den Vorgängen zur Zeit t₂ statt. Da zur Zeit t_e ein weiterer Eingangsimpuls abgetastet wird, bleibt die Anordnung auch zu dieser Zeit noch in dem Zustand der Zeit t₅. Erst der zur Zeit t₇ auftretende Verzögerungsimpuls legt die Anordnung in den ursprünglichen anderen stabilen Zustand zurück.

Anstatt eine aus dem Transistor 16 und der Verstärkerstufe 25, 26 durch Hinzufügen einer Rückkopplung erhaltene bistabile Anordnung zu verwenden, ist es ersichtlich, daß die Verstärkerstufe auch durch einen Transistor ersetzt werden könnte, der mit dem Transistor 16 eine bistabile Stufe bildet.

Claims (6)

PATENTANSPRÜCHE:

1. Anordnung zur Verzögerung und Regenerierung von Impulsen in Anlagen mit Taktfrequenzsteuerung, bei der der zu regenerierende Impulszug dem einen Eingang eines »UND«-Kreises zugeführt wird, so daß bei Koinzidenz ein von dem Ausgang des »UND«-Kreises beeinflußter Transistor abgeschaltet wird, dadurch gekennzeichnet, daß die Emitter-Kollektor-Strecke eines zweiten Transistors in Reihe mit der Emitter-Kollektor-Strecke des ersten Transistors geschaltet ist, daß dieser zweite Transistor mit einem dritten Transistor eine bistabile Anordnung bildet und daß die bistabile Anordnung durch die Taktimpulse stets in den einen stabilen Zustand zurückgeschaltet wird.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die in Reihe geschalteten Transistoren komplementären Leitfähigkeitstyps sind.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Transistoren komplementären Leitfähigkeitstyps mit den Emittern zusammengeschaltet sind.

4. Anordnung nach mindestens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der dritte Transistor gleichzeitig einen Teil eines als bistabile Kippschaltung wirkenden Gegentaktverstärkers, bestehend aus komplementären Transistoren, bildet, deren mit den beiden zusammengeschalteten Kollektoren verbundener Ausgang galvanisch auf den zweiten Transistor zurückgekoppelt ist.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Vorspannungen des Gegen-

taktverstärkers so gewählt sind, daß eine Invertierung des an seinen Eingang gelegten Signals erfolgt.

6. Anordnung nach mindestens einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Verzögerungsimpuls zusammen mit dem Rück

kopplungssignal vom Ausgang der Anordnung so auf den dem zweiten Transistor zugeordneten »UND«-Schalter einwirkt, daß der Verzögerungsimpuls den zweiten Transistor in den leitenden Zustand vorspannt, wenn er vorher nichtleitend war.

Hierzu 1 Blatt Zeichnungen

© 309 749/353 11