DE2260264A1 - Verfahren und anordnung zur schaetzwertbildung in einem codierer fuer differenzpulscodemodulation - Google Patents
Verfahren und anordnung zur schaetzwertbildung in einem codierer fuer differenzpulscodemodulationInfo
- Publication number
- DE2260264A1 DE2260264A1 DE19722260264 DE2260264A DE2260264A1 DE 2260264 A1 DE2260264 A1 DE 2260264A1 DE 19722260264 DE19722260264 DE 19722260264 DE 2260264 A DE2260264 A DE 2260264A DE 2260264 A1 DE2260264 A1 DE 2260264A1
- Authority
- DE
- Germany
- Prior art keywords
- delay element
- delay
- estimator
- input
- sampling interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/04—Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
- Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation.
- Die Erfindung betrifft ein Verfahren und Anordmungon zur Schätzwertbildung in einem Codierer für Differenzrulscodemodulation (DPCM), bei dem Elemente zur Ausführung arithmetischer und gegebenenfalls logischer Operationen und aus digitalen oder analogen Schieberegistern bestehende Verzögerungselemente verwendet werden, deren Verzögerungszeit ein Abtastintervall oder ein ganzzahliges Vielfaches eines Abtastintervalls beträgt, und bei dem jeder quantisierte Schätzfehler frühestens zu dem Schätzwert beiträgt, der Im zeitlich übernächst nachfolgenden Abtastintervall verwendet wird.
- Die Differenz-Pulscodemodulation wird vorzugsweise dort angewendet, wo ein elektrisches Analogsignal oder ein Digitalsignal hoher Bitrate in ein Digitalsignal niedriger Bitrate umgesetzt wird. Das Prinzip der DPC ist beispielsweise aus den "Proceedings of the 1972 International Conference on Communications", Philadelphia, Pennsylvania, V.St.A., 19 bis 21.6.1972, bekannt.
- Das Wesentliche eines, insbesondere für die Fernsehübertragungstechnik geeignetes Übertragungssystem für DPCM ist in Fig. 1 gezeigt. Die Anordnung enthält einen Systemeingng 1, eine Subtrahierschaltung 2, einen Digital-Analog-Umsetzer 4, einen Quantisierer 5,- einen digitalen Übertragungskanal 7, einen sendeseitigen Schätzwertbildner 8 mit Schätzwertbildnereingang 6 und Schätzwertbildnerausgang 3, eine empfangsseitige Decodierschaltwlg 9 und einen Systemausgang 10.
- Die Amplitudenwerte der Abtastproben eines zu übertragenden Originalsignals werden über den Systemeingang 1 dem positiven Eingang der Subtrahierschaltung 2 zugeführt, deren negativem Eingang Schätzwerte zugeführt werden und deren Ausgang Schätzfehler an den Eingang des Quantisierers 5 abgibt. Der Ausgang des Quantisierers 5 gibt quantisierte Schätzfehler sowohl über den Schätzwertbildnereingang 6 an den Eingang des sendeseitigen Schätzwertbildners 8 als auch an den Eingang des digitalen Übertragungskanales 7 ab. Der sendeseitige Schätzwertbildner 8 gibt über den Schätzwertbildnerausgang 3 Schätzwerte an den negativen Eingang der Subtrahierschaltung 2 ab.
- Sofern die über den Systemeingang 1 einlaufenden Amplitudenwerte des Originalsignals durch analoge Spannungswerte und die den sendeseitigen Schätzwertbildner 9 verlassenden Schätzwerte digital dargestellt sind, ist zwischen Scnätzwertbildnerausgang 3 und dem negativen Eingang der Subtrahierschaltung 2 der Digital-Analog-Umsetzer 4 erforderlich.
- Andernfalls entfällt der Digital-Analog-Umsetzer 4.
- Die über den digitalen Übertragungskanal 7 übertragenen quantisierten Schätzfehler werden der empfangsseitigen Decodierschaltung 9 zugeführt, welche das decodierte Sigral über den Systemausgang 10 zur weiteren Verarbeitung abgibt.
- Die Erfindung bezieht sich insbesondere auf den sendeseitigen Schätzwertbildner 8. Schätzwertbildner bestehen vorzugsweise aus Elementen zur Durchführung arithmetischer Operationen wie Addition, Subtraktion, Multiplikation mit einem Bewertungsfaktor und aus Verzögerungselementen, welche mit Schieberegistern realisiert sind. Zusätzlich können Elemente zur Durchführung logischer Operatlonen vorhanden sein. Die Verzögerungszeiten der Verzögerungselemente sind ein Abtastintervall oder ein ganzzahliges Vielfaches eines Abtastintervalles. Die Verzögerungselemente können als Abtast-Halte- Glieder realisiert sein, sofern die Elemente zur Durchführung arithmetischer Operationen in Analogtechnik realisiert sind. Sie können als bistabile Kippstufen oder beispielsweise als MOS-Schieberegister ausgebildet sein, sofern die Elemente zur Durchführung arithmetischer Operationen in Digitaltechnik realisiert sind.
- Beim Systementwurf oder bei der Analyse eines Schätzwertbildners benutzt man die Vorstellung, die arithmetischen und eventuellen logischen Operationen und die Quantisierung würden in verschwindend kurzen Zeiträumen durchgeführt eld die Verzögerungselemente würden tatsächlich das zu vezögernde Signal zwischen ihrem Eingang und ihrem Ausgang um ein oder mehrere Abtastintervalle verzögern. Arithmetische und logische Operationen und die Quantisierung können jedoch mit technischen Schaltungen nur in endlichen Zeiträumen durchgeführt werden. Andererseits brauchen Verzögerungselemente dann, wenn Äbtastproben und nicht zeitkontinuierliche Signale ZU verarbeiten sind, das zu verzögernde Signal zwischen ihrem Eingang und ihrem Ausgang nicht exakt um ein oder mehrere Abtastintervalle zu verzögern. Man verwendet in diesem Fall als Verzögerungselemente Schieberegister, die mit einem Taktsignal von der Frequenz angesteuert werden, mit der dem Originalsignal die Abtastproben entnommen werden.
- Kurze Zeit; nachdem ein Taktimpuls dem Takteingang eines solchen Schieberegisters zugeführt worden ist, erscheint am Signalausgang des Schieberegisters der nächstfolgende Signalwert. Diese kurze Zeit ist die Übernahmezeit des Schieberegisters und den Bruchteil eines Abtastintervalles lang. Während der restlichen Zeit eines Abtastintervalles bleibt der Signalwert am Signalausgang des Schieberegisters gleichbleibend. Die restliche Zeit steht für die Durchführung der arithmetischen und logischen Operationen und der Quantisierung zur Verfügung.
- Bei der ealisierung von DPCM-Systemen ist die für diese Operationen und die Quantisierung zur Verfügung stehende Rechenzeit vielfach ein wichtiges Problem, zum Beispiel bei der Vernrbeitung von Fernsehsignalen wegen der Höhe der Abtastfrequenz. Das Problem tritt auf der Sendeseite in der aus dem Quantisierer 5, dem sendeseitigen Schätzwertbildner 8 und der Subtrahierschaltung 2 gebildeten geschlossenen Schleife auf. In bekannten Schaltungsanordnungen werden während des Zeitraumes eine Abtastintervalles in dieser Schleife die folgenden Operationen der Reihe nach durchgeführt: Subtraktion des Schätzwertes vom Abtastwert in der Subtrahierschaltung 2, Quantisierung des Schätzfehlers im Quantisicrer 5, Berechnung des Schätzwertes im Schätzwertbildner 8 im einzelnen mit Übernabmezeit eines oder mehrerer Schieberegister und Rechenzeit für die arithmetischen und logischen Operationen, und eventuell Digital-Analog-Umsetzung des Schätzwertes im Digital-Analog-Umsetzer 4. In der Summe tritt die Übernahmezeit der Schieberegister im Regelfall nur einfach auf.
- Schätzwertbildner bilden Schätzwerte, indem sie zeitlich früher zugeführte quantisierte Schätzfehler geeignet kombinieren.
- ublicherweise trägt bei der Berechung eines Schätzwertes der zu einer Abtastprobe des zu übertragenden Signales gehörige quantisierte Schätzfehler zum Schätzwert für die zeitlich direkt nachfolgende Abtastprobe und zu den zeitlich später folgenden Sctzrten bei.
- In manchen Fällen jedoch trägt er frühestens zum Schätzwert für die übernächst nachfolgende Abtastprobe bei. Beispiele für solche Schätzwertrechner sind aus den "Proceedings of the 1972 International Conference on Communications1?, Philadelphia, Pa., V.St.A., 19. - 21. Juni 1972, bekannt.
- Die Anwendung der dort beschriebenen Schätzwertbildner gestattet es, auf die über den digitalen Übertragungskanal 7 übertragenen Codewort.e das puiiltveschachtelte Bildwiederholverfahren anzuwenden.
- Bei bekannten Schaltungen dieser Art werden die arithme*ischen Operationen zur Bildung eine3 Schätzwertes zum T-eil in denjenigen Abtastintervallen durchgeführt, in denen die zu dem Schätzwert beitragenden quantisierten Schätzfehler dem Schätzwertbildner zugeführt werden, und zum übrigen Teil in demjenigen Abtastintervall, in dem der Schätzwert von der Abtastprobe des Originalsignales subtrahiert wird.
- Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Schätzwertbildung, bei dem jeder quantisierte Schätzfehler frühestens zu dem Schätzwert.beiträgt, der im zeitlich übernächst nachfolgenden Abtastintervall verwendet wird, derart zu realisieren, daß für die arithmetischen und eventuellen logischen Operationen sowie für die Quantisierung mehr Rechenzeit zur Verfügung steht als bei den bekannten Verfahren.
- Diese Aufgabe wird bei einem Verfahren der einleitend geschilderten Art erfindungsgemäß dadurch gelöst, daß die arithmetischen und gegebenenfalls logischen Operationen zur Bildung eines Schätzwertes ganz oder teilweise in dem oder den Abtastintervallen durchgeführt werden, die zeitlich. zwischen der demjenigen Abtastintervall, in dem/zeitlich letzte zum Schätzwert beitragende quantisierte Schätzfehler zugeführt wird, und demjenigen Abtastintervall liegen, in dem der Schätzwert verwendet wird.
- Auf diese Weise sind während des Zeitraumes eines Abtastintervalles in der aus dem Quantisierer 5, dem sendeseitigen Schätzwertbildner 8, dem eventuell vorhandenen Digital-Analog-Umsetzer 4 und der Subtrahierschaltung 2 gebildeten geschlossenen Schleife im Gegensatz zu bekannten Verfahren eine oder mehrere arithmetische und evtl. logische Operationen zeitlich parallel und nicht zeitlich in Reihe zu den übrigen Operationen zur Schätzwertbildung der Digital-Analog-Umsetzung, der Subtraktion und der Quantisierung durchzuführen.
- Auf diese Weise steht für alle diese Operationen eine längere Rechenzeit zur Verfügung.
- Es ist vorteilhaft, wenn Bewertungsmultiplikationen, die im Algorithmus in Kette mit einer Verzögerung von mehr als einem Abtastintervall vorgesehen sind, zwischen zwei eine Verzögerungszeit eines Abtastintervalls oder ein ganzzahliges Vielfa es eines Abtastintervalls aufweisenden Teilverzögerungen durchgeführt werden, deren Summe gleich der Verzögerung ist.
- Auf diese Weise ist während des Zeitraumes eines Abtastintervalles in der aus dem Quantisierer 5, dem sendeseitigen Schätzwertbildner 8, dem evtl. vorhandenen Digital-Analog-Umsetzer 4 und der Subtrahierschaltung 2 gebildeten geschlossenen Schleife im Gegensatz zu bekannten Verfahren eine Bewertungsmultiplitaktion zeitlich parallel und nicht zeitlich in Reihe zu den übrigen Operationen zur Schätzwertbildung, der Subtraktion, der Digital-Analog-Umsetzung und der Quantisierung durchzuführen. Auf diese Weise steht für alle diese Operationen eine längere Rechenzeit zur Vergügung.
- Da in bekannten Schätzwertbildnern die Bewertungsmultiplizierer meist mit Verzögerungselementen in Kette geschaltet sind, kann der Erfindungsgedanke dort meist angewendet erden, ohne daß umfangreiche Veränderungen im Algorithmus des Schätzwertbildners erforderlich sind.
- Es ist vorteilhaft, wenn die Schätzwertbildung mit einer Verzögerung beginnt und mit einer Verzögerung endet.
- Denn wenn diese beiden Verzögerungen, welche durch Schieberegister realisiert sind, an ihrem Takteingang zur gleichen Zeit einen Taktimpuls erhalten, wird der am Eingang des Schätzwert;bildners anliegende quantisierte Schätzfehler unverzüglich in ein Schieberegister eingehen und am Ausgang des Schätzwertbildners steht nach der kurzen Übernahmezeit des Schieberegisters der Schätzwert an. Auf diese Weise sind während des Zeitraumes eines Abtastintervalles in der aus dem Quantisierer 5, dem sendeseitigen Schätzwertbildner 9, dem eventuell vorhandenen Digital-Analog-Umsetzer 4 und der S15btrahierschaltung 2 gebildeten geschlossenen Schleife nur eine Quantisierung, eine Subtrahierung, eventuell eine Digital-Analog-Umsetzung, und die Übernahme durch ein Schieberegister durchzuführen. Alle sonstigen arithmetischen und logischen Operationen zur Schätzwertbildung werden im Gegensatz zu bekannten Verfahren dazu parallel durchgeführt.
- Ausgehend von bekannten Algorithmen zur chätzwertbildung können erfindungsgemäße Algorithmen zur Schätzwertbildung, die mit einer Verzögerung beginnen und mit einer Verzögerurrr enden, gefunden werden, indem die bekannten Schaltlmgen entsprechend den Regeln der Algebra der Blockschaltbilder,jedoch ohne Veränderung der Anzahl und Bewertungsfaktoren von Bewertungsmultiplizierern so verändert werden, daß sie mit einer Verzögerung beginnen und mit einer Verzögerung enden Dabei erhöht sich im allgemeinen der Aufwand für Verzögerungselemente, weil entweder deren Anzahl sich erhöht oder zusätzliche Abgriffe angebracht werden müssen, Dieser 1ehraufwand ist der Preis für die VorteIle- der Erfindung bezüglich. der Gewinnung von Rechenzeit.
- Da sich dabei jedoch die Anzahl der in der Realisierung aufwendigen Bewertungsmultiplizierer nicht erhöht, ist es vorteilhaft, bei der Suche nach neuen erfindungsgemäßen Schätzwertbildnern,. die mit je-einer Verzögerung beginnen und den, von bekannten Algorithmen auszugehen, die eine minimale Anzahl von Bewertungsgliedern besitzen Die Algebra der Blockschaltbilder ist bekannt aus Merz, "Grundkurs der Regelungstechmik", 2. Auflage, Verlag Oldenbourg, 1964.
- Zur Durchführung des Verfahrens ist es vorteilhaft, wenn eine erste Addierschaltung vorgesehen ist, deren erster Eingang mit dem Schätzwertbildnereingang und deren zweiter Eingang unmittelbar und deren Ausgang über eine Kettenschaltung, bestehend aus einem ersten Verzögerungselement, einem ersten Bewertungsmultiplizierer und einem zweiten Verzögerungselement, mit dem Schätzwertbildnerausgang verbunden sind, und wenn Verzögerungselemente mit je einer Verzögerungszeit von einem Abtastintervall vorgesehen sind.
- Diese Anordnung ist aus einer bekannten Anordnung nach Fig. 2 hervorgegangen,indem die Bexvertungsmultiplikation, die im Algorithmus in Kette mit einer Verzögerung von beispielsweise zwei Abtastintervallen vorgesehen ist, zwischen zwei Tetlverzögerungen durchgeführt wird, deren Summe gleich der Verzögerung von beispielweise zwei Abtastintervallen ist.
- Zur Drcführung aes erfindungsgemäßen Verfahrens ist es weiter vorteilhaft, wenn eine erste Addierschaltung vorgesehen ist, deren erster Eingang über ein vlrittes Verzögerungselement mit dem Schätzwertbildnereingang llmd deren zweiter Eingang über ein viertes Verzögerungselernent und deren Ausgang über eine Kettenschaltung, bestehend aus einem ersten Verzögerungselement, einem ersten Bewertungsmultiplizierer und einem zweiten Verzögerungselement mit dem Schätzwertbildnerausgang verbunden sind, und wenn als zweiter, drittes und viertes Verzögerungselement je ein Verzögerungselement mit einer Verzögertmgszeit von einem Abtastintervall vorgesehen snd.
- Diese Anordnung ist aus der bekannten-Anordnung, die nachstehend anhand Fig. 2 näher erläutert wird, durch Anwendung der Algebra der Blockschaltbilder unter Beibehaltung der Anzahl und Bewertungsfaktoren der Bewertungsmultiplizierer hervorgegangen. Die Schätzwertbildung beginnt und endet mit je einem Schieberegister., Schließlich ist es zur Durchführung des erfindungsgemäßen Verfahrens noch vorteilhaft, wenn eine zweite Addierschaltung vorgesehen ist, deren erster Eingang über-ein siebentes Verzögerungselement mit dem Schätzwertbildnereingang und deren zweiter Eingang über ein achtes Verzögerungselement und deren Ausgang über eine Kettenschaltung, bestehend aus einem neunten Verzögerungselement und einem zweiten Bewertungsmultiplizierer, mit dem ersten Eingang einer-dritten Addierschaltung verbunden sind, deren zweiter Eingang über eine Kettenschaltung, bestehend aus einem dritten Bewertungsmultiplizierer und einem zehnten Verzögerungselement, mit dem Ausgang und deren Ausgang über eine Kettenschaltung, bestehend aus einem elften und zwölften Verzögerungselement, mit dem ersten Eingang einer vierten Addierschaltung verbunden sind, deren zweiten Eingang mit dem ersten Eingang der zweiten Addierschaltung verbunden ist, und daß der Schätzwertbildnerausgang mit der Verbindungsleitung zwischen dem elften und zwölften Verzögerungselement verbunden ist.
- Vorteilhaft ist es dabei, wenn als siebentes, elftes und zwölftes Verzögerungselement je ein Verzögerungselement mit einer Verzögerungszeit von einem Abtastintervall vorgesehen ist, wenn als achtes Verzögerungselement ein Verzögerungselement mit einer Verzögerungszeit von zwei Abtastintervallen vorgesehen ist, und wenn entweder als zehntes Verzögerungselement ein Verzögerungselement mit einer Verzögerungszeit von einer Fernsehzeilendauer abzüglich zweier Abtastintervalle vorgesehen ist und das neunte Verzögerungselement entfällt, oder wenn als neuntes Verzögerungselement ein Verzögerungselement mit einer Verzögerungszeit von einer Fernsebzeilendauer abzüglich zweier Abtastintervalle vorgesehen ist und das zehnte Verzögerungselement entfällt.
- Wenn ein Verzögerungselement entfällt, tritt an seine Stelle eine Verbindungsleitung. Auf diese Weise wird die Verzögerungszeit Null verwirklicht.
- Diese Anordnungen sind aus einer bekannten Anordnung, die unten anhand Fig. 5 näher erläutert -wii<L, und- durch Anwendung der Algebra der Blockschaltbilder unter Beibehaltung der Anzahl und Bewertungsfaktoren der Bewertungsmultiplizierer hervorgegangen. Die Schätzwertbildung beginnt und endet mit je einem Schieberegister.
- Im folgenden sind einige Ausführungsbeispiele anhand von Figuren zur Verdeutlichung beschrieben. Dabei zeigen die Figuren 2 und 5 bekannte Ausführwlgsbeispiele, bei denen der Erfindungsgedanke nicht verwirklicht ist. Die Figuren 3, 4, 6 zeigen Anwendungen der Erfindung, die von den bekannten Ausführungsbeispielen auagehend gefunden wurden.
- Fig. 2 zeigt einen bekannten Schätzwertbildner mit einer Addierschaltung 13, einem Verzögerungselement 14 und einem Bewertungsmultiplizierer 15. Die Verzögerungszeit des Verzogerungselements 14 beträgt zwei Abtastintervalle. Der Schätzwertbildnereingang ist mit 6 und der Schätzwertbildnerausgang ist mit 3 bezeichnet.
- Beim Schätzwertbildner 8 nach Fig. 2 ist der Schätzwert die um zwei Abtastintervalle verzögerte und mit einem Bewertungsmultiplikator bewertete Summe aus quantisiertem Schätzfehler und Schätzwert.
- Pig. 3 zeigt einen erfindungsgemäßen Schätzwertbildner, der sich von dem nach der Fig. 2 dadurch unterscheidet, daß das Verzögerungselement 14 durch zwei Verzögerungselemente 16 und 17 mit einer Verzögerungszeit von jeweils-einem Abtastintervall ersetzt ist, die dem Bewertungsmultiplizierer 15 vor- bzw. nachgeschaltet sind.
- Beim Schätzwertbildner nach Fig. 3 ist der Schätzwert die um ein Abtastintervall verzögerte, dann mit einem Bewertungs multiplikator bewertete und nochmals um ein Abtastintervall verzögerte Summe aus quantisiertem Schätzfehler und Schätzwert.
- Fig. 4 zeigt eine weitere Variante des erfindungsgemäßen Schätzwertbildners mit der Addierschaltung 13, dem Bewertungsmultiplizierer 15 und Verzögerungselementen 17, 18 und 19, die jeweils eine Verzögerungszeit von einem Abtastintervall aufweisen. Auch hier ist der Schätzwertbildnereingang mit 6 und der Schätzwertbildnerausgang mit 3 bezeichnet.
- Bei diesem Schätzwertbildner nach der Fig 4 ist der Schätzwert die mit einem Bewertungsmultiplikator bewertete und um ein Abtastintervall verzögerte Summe aus einem um ein Abtastintervall verzögerten quantisierten Schätzfehler und einem um ein Abtastintervall verzögerten Schätzwert.
- Fig. 5 zeigt einen bekannten Schätzwertbildner mit Addiert schaltungen 20, 23 und 24, Bewertungsmulbiplizierern 22 und 26 sowie Verzöerunselementen 21 und 25, die eine Vepzögerumv von zwei Abtastintervallen und von einer Fernsehzeilendauer oder umgekehrt aufweisen4 Auch bei diesem Schätzwertbildner ist der Schätzwertbildnereingang mit 6 und der Schät,zwertbildnerausgang mit 3 bezeichnet.
- Die Wirkungsweise des Schätzwertbildners nach der Fig. 5 ist folgende: Der Schätzwert ist die Summe aus einem ersten Summanden, welcher die um zwei Abtastintervalle bzw. um eine Fernsehzeilendauer verzögerte und Fit einem Bewertungsmultiplikator bewertete Summe aus dem ersten Summanden und dem quantisierten Schätzfehler ist, und aus einem zweiten Surnm<lden, welcher die um eine Fernsehzeilendauer bzw. zwei Abtastintervalle verzögerte und mit einem Bewertungsmultiplikator bewertete summe aus dem Schätzwert und dem quanti sierten Schätzfehler ist.
- Fig. 6 zeigt einen erfindungsgemäßen Schätzwertbildner, der aus dem bekannten Schätzwertbildner nach der Fig. 5 abgeleitet ist. Der erfindungsgemäße Schätzwertbildner enthält dieselben Addierschaltungen und Bewertungsmultiplizierer jedoch Verzögerungselemente 27 bis 31. Die Verzögerungselenente 27, 29 und 30 weisen eine Verzögerungszeit von einem Abtastintervall auf, das Verzögerungselement 28 hat eine Verzögerungszeit von zwei Abtastintervallen und eines der Verzögerungselemente 31 und 32 weist eine Verzögerungszeit von einer Fernsehzeilendauer abzüglich zweier Abtastintervalle auf, während das andere entfällt. rauch bei diesem Ausfilrungsbeispiel ist der Schätzwertbildllereingang mit 6 und der Schä.tzwertbildnerausgang mit 3 bezeichnet.
- Bei dem Schätzwertbildner nach Fig. 5 ist der Schätzwert die um ein Abtastintervall verzögerte Summe aus einem ersten Summanden, welcher die unverzögerte bzw. um eine Fernsehzeilendauer abzüglich zvJeier Abtastintervalle verzögerte Summe aus dem um zwei Abtastintervalle verzögerten ersten Summand und dem um ein Abtastintervall verzögerten quantisierten Schätzfehler ist, und einem zweiten Summanden, der die um eine Fernsehzeilendauer abzüglich zweier Abtastintervalle bzw.
- unverzögerte und mit einem Bewertungsmultiplikator bewertete Summe aus dem um ein Abtastintervall verzögerten Schätzwers und dem um ein Abtastintervall verzögerten quantisierten Schätzfehler ist.
- 11 Patentansprüche 6 Figuren
Claims (11)
1. Verfahren zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation,
bei dem Elemente zur Ausführung arithmetischer und gegebenenfalls logischer Operationen
und aus digitalen oder analogen Schieberegittern bestehende Verzögerungselemente
verwendet werden,deren Verzögerungszeit ein Abtastintervall oder ein ganzzahliges
Vielfaches eines Abtastintervails beträgt, und bei dem jeder quantisierte Schätzfehler
frühestens -zu dem Schätzwert beiträgt, der in zeitlich übernächst nachfolgenden
Abtastintervall verwendet wird, d a -d u r c h g e k e n n z e i c h n e t , daß
die arithmetischen und gegebenenfalls logischen Operationen zur bildung eines Schätzwertes
ganz oder teilweise in dem Abtastintervall oder den Abtastintervallen durchgeführt
werden, die zeitlich zwischen demjenigen Abtastintervall, in dem der zeitlich letzte
zum Schätzwert beitragende quantisierte Schätzfehler zugeführt wird,~wnd demjenigen
Abtastintervall liegen, in dem der Schätzwert verwendet wird.
2. Verfahren nach ,Anspruch 1, d a d u r c h g e k e n n -z e i c
h n e t , daß Bewertungsmultiplikationen, die im Algorithmuq in Kette mit einer
Verzögerung von mehr als einem Abtastintervall vorgesehen sind, zwischen zwei eine
Verzögerungszeit eines Abtastintervalls oder ein ganzzahliges Vielfaches eines Abtastintervalls
aufweisenden Teilverzögerungen rwurchOefWhrt.erden, deren Summe gleich der Verzögerung
ist.
3. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -s e i c
h n e t , daß die Schätzwertbildung mit einer Verzögerung beginnt und mit einer
Verzögerung endet.
4. Schätzwertbildner zur Durchführung des Verfahrens nach Anspruch
2, d a,d u r c h g e k e n n z e i c n n e t daß eine erste A-ddierschaltung (13)
vorgesehen ist-, deren erster Eingang mit dem Schätzwertbildnereingang (6)-und deren
zweiter Eingang unmittelbar und deren Aus-, gang über eine Kettenschaltung, bestehend
aus einem ersten Verzögerungselement (16), einem ersten Bewertungsmultiplizierer
(15) und einem zweiten Verzögerungselement (14), mit dem Schätzwertbildnerausgang
(3) verbunden sind (Fig.3).
5. Schätzweltbildner nach Anspruch 4 d a d u r c h g e k e n n z e
i c h n e t , daß Verzögerungselemente (16,17) mit je einer Verzögerungszeit von
einem Abtastintervall vorgesehen sind.
6. Schätzwertbildner zur Durchführung des Verfahrens nach Anspruch
3, d a d u r zu c h g e k e n n z e i c h n e t daß eine erste Addierschaltung (13)
vorgesehen ist, deren erster Eingang uber ein drittes Verzögerungselement (18) mit
dem Schätzwertbildnereingang (6) und deren zweiter Eingang über ein viertes Verzögerungselement
(19) und deren Ausgang über eine Ke-ttenschtaltung, bestehend aus einem ersten Verzögerungselement
(16), einem ersten Bewertungsmultiplizierer (15) und einem zweiten Verzögerungselement
(17), miU dem Schätzwertbildnerausgang (-3) verbunden sind (Fig.4).
7. Schätzwertbildner nach Anspruch 6, d a d u r zu c h g e k e n n
z e i c h n e t , daß als zweites (17), drittes (18) und viertes (19) Verzögerungselement
;je ein Verzögerungselement mit einer Verzögerungszeit von einen Abtastintervall
sorgesehen-sindO
8. Schätzwertbildner zur Durchführung des Verfahrens
nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t daß eine zweite Addierschaltung
(20) vorgesehen ist, deren erster Eingang über ein siebentes Versögerungselement
(27) mit dem Schätzwertbildnereingang (6) und deren zweiter Eingang über ein achtes
Verzögerungselement (28) und deren Ausgang über eine Kettenschaltung, bestehend
aus einem neunten Verzögerungselement (32) und einem zweiten Bewertungsmultiplizierer
(22), mit dem ersten Eingang einer dritten Addierschaltun¢ (23) verbunden sind,
deren zweiter Eingang über eine Kettenschaltung, bestehend aus einem dritten bewertungsmultiplizierer
(26) und einem zehnten Verzögerungsglied (31), mit dem Ausgang und deren Ausgang
über eine Kettenschaltung, bestehend aus einem elften (29) und zwölften (30) Verzögerungselement,
mit dem ersten Eingang einer vierten Addierschaltung (24) verbunden sind, deren
zweiter Eingang mit dem ersten Eingang der zweiten Addierschaltung (207 verbunden
ist, und daß der Schätzwertbildnerausgang (3) mit der Verbindungsleitung zwischen
dem elften (29) und zwölften (30) Verzögerungselement verbunden ist (Fig.8).
9. Schätzwertbildner nach Anspruch 8, d a d u r c h g e k e n n z
e i c h n e t , daß als siebentes (27), elftes (29) und zwölftes (30) Verzögerungselement
j ein Verzögerungseleent mit einer Verzögerungszeit von einem Abtastintervall vorgesehen
ist, und daß als achtes Verzögerungselement (28) ein Verzögerungselement mit einer
Verzögerungszeit von zwei Abtastintervallen vorgesehen ist.
10. Schätzwertbildner nach Anspruch 8, d a d u r c h g e k e n n z
e i c h n e t , daß als zehntels Verzögerungselement (31) ein Verzögerungselement
mit einer Verzögerungszeit von einer Fernsehzeilendauer abzüglich zweier Abtastintervalle
vorgesehen ist und das neunte Verzögerungselement (32) entfällt.
11. Schätzwertbildner nach Anspruch 8, d a d u r c h g e k e n n z
e i c h n e t , daß als neuntes Verzögerungselement (32) ein Verzögerungselement
mit einer Verzögerungszeit von einer Pernsehzeilendauer abzüglich zweier Abtastintervalle
vorgesehen ist und das zehnte Verzögerungselement (31) entfällt.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722260264 DE2260264C3 (de) | 1972-12-08 | 1972-12-08 | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation |
DE19732309048 DE2309048C3 (de) | 1973-02-23 | Schatzwertbildner fur einen Codierer für Differenz-Pulscodemodulation | |
DE19732354599 DE2354599C3 (de) | 1973-10-31 | Schätzwertbildner für einen Codierer für Differenz-Pulscodemodulation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722260264 DE2260264C3 (de) | 1972-12-08 | 1972-12-08 | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2260264A1 true DE2260264A1 (de) | 1974-06-27 |
DE2260264B2 DE2260264B2 (de) | 1974-10-10 |
DE2260264C3 DE2260264C3 (de) | 1975-06-05 |
Family
ID=5863953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722260264 Expired DE2260264C3 (de) | 1972-12-08 | 1972-12-08 | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2260264C3 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3115884A1 (de) * | 1980-04-21 | 1982-03-18 | André 22300 Lannion Gilloire | Adaptive vorhersageschaltung sowie diese verwendender codierer oder decodierer |
EP0104469A2 (de) * | 1982-09-01 | 1984-04-04 | Siemens Aktiengesellschaft | Digitaler DPCM-Kodierer mit hoher Verarbeitungsgeschwindigkeit |
EP0173983A2 (de) * | 1984-08-30 | 1986-03-12 | Fujitsu Limited | Differentielle Kodierungsschaltung |
EP0176821A1 (de) * | 1984-09-14 | 1986-04-09 | Siemens Aktiengesellschaft | DPCM-Codierer mit verringerter interner Rechenzeit |
-
1972
- 1972-12-08 DE DE19722260264 patent/DE2260264C3/de not_active Expired
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3115884A1 (de) * | 1980-04-21 | 1982-03-18 | André 22300 Lannion Gilloire | Adaptive vorhersageschaltung sowie diese verwendender codierer oder decodierer |
EP0104469A2 (de) * | 1982-09-01 | 1984-04-04 | Siemens Aktiengesellschaft | Digitaler DPCM-Kodierer mit hoher Verarbeitungsgeschwindigkeit |
EP0104469A3 (en) * | 1982-09-01 | 1986-11-26 | Siemens Aktiengesellschaft Berlin Und Munchen | Digital dpcm coder with high processing speed |
EP0173983A2 (de) * | 1984-08-30 | 1986-03-12 | Fujitsu Limited | Differentielle Kodierungsschaltung |
EP0173983A3 (en) * | 1984-08-30 | 1988-06-08 | Fujitsu Limited | Differential coding circuit |
EP0176821A1 (de) * | 1984-09-14 | 1986-04-09 | Siemens Aktiengesellschaft | DPCM-Codierer mit verringerter interner Rechenzeit |
Also Published As
Publication number | Publication date |
---|---|
DE2260264C3 (de) | 1975-06-05 |
DE2260264B2 (de) | 1974-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3141927C2 (de) | ||
DE2523625A1 (de) | Digitalfilter | |
DE2260264C3 (de) | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation | |
EP0288783B1 (de) | Anordnung zur DPCM-Codierung von Fernsehsignalen | |
DE2804915A1 (de) | Umsetzer | |
DE3621446A1 (de) | Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen | |
EP0221617B1 (de) | Digitales Tiefpassfilter | |
EP0176821B1 (de) | DPCM-Codierer mit verringerter interner Rechenzeit | |
DE3417139C2 (de) | ||
EP0397912A1 (de) | Verfahren und Netzwerkanordnung zur Gewinnung des Gradienten der Ausgangssignale eines gegebenen Netzwerkes zur Verarbeitung zeitdiskreter Signale bezüglich der Netzwerkparameter | |
DE2354599C3 (de) | Schätzwertbildner für einen Codierer für Differenz-Pulscodemodulation | |
DE2354599A1 (de) | Schaetzwertbildner fuer einen codierer fuer differenz-pulscodemodulation | |
DE2309048C3 (de) | Schatzwertbildner fur einen Codierer für Differenz-Pulscodemodulation | |
DE4302679A1 (de) | Verfahren zur Momentanfrequenz-Detektion | |
CH657241A5 (de) | Adaptive echokompensationseinrichtung zur digitalen duplexuebertragung auf zweidrahtleitungen. | |
DE2326644C3 (de) | Verfahren zur Datenkompression von Nachrichtensignalen | |
DE2946934C2 (de) | Schneller Analog-Digital-Umsetzer | |
DE2439712A1 (de) | Anordnung zur umwandlung von pulsdichtemodulation in pulscodemodulation | |
DE2115410C3 (de) | Übertragungssystem für Bilder | |
DE2002938C3 (de) | Umsetzer zum Umsetzen von DeKamodulaVons-Impulssignalen in Permutationscode-Impulssignale | |
DE69209123T2 (de) | Fernsehempfangsanordnung mit einer verbesserten Gleichstrompegelauswertungsvorrichtung | |
DE2309048B2 (de) | Schaetzwertbildner fuer einen codierer fuer differenz-pulscodemodulation | |
DE2354088C3 (de) | übertragungssystem für Bilder mit Differenz-Pulsmodulation | |
DE2111603C3 (de) | Verfahren und Anordnung zur Redundanzreduktion | |
DE2023278C3 (de) | Nachrichtenübertragungsverfahren und Schaltungsanordnung zur Anpassung des Frequenzspektrums zu übertragender Signale an die Charakteristik eines Übertragungskanals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |