DE2309048C3 - Schatzwertbildner fur einen Codierer für Differenz-Pulscodemodulation - Google Patents

Description

50

Schätzwertbildner für einen Codierer für Differenz-Pulscodcmodulation mit einer ersten Addiersehaltung, deren erster Eingang üL/er ein erstes Verzögerungselement mit dem Schätzwertbildner-Eingang verbunden ist, deren zweiter Eingang über ein zweites Verzögerungselement und deren Ausgang entweder über eine Kettenschaltung, bestehend aus einem dritten Verzögerungseiement und einem ersten Bewertungsmultiplizierer, oder über den ersten Bewertungsmultiplizierer allein mit dem ersten Eingang einer zweiten Addiersehaltung verbunden sind, deren zweiter Eingang entsprechend der Reihenfolge vorstehender Alternative entweder über einen zweiten Bewertungsmultiplizierer allein oder über eine Kettenschaltung, bestehend aus dem zweiten Bewertungsmultiplizierer und einem vierten Verzögerungsglied, mit dem Ausgang und deren Ausgang über eine Kettenschaltung, bestehend aus einem fünften und sechsten Verzögepjngselemcnt, mit dem ersten Eingang einer dritten Addiersehaltung verbunden sind, deren zweiter Eingang mit dem ersten Eingang der ersten Addiersehaltung verbunden ist, bei dem ferner der Schätzwertbildner-Ausgang mit der Verbindungsleitung zwischen dem fünften und sechsten Verzögerungselement verbunden ist, bei dem das erste, fünfte und sechste Verzögerungselement eine Verzögerungszeit von einem Abtastintervall aufweist, bei dem das zweite Verzögerungselement eine Verzögerungszeil von zwei Abtastintervallen aufweist und bei dem das dritte und vierte Verzögerungselement eine Verzögerungszeit von einer Fernsehzeilendauer abzüglich zweier Abtastintervalle aufweist.

Die Erfindung betrifft ein Verfahren und Anordnungen zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation (DPCM), bei dem Elemente zur Ausführung arilhmeiischer und gegebenenfalls logischer Operationen und aus digitalen oder analogen Schieberegistern bestehende Verzögerungselemente verwendet werden, deren Verzögerungszeil ein Abtastintervall oder ein ganzzahliges Vielfaches eines Abtastintervalls beträgt, und bei dem jeder quantisierte Schätzfehler frühestens zu dem Schätzwert beiträgt, der im zeitlich übernächst nachfolgenden Abtastintervall verwendet wird.

Die Differenz-Pulscodemodulation wird vorzugsweise dort angewendet, wo ein elektrisches Analogsignal oder ein Digitalsignal hoher Bitrate in ein Digitalsignal niedriger Bitrate umgesetzt wird. Das Prinzip der DPCM ist beispielsweise aus den »Proceedings of the 1972 International Conference on Communications«, Philadelphia, Pennsylvania, USA, 19. bis 21. 6. 1972, bekannt.

Das Wesentliche eines, insbesondere für die Fernsehübertragungstechnik geeigneten Übertragungssystems für DPCM ist in Fig. 1 gezeigt. Die Anordnung enthält einen Systemeingang 1, eine Subtrahiersehaltung 2, einen Digital-Analog-Umsetzer 4, einen Quantisierer 5, einen digitalen Übertragungskanal 7, einen sendeseitigen Schätzwertbildner 8 mit Schätzwertbildnereingang 6 und Schätzwertbildnerausgang 3, eine empfangsseitige Decodierschaltung 9 und einen Systemausgang 10.

Die Amplitudenwerte der Abtastproben eines zu übertragenden Originalsignals werden über den Systemeingang 1 dem positiven Eingang der Subtrahiersehaltung 2 zugeführt, deren negativem Eingang Schätzwerte zugeführt werden und deren Ausgang Schätzfehler an den Eingang des Quantisierers 5 abgibt. Der Ausgang des Quantisierers 5 gibt quantisierte Schätzfehler sowohl über den Schätzwertbildnereingang 6 an den Eingang des sendeseitigen Schätzwertbildners 8 als auch an den Eingang des digitalen Übertragungskanals 7 ab. Der sendeseitige Schätzwertbildner 8 gibt über den Schätzwertbildnerausgang 3 Schätzwerte an den negativen Eingang der Subtrahiersehaltung 2 ab.

Sofern die über den Systemeingang 1 einlaufenden Amplitudenwerte des Originalsignals durch analoge Spannungswerte und die sendeseitigen Schätzwertbildner 9 verlassenden Schätzwerte digital dargestellt sind, ist zwischen Schätzwertbildnerausgang 3 und dem negativen Eingang der Subtrahiersehaltung 2 der Digital-Analog-Umsetzer 4 erforderlich. Andernfalls entfällt der Digital-Analog-Umsetzer 4.

Die über den digitalen Übertragungskanal 7 übertra-

genen quantisierten Schätzfehler werden der empfangsseitigen Decodierschaltung 9 zugeführt, welche das decodierte Signal über den Systemausgang 10 zur weiteren Verarbeitung abgibt.

F i g. 2 zeigt den eingangs geschilderten Schätzwertbildner, wie er in der obengenannten Hauptpatentschrift beschrieben ist. Die Anordnung enthält Addierschaltungen 11 - 13, Verzögerungselemente 14 - 19 und Bewertungsmultiplizierer 20 und 21. Die Verzögerungselemente 14, 17 und 18 weisen eine Verzögerungszeit von einem Abtastintervall auf. Das Verzögerungselement 15 hat eine Verzögerungszeit von zwei Abtastimervallen und eines der Verzögerungselemente 16 und 19 weist eine Verzögerungszeit von einer Fernsehzeilendauer abzüglich zweier Abtastintervalle auf. wahrend das andere entfällt und an seine Stelle eine durchgehende Verbindung tritt. Auch bei diesem Ausführungsbeispiel ist der Schälzwertbildnereingang mit 6 und der Schätzwertbildnerausgang mit 3 bezeichnet.

Bei dem Schätzwertbildner nach F i g. 2 ist der Schätzwert die um ein Abtastintervall verzögerte Summe aus einem ersten Summanden, welcher die unverzögerte bzw. um eine Fernsehzeilendauer abzüglich zweier Abtastintervalle verzögerte Summe aus dem um zwei Abtastintervalle verzögerten ersten Summanden und dem um ein Abtastintervall verzögerten quantisierten Schätzfehler ist, und einem zweiten Summanden, der die um eine Fernsehzeilendauer abzüglich zweier Abtastintervalle bzw. unverzögerten und mit einem Bewertungsmultiplikator bewertete Summe aus dem um ein Abtastintervall verzögerten Schätzwert und dem um ein Abtastintervall verzögerten quantisierten Schätzfehler ist.

Die der Erfindung zugrundeliegende Aufgabe besieht darin, die Bewertungsfaktoren der Bewertungsmultiplizierer 20 und 21 anzugeben.

Ausgehend von einem Schätzwertbildner der eingangs geschilderten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß Bewertungsmulliplizierer 20 und 21 mit einem Bewertungsfaktor 0,75 vorgesehen sind.

Diese Bemessung beruht darauf, daß in experimentellen Untersuchungen mit Schätzwertbildnern mit der erfindungsgemäßen Bemessung ein subjektiv den Betrachter des wiedergegebenen Bildes besonders wenig störendes Quantisiergeräusch erzielt wurde.

Vorteilhaft ist es, wenn als Bewertungsmultiplizierer mit einem Bewertungsfaktor 0,75 eine Schaltung zur Verschiebung um zwei Binärstellen vorgesehen ist, deren den Eingang des Bewertungsmultiplizierers bildender Eingang mit dem Pluseingang und deren Ausgang mit dem Minuseingang einer dritten Subtrahierschaltung verbunden ist, deren Ausgang den Ausgang des Bewertungsmuitiplizierers bildet.

Dabei ist für die Güte der Schätzwertberechnung eine exakte Einhaltung dieses Wertes nicht sehr wichtig. Es können statt dieses Wertes auch etwas größere oder etwas kleinere vorgesehen werden, ohne daß dies großen Einfluß auf die Qualität des wiedergegebenen Bildes hat.

Der besondere Vorteil des Zahlenwertes 0,75 lieg! in seiner laufenden Realisierbarkeil in binäre digitaler Rechenmaschinentechnik. In dem Buch »Digital Computer Design Fundamentals« von Yaohan C h u, Mc Graw - Hill, New York —San Francisco—Toronto—London, 1962, ist auf Seiten 12 und 13 in dem Abschnitt »Shifting Algorithm of Signed Binary Number« dargestellt, wie bei verschiedenen gebräuchlichen binären Zahlendarstellungen die Multiplikation eines Zahlenwertes mit Potenzen von '/2, also '/2, ¹A, Vb, '/ie usw., durch Verschiebung (binary shifting) um eine, zwei, drei, vier usw. Binärstelle ohne Bauelementeaufwand möglich ist. Der Bewertungsfaktor 0,75 ergibt sich, indem ein Viertel der zu bewertenden Zahl von dieser subtrahiert wird.

F i g. 3 zeigt ein Ausführungsbeispiel eines derartigen Bewertungsmultiplizierers mit einer Schaltung 22 zur Verschiebung um zwei Binärstellen, einer dritten Subtrahierschaltung 23, einem Bewertungsmultipliziereingang 24 und einem Bewertungsmultiplizierausgang 25. Die Wirkungsweise des Bewertungsmultiplizierers nach F i g. 3 ist folgende:

Der Zahlenwert am Bewertungsmultiplizierausgang 25 ist die Differenz aus dem Zahlenwert am Bewertiingsmuliipliziereingang 24 und dem in der Schaltung 22 zur Verschiebung um zwei Binärsiellen mit '/4 multiplizierten Zahlenwert am Bewertungsmultipliziereingang 24.

Fig.4 zeigt ein Ausführungsbeispiel einer Schaltung 22 zur Binärstcllenversehiebung um zwei Binärstellen mit erster bis zwölfter Eingangsklemme 26-37 und erster bis zwölfter Ausgangsklemme 38-49. Die erste bis zwölfte Eingangsklemme 26 — 37 sind zusammengenommen identisch mit dem Bewertungsmultipliziereingang 24 in F i g. 3. Den Eingangsklemmen wird ein Zahlenwert in binärer zwölfstelliger Zweier-Komplement-Darstellung zugeführt, und zwar der ersten Eingangsklemme 26 die höchstwertige, der zweiten Eingangsklemme 27 die zweithöchstwertige und so weiter, und der zwölften Eingangsklemme 37 die geringstwertige Binärstelle. Entsprechend wird an den Ausgangsklemmen der mit dem Faktor 0,25 multiplizierte Zahlenwert in der gleichen Darstellung abgegeben, und zwar an der ersten Ausgangsklemme 38 die höchstwertige, der zweiten 39 die zweithöchstwertige und so weiter, und der zwölften 49 die geringstwertige Binärstelle.

Die Wirkungsweise der Schaltung nach F i g. 4 ist folgende: Die höchstwertige Binärstelle am Eingang und die ersten drei höchstwertigen Binärstellen am Ausgang sind gleich. |ede weitere Binärstelle am Ausgang der Schaltung ist gleich der um zwei Stellen höherwertigen Binärstelle am Schaltungseingang. Dadurch wird eine Binärstellenverschiebung um zwei Binärstellen durchgeführt.

Das Ausführungsbeispiel nach Bild 4 verarbeitet Zahlenwerte, die mit zwölf Binärstellen dargestellt sind. Die Rundungsfehler sind bei dieser Binärstcllenzahl erfahrungsgemäß ausreichend klein.

Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Schätzwertbildner für einen Codierer für Differenz-Pulscodemodulation mit einer ersten Addierschaltung, deren erster Eingang über ein erstes Verzögerungselement mit dem Schätzwertbildner-Eingang verbunden ist, deren zweiter Eingang über ein zweites Verzögerungselement und deren Ausgang entweder über eine Kettenschaltung, bestehend aus einem dritten Verzögerungselement und einem ersten Bewertungsmultiplizierer, oder über den ersten Bewertungsmultiplizierer allein mil dem ersten Eingang einer zweiten Addiersehaltung verbunden sind, deren zweiter Eingang entsprechcnd der Reihenfolge vo-stehender Alternative entweder über einen zweiten Bewertungsmultiplizierer allein oder über eine Kettenschaltung, bestehend aus dem zweiten Bewertungsmultiplizierer und einem vierten Verzögerungsglied, mit dem Ausgang und deren Ausgang über eine Kettenschaltung, bestehend aus einem fünften und sechsten Vcrzögerungselement, mit dem ersten Eingang einer dritten Addiersehaltung verbunden sind, deren zweiter Eingang mit dem ersten Eingang der ersten Addiersehaltung verbunden ist, bei dem ferner der Schätzwertbildner-Ausgang mit der Verbindungsleitung zwischen dem fünften und sechsten Verzögcrungselcmeni verbunden ist, bei dem das erste, fünfte und sechste Vcrzögerungselemenl eine Verzögerungszeit von einem Abtastintervall aufweist, bei dem das zweite Verzögerungselement eine Verzögerungszeit von zwei Abtastintervallen aufweist und bei dem das dritte und vierte Verzögerungselement eine Verzögerungszeit von einer Fernsehzeilendauer abzüglich zweier Abtastintervalle aufweist, nach Patent 22 60 264, dadurch gekennzeichnet, daß Bewertungsmultiplizierer (20, 21) mit einem Bewertungsfaktor 0,75 vorgesehen sind,

2. Schätzwertbildner nach Anspruch 1, dadurch gekennzeichnet, daß als Bewertungsmultiplizierer (20, 21) mit einem Bewertungsfaktor 0,75 eine Schaltung zur Verschiebung um zwei Binärstellen vorgesehen ist, deren den Eingang (24) des Bewertungsmultiplizierers bildender Eingang mit dem Pluseingang und deren Ausgang mit dem Minuseingang einer dritten Subtrahiersehaltung (23) verbunden ist, deren Ausgang den Ausgang (25) des Bewertungsmultipliziercrs bildet.